CN118158339A - 像素芯片的数据采集方法、系统、设备、介质及产品 - Google Patents

Abstract

本申请公开了一种像素芯片的数据采集方法、系统、设备、介质及产品，涉及数据处理技术领域，公开了像素芯片的数据采集方法，包括：在曝光条件下，每间隔第一预设时长，获取像素芯片所采集到的击中数据和后端FPGA传输的同步信号，其中，第一预设时长小于曝光时长；根据同步信号，确定击中数据的击中时刻，并将击中时刻封装至击中数据中，得到击中事例；响应于后端FPGA发送的第一读取指令，从各击中事例中确定目标事例；将目标事例发送至后端FPGA，以使后端FPGA根据接收到的多个与其连接的前端FPGA所发送的目标事例，生成采集结果。本申请解决了或者至少部分的解决了像素芯片阵列的大数据量数据的实时处理难以实现的技术问题。

Description

像素芯片的数据采集方法、系统、设备、介质及产品

技术领域

本申请涉及数据处理技术领域，尤其涉及像素芯片的数据采集方法、系统、设备、介质及产品。

背景技术

在实验物理领域，为了实现高质量的成像效果，满足高精度的测量需求，通常会使用像素芯片感知光子的击中信息，并基于像素芯片所采集到的击中信息，实现高质量成像。而对于每平方分米的成像面积，往往需要几十片像素芯片拼接，形成像素芯片阵列以进行同步采集，而如何实现多个像素芯片之间的时间同步是保障成像质量的关键点。

在常规技术中，会在持续曝光结束后，再统一读取各像素芯片采集到的击中信息；但由于曝光的持续时间较长，因此，在曝光结束后的统一读取，难以获取到光子团击中各像素芯片的准确击中时间，使得像素芯片阵列的大数据量数据的实时处理难以实现。

上述内容仅用于辅助理解本申请的技术方案，并不代表承认上述内容是现有技术。

发明内容

本申请的主要目的在于提供一种像素芯片的数据采集方法、系统、设备、介质及产品，旨在解决像素芯片阵列的大数据量数据的实时处理难以实现的技术问题。

为实现上述目的，本申请提出一种像素芯片的数据采集方法，所述的方法应用于前端FPGA，所述前端FPGA分别与像素芯片和后端FPGA连接，所述的方法包括：

在曝光条件下，每间隔第一预设时长，获取所述像素芯片所采集到的击中数据和所述后端FPGA传输的同步信号，其中，所述第一预设时长小于曝光时长；

根据所述同步信号，确定所述击中数据的击中时刻，并将所述击中时刻封装至所述击中数据中，得到击中事例；

响应于所述后端FPGA发送的第一读取指令，从各所述击中事例中确定目标事例；

将所述目标事例发送至所述后端FPGA，以使所述后端FPGA根据接收到的多个与其连接的所述前端FPGA所发送的所述目标事例，生成采集结果。

在一实施例中，所述将所述击中时刻封装至所述击中数据中，得到击中事例的步骤包括：

将所述击中时刻封装至所述击中数据中，得到第一事例；

对第二预设时长内连续的多个所述第一事例进行数据拼接，得到所述击中事例，其中，所述第二预设时长大于所述第一预设时长。

在一实施例中，所述第一事例包括：击中位置、击中时刻和击中光子数，在所述将所述击中时刻封装至所述击中数据中，得到第一事例的步骤之后，还包括：

将所述击中光子数存储在预设的前端内存中，并对所述击中位置和所述击中时刻进行编码，将编码结果作为所述击中光子数存储在所述前端内存中的前端存储地址；

在所述对第二预设时长内连续的多个所述第一事例进行数据拼接，得到所述击中事例的步骤之后，还包括：

根据时间顺序，确定所述击中事例所包含的多个第一事例中的起始事例和终止事例；

对所述起始事例和所述终止事例各自对应的所述前端存储地址进行组合，将组合结果作为所述击中事例的标识信息，并发送至所述后端FPGA。

在一实施例中，所述根据所述同步信号，确定所述击中数据的击中时刻的步骤包括：

对所述同步信号进行解析，得到时间戳信息；

根据所述时间戳信息，确定所述击中时刻。

此外，为实现上述目的，本申请还提出一种像素芯片的数据采集方法，所述的方法应用于后端FPGA，所述后端FPGA与多个前端FPGA连接，各所述前端FPGA各自连接有像素芯片，所述的方法包括：

向各所述前端FPGA动态发送同步信号，以使各所述前端FPGA根据所述同步信号，确定其获取到的各自连接的像素芯片所采集到的击中数据的击中时刻，并将所述击中时刻封装至所述击中数据中，生成击中事例；

响应于关联的处理器端发送的第二读取指令，从各所述前端FPGA中确定目标FPGA，并生成第一读取指令；

将所述第一读取指令发送至所述目标FPGA，并获取各所述目标FPGA响应于所述第一读取指令所发送的目标事例；

根据各所述目标FPGA各自连接的像素芯片所处的成像位置，对各所述目标事例进行数据拼接，生成采集结果，并将所述采集结果发送至所述处理器端。

在一实施例中，在所述响应于关联的处理器端发送的第二读取指令的步骤之前，还包括：

接收各所述前端FPGA传输的击中事例的标识信息；

将所述标识信息存储在预设的后端内存中，并对所述标识信息的时间戳以及传输所述标识信息的前端FPGA所连接的像素芯片所处的成像位置进行编码，将编码结果作为所述标识信息存储在所述后端内存中的后端存储地址；

将所述后端存储地址发送至所述处理器端，以使所述处理器端基于所述后端存储地址，生成所述第二读取指令。

此外，为实现上述目的，本申请还提出一种像素芯片的数据采集系统，所述系统包括：多个像素芯片、与各所述像素芯片各自连接的多个前端FPGA以及与各所述前端FPGA连接的后端FPGA；

所述像素芯片，用于采集光子团击中所述像素芯片所产生的击中数据；

所述前端FPGA，用于在曝光条件下，每间隔第一预设时长，获取所述像素芯片所采集到的击中数据和所述后端FPGA传输的同步信号，其中，所述第一预设时长小于曝光时长；根据所述同步信号，确定所述击中数据的击中时刻，并将所述击中时刻封装至所述击中数据中，得到击中事例；响应于所述后端FPGA发送的第一读取指令，从各所述击中事例中确定目标事例；将所述目标事例发送至所述后端FPGA；

所述后端FPGA，用于向各所述前端FPGA动态发送同步信号；响应于关联的处理器端发送的第二读取指令，从各所述前端FPGA中确定目标FPGA，并生成第一读取指令；将所述第一读取指令发送至所述目标FPGA，并获取各所述目标FPGA响应于所述第一读取指令所发送的目标事例；根据各所述目标FPGA各自连接的像素芯片所处的成像位置，对各所述目标事例进行数据拼接，生成采集结果，并将所述采集结果发送至所述处理器端。

此外，为实现上述目的，本申请还提出一种电子设备，所述设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序配置为实现如上文所述的像素芯片的数据采集方法的步骤。

此外，为实现上述目的，本申请还提出一种存储介质，所述存储介质为计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文所述的像素芯片的数据采集方法的步骤。

此外，为实现上述目的，本申请还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序被处理器执行时实现如上文所述的像素芯片的数据采集方法的步骤。

本申请提出的一个或多个技术方案，至少具有以下技术效果：像素芯片的数据采集方法应用于前端FPGA，而前端FPGA分别与像素芯片和后端FPGA连接；通过在曝光条件下，每间隔第一预设时长，获取像素芯片所采集到的击中数据以及后端FPGA传输的同步信号，其中，第一预设时长小于曝光时长；进而根据同步信号，确定击中数据的击中时刻，并将击中时刻封装至击中数据中，得到击中事例；进而响应于后端FPGA发送的第一读取指令，从各击中事例中确定目标事例，并将目标事例发送至后端FPGA，以使后端FPGA根据接收到的多个与其连接的前端FPGA所发送的目标事例，生成最终的采集结果。由于多个像素芯片所输出的击中数据的数据量较大，如果直接传输给后端，则需要布置计算机阵列进行数据处理，这会导致系统成本增加；而本申请则在多个像素芯片和后端之间设置FPGA对采集到的击中信息预先进行处理；依靠FPGA所具有的并行高效计算的优势，在较低系统成本的基础上，实现击中数据的采集与处理，有效减少了后端的数据处理压力。进一步地，将FPGA分为与像素芯片直接连接的前端FPGA，和能够同时与多个前端FPGA连接的后端FPGA。而前端FPGA对像素芯片所采集到的击中数据的读取，也从常规的曝光完成后统一读取变为多频次的短时间读取，有效缩短了击中数据的读取时间，避免长时间等待；同时，以后端FPGA作为时间参照，实现多个前端FPGA的时钟同步，进而精准确定所读取到的各击中数据对应的击中时刻，从而得到具有准确时间的击中事例以及最终的采集结果，有效提高了多像素芯片数据采集的时间同步精度，进而实现了像素芯片阵列的大数据量数据的实时处理。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请像素芯片的数据采集方法实施例一提供的流程示意图；

图2为本申请像素芯片的数据采集系统的结构示意图；

图3为本申请时钟同步的场景示意图；

图4为本申请数据拼接的场景示意图；

图5为本申请存储地址编码的场景示意图；

图6为本申请前端FPGA的数据处理示意图；

图7为本申请较完整实施例的场景示意图；

图8为本申请实施例中像素芯片的数据采集方法涉及的硬件运行环境的设备结构示意图。

本申请目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本申请的技术方案，并不用于限定本申请。

为了更好的理解本申请的技术方案，下面将结合说明书附图以及具体的实施方式进行详细的说明。

由于在常规技术中，对于像素芯片所采集的击中信息的读取会在持续曝光结束后统一进行；但由于曝光的持续时间较长，因此，在曝光结束后的统一读取，难以获取到各光子团击中各像素芯片的准确击中时间，导致多像素芯片数据采集的时间同步精度较低，并难以实现像素芯片阵列的大数据量数据的实时处理。

本申请提供一种解决方案，通过在后端（例如，处理器端）与多个像素芯片之间布置FPGA，依靠FPGA所具有的并行高效计算的优势，在较低系统成本的基础上，实现击中数据的采集与处理，有效减少了后端的数据处理压力。进一步地，将FPGA分为与像素芯片直接连接的前端FPGA，和能够同时与多个前端FPGA连接的后端FPGA。而前端FPGA对像素芯片所采集到的击中数据的读取，也从常规的曝光完成后统一读取变为多频次的短时间读取，有效缩短了击中数据的读取时间，避免长时间等待；同时，以后端FPGA作为时间参照，实现多个前端FPGA的时钟同步，进而精准确定所读取到的各击中数据对应的击中时刻，从而得到具有准确时间的击中事例以及最终的采集结果，有效提高了多像素芯片数据采集的时间同步精度，进而实现了像素芯片阵列的大数据量数据的实时处理。

参照图1，图1为本申请像素芯片的数据采集方法第一实施例的流程示意图。

需要说明的是，像素芯片的数据采集方法应用于前端FPGA（Field ProgrammableGate Array，现场可编程逻辑门阵列），其执行主体可以是电子设备，电子设备可以为前端FPGA，在本实施例中并不做限制。在本实施例中，前端FPGA分别与像素芯片和后端FPGA连接，像素芯片的数据采集方法包括步骤S10~S40：

步骤S10，在曝光条件下，每间隔第一预设时长，获取像素芯片所采集到的击中数据和后端FPGA传输的同步信号，其中，第一预设时长小于曝光时长；

应当理解的是，单次测试包括多次发光事件，而单次发光事件会产生一个光子团；为了记录该光子团击中像素芯片时所产生的击中数据，需要进行持续的曝光。而像素芯片可以为事例型的CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）芯片或其他芯片。

在一可行实施例中，在持续的曝光条件下，前端FPGA每间隔第一预设时长，获取光子团击中像素芯片后像素芯片所采集到的击中数据，以及由后端FPGA传输的同步信号；其中，第一预设时长小于持续曝光的曝光时长。在常规技术中，通常是在单次测试的曝光结束后统一进行击中数据读取，这种方式的读取次数较少，但单次读取的时间较长，因此，适用于成像内容较多的测试场景。而本实施例从常规的曝光完成后统一读取变为多频次的短时间读取，有效缩短了击中数据的读取时间，避免长时间等待，适用于成像内容较少的测试场景。

示例性的，参照图2，处理器端与后端FPGA连接，后端FPGA可以连接有多个前端FPGA，而各前端FPGA各自连接有像素芯片；前端FPGA可以将从像素芯片中读取到的击中数据存储在DDR（即前端内存）中。

步骤S20，根据同步信号，确定击中数据的击中时刻，并将击中时刻封装至击中数据中，得到击中事例；

在一可行实施例中，为了明确各击中数据准确的击中时刻，前端FPGA以后端FPGA作为时间参照，根据后端FPGA传输的同步信息，确定击中数据准确的击中时刻；进而将击中时刻封装至击中数据中，得到击中事例。

可选地，同步信号可以由后端FPGA动态传输，以实现前端FPGA的时钟同步。

在一可行实施方式中，步骤S20，根据同步信号，确定击中数据的击中时刻的步骤包括：

步骤S21，对同步信号进行解析，得到时间戳信息；

在一可行实施例中，前端FPGA对后端FPGA传输的同步信号进行解析，以得到准确的时间戳信息。

可选地，参照图3，为了实现多个前端FPGA之间的时钟同步，可以通过2路电缆信号实现，其中，1路时钟信号，1路同步信号。后端FPGA通过独立的电平信号进行时钟信号与同步信号的分发，保证各时钟链路与同步链路的等长，从而实现各前端FPGA以及像素芯片的时钟同源同相、同步采集开始、同步采集结束。前端FPGA利用时钟信号解析同步信号，同时，同步信号经过自定义编码可以实现多种信息的传输，例如，时间戳信息、复位信息、采集开始信息、采集结束信息等。前端FPGA解析得到时间戳信息后，实现全局时间同步。如果前端FPGA接收到复位指令，则清空全局时钟及板卡统计数据，同步复位可保证各前端FPGA实时统计的结果是时间轴对齐的。而开始采集与结束采集指令的同步扇出可以保证重复统计的数据可以在同一个时间轴上累积叠加。

步骤S22，根据时间戳信息，确定击中时刻。

在一可行实施例中，根据后端FPGA同步的时间戳信息，前端FPGA精准确定像素芯片所采集到的击中数据的击中时刻，以满足多像素芯片数据采集的时间同步精度要求。

在一可行实施方式中，步骤S20，将击中时刻封装至击中数据中，得到击中事例的步骤包括：

步骤S23，将击中时刻封装至击中数据中，得到第一事例；

在一可行实施例中，前端FPGA将获取到的精准的击中时刻封装至击中数据中，得到第一事例。

可选地，第一事例中可以包括光子单次击中像素芯片的击中时刻、击中光子数和击中位置，其中，击中位置可以包括光子击中像素芯片的x轴坐标和y轴坐标。

步骤S24，对第二预设时长内连续的多个第一事例进行数据拼接，得到击中事例，其中，第二预设时长大于第一预设时长。

在一可行实施例中，对于单次测试的扫描采集过程会进行持续的曝光，而每间隔第一预设时长采集到的击中数据，在成像后的分辨率可能较低，成像效果较差；为了提高成像效果，需要对击中数据进行累加，从而建立高分辨率的叠层图像。由于各第一事例具有准确的击中时刻，因此可以在时间轴上进行多个第一事例的数据拼接。进而对第二预设时长内连续的多个第一事例，根据其对应的击中时刻的先后顺序进行数据拼接，得到击中事例，其中，击中事例中包括数据拼接后得到的叠层图像。

可选地，第一预设时长和第二预设时长可以根据实际需求设置，通过关联的处理器端发送至后端FPGA，再由后端FPGA发送至前端FPGA。

示例性的，参照图4，第一预设时长为1 s，即每间隔1 s前端FPGA获取像素芯片所采集到的击中数据，并生成第一事例。第二预设时长为10 s，因此，在时间轴上对10 s内连续的多个第一事例进行数据拼接；由于各第一事例包括图像，因此多个第一事例的数据拼接能够得到叠层图像，以提高最终成像结果的分辨率。进一步的，后端FPGA连接有多个前端FPGA，而各前端FPGA各自连接有单独的像素芯片，包括：芯片1、芯片2、芯片3和芯片4，而多个像素芯片构成成像区域。进而可以根据各像素芯片在成像区域中所处的成像位置，对多个像素芯片对应的第一事例以及击中事例进行数据拼接，其拼接时的坐标轴包括：时间轴、x轴和y轴，得到完整成像区域的成像结果。

在本实施例中，由于各击中数据均具有精准的击中时刻，因此，可以根据需求对多个击中数据（即第一事例）进行数据拼接，以建立高分辨率的叠层图像，提升最终的成像结果。

在一可行实施方式中，第一事例包括：击中位置、击中时刻和击中光子数，在将击中时刻封装至击中数据中，得到第一事例的步骤之后，还包括：

步骤S25，将击中光子数存储在预设的前端内存中，并对击中位置和击中时刻进行编码，将编码结果作为击中光子数存储在前端内存中的前端存储地址；

在一可行实施例中，前端FPGA在接收到像素芯片所采集到的击中数据，并生成第一事例后，需要对第一事例进行实时存储，而第一事例包括：击中位置、击中时刻和击中光子数等关键信息；为了便于存储，可以将第一事例中的击中光子数存储在各FPGA端的前端内存中，进而对第一事例中的击中位置和击中时刻进行编码，而所得的编码结果即可作为击中光子数存储在前端内存中的前端存储地址，提高数据存储的便捷性。

可选地，参照图5，前端FPGA对第一事例进行解码，以得到击中位置（包括光子击中平面X轴坐标和Y轴坐标）、击中时刻和击中光子数；进而根据预设的编码表对击中位置和击中时刻进行编码，得到的编码结果（即最终编码值）即可作为击中光子数存储在前端内存中的前端存储地址。使得前端存储地址由位置编码值和时间值编码组成，而对应的地址空间存储有击中光子数。

在步骤S24，对第二预设时长内连续的多个第一事例进行数据拼接，得到击中事例的步骤之后，还包括：

步骤S26，根据时间顺序，确定击中事例所包含的多个第一事例中的起始事例和终止事例；

步骤S27，对起始事例和终止事例各自对应的前端存储地址进行组合，将组合结果作为击中事例的标识信息，并发送至后端FPGA。

在一可行实施例中，为了便于后端FPGA以及处理器端读取需求数据，根据时间顺序，确定构成击中事例的多个第一事例中的起始事例和终止事例；进而对起始事例和终止事例各自对应的前端存储地址进行组合，并将组合结果作为击中事例的标识信息，并发送至后端FPGA。

示例性的，参照图6，前端FPGA在获取到像素芯片所采集的击中数据后，对击中数据进行解析，得到击中位置、击中时刻和击中光子数；对击中位置进行编码，对击中时刻进行编码，进而将编码结果进行组合，得到的编码结果作为击中光子数存储在前端内存中的前端存储地址，并一同写入前端内存中。前端FPGA根据时间顺序，确定击中事例所包含的多个第一事例中的起始事例和终止事例，对起始事例和终止事例各自对应的前端存储地址进行组合，将组合结果作为击中事例的标识信息，并发送至后端FPGA。

在本实施例中，由于第一事例会根据时间顺序进行存储，因此，通过确定各击中事例的起始事例和终止事例各自对应的前端存储地址，即可通过解析，反推得到击中事例的完整数据；进而仅将起始事例和终止事例各自对应的前端存储地址的组合结果作为标识信息发送至后端FPGA，以有效减少传输数据量，提高传输效率。

步骤S30，响应于后端FPGA发送的第一读取指令，从各击中事例中确定目标事例；

在一可行实施例中，前端FPGA响应于后端FPGA发送的第一读取指令，从前端内存中存储的多个击中事例中确定后端FPGA需要读取的目标事例。

步骤S40，将目标事例发送至后端FPGA，以使后端FPGA根据接收到的多个与其连接的前端FPGA所发送的目标事例，生成采集结果。

在一可行实施例中，前端FPGA将目标事例发送至后端FPGA，而后端FPGA在接收到多个与其连接的前端FPGA发送的目标事例后，可以字型进行数据组合，并生成最终的采样成像结果，并进一步发送至与其关联的处理器端。

在本实施例中，由于多个像素芯片所输出的击中数据的数据量较大，如果直接传输给后端，则需要布置计算机阵列进行数据处理，这会导致系统成本增加；而本申请则在多个像素芯片和后端之间设置FPGA对采集到的击中信息预先进行处理；依靠FPGA所具有的并行高效计算的优势，在较低系统成本的基础上，实现击中数据的采集与处理，有效减少了后端的数据处理压力。进一步地，将FPGA分为与像素芯片直接连接的前端FPGA，和能够同时与多个前端FPGA连接的后端FPGA。而前端FPGA对像素芯片所采集到的击中数据的读取，也从常规的曝光完成后统一读取变为多频次的短时间读取，有效缩短了击中数据的读取时间，避免长时间等待；同时，以后端FPGA作为时间参照，实现多个前端FPGA的时钟同步，进而精准确定所读取到的各击中数据对应的击中时刻，从而得到具有准确时间的击中事例以及最终的采集结果，有效提高了多像素芯片数据采集的时间同步精度，进而实现了像素芯片阵列的大数据量数据的实时处理。

进一步地，本申请实施例还提供一种像素芯片的数据采集方法，像素芯片的数据采集方法应用于后端FPGA端，其执行主体可以是电子设备，电子设备可以为后端FPGA端，在本实施例中并不做限制。参照图2，后端FPGA与多个前端FPGA连接，各前端FPGA各自连接有像素芯片，像素芯片的数据采集方法包括步骤A10~A40：

步骤A10，向各前端FPGA动态发送同步信号，以使各前端FPGA根据同步信号，确定其获取到的各自连接的像素芯片所采集到的击中数据的击中时刻，并将击中时刻封装至击中数据中，生成击中事例；

在一可行实施例中，为了保证能够确定各光子团击中各像素芯片的准确击中时间，后端FPGA向与其连接的多个前端FPGA动态发送同步信息，其中，同步信号中封装有时间戳信息，以使前端FPGA在获取到像素芯片所采集到的击中数据时，可以根据同步信号确定击中数据的击中时刻，并将击中时刻封装至击中数据中，得到击中事例。

在一可行实施方式中，在步骤S20，响应于关联的处理器端发送的第二读取指令的步骤之前，还包括：

步骤A21，接收各前端FPGA传输的击中事例的标识信息；

步骤A22，将标识信息存储在预设的后端内存中，并对标识信息的时间戳以及传输标识信息的前端FPGA所连接的像素芯片所处的成像位置进行编码，将编码结果作为标识信息存储在后端内存中的后端存储地址；

在一可行实施例中，后端FPGA接收各前端FPGA传输的击中事例的标识信息，并将标识信息存储在后端内存中；由于后端FPGA连接有多个前端FPGA，为了便于数据管理，对标识信息的时间戳进行编码，对传输标识信息的前端FPGA所连接的像素芯片所处的成像位置进行编码，并将编码结果进行组合，将组合结果作为标识信息存储在后端内存中的后端存储地址。

步骤A23，将后端存储地址发送至处理器端，以使处理器端基于后端存储地址，生成第二读取指令。

在一可行实施例中，后端FPGA将标识信息的后端存储地址发送至处理器端，有效降低传输数据量，并便于处理器端能够根据后端存储地址，确定目标事例，并生成第二读取指令。

在本实施例中，由于后端FPGA连接有多个前端FPGA，为了便于数据管理，对各前端FPGA传输的击中事例的标识信息进行编码存储，以使其编码后得到的后端存储地址中能够包含标识信息的时间戳以及传输标识信息的前端FPGA所连接的像素芯片所处的成像位置；同时能够有效减少后端FPGA向处理器端的传输数据量，提高传输效率。

步骤A20，响应于关联的处理器端发送的第二读取指令，从各前端FPGA中确定目标FPGA，并生成第一读取指令；

在一可行实施例中，后端FPGA响应于关联的处理器端发送的第二读取指令，通过对第二读取指令进行解析，确定第二读取指令包含的目标后端存储地址；进而根据目标后端存储地址，从后端内存中存储的多个标识信息中确定目标标识信息；后端FPGA根据目标标识信息，确定目标FPGA，并生成第一读取指令。

步骤A30，将第一读取指令发送至目标FPGA，并获取各目标FPGA响应于第一读取指令所发送的目标事例；

在一可行实施例中，后端FPGA将第一读取指令发送至目标FPGA；前端FPGA对第一读取指令进行解析，确定第一读取指令包含的目标事例，并将目标事例发送至后端FPGA；进而后端FPGA能够读取到各目标FPGA所发送的目标事例。

步骤A40，根据各目标FPGA各自连接的像素芯片所处的成像位置，对各目标事例进行数据拼接，生成采集结果，并将采集结果发送至处理器端。

在一可行实施例中，后端FPGA根据各目标FPGA各自连接的像素芯片所处的成像位置，对接收到的目标事例进行数据拼接，生成采集结果，并将采集结果发送至处理器端。

在本实施例中，由于多个像素芯片所输出的击中数据的数据量较大，如果直接传输给后端，则需要布置计算机阵列进行数据处理，这会导致系统成本增加；而本申请则在多个像素芯片和后端之间设置FPGA对采集到的击中信息预先进行处理；依靠FPGA所具有的并行高效计算的优势，在较低系统成本的基础上，实现击中数据的采集与处理，有效减少了后端的数据处理压力。进一步地，将FPGA分为与像素芯片直接连接的前端FPGA，和能够同时与多个前端FPGA连接的后端FPGA。而以后端FPGA作为时间参照，实现多个前端FPGA的时钟同步，进而精准确定所读取到的各击中数据对应的击中时刻，从而得到具有准确时间的击中事例以及最终的采集结果，有效提高了多像素芯片数据采集的时间同步精度。进一步地，后端FPGA能够基于内存寻址，实现多个像素芯片（即像素芯片阵列）的数据的自动拼接，降低数据处理复杂度，提高芯片读取事例率，进而实现了像素芯片阵列的大数据量数据的实时处理。

需要说明的是，上述示例仅用于理解本申请，并不构成对本申请像素芯片的数据采集方法的限定，基于此技术构思进行更多形式的简单变换，均在本申请的保护范围内。

本申请还提供一种像素芯片的数据采集系统，请参照图2，系统包括：多个像素芯片、与各像素芯片各自连接的多个前端FPGA以及与各前端FPGA连接的后端FPGA；

像素芯片，用于采集光子团击中像素芯片所产生的击中数据；

前端FPGA，用于在曝光条件下，每间隔第一预设时长，获取像素芯片所采集到的击中数据和后端FPGA传输的同步信号，其中，第一预设时长小于曝光时长；根据同步信号，确定击中数据的击中时刻，并将击中时刻封装至击中数据中，得到击中事例；响应于后端FPGA发送的第一读取指令，从各击中事例中确定目标事例；将目标事例发送至后端FPGA；

后端FPGA，用于向各前端FPGA动态发送同步信号；响应于关联的处理器端发送的第二读取指令，从各前端FPGA中确定目标FPGA，并生成第一读取指令；将第一读取指令发送至目标FPGA，并获取各目标FPGA响应于第一读取指令所发送的目标事例；根据各目标FPGA各自连接的像素芯片所处的成像位置，对各目标事例进行数据拼接，生成采集结果，并将采集结果发送至处理器端。

可选地，前端FPGA，还用于将击中时刻封装至击中数据中，得到第一事例；对第二预设时长内连续的多个第一事例进行数据拼接，得到击中事例，其中，第二预设时长大于第一预设时长。

可选地，前端FPGA，还用于将击中光子数存储在预设的前端内存中，并对击中位置和击中时刻进行编码，将编码结果作为击中光子数存储在前端内存中的前端存储地址；根据时间顺序，确定击中事例所包含的多个第一事例中的起始事例和终止事例；对起始事例和终止事例各自对应的前端存储地址进行组合，将组合结果作为击中事例的标识信息，并发送至后端FPGA。

可选地，前端FPGA，还用于对同步信号进行解析，得到时间戳信息；根据时间戳信息，确定击中时刻。

可选地，后端FPGA，还用于接收各前端FPGA传输的击中事例的标识信息；将标识信息存储在预设的后端内存中，并对标识信息的时间戳以及传输标识信息的前端FPGA所连接的像素芯片所处的成像位置进行编码，将编码结果作为标识信息存储在后端内存中的后端存储地址；将后端存储地址发送至处理器端，以使处理器端基于后端存储地址，生成第二读取指令。

为辅助理解以上技术方案，以下以一个像素芯片的数据采集系统的较完整实施例进行辅助说明，参照图7；像素芯片的数据采集系统包括：与外部处理器端连接的后端FPGA，而后端FPGA连接有多个前端FPGA，各前端FPGA各自连接一个像素芯片，而多个像素芯片构成像素芯片阵列对应完整的成像区域。在曝光条件下，前方FPGA每间隔第一预设时长获取其控制的像素芯片所采集的击中数据，其中，击中数据是在曝光条件下，光子击中该像素芯片后产生的数据；同时，前端FPGA获取后端FPGA传输的同步信号，其中，同步信号是由后端FPGA发送以实现多个前端FPGA之间的时钟同步。前端FPGA需要对击中数据进行实时的数据处理，进而根据同步信息确定击中数据的击中时刻，并将击中时刻封装至击中数据中，从而生成第一事例。前端FPGA将第一事例存储在前端内存中，并通过编码生成第一事例的前端编码地址。前端FPGA对第二预设时长内连续的多个第一事例进行数据拼接，得到击中事例；进而根据时间顺序，确定击中事例所包含的多个第一事例中的起始事例和终止事例；并对起始事例和终止事例各自对应的前端存储地址进行组合，将组合结果作为击中事例的标识信息，将标识信息以流式数据的形式发送至后端FPGA。后端FPGA对接收到的标识信息进行解析并存储在后端内存中，并对标识信息的时间戳以及传输标识信息的前端FPGA所连接的像素芯片所处的成像位置进行编码，将编码结果作为标识信息存储在后端内存中的后端存储地址。后端FPGA进而将后端存储地址以流式数据的形式发送至处理器端，以使处理器端基于后端存储地址，生成第二读取指令。当处理器端有读取需求时，后端FPGA响应于处理器端发送的第二读取指令，对第二读取指令进行解析，确定第二读取指令包含的目标后端存储地址；进而根据目标后端存储地址，从后端内存中存储的多个标识信息中确定目标标识信息；后端FPGA根据目标标识信息，确定目标FPGA。后端FPGA将第一读取指令发送至目标FPGA；而接收到第一指令的前端FPGA（即目标FPGA）对第一读取指令进行解析，确定第一读取指令包含的目标事例，并将目标事例（组装的图片数据）发送至后端FPGA；进而后端FPGA能够读取到各目标FPGA所发送的目标事例。后端FPGA进一步对来自不同像素芯片的目标事例进行图像合成，生成采集结果，并发送至处理器端。

本申请提供的像素芯片的数据采集系统，采用上述实施例中的像素芯片的数据采集方法，能够解决像素芯片阵列的大数据量数据的实时处理难以实现的技术问题。与现有技术相比，本申请提供的像素芯片的数据采集系统的有益效果与上述实施例提供的像素芯片的数据采集方法的有益效果相同，且像素芯片的数据采集系统中的其他技术特征与上述实施例方法公开的特征相同，在此不做赘述。

本申请提供一种电子设备，电子设备包括：至少一个处理器；以及，与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行上述实施例一中的像素芯片的数据采集方法。

下面参考图8，其示出了适于用来实现本申请实施例的电子设备的结构示意图。本申请实施例中的电子设备可以包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、PDA（Personal Digital Assistant：个人数字助理）、PAD（Portable ApplicationDescription：平板电脑）、PMP（Portable Media Player：便携式多媒体播放器）、车载终端（例如车载导航终端）等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。图8示出的电子设备仅仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。

如图8所示，电子设备可以包括处理装置1001（例如中央处理器、图形处理器等），其可以根据存储在只读存储器（ROM：Read Only Memory）1002中的程序或者从存储装置1003加载到随机访问存储器（RAM：Random Access Memory）1004中的程序而执行各种适当的动作和处理。在RAM1004中，还存储有电子设备操作所需的各种程序和数据。处理装置1001、ROM1002以及RAM1004通过总线1005彼此相连。输入/输出（I/O）接口1006也连接至总线。通常，以下系统可以连接至I/O接口1006：包括例如触摸屏、触摸板、键盘、鼠标、图像传感器、麦克风、加速度计、陀螺仪等的输入装置1007；包括例如液晶显示器（LCD：LiquidCrystal Display）、扬声器、振动器等的输出装置1008；包括例如磁带、硬盘等的存储装置1003；以及通信装置1009。通信装置1009可以允许电子设备与其他设备进行无线或有线通信以交换数据。虽然图中示出了具有各种系统的电子设备，但是应理解的是，并不要求实施或具备所有示出的系统。可以替代地实施或具备更多或更少的系统。

特别地，根据本申请公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本申请公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置从网络上被下载和安装，或者从存储装置1003被安装，或者从ROM1002被安装。在该计算机程序被处理装置1001执行时，执行本申请公开实施例的方法中限定的上述功能。

本申请提供的电子设备，采用上述实施例中的像素芯片的数据采集方法，能解决像素芯片阵列的大数据量数据的实时处理难以实现的技术问题。与现有技术相比，本申请提供的电子设备的有益效果与上述实施例提供的像素芯片的数据采集方法的有益效果相同，且该电子设备中的其他技术特征与上一实施例方法公开的特征相同，在此不做赘述。

应当理解，本申请公开的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

本申请提供一种计算机可读存储介质，具有存储在其上的计算机可读程序指令（即计算机程序），计算机可读程序指令用于执行上述实施例中的像素芯片的数据采集方法。

本申请提供的计算机可读存储介质例如可以是U盘，但不限于电、磁、光、电磁、红外线、或半导体的系统、系统或器件，或者任意以上的组合。计算机可读存储介质的更具体地例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器（RAM：Random Access Memory）、只读存储器（ROM：Read Only Memory）、可擦式可编程只读存储器（EPROM：Erasable Programmable Read Only Memory或闪存）、光纤、便携式紧凑磁盘只读存储器（CD-ROM：CD-Read Only Memory）、光存储器件、磁存储器件、或者上述的任意合适的组合。在本实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、系统或者器件使用或者与其结合使用。计算机可读存储介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF（Radio Frequency：射频）等等，或者上述的任意合适的组合。

上述计算机可读存储介质可以是电子设备中所包含的；也可以是单独存在，而未装配入电子设备中。

上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被电子设备执行时，使得电子设备：在曝光条件下，每间隔第一预设时长，获取所述像素芯片所采集到的击中数据和所述后端FPGA传输的同步信号，其中，所述第一预设时长小于曝光时长；根据所述同步信号，确定所述击中数据的击中时刻，并将所述击中时刻封装至所述击中数据中，得到击中事例；响应于所述后端FPGA发送的第一读取指令，从各所述击中事例中确定目标事例；将所述目标事例发送至所述后端FPGA，以使所述后端FPGA根据接收到的多个与其连接的所述前端FPGA所发送的所述目标事例，生成采集结果。

或者，使得电子设备：向各所述前端FPGA动态发送同步信号，以使各所述前端FPGA根据所述同步信号，确定其获取到的各自连接的像素芯片所采集到的击中数据的击中时刻，并将所述击中时刻封装至所述击中数据中，生成击中事例；响应于关联的处理器端发送的第二读取指令，从各所述前端FPGA中确定目标FPGA，并生成第一读取指令；将所述第一读取指令发送至所述目标FPGA，并获取各所述目标FPGA响应于所述第一读取指令所发送的目标事例；根据各所述目标FPGA各自连接的像素芯片所处的成像位置，对各所述目标事例进行数据拼接，生成采集结果，并将所述采集结果发送至所述处理器端。

可以以一种或多种程序设计语言或其组合来编写用于执行本申请的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网（LAN：Local Area Network）或广域网（WAN：Wide Area Network）—连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。

附图中的流程图和框图，图示了按照本申请各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本申请实施例中所涉及到的模块可以通过软件的方式实现，也可以通过硬件的方式来实现。其中，模块的名称在某种情况下并不构成对该单元本身的限定。

本申请提供的可读存储介质为计算机可读存储介质，所述计算机可读存储介质存储有用于执行上述像素芯片的数据采集方法的计算机可读程序指令（即计算机程序），能够解决像素芯片阵列的大数据量数据的实时处理难以实现的技术问题。与现有技术相比，本申请提供的计算机可读存储介质的有益效果与上述实施例提供的像素芯片的数据采集方法的有益效果相同，在此不做赘述。

本申请还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述的像素芯片的数据采集方法的步骤。

本申请提供的计算机程序产品能够解决像素芯片阵列的大数据量数据的实时处理难以实现的技术问题。与现有技术相比，本申请提供的计算机程序产品的有益效果与上述实施例提供的像素芯片的数据采集方法的有益效果相同，在此不做赘述。

以上所述仅为本申请的部分实施例，并非因此限制本申请的专利范围，凡是在本申请的技术构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (10)

1.一种像素芯片的数据采集方法，其特征在于，所述的方法应用于前端FPGA，所述前端FPGA分别与像素芯片和后端FPGA连接，所述的方法包括：

在曝光条件下，每间隔第一预设时长，获取所述像素芯片所采集到的击中数据和所述后端FPGA传输的同步信号，其中，所述第一预设时长小于曝光时长；

根据所述同步信号，确定所述击中数据的击中时刻，并将所述击中时刻封装至所述击中数据中，得到击中事例；

响应于所述后端FPGA发送的第一读取指令，从各所述击中事例中确定目标事例；

将所述目标事例发送至所述后端FPGA，以使所述后端FPGA根据接收到的多个与其连接的所述前端FPGA所发送的所述目标事例，生成采集结果。

2.如权利要求1所述的方法，其特征在于，所述将所述击中时刻封装至所述击中数据中，得到击中事例的步骤包括：

将所述击中时刻封装至所述击中数据中，得到第一事例；

对第二预设时长内连续的多个所述第一事例进行数据拼接，得到所述击中事例，其中，所述第二预设时长大于所述第一预设时长。

3.如权利要求2所述的方法，其特征在于，所述第一事例包括：击中位置、击中时刻和击中光子数，在所述将所述击中时刻封装至所述击中数据中，得到第一事例的步骤之后，还包括：

将所述击中光子数存储在预设的前端内存中，并对所述击中位置和所述击中时刻进行编码，将编码结果作为所述击中光子数存储在所述前端内存中的前端存储地址；

在所述对第二预设时长内连续的多个所述第一事例进行数据拼接，得到所述击中事例的步骤之后，还包括：

根据时间顺序，确定所述击中事例所包含的多个第一事例中的起始事例和终止事例；

对所述起始事例和所述终止事例各自对应的所述前端存储地址进行组合，将组合结果作为所述击中事例的标识信息，并发送至所述后端FPGA。

4.如权利要求1所述的方法，其特征在于，所述根据所述同步信号，确定所述击中数据的击中时刻的步骤包括：

对所述同步信号进行解析，得到时间戳信息；

根据所述时间戳信息，确定所述击中时刻。

5.一种像素芯片的数据采集方法，其特征在于，所述的方法应用于后端FPGA，所述后端FPGA与多个前端FPGA连接，各所述前端FPGA各自连接有像素芯片，所述的方法包括：

向各所述前端FPGA动态发送同步信号，以使各所述前端FPGA根据所述同步信号，确定其获取到的各自连接的像素芯片所采集到的击中数据的击中时刻，并将所述击中时刻封装至所述击中数据中，生成击中事例；

响应于关联的处理器端发送的第二读取指令，从各所述前端FPGA中确定目标FPGA，并生成第一读取指令；

将所述第一读取指令发送至所述目标FPGA，并获取各所述目标FPGA响应于所述第一读取指令所发送的目标事例；

根据各所述目标FPGA各自连接的像素芯片所处的成像位置，对各所述目标事例进行数据拼接，生成采集结果，并将所述采集结果发送至所述处理器端。

6.如权利要求5所述的方法，其特征在于，在所述响应于关联的处理器端发送的第二读取指令的步骤之前，还包括：

接收各所述前端FPGA传输的击中事例的标识信息；

将所述标识信息存储在预设的后端内存中，并对所述标识信息的时间戳以及传输所述标识信息的前端FPGA所连接的像素芯片所处的成像位置进行编码，将编码结果作为所述标识信息存储在所述后端内存中的后端存储地址；

将所述后端存储地址发送至所述处理器端，以使所述处理器端基于所述后端存储地址，生成所述第二读取指令。

7.一种像素芯片的数据采集系统，其特征在于，所述系统包括：多个像素芯片、与各所述像素芯片各自连接的多个前端FPGA以及与各所述前端FPGA连接的后端FPGA；

所述像素芯片，用于采集光子团击中所述像素芯片所产生的击中数据；

所述前端FPGA，用于在曝光条件下，每间隔第一预设时长，获取所述像素芯片所采集到的击中数据和所述后端FPGA传输的同步信号，其中，所述第一预设时长小于曝光时长；根据所述同步信号，确定所述击中数据的击中时刻，并将所述击中时刻封装至所述击中数据中，得到击中事例；响应于所述后端FPGA发送的第一读取指令，从各所述击中事例中确定目标事例；将所述目标事例发送至所述后端FPGA；

所述后端FPGA，用于向各所述前端FPGA动态发送同步信号；响应于关联的处理器端发送的第二读取指令，从各所述前端FPGA中确定目标FPGA，并生成第一读取指令；将所述第一读取指令发送至所述目标FPGA，并获取各所述目标FPGA响应于所述第一读取指令所发送的目标事例；根据各所述目标FPGA各自连接的像素芯片所处的成像位置，对各所述目标事例进行数据拼接，生成采集结果，并将所述采集结果发送至所述处理器端。

8.一种电子设备，其特征在于，所述设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序配置为实现如权利要求1至6中任一项所述的像素芯片的数据采集方法的步骤。

9.一种存储介质，其特征在于，所述存储介质为计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6中任一项所述的像素芯片的数据采集方法的步骤。

10.一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6中任一项所述的像素芯片的数据采集方法的步骤。