CN118130993B - 基于模拟乘法器的双极型晶体管Beta值测量电路 - Google Patents

基于模拟乘法器的双极型晶体管Beta值测量电路 Download PDF

Info

Publication number
CN118130993B
CN118130993B CN202410274161.3A CN202410274161A CN118130993B CN 118130993 B CN118130993 B CN 118130993B CN 202410274161 A CN202410274161 A CN 202410274161A CN 118130993 B CN118130993 B CN 118130993B
Authority
CN
China
Prior art keywords
current
transistor
unit
current mirror
reference current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410274161.3A
Other languages
English (en)
Other versions
CN118130993A (zh
Inventor
宗诚
陈明
李长春
何峥嵘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aung Mai Wei Shanghai Electronic Technology Co ltd
Original Assignee
Aung Mai Wei Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aung Mai Wei Shanghai Electronic Technology Co ltd filed Critical Aung Mai Wei Shanghai Electronic Technology Co ltd
Priority to CN202410274161.3A priority Critical patent/CN118130993B/zh
Publication of CN118130993A publication Critical patent/CN118130993A/zh
Application granted granted Critical
Publication of CN118130993B publication Critical patent/CN118130993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于模拟乘法器的双极型晶体管Beta值测量电路，包括：第一基准电流单元，用于提供第一基准电流；第二基准电流单元，用于提供第二基准电流；测试单元包括：BJT测试晶体管单元，其集电极连接第二基准电流单元，发射极接地；基极连接第一基准电流单元，将对BJT晶体管的Beta值测量操作由片外转移至片上完成，极大的简化了测试流程、缩短了测试时间、降低了测试成本。

Description

基于模拟乘法器的双极型晶体管Beta值测量电路
技术领域
本发明涉及半导体技术领域，具体涉及一种双极型晶体管Beta值测量电路。
背景技术
双极型晶体管(Bipolar Junction Transistor,BJT)区别于目前常见的金属氧化物半导体场效应晶体管(Metal Oxide Semi-Conductor Field Effect Transistor,MOSFET)具有高增益、高跨导、高速度、高精度等特点，常用于各种高速及高驱动要求的电路场合。BJT晶体管一般分为NPN和PNP两种结构形式，一般分为三个区域(发射区Emitter、基区Base、集电区Collector)。其中集电区电流Ic与基区电流Ib的比值被称为BJT晶体管的电流放大倍数(Beta,β)，是BJT晶体管一个关键性能指标，直接体现了晶体管的信号放大能力，数值一般约为几十到一百多。由于工艺偏差、老化等多种因素的影响，BJT晶体管的Beta值可能会发生偏移，因此常常采用各种方法对芯片的BJT晶体管进行Beta值的测量，以便于对芯片性能进行监控和预测。目前较为常见的做法均为片外测量方法，例如在芯片中加入BJT晶体管阵列式测试结构，将若干相同BJT晶体管并联后引出基极(Base)与集电极(Collector)端口(PAD)。待芯片流片完成后在芯片测试阶段，人为地在基极注入不同大小的电流，同时利用电流计读取集电极上相应的电流响应，以此来计算得出该芯片上BJT晶体管的Beta值大小。
此种方法主要有三种局限性：
(1)片外测量操作较为复杂，大大增加芯片出厂前的测试时间。
(2)基极电流一般较小(可以低至几uA的量级)，因而常规的测量手段十分容易引入测量误差，对测量仪器精度和测量方法的优化要求较高。
(3)仅可以在芯片出厂前的测试阶段由测试厂完成，不仅难以由客户自己完成，而且无法实现对芯片性能的长期实时监控，难以体现芯片在工作过程中由于老化(Aging)而对BJT器件性能产生的影响。
发明内容
针对现有技术的不足，本发明提出一种基于模拟乘法器的片上双极型晶体管Beta值测量电路。
一种基于模拟乘法器的双极型晶体管Beta值测量电路，包括：
第一基准电流单元，用于提供第一基准电流；
第二基准电流单元，用于提供第二基准电流；
乘法单元包括：第一双极晶体管，其集电极和基极连接高电平；第二双极晶体管，其集电极和基极连接高电平；第一电流镜；第三双极晶体管，其集电极连接第一电流镜，基极连接第一晶体管的发射极，发射极连接第二基准电流单元；第四双极晶体管，其集电极连接第一电流镜，基极连接第二晶体管的发射极，发射极连接第二基准电流单元；
输入单元包括：第一运算放大器和第二运算放大器；第一MOS晶体管，其栅极连接第一运算放大器的输出，源/漏极连接第一双极晶体管的发射极，漏/源极连接第一基极电流单元；第二MOS晶体管，其栅极连接第二运算放大器的输出，源/漏极连接第二双极晶体管的发射极，漏/源极连接第一基极电流单元；第一电阻，第一端连接第一运算放大器的负向输入端和第一MOS晶体管的漏/源极，第二端连接第二运算放大器的负向输入端和第二MOS晶体管的漏/源极；
第二电阻，其一端连接第四双极晶体管的集电极，另一端接地。
测试单元包括：
BJT测试晶体管单元，其集电极连接第二基准电流单元，发射极接地；基极连接第一基准电流单元。
本发明的有益效果包括：
相比于现有方案，本发明的方案有如下特点：
(1)将对BJT晶体管的Beta值测量操作由片外转移至片上完成，极大的简化了测试流程、缩短了测试时间、降低了测试成本。片上测量结果直接转换为数字信号输出，无需再进行统计与计算。
(2)可以在片上利用开关电路与数字逻辑实现多种不同电流大小的自动测试与结果收集，相比手动测试更容易实现自动化快速测量。
(3)在片上进行的测量操作有效规避了片外测量所容易引入的测量误差，能够支持更精确、更大范围的测量。
(4)由于极大简化了测试流程并转为片上测量，因此可以方便的由客户自行操作，不存在对测量仪器的要求。此外还可以在整个芯片的运行生命周期中随时进行测量并反馈结果，便于对芯片的性能进行长期实时监控，及时做出相应操作。
附图说明
通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。
图1为本发明的基于模拟乘法器的双极型晶体管Beta值测量电路示意图；
图2为本发明的基于模拟乘法器的双极型晶体管Beta值测量电路一实施例的电路图；
图3本发明的基于模拟乘法器的双极型晶体管Beta值测量电路另一实施例的电路图。
具体实施方式
如背景所述，目前较为常见的做法均为片外测量方法，存在诸多的缺点，因此本发明的发明人在针对模拟乘法器的设计研究中，提出了一种基于模拟乘法器的双极型晶体管Beta值测量电路及测量方法，Beta值测量操作由片外转移至片上完成，解决了乘法器内BJT晶体管的Beta值的测量问题。
在下面结合附图对本发明的具体实施例进行详细说明。
如图1所示，一种基于模拟乘法器的双极型晶体管Beta值测量电路，包括：第一基准电流单元10，用于提供第一基准电流Ib；第二基准电流单元20，用于提供第二基准电流Ic；乘法单元(analog multiplier)30包括：第一双极晶体管Q1，其集电极和基极连接高电平；第二双极晶体管Q2，其集电极和基极连接高电平；第一电流镜MR1；第三双极晶体管Q3，其集电极连接第一电流镜MR1，基极连接第一晶体管Q1的发射极，发射极连接第二基准电流单元20；第四双极晶体管Q4，其集电极连接第一电流镜MR1，基极连接第二晶体管Q2的发射极，发射极连接第二基准电流单元20。
输入单元包括：第一运算放大器A1和第二运算放大器A2，其向输入端分别输入电压信号V1和V2；第一MOS晶体管M1，其栅极连接第一运算放大器A1的输出，源/漏极连接第一双极晶体管Q1的发射极，漏/源极连接第一基极电流单元10；第二MOS晶体管M2，其栅极连接第二运算放大器A2的输出，源/漏极连接第二双极晶体管Q2的发射极，漏/源极连接第一基极电流单元10；第一电阻Rs，第一端连接第一运算放大器A1的负向输入端和第一MOS晶体管M1的漏/源极，第二端连接第二运算放大器A2的负向输入端和第二MOS晶体管M2的漏/源极。
第二电阻RL，其一端连接第四双极晶体管Q4的集电极，另一端接地。
测试单元包括：
BJT测试晶体管单元40，其集电极连接第二基准电流单元20，发射极接地；基极连接第一基准电流单元10。
下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。
在本发明的优选实施例中，如图2所示，第一基准电流单元10包括第一参考电流产生单元Ibgenerator和与第一参考电流产生单元Ibgenerator相连第三电流镜MR3、第四电流镜MR4，第三电流镜的电流、第四电流镜的输入端连接第一参考电流产生单元的第一输出端；BJT测试晶体管单元的基极连接第一参考电流产生单元的第二输出端。第一MOS晶体管的漏/源极连接第三电流镜，第二MOS晶体管的漏/源极连接第四电流镜。
其中，第一参考电流产生单元Ibgenerator还包括电流镜阵列和第一电流源，电流镜阵列连接第一电流源的输出端，输出电流为Iref，用于将第一电流源电流调整倍数后提供给第一输出端和第二输出端。第一输出端和第二输出端电流与第一电流源输出端的电流呈倍数关系，具体比例由电流镜阵列中导通的电流镜个数决定。
电流镜阵列包括：第一电流镜阵列和第二电流镜阵列，其中第一电流镜阵列包括栅极串联至第一电流源的n个PMOS晶体管，其源极接高电平，漏极连接第一输出端。第二电流镜阵列包括栅极串联至第一电流源的n个PMOS晶体管，其源极接高电平，漏极连接第二输出端。
第一参考电流产生单元还包括第一开关阵列和第二开关阵列，第一开关阵列连接在第一电流镜阵列和第一输出端之间，用于控制第一输出端输出电流；第二开关阵列连接在第二电流镜阵列和第二输出端之间，用于控制第二输出端输出电流。具体的，在电流镜阵列的每一个电流镜输出端都连接有一个开关。
第一参考电流产生单元还包括译码器Decoder，具体的包括第一译码器，其连接所述第一开关阵列，用于将数字信号进行译码后控制第一开关阵列中导通的开关。第一参考电流产生单元还包括第二译码器，其连接所述第二开关阵列，用于将数字信号进行译码后控制第二开关阵列中导通的开关。从而通过输出二进制的数字信号controlbits，然后经过译码器Decoder译码后来控制开关阵列中每一个开关的导通，从而决定了电流镜阵列中每一个电流镜的导通，第一输出端输出电流Ib_replica由第一电流镜阵列中导通的电流镜的电流之和叠加而成。同样第二输出端电流Ib由第二电流镜阵列中导通的电流镜的电流之和叠加而成。
在本实施例中，以第一开关阵列中一个开关导通为例，第一输出端电流Ib_replica为第一电流源电流Iref的复制电流，因此Iref＝Ib_replica。第三电流镜MR3的电流、第四电流镜MR4的电流与第一输出端电流Ib_replica呈恒定比例，例如在本实施例中为K1：K1：1，该比例具体由晶体管的宽长比决定；第一MOS晶体管M1的漏/源极连接第三电流镜MR3，第二MOS晶体管M2的漏/源极连接第四电流镜MR4。BJT测试晶体管单元的基极连接第一参考电流产生单元Ibgenerator的第二输出端，即BJT测试晶体管单元的基极的电流为第二输出端输出电流Ib，Ib＝Iref。当第一开关阵列和第二开关阵列中导通的开关不同，第一输出端电流Ib_replica，第二输出端电流Ib，分别与第一电流源电流Iref呈倍数关系。
其中，可选的，第三电流镜MR3包括第四MOS晶体管M4，其源极接地，漏级接第一MOS晶体管M1的漏级/源极；
第四电流镜MR4包括：第五MOS晶体管M5，其源极接地，漏级接第二MOS晶体管M2的漏级/源极；第六MOS晶体管M6，其源极接地；第四MOS晶体管M4的栅极、第五MOS晶体管M5的栅极、第六MOS晶体管M6的漏级、第六MOS晶体管M6的栅极连接第一参考电流产生单元Ibgenerator的第一输出端。
在本实施例中，第一电流镜阵列具体的包括：第mPMOS晶体管(n，n为大于3的自然数，m未图示，为小于n的任意自然数)至第nPMOS晶体管的漏级连接至第一输出端，即连接第六MOS晶体管M6的漏级。第二电流镜阵列具体包括：栅极串联至第一电流源的第三PMOS晶体管P3至第mPMOS晶体管Pm，其源极接高电平；第三PMOS晶体管P3的漏级接第一电流源；其中，可选的在第一电流镜阵列的每一个电流镜的输出端，即第mPMOS晶体管的漏级连接有开关，第二电流镜阵列的每一个电流镜的输出端，即第nPMOS晶体管的漏级和第六MOS晶体管M6的漏级之间连接有开关，从而可以控制第一输出端和第二输出端和第一电流源电流的比例关系。
其中，第一基准电流单元10包括开关阵列101，在本实施例中，可选的在电流镜阵列中各PMOS晶体管的漏级和第六MOS晶体管M6的漏级、BJT测试晶体管单元的基极之间连接有开关阵列101，所述开关阵列由二进制译码器Decoder控制，从而使得输入的数字信号可以控制开关阵列的导通，从而控制BJT测试晶体管单元的基极电流Ib为第一电流源电流Iref的整数倍。
其中，可选的，第二基准电流单元20包括第二电流镜MR2和与第二电流镜MR2相连第五电流镜MR5，第二电流镜MR2的电流与第五电流镜的电流MR5呈恒定比例；第三双极晶体管Q3和第四双极晶体管Q4的发射极连接第二电流镜MR2；BJT测试晶体管单元40的集电极连接第五电流镜MR5。BJT测试晶体管单元40的集电极电流Ic通过第五电流镜MR5镜像到第二电流镜MR2，将电流K2Ic输入第三双极晶体管Q3和第四双极晶体管Q4的发射极，为乘法单元提供尾电流，K2为恒定比例。
其中，可选的，BJT晶体管测试单元可以包括一个测试BJT晶体管，也可以如本实施例中的包括基极串联的测试BJT晶体管阵列。
其中，可选的，还包括模数转换器(ADC)50，其输入端连接第四晶体管Q4的集电极。
如图2所示，以第一电流镜阵列和第二电流镜阵列中分别一个电流镜导通的情况下，即Iref＝Ib_replica＝Ib为例。本发明对Beta值的测量主要由模拟的乘法单元10实现，其原理为利用BJT晶体管本征的集电极电流(Ic)与集电极-发射极电压(VBE)的指数关系将电压相加转化为电流相乘关系。
具体的公式推导如下所示：
对于BJT晶体管Q1～Q4，存在：
其中：
Is为BJT晶体管的饱和电流，对于相同尺寸的紧邻BJT晶体管，可认为其具有相同的Is值。
IC1为第一双极晶体管Q1的集电极电流；
IC2为第二双极晶体管Q2的集电极电流；
IC3为第三双极晶体管Q3的集电极电流；
IC4为第四双极晶体管Q4的集电极电流；
VBE1为第一双极晶体管Q1的集电极-发射极电压；
VBE2为第二双极晶体管Q2的集电极-发射极电压；
VBE3为第三双极晶体管Q3的集电极-发射极电压；
VBE4为第四双极晶体管Q4的集电极-发射极电压；
VT为一个仅与温度有关的系数，表达式为VT＝kT/q，其中k为玻尔兹曼常数，T为开尔文温度，q为一个电子的电荷量。在300K温度下，VT约为26mV。
由于基尔霍夫电压定律故：
VBE1+VBE3＝VBE2+VBE4
由此可以推导得出电流关系：
整理可得：
其中：
Rs为第一电阻的阻值；
Iout为第二电阻RL的电流；
K1为第三电流镜MR3和第一电流源Iref的电流比例；
K2为第二电流镜MR2和第五电流镜MR5的电流比例；
整理可得：
其中，
由此可知电路输出电流Iout即可以表示出待测BJT晶体管的Beta值。
本发明将输出电流Iout经过一个电阻RL转化为输出电压值Vout，并经过模数转换器50转化为数字信号输出，省却了繁琐的计算过程，更方便于测试。
此外在此基础上，优化了待测BJT晶体管阵列的基极电流产生电路，通过开关阵列10，可以实现通过数字信号控制多档位基极电流输出，从而实现多档位的BJT晶体管beta值测量。
为实现上述发明电路，首先需要将待测若干BJT晶体管并联形成待测BJT晶体管阵列，所有的基极、集电极、发射极分别相连。基极电流Ib由第一基准电流单元产生，内部含有开关阵列，可由逻辑控制电路控制，通过输入不同的数字信号产生多档位的不同基极电流，分别注入到待测BJT晶体管阵列，同时输送给模拟乘法器。BJT阵列的发射极均接地，集电极接入第二基准电流单元，利用其镜像单元将集电极电流Ic镜像复制后送入模拟乘法器。
在实际实施测试的过程时，可通过数字信号控制逻辑控制电路，使基极电流发生电路产生不同挡位、不同大小的基极电流注入到待测BJT晶体管阵列中。之后分别读取模数转换器(ADC)的输出结果，乘以固定比例即可得到不同挡位下BJT晶体管的Beta测量值。该操作可以在芯片出厂测试以及芯片正常工作时进行。
有益效果(即技术方案所带来的效果或者作用等)：
(1)简化Beta值测试流程、缩短测试时间、降低测试成本
(2)测量结果更加精确，支持更大测量范围
(3)便于进行自动化快速测量
(4)可支持实时测量，便于进行芯片性能的实时监控。
在另一实施例中，如图3所示，包括2个及以上的BJT测试晶体管单元，第一基准电流单元包括第一逻辑控制单元，第一逻辑控制单元用于控制BJT测试晶体管单元与第一基准电流单元的导通。
在本实施例中，包括2个BJT测试晶体管单元40，所述BJT测试晶体管单元40分别位于芯片上不同的位置，例如一个位于芯片的左上角，另一各位于芯片的右下角，从而测试结果可以反映出芯片不同区域的Beta值。具体的BJT测试晶体管单元40的基极端和集电极端安装有开关，从而通过开关的控制，在测试阶段仅导通一组BJT测试晶体管单元，对其测试，具体的还可以包括第一逻辑控制单元，通过输入的二进制数字信号对开关进行控制。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (13)

1.一种基于模拟乘法器的双极型晶体管Beta值测量电路，其特征在于，包括：
第一基准电流单元，用于提供第一基准电流，第一基准电流单元包括第一参考电流产生单元和与第一参考电流产生单元相连的第三电流镜、第四电流镜，第三电流镜的输入端、第四电流镜的输入端连接第一参考电流产生单元的第一输出端，第一参考电流产生单元包括电流镜阵列和第一电流源，电流镜阵列连接第一电流源的输出端，用于将第一电流源电流调整倍数后提供给第一输出端和第二输出端；
第二基准电流单元，用于提供第二基准电流，第二基准电流单元包括第二电流镜和与第二电流镜相连的第五电流镜，第二电流镜的电流与第五电流镜的电流呈恒定比例；
乘法单元包括：第一双极晶体管，其集电极和基极连接高电平；第二双极晶体管，其集电极和基极连接高电平；第一电流镜；第三双极晶体管，其集电极连接第一电流镜，基极连接第一晶体管的发射极，发射极连接第二基准电流单元的第二电流镜；第四双极晶体管，其集电极连接第一电流镜，基极连接第二晶体管的发射极，发射极连接第二基准电流单元的第二电流镜；
输入单元包括：第一运算放大器和第二运算放大器；第一MOS晶体管，其栅极连接第一运算放大器的输出，源极连接第一双极晶体管的发射极，漏极连接第一基准电流单元的第三电流镜；第二MOS晶体管，其栅极连接第二运算放大器的输出，源极连接第二双极晶体管的发射极，漏极连接第一基准电流单元的第四电流镜；第一电阻，第一端连接第一运算放大器的负向输入端和第一MOS晶体管的漏极，第二端连接第二运算放大器的负向输入端和第二MOS晶体管的漏极；
第二电阻，其一端连接第四双极晶体管的集电极，另一端接地；
测试单元包括：
BJT测试晶体管单元，其集电极连接第二基准电流单元的第五电流镜，发射极接地；基极连接第一基准电流单元的第一参考电流产生单元的第二输出端。
2.如权利要求1所述的测量电路，其特征在于，第三电流镜包括第四MOS晶体管，其源极接地，漏级接第一MOS晶体管的漏极；
第四电流镜包括：第五MOS晶体管，其源极接地，漏级接第二MOS晶体管的漏极；第六MOS晶体管，其源极接地；第四MOS晶体管的栅极、第五MOS晶体管的栅极、第六MOS晶体管的漏级、第六MOS晶体管的栅极连接第一参考电流产生单元的第一输出端。
3.如权利要求1所述的测量电路，其特征在于，电流镜阵列包括：第一电流镜阵列，其中第一电流镜阵列包括栅极串联至第一电流源的n个PMOS晶体管，其源极接高电平，漏极连接第一输出端。
4.如权利要求3所述的测量电路，其特征在于，第一参考电流产生单元还包括第一开关阵列，第一开关阵列连接在第一电流镜阵列和第一输出端之间，用于控制第一输出端输出电流。
5.如权利要求4所述的测量电路，其特征在于，第一参考电流产生单元还包括第一译码器，其连接所述第一开关阵列，用于将数字信号进行译码后控制第一开关阵列中导通的开关。
6.如权利要求3所述的测量电路，其特征在于，第二电流镜阵列包括栅极串联至第一电流源的n个PMOS晶体管，其源极接高电平，漏极连接第二输出端。
7.如权利要求6所述的测量电路，其特征在于，第一参考电流产生单元还包括第二开关阵列，第二开关阵列连接在第二电流镜阵列和第二输出端之间，用于控制第二输出端输出电流。
8.如权利要求7所述的测量电路，其特征在于，第一参考电流产生单元还包括第二译码器，其连接所述第二开关阵列，用于将数字信号进行译码后控制第二开关阵列中导通的开关。
9.如权利要求1所述的测量电路，其特征在于，包括2个及以上的BJT测试晶体管单元，还包括第一逻辑控制单元，第一逻辑控制单元用于控制BJT测试晶体管单元与第一基准电流单元的导通；还包括第二逻辑控制单元，第二逻辑控制单元用于控制BJT测试晶体管单元与第二基准电流单元的导通。
10.如权利要求1所述的测量电路，其特征在于，BJT晶体管测试单元包括测试BJT晶体管。
11.如权利要求1所述的测量电路，其特征在于，BJT晶体管测试单元包括基极串联的测试BJT晶体管阵列。
12.如权利要求1所述的测量电路，其特征在于，还包括模数转换器，其输入端连接第四晶体管的集电极。
13.如权利要求4所述的测量电路，其特征在于，所述BJT测试晶体管单元分别位于芯片的不同区域。
CN202410274161.3A 2024-03-11 2024-03-11 基于模拟乘法器的双极型晶体管Beta值测量电路 Active CN118130993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410274161.3A CN118130993B (zh) 2024-03-11 2024-03-11 基于模拟乘法器的双极型晶体管Beta值测量电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410274161.3A CN118130993B (zh) 2024-03-11 2024-03-11 基于模拟乘法器的双极型晶体管Beta值测量电路

Publications (2)

Publication Number Publication Date
CN118130993A CN118130993A (zh) 2024-06-04
CN118130993B true CN118130993B (zh) 2024-08-06

Family

ID=91242442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410274161.3A Active CN118130993B (zh) 2024-03-11 2024-03-11 基于模拟乘法器的双极型晶体管Beta值测量电路

Country Status (1)

Country Link
CN (1) CN118130993B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104346487A (zh) * 2013-08-05 2015-02-11 上海华虹宏力半导体制造有限公司 三极管低频噪声的模型方法
WO2023097857A1 (zh) * 2021-12-01 2023-06-08 重庆吉芯科技有限公司 带隙基准电压电路及带隙基准电压的补偿方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3051900A (en) * 1959-05-08 1962-08-28 Philco Corp In-circuit transistor tester
US4746817A (en) * 1987-03-16 1988-05-24 International Business Machines Corporation BIFET logic circuit
EP1269204A2 (de) * 2000-03-10 2003-01-02 Infineon Technologies AG Test-schaltungsanordnung und verfahren zum testen einer vielzahl von transistoren
JP2001344559A (ja) * 2000-05-30 2001-12-14 Matsushita Electric Ind Co Ltd アナログ乗算回路および可変利得増幅回路
US20030006413A1 (en) * 2001-04-06 2003-01-09 University Of Florida Semiconductor test system and associated methods for wafer level acceptance testing
JP4151572B2 (ja) * 2003-12-16 2008-09-17 株式会社デンソー トランジスタ対の特性差測定装置および特性差測定方法
CN102841629B (zh) * 2012-09-19 2014-07-30 中国电子科技集团公司第二十四研究所 一种BiCMOS电流型基准电路
CN105991127B (zh) * 2015-01-27 2018-11-13 意瑞半导体（上海）有限公司 功率因数校正电路及乘法器
CN109212398A (zh) * 2017-07-01 2019-01-15 微龛（北京）半导体科技有限公司 一种测量单粒子效应引起的寄生双极型晶体管效应放大系数的方法
CN111751693B (zh) * 2020-03-02 2022-10-14 上海料聚微电子有限公司 一种检测双极型晶体管电流放大倍数的方法和电路
CN114690830B (zh) * 2020-12-30 2024-03-29 晶晨半导体(上海)股份有限公司 带隙基准电路、开关电源及电源管理芯片
CN113466652B (zh) * 2021-07-13 2022-05-17 苏州瀚宸科技有限公司 一种三极管参数的片上检测方法和系统
CN114236336B (zh) * 2021-12-08 2024-02-13 成都海光微电子技术有限公司 一种三极管放大倍数检测电路、方法及传感器
CN115728615A (zh) * 2022-11-09 2023-03-03 电子科技大学长三角研究院(湖州) 一种晶体管物理基陷阱效应模型参数提取方法
CN117053934A (zh) * 2023-08-11 2023-11-14 上海帝迪集成电路设计有限公司 一种消除bjt寄生电阻的温度测量装置及其方法
CN116865740B (zh) * 2023-08-31 2023-11-10 苏州锴威特半导体股份有限公司 一种模拟乘法器电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104346487A (zh) * 2013-08-05 2015-02-11 上海华虹宏力半导体制造有限公司 三极管低频噪声的模型方法
WO2023097857A1 (zh) * 2021-12-01 2023-06-08 重庆吉芯科技有限公司 带隙基准电压电路及带隙基准电压的补偿方法

Also Published As

Publication number Publication date
CN118130993A (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
US7449908B2 (en) Process monitor for monitoring an integrated circuit chip
US6873173B2 (en) Test circuit arrangement and method for testing a multiplicity of transistors
CN103092253B (zh) 参考电压产生电路
US20080048634A1 (en) Reference Circuit
Eberlein et al. A 28nm CMOS ultra-compact thermal sensor in current-mode technique
CN109164867B (zh) 全mos基准电流产生电路
US8680839B2 (en) Offset calibration technique to improve performance of band-gap voltage reference
CN104375553A (zh) 带隙基准源电路及其基极电流补偿电路
US7052179B2 (en) Temperature detector
CN101105699A (zh) 输出电压可调节的带隙基准电压电路
Luong et al. Nanopower, sub-1 V, CMOS voltage references with digitally-trimmable temperature coefficients
CN103399612B (zh) 无电阻的带隙基准源
CN103365330A (zh) 参考电压/电流产生装置
CN114356014B (zh) 低压基准电压产生电路及芯片
CN118130993B (zh) 基于模拟乘法器的双极型晶体管Beta值测量电路
US5208527A (en) Reference voltage generator with programmable thermal drift
CN209841222U (zh) 一种cmos温度传感器电路
CN117053934A (zh) 一种消除bjt寄生电阻的温度测量装置及其方法
CN115016592B (zh) 带隙基准源电路
CN115166492B (zh) 一种芯片参数采集电路
EP0024140A1 (en) RMS converter
Ning et al. A low drift curvature-compensated bandgap reference with trimming resistive circuit
JPH02191012A (ja) 電圧発生回路
Brokaw A temperature sensor with single resistor set-point programming
Zhao CMOS on-chip temperature sensors for power management

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant