CN118120253A - 摄像元件及摄像装置 - Google Patents

Abstract

摄像元件具备：第1半导体基板，其具有配置有多个像素的像素部，该像素包括将光转换成电荷的光电转换部，并输出基于由所述光电转换部转换成的电荷而得到的信号；和第2半导体基板，其具有曝光处理部，该曝光处理部使用从所述像素读出的所述信号来计算蓄积由所述光电转换部转换成的电荷的蓄积时间。

Description

摄像元件及摄像装置

参照引用

本申请主张2021年(日本令和3年)8月25日提交的日本申请特愿2021-137343的优先权，并通过参照其内容而将其并入本申请。

技术领域

本发明涉及摄像元件及摄像装置。

背景技术

已知一种具备多个像素单元的固体摄像装置(例如专利文献1)。一直以来，谋求动态范围(dynamic range)的扩大。

现有技术文献

专利文献

专利文献1：日本特开2014-75767号公报

发明内容

第1公开技术的摄像元件中，摄像元件具备：第1半导体基板，其具有配置有多个像素的像素部，该像素包括将光转换成电荷的光电转换部，并输出基于由所述光电转换部转换成的电荷而得到的信号；和第2半导体基板，其具有曝光处理部，该曝光处理部使用从所述像素读出的所述信号来计算蓄积由所述光电转换部转换成的电荷的蓄积时间。

第2公开技术的摄像装置具备第1公开技术的摄像元件。

附图说明

图1是表示摄像元件的一例的分解立体图。

图2是表示像素部的具体结构的一例的说明图。

图3是表示像素的电路结构的一例的电路图。

图4是表示控制电路部的具体结构的一例的说明图。

图5是表示控制块的内部结构的一例的说明图。

图6是表示摄像元件中的第1半导体基板与第2半导体基板的信号的传输例的说明图。

图7是表示本实施方式的摄像元件的X-Z方向截面的一例的说明图。

图8是表示摄像元件的摄像动作例1的时间图。

图9是表示摄像元件的摄像动作例2的时间图。

图10是表示比较例的摄像元件的摄像动作的时间图。

图11是表示摄像元件拍摄的被摄体的一例的说明图。

图12是表示图11所示的区域1～5各自的曝光时间的时间图。

图13是表示多个控制块的布局例的平面图。

图14是表示像素的电路结构的其他例的电路图。

图15是表示摄像元件的摄像动作例3的时间图。

图16是表示摄像元件的其他例的分解立体图。

图17是表示控制电路部的具体结构的其他例的说明图。

图18是表示摄像元件中的第1半导体基板及第2半导体基板的连接关系的说明图。

图19是表示摄像元件中的第1半导体基板与第2半导体基板的信号的传输例的说明图。

图20是表示ADC部与像素块的连接关系的说明图。

图21是表示摄像元件的像素块内的摄像动作的时间图。

图22是表示每个像素块的曝光定时(timing)的一例的说明图。

图23是表示自主曝光控制方式1的结构例的框图。

图24是表示自主曝光控制方式2的结构例的框图。

图25是表示自主曝光控制方式3的结构例的框图。

图26是表示在相邻的控制块安装有自主曝光处理部的情况下的布局例的框图。

图27是表示在周边电路安装有自主曝光处理部的情况下的布局例的框图。

图28是表示图27所示的周边电路部的详细的内部结构的框图。

图29是表示曝光时间的反映期间的延迟例的说明图。

图30是表示曝光时间的反映期间缩短例1的说明图。

图31是表示曝光时间的反映期间缩短例2的说明图。

图32是表示发生曝光时间变更的情况下的时间图1-1。

图33是表示发生曝光时间变更的情况下的时间图1-2。

图34是表示发生曝光时间变更的情况下的时间图2-1。

图35是表示发生曝光时间变更的情况下的时间图2-2。

图36是表示发生曝光时间变更的情况下的时间图3-1。

图37是表示发生曝光时间变更的情况下的时间图3-2。

图38是表示发生曝光时间变更的情况下的时间图3-3。

图39是表示向第2半导体基板外读出曝光值的读出方法1的说明图。

图40是表示向第2半导体基板外读出曝光值的读出方法2的说明图。

图41是表示控制块内部的自主曝光控制的高速化例1的框图。

图42是表示控制块内部的自主曝光控制的高速化例1中的计数锁存器(counterlatch)的一例的说明图。

图43是表示控制块内部的自主曝光控制的高速化例1中的自主曝光控制的具体例的说明图。

图44是表示控制块内部的自主曝光控制的高速化例2中的计数锁存器的一例的说明图。

图45是表示控制块内部的自主曝光控制的高速化例2中的自主曝光控制的具体例的说明图。

图46是表示控制块内部的自主曝光控制的高速化例3的框图。

图47是表示比较器的一例的电路图。

图48是表示基于控制块内外的曝光值的切换而进行的曝光控制例1的说明图。

图49是表示基于控制块内外的曝光值的切换而进行的曝光控制例2的说明图。

图50是表示基于控制块内外的曝光值的切换而进行的曝光控制例3的说明图。

图51是表示每个控制块的曝光值的读取例1的说明图。

图52是表示每个控制块的曝光值的读取例2的说明图。

图53是表示每个控制块的曝光值的读取例2中的控制块的详细的块结构例的框图。

图54是表示色偏减少例1中的前处理部的内部结构例的框图。

图55是表示色偏减少例2中的像素块的一例的说明图。

图56是表示色偏减少例3中的前处理部的内部结构例的框图。

图57是表示色偏减少例4中的摄像元件的内部结构例的框图。

图58是表示像素驱动信号线上的半导体基板间的接合焊盘的不良解析例的电路图。

图59是表示垂直信号线上的半导体基板间的接合焊盘的不良解析例1的电路图。

图60是表示垂直信号线上的半导体基板间的接合焊盘的不良解析例2-1的电路图。

图61是表示垂直信号线上的半导体基板间的接合焊盘的不良解析例2-2的电路图。

图62是表示在多个电路之间共用信号路径的情况下的半导体基板间的接合焊盘的不良解析例的电路图。

图63是表示在多个电路之间共用信号路径的情况下的半导体基板间的接合焊盘的不良解析后的设定例的电路图。

图64是表示在多个电路之间共用接合部的情况下的半导体基板间的接合焊盘的不良解析例1的电路图。

图65是表示在多个电路之间共用接合部的情况下的半导体基板间的接合焊盘的不良解析例2的电路图。

图66是表示实施例的摄像装置的结构例的框图。

具体实施方式

以下，通过发明的实施方式来说明本发明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，在实施方式中说明的特征的组合未必全都是发明的解决手段所必须的。

在本说明书中，X轴与Y轴相互正交，Z轴与XY平面正交。XYZ轴构成右手系。有时将与Z轴平行的方向称为摄像元件100的层叠方向。在本说明书中，术语“上”及“下”并不限定于重力方向上的上下方向。这些术语不过是指Z轴方向上的相对方向。需要说明的是，在本说明书中，虽然以X轴方向上的排列为“行”、以Y轴方向上的排列为“列”来进行说明，但行列方向并不限定于此。

＜摄像元件的结构＞

首先，使用图1～图22对摄像元件的结构进行说明。摄像元件的构造既可以是背面照射型也可以是表面照射型。

图1是表示摄像元件100A的一例的分解立体图。摄像元件100A拍摄被摄体。摄像元件100A生成所拍摄的被摄体的图像数据。摄像元件100A具备第1半导体基板110、第2半导体基板120及第3半导体基板130。如图1所示，第1半导体基板110层叠于第2半导体基板120，第2半导体基板120层叠于第3半导体基板130。

第1半导体基板110具有像素部101。像素部101输出基于所入射的光得到的像素信号。

第2半导体基板120具有控制电路部102及周边电路部121。

控制电路部102输入从第1半导体基板110输出的像素信号。控制电路部102处理所输入的像素信号。控制电路部102在第2半导体基板120中配置于与像素部101相对的位置。例如，控制电路部102配置为在第1半导体基板110与第2半导体基板120层叠的方向上与像素部101重叠。控制电路部102也可以将用于控制像素部101的驱动的控制信号向像素部101输出。

周边电路部121对控制电路部102的驱动进行控制。周边电路部121在第2半导体基板120中配置于控制电路部102的周边。具体而言，周边电路部121在第2半导体基板120中配置在如下区域，该区域配置在控制电路部102所配置的区域的外侧。另外，周边电路部121也可以与第1半导体基板110电连接，并控制像素部101的驱动。周边电路部121沿着第2半导体基板120的两条边配置，但是周边电路部121的配置方法并不限于本例。

第3半导体基板130具有数据处理部103。数据处理部103使用从第2半导体基板120输出的数字数据来进行加法处理、间隔剔除处理、其他图像处理。

图2是表示像素部101的具体结构的一例的说明图。像素部101具有多个像素块200。多个像素块200在像素部101中沿行方向及列方向排列配置。具体而言，多个像素块200具有在像素部101中沿行方向及列方向排列的M×N个(M、N为自然数)像素块200。虽然图示了M与N相等的情况，但是M与N也可以不同。

像素块200具有多个像素201。多个像素201在像素块200中沿行方向及列方向排列配置。像素块200具有沿行方向及列方向排列的m×n个(m、n为自然数)像素201。例如，像素块200具有沿行方向及列方向排列的16×16个像素201。与像素块200对应的像素201的个数并不限定于此。虽然图示了m与n相等的情况，但是m与n也可以不同。

像素块200具有在行方向上与共同的控制线(例如后述的传输控制线311、排出控制线312)连接的多个像素201。例如，像素块200的各个像素201与上述共同的控制线连接，以被设定为相同的曝光时间。具体而言，例如，由上述共同的控制线将沿行方向排列的n个像素201中的每一个连接。

另一方面，也可以是，在不同的像素块200之间，一个像素块200被设定为与另一个像素块200不同的曝光时间。例如，在一个像素块200和另一个像素块200沿行方向排列配置的情况下，一个像素块200具有的多个像素201和另一个像素块200具有的多个像素201由不同的控制线连接。一个像素块200具有的第m行的多个像素201由与连接另一个像素块200的第m行的多个像素201的共同的控制线不同的控制线共同连接。另外，在一个像素块200和另一个像素块200沿列方向排列配置的情况下，一个像素块200具有的多个像素201和另一个像素块200具有的多个像素201由不同的控制线连接。一个像素块200具有的第m行的多个像素201由与连接另一个像素块200的第m行的多个像素201的共同的控制线不同的控制线共同连接。

另外，例如，在一个像素块200和另一个像素块200沿行方向排列配置的情况下，一个像素块200具有的多个像素201和另一个像素块200具有的多个像素201由不同的信号线202连接。一个像素块200的第n列的多个像素201由与连接另一个像素块200的第n列的多个像素201的共同的信号线202不同的信号线202共同连接。另外，在一个像素块200和另一个像素块200沿列方向排列配置的情况下，一个像素块200具有的多个像素201和另一个像素块200具有的多个像素201由不同的信号线202连接。一个像素块200具有的第n列的多个像素201由与连接另一个像素块200的第n列的多个像素201的共同的信号线202不同的信号线202共同连接。

像素块200与后述的控制块400A、400B(参照图4及图17)对应配置。即，相对于一个控制块400A、400B配置一个像素块200。

另外，也可以相对于一个控制块400A、400B配置多个像素块200。即使在相对于一个控制块400A、400B配置多个像素块200的情况下，各个像素块200也可以被设定为不同的曝光时间。在相对于一个控制块配置沿列方向排列的两个像素块200的情况下，控制块400A、400B控制2m×n个像素201。具体而言，例如，控制块400A、400B控制32×16个像素201。与控制块400A、400B对应的像素201的个数并不限定于此。

图3是表示像素201的电路结构的一例的电路图。像素201具备光电转换部300和读出部310。读出部310具有传输部301、排出部302、FD(floating diffusion：浮动扩散部)303、复位部304、和像素输出部305，并将基于由光电转换部300转换得到的电荷而得到的像素信号读出到信号线202。像素输出部305具有放大部351及选择部352。将传输部301、排出部302、FD303、复位部304、放大部351及选择部352称为读出部310。将读出部310设为N沟道型FET进行说明，但晶体管的种类并不限于此。

光电转换部300具有将光转换成电荷的光电转换功能。光电转换部300蓄积光电转换得到的电荷。光电转换部300例如由光电二极管构成。

传输部301将光电转换部300的电荷传输至FD303。传输部301控制光电转换部300与FD303之间的电连接。传输部301例如由晶体管构成。另外，传输部301也可以是至少具有栅极端子、并构成以光电转换部300的一部分为源极端子、以FD303的一部分为漏极端子的晶体管的一部分的元件。传输部301的栅极端子与用于输入传输控制信号的传输控制线311连接。关于传输控制线311见后述。

排出部302将蓄积在光电转换部300中的电荷排出到被供给电源电压VDD的电源布线。排出部302控制光电转换部300与电源布线之间的连接。排出部302例如由晶体管构成。另外，排出部302也可以是至少具有栅极端子、并构成以光电转换部300的一部分为源极端子、以与电源布线连接的扩散区域的一部分为漏极端子的晶体管的一部分的元件。排出部302的栅极端子与用于输入排出控制信号的排出控制线312连接。需要说明的是，虽然说明了排出部302将光电转换部300的电荷排出到被供给电源电压VDD的电源布线，但是也可以排出到被供给与电源电压VDD不同的电源电压的电源布线。

FD303由传输部301从光电转换部300进行传输。FD303蓄积从光电转换部300传输的电荷。

复位部304将蓄积在FD303中的电荷排出到被供给电源电压VDD的电源布线。复位部304将FD303的电位复位至作为基准电位的电源电压VDD。复位部304控制FD303与电源布线之间的电连接。复位部304例如由晶体管构成。另外，复位部304也可以是至少具有栅极端子、并构成以FD303的一部分为源极端子、以与电源布线连接的扩散区域的一部分为漏极端子的晶体管的一部分的元件。复位部304的栅极端子与用于输入复位控制信号的复位控制线313连接。关于复位控制线313见后述。

像素输出部305将基于FD303的电位而得到的像素信号输出到信号线202。像素输出部305具有放大部351及选择部352。放大部351由晶体管构成。放大部351的栅极端子与FD303连接，漏极端子与被供给电源电压VDD的电源布线连接，源极端子与选择部352的漏极端子连接。

选择部352控制像素201与信号线202之间的电连接。当通过选择部352使像素201与信号线202电连接时，从像素201向信号线202输出像素信号。选择部352由晶体管构成。另外，选择部352也可以是至少具有栅极端子、并构成以放大部351的一部分为源极端子、以与信号线202连接的扩散区域的一部分为漏极端子的晶体管的一部分的元件。选择部352的栅极端子与用于输入选择控制信号的遍及多个像素块200的选择控制线314连接。选择部352的源极端子与负载电流源306连接。

负载电流源306与信号线202连接，并供给用于从像素201读出像素信号的电流。由此，能够使放大部351的动作稳定。另外，负载电流源306与信号线202连接。负载电流源306既可以设于第1半导体基板110，也可以设于第2半导体基板120。

另外，也可以将FD303、像素输出部305与其他像素201共用。例如，也可以在沿行方向或列方向排列配置的多个像素201中共用FD303、像素输出部305。另外，像素201也可以由多个光电转换部300、传输部301构成。

图4是表示控制电路部102的具体结构的一例的说明图。控制电路部102具有多个控制块400A。多个控制块400A在控制电路部102中沿行方向及列方向排列配置。具体而言，控制电路部102具有M×N个控制块400A。在相对于一个控制块400A配置一个像素块200的情况下，控制电路部102在像素块200的正下方具有控制块400A。一个像素块200与一个控制块400A为大致相同的形状及相同的尺寸。另外，在相对于一个控制块400A配置沿列方向排列的多个像素块200的情况下，控制电路部102在沿列方向排列配置的多个像素块200的正下方具有一个控制块400A。

控制块400A与像素块200对应设置。作为控制块与像素块的对应关系的一例，例如，控制块400A在第1半导体基板110与第2半导体基板120层叠的方向(层叠方向)上位于像素块200的正下方。另外，控制块400A通过信号线202、传输控制线311及排出控制线312与像素块200电连接。具体而言，在层叠方向上位于像素块200正下方的控制块400A通过像传输控制线311、排出控制线312那样的局部控制线而与在层叠方向上位于正上方的像素块200(以下称为对应像素块200)电连接。另外，控制块400A经由信号线202输入从对应像素块200的像素201输出的像素信号。

控制块400A控制对应像素块200的驱动。例如，控制块400A控制对应像素块200所包含的像素201的曝光时间。另外，控制块400A具有对所输入的信号进行处理的信号处理部402，并对从对应像素块200所包含的像素201输出的像素信号进行处理。例如，控制块400A将从对应像素块200所包含的像素201输出的模拟的像素信号转换成数字信号。

控制块400A具有像素控制部401和信号处理部402。像素控制部401具有自主曝光处理部411、曝光控制部412、和像素驱动部413，控制像素部101的像素201。信号处理部402具有信号输入部421、信号转换部422、和信号输出部423，将来自像素部101的模拟的像素信号转换成数字信号并传输至像素控制部401及数据处理部103。

自主曝光处理部411是基于由信号处理部402转换成数字信号的像素信号来计算对应像素块200所包含的像素201的曝光时间的电路。关于自主曝光处理部411的详细情况见后述。

曝光控制部412是基于由自主曝光处理部411计算出的曝光时间来控制对应像素块200所包含的像素201的曝光的电路。具体而言，曝光控制部412生成用于控制对应像素块200所包含的像素201的曝光时间(光电转换部300的电荷蓄积时间)的控制信号。例如，曝光控制部412调整对应像素块200所包含的像素201的曝光的开始定时或结束定时，以控制每个像素块200的曝光时间。曝光控制部412在控制块400A中沿行方向延伸设置。

像素驱动部413将由曝光控制部412生成的控制信号输出到对应像素块200所包含的像素201。像素驱动部413是使对应的像素块200所包含的像素201驱动的驱动电路。像素驱动部413驱动从对应的像素块200所包含的像素201中选择的像素行的像素201。像素驱动部413沿列方向延伸设置。由此，像素驱动部413配置在与沿列方向配置的m个像素201对应的位置。由于像素驱动部413沿列方向延伸、且自主曝光处理部411及曝光控制部412沿行方向延伸，所以自主曝光处理部411、曝光控制部412及像素驱动部413在控制块400A中配置成L字形。

信号输入部421输入从对应的像素块200所包含的像素201输出的像素信号。信号输入部421将所输入的像素信号输出到信号转换部422。信号输入部421也可以针对在对应像素块200中沿行方向配置的n个像素201中的每一个设置。信号输入部421也可以具有对从第1半导体基板110输出的像素信号进行去噪处理等信号处理的处理电路。另外，信号输入部421也可以具有电压调整电路，该电压调整电路进行调整，以使与对应的像素块200所包含的像素201连接的信号线202的电压不会成为规定值以下。负载电流源306在配置于第2半导体基板的情况下，也可以配置于对应的控制块400A所包含的信号输入部421。

信号转换部422将从信号输入部421输出的像素信号转换成数字信号。信号转换部422将从在对应像素块200中沿列方向排列的m个像素201分别输出的像素信号依次转换成数字信号。信号转换部422将从在对应的像素块200中沿行方向排列成n列的像素201输出的像素信号并列地转换成数字信号。

信号输出部423存储由信号转换部422转换成数字信号的像素信号。信号输出部423也可以具有用于存储数字信号的闩锁电路。信号输出部423在列方向上配置于信号转换部422与自主曝光处理部411之间。信号输出部423将转换成数字信号的像素信号输出到控制电路部102的外部。信号输出部423在控制块400A中沿行方向延伸设置。信号输出部423在列方向上配置于信号转换部422与自主曝光处理部411之间。

图5是表示控制块400A的内部结构的一例的说明图。信号转换部422具备n个比较器501和n个存储部502。曝光控制部412具备像素块控制部503及电平移位(level shift)部504。一个比较器501和与该比较器501连接的存储部502的组合成为一个ADC(Analog-to-Digital Converter：模数转换器)500。

比较器501在控制块400A中沿列方向延伸设置。n个比较器501沿行方向排列配置。比较器501针对在对应的像素块200中沿列方向排列的m个像素201中的每一个配置。比较器501将在对应像素块200中沿列方向排列的m个像素201的像素信号依次读出，并转换成数字信号。

存储部502存储使用比较器501转换成数字信号的像素信号。存储部502在信号转换部422中与比较器501相比设于Y轴方向的负侧。例如，存储部502具有闩锁电路。存储部502也可以具有由SRAM等构成的存储器。

像素块控制部503控制对应的像素块200所包含的像素201具有的传输部301及排出部302的动作。具体而言，像素块控制部503输出用于控制对应像素块200所包含的像素201具有的传输部301的传输控制信号和用于控制对应像素块200所包含的像素201具有的排出部302的排出控制信号像素块控制部503在控制块400A中沿行方向延伸设置。像素块控制部503在列方向上配置于电平移位部504与自主曝光处理部411之间。

电平移位部504对从像素块控制部503输出的控制信号的电压电平进行调整。具体而言，电平移位部504将从像素块控制部503输出的传输控制信号的电压电平升压。另外，电平移位部504将从像素块控制部503输出的排出控制信号的电压电平升压。

传输部301经由传输控制线311输入由像素块控制部503升压后的传输控制信号排出部302经由排出控制线312输入由像素块控制部503升压后的排出控制信号

这样，像素块控制部503以成为在像素201具有的读出部310的传输部301及排出部302中使用的电压电平的方式将传输控制信号及排出控制信号升压。电平移位部504在控制块400A中沿行方向延伸设置。

电平移位部504与像素块控制部503相比设于控制块400A的外周侧。电平移位部504的X轴方向正侧的端部和Y轴方向负侧的端部位于控制块400A的最外侧。电平移位部504的X轴方向负侧的端部与像素驱动部413相接。

电平移位部504及像素驱动部413处理电平移位后的信号。另一方面，自主曝光处理部411、像素块控制部503、电平移位部504及像素驱动部413处理从第1半导体基板110输出的像素信号。

在此，控制块400A的各结构形成在设于第2半导体基板120上的阱区。阱区根据要处理的信号的电压电平而分离设置。阱区根据所使用的电源是数字用电源还是模拟用电源而分离。另外，即使在使用相同的模拟电源的情况下，信号转换部422有时也会从噪声的角度出发而与其他使用模拟电源的区域分离。阱区的分离需要与制造工艺规则相应的间隔的阱分离区域。

控制块400A将用于形成电平移位部504及像素驱动部413的阱区与其他阱区分离。例如，电平移位部504及像素驱动部413通过设为L字形而能够共用电平移位部504及像素驱动部413的阱区。通过阱区的共用能够省略阱分离区域，因此布局效率提高。

L字形的像素控制部401构成控制块400A的外周的一部分。由此，能够与在行方向及列方向上相邻的其他控制块400A也共用阱区。

图6是表示摄像元件100A中的第1半导体基板110与第2半导体基板120的信号的传输例的说明图。全局驱动部600设于夹着控制电路部102的两端配置的周边电路部121。

传输控制线311a及排出控制线312a分别与像素块200a所包含的像素201连接。传输控制线311a与像素块200a所包含的像素201具有的传输部301的栅极端子连接，排出控制线312a与像素块200a所包含的像素201具有的排出部302的栅极端子连接。传输控制线311a将从控制块400Aa输出的传输控制信号供给至像素块200a所包含的像素201具有的传输部301。排出控制线312a将从控制块400Aa输出的排出控制信号供给至像素块200a所包含的像素201具有的排出部302。

同样地，传输控制线311b及排出控制线312b分别与像素块200b所包含的像素201连接。传输控制线311b与像素块200b所包含的像素201具有的传输部301的栅极端子连接，排出控制线312b与像素块200b所包含的像素201具有的排出部302的栅极端子连接。传输控制线311b将从控制块400Ab输出的传输控制信号供给至像素块200b所包含的像素201具有的传输部301。排出控制线312b将从控制块400Ab输出的排出控制信号供给至像素块200b所包含的像素201具有的排出部302。

在不区分传输控制线311a、311b的情况下，称为传输控制线311。在不区分排出控制线312a、排出控制线312b的情况下，称为排出控制线312。

传输控制线311及排出控制线312是与像素块200的第1像素连接的局部控制线的一例。需要说明的是，传输控制线311及排出控制线312相对于在像素块200中沿行方向排列的n个像素201共同连接。

全局驱动部600输出复位控制信号选择控制信号及传输选择控制信号全局驱动部600与向各个像素块200输出控制信号的复位控制线313、选择控制线314及传输选择控制线603连接。

全局驱动部600经由复位控制线313及选择控制线314向多个像素块200供给复位控制信号及选择控制信号全局驱动部600经由传输选择控制线603向多个控制块400A供给传输选择控制信号

传输选择控制信号为了控制每个像素块200的曝光时间而被从全局驱动部600供给至控制块400A。被供给了传输选择控制信号的控制块400A将传输选择控制信号输出到对应的像素块200。控制块400A确定是否将传输选择控制信号作为传输控制信号或排出控制信号输入至像素201。由此，可以跳过(skip)传输控制信号或排出控制信号向像素201的输入。

例如，在传输控制信号确定曝光的结束时刻的情况下，控制块400A通过使传输控制信号跳过来延长曝光时间。另外，在传输控制信号确定曝光的开始时刻的情况下，控制块400A能够通过使传输控制信号跳过来缩短曝光时间。这样，通过传输选择控制信号能够调整像素块200的曝光时间。在排出控制信号确定曝光的开始时刻或结束时刻的情况下也是同样的。

复位控制线313、选择控制线314及传输选择控制线603相对于多个像素块200共同设置。复位控制线313、选择控制线314及传输选择控制线603以在行方向上横贯第1半导体基板110的方式布线。复位控制线313、选择控制线314及传输选择控制线603也可以以在列方向上横贯第1半导体基板110的方式布线。

例如，复位控制线313与像素块200内的像素201的复位部304的栅极端子连接，并供给复位控制信号选择控制线314与像素块200内的像素201的选择部352的栅极端子连接，并供给选择控制信号传输选择控制线603与多个控制块400A分别连接，并向像素控制部401供给传输选择控制信号

需要说明的是，全局驱动部600从第2半导体基板120经由第1半导体基板110将传输选择控制信号输出到控制块400A，但也可以不经由第1半导体基板110而向控制块400A输出传输选择控制信号在该情况下，传输选择控制线603设于第2半导体基板120。

接合部610设于第1半导体基板110及第2半导体基板120相互接合的接合面。接合部610在第1半导体基板110与第2半导体基板120之间使传输控制线311、排出控制线312、传输选择控制线603对位。接合部610分别由一对导电性的接合焊盘构成，通过第1半导体基板110及第2半导体基板120的加压处理等而接合并电连接。

摄像元件100A通过利用像传输控制线311及排出控制线312那样的局部控制线来使传输部301及排出部302中的至少一个的定时发生变化，从而针对每个像素块200控制曝光时间。摄像元件100A通过将像传输控制线311及排出控制线312那样的局部控制线与像复位控制线313、选择控制线314及传输选择控制线603那样的全局控制线进行组合，能够以更少的控制线来实现曝光时间的控制。

图7是表示本实施方式的摄像元件100A的X-Z方向截面的一例的说明图。在图7中示出了背面照射型的摄像元件100A，但摄像元件100A并不限定于背面照射型。摄像元件100A具备微透镜层700、彩色滤光片层702、第1半导体基板110、第2半导体基板120、和第3半导体基板130。需要说明的是，如图所示，来自被摄体的光向用空白箭头表示的方向(图中为Z轴负方向)入射。在第1半导体基板110中，有时将光入射进来的一侧(图中为Z轴正侧)的面称为表面，并将其相反侧(图中为Z轴负侧)的面称为背面。

微透镜层700具有多个微透镜701。多个微透镜701与彩色滤光片层702相比层叠在Z轴正侧。光向微透镜701入射。微透镜701将所入射的光聚集至光电转换部300。微透镜701可以针对每个光电转换部300设置。微透镜701的光轴L成为第1半导体基板110、第2半导体基板120及第3半导体基板130的层叠方向(与Z轴平行的方向)。

彩色滤光片层702具有多个彩色滤光片703、和钝化膜704。彩色滤光片层702与第1半导体层711相比层叠在Z轴正侧。彩色滤光片703是使特定波长范围的光透过的光学滤波器。彩色滤光片703是具有特定的分光特性的光学滤波器。多个彩色滤光片703具有分光特性不同的多个光学滤波器，并使互不相同的波长范围的光透过。多个彩色滤光片703以特定的排列(例如拜耳阵列)设置。

第1半导体基板110的一例是背面照射型的CMOS图像传感器。第1半导体基板110具有第1半导体层711和第1布线层712。第1半导体层711与第1布线层712相比设于Z轴正侧。第1半导体层711具有在行方向和列方向上二维配置的多个像素块200。第1半导体层711具有在行方向和列方向上二维配置的多个像素201。多个像素201分别具有基于所入射的光来蓄积电荷的多个光电转换部300、和多个读出部310。

第1布线层712与第1半导体层711相比设于第2半导体基板120侧(图中为Z轴负侧)。第1布线层712具有由导体膜(金属膜)构成的多个布线713、多个接合焊盘714、和绝缘膜(绝缘层)。

第1布线层712具有与电源或电路等电连接的多个布线713。在第1半导体基板110中，具体而言，布线713例如是被供给规定的电源电压的电源布线、将来自第1半导体基板110(像素)的像素信号传输至第2半导体基板120的信号线202、将来自第2半导体基板120的控制信号传输至第1半导体基板110(像素)的传输控制线311、排出控制线312、复位控制线313、选择控制线314、以及传输选择控制线603。第1布线层712也可以是多层，另外，也可以设有无源元件及有源元件。

接合焊盘714设于第1布线层712的表面(Z轴负侧的面)，并与布线713连接。另外，如后所述，接合焊盘714也用于对层彼此的连接进行辅助。接合焊盘714例如由铜等导电性材料形成。需要说明的是，接合焊盘714也可以由金或银、铝形成。在多个布线713之间以及多个接合焊盘714之间形成有绝缘层(绝缘膜)。

第2半导体基板120具有第2半导体层721、第2布线层722和布线层723。第2布线层722与第2半导体层721相比设于第1半导体基板110侧(图中为Z轴正侧)。布线层723与第2半导体层721相比设于第3半导体基板130侧(图中为Z轴负侧)，并设于第2半导体层721与第3半导体基板130之间。第2半导体层721具有控制电路部102及周边电路部121。控制电路部102具有在行方向和列方向上二维配置的多个控制块400A。

第2半导体基板120与第1半导体基板110同样地具有设于第2布线层722的多个布线713、设于第2布线层722及布线层723的多个接合焊盘714、和设于第2布线层722及布线层723的绝缘膜(绝缘层)。

第2布线层722具有用于与电源或电路等电连接、用于将来自像素部101的信号传输至控制电路部102、用于将来自控制电路部102的信号传输至像素部101的多个布线713及接合焊盘714。在第2半导体基板120中，具体而言，布线713例如是被供给规定的电源电压的电源布线、将来自第1半导体基板110(像素)的像素信号传输至第2半导体基板120的信号线202、将来自第2半导体基板120的控制信号传输至第1半导体基板110(像素)的传输控制线311、排出控制线312、复位控制线313、选择控制线314、以及传输选择控制线603。第2布线层722也可以是多层，另外，也可以设有无源元件及有源元件。布线713及接合焊盘714也可以还设于布线层723。

第2半导体基板120还具有将分别设于表背面的电路相互连接的TSV(硅贯通电极)724。TSV724优选设于周边区域。TSV724将由数据处理部103生成的图像数据等传输至第1半导体基板110。TSV724也可以在第1半导体基板110及第3半导体基板130也设置。

第3半导体基板130具有设有数据处理部103的第3半导体层731、和第3布线层732。第3布线层732设于第3半导体层731与第2半导体基板120之间。

第3半导体基板130与第1半导体基板110同样地具有设于第3布线层732的布线713及多个接合焊盘714。第3布线层732具有用于与电源或电路等电连接、用于将来自控制电路部102的信号传输至数据处理部103、以及用于将来自数据处理部103的信号传输至第2半导体基板120的控制电路部102的多个布线713及接合焊盘714。

需要说明的是，第1半导体基板110、第2半导体基板120及第3半导体基板130通过设于各层的接合焊盘714彼此的电连接、和各层的布线层(绝缘层)彼此的接合而层叠。

当第1半导体基板110与第2半导体基板120层叠时，由第1布线层712的Z轴负侧的面和第2布线层722的Z轴正侧的面构成边界面720。同样地，当第2半导体基板120与第3半导体基板130层叠时，由布线层723的Z轴负侧的面和第3布线层732的Z轴正侧的面构成边界面730。在边界面720及边界面730上配置多个接合焊盘714。具体而言，通过对应的接合焊盘714彼此对位、且两个层层叠，从而使对位后的接合部电连接。

第1半导体基板110、第2半导体基板120及第3半导体基板130既可以通过以芯片化之前的晶片的状态层叠并将层叠的晶片切割而形成(单片化)，也可以通过在将第1半导体基板110、第2半导体基板120及第3半导体基板130的各晶片切割之后进行层叠而形成。

图8是表示摄像元件100A的摄像动作例1的时间图。图8是利用传输控制信号排出控制信号复位控制信号及选择控制信号来控制摄像元件100A的驱动的摄像动作例。在图8中，排出控制信号被局部(local)控制，传输控制信号复位控制信号及选择控制信号被全局控制。需要说明的是，左端的各信号末尾的<1>、<2>、……、<m>表示像素块内的像素201的行编号。

排出控制信号控制开始曝光的定时。曝光的开始定时与排出控制信号的下降沿的定时(例如时刻T1)对应。即，在曝光的开始时刻T1之前，排出控制信号使排出部302接通(ON)而将蓄积在光电转换部300中的电荷排出，并在排出控制信号的下降沿开始曝光。由于排出控制信号被局部控制，所以能够针对每个像素块200调整曝光时间。

传输控制信号控制结束曝光的定时。在时刻T3，传输控制信号通过使传输部301接通而将蓄积在光电转换部300中的电荷向FD303传输。曝光的结束定时与传输控制信号的下降沿的定时(例如时刻T4)对应。由于传输控制信号是进行全局控制后的信号，所以在各像素块200中结束曝光的定时相同。

复位控制信号控制蓄积在FD303中的电荷的排出定时。在时刻T2，复位控制信号通过使复位部304接通而将FD303的电荷排出。通过在曝光的结束定时之前将FD303的电荷排出，能够在从光电转换部300传输电荷时抑制FD303中剩余的电荷的影响。

选择控制信号是用于选择任意的像素201的信号。选择控制信号控制选择部352的接通及断开。在时刻T2，选择控制信号被设定为高电平。在时刻T3，选择控制信号被设定为高电平的像素201根据传输控制信号的接通而向信号线202输出像素信号。另一方面，在选择控制信号未被设定为高电平的像素201中，不输出像素信号。

摄像元件100A通过对排出控制信号进行局部控制，能够针对每个像素块200变更曝光的开始定时，从而针对每个像素块200控制曝光时间。另外，摄像元件100A也可以通过对传输控制信号进行局部控制来针对每个像素块200控制曝光的结束定时。而且，摄像元件100A也可以通过对传输控制信号和排出控制信号这两者进行局部控制来针对每个像素块200控制曝光的开始定时和结束定时这两者。

图9是表示摄像元件100A的摄像动作例2的时间图。图9是利用传输控制信号复位控制信号及选择控制信号来控制摄像元件100A的驱动的摄像动作例。摄像元件100A在利用传输控制信号控制曝光的开始定时这点上与图8的情况不同。对与图8的不同点进行特别说明。

传输控制信号控制曝光的开始及结束的定时。在帧(n)中，在时刻T5开始曝光，并在时刻T7结束曝光。

在曝光的开始时刻T5，因传输控制信号下降而开始曝光。即，在曝光的开始时刻T5之前，传输控制信号通过在复位控制信号接通的状态下使传输部301接通而将蓄积在光电转换部300中的电荷排出，并在传输控制信号的下降沿开始曝光。由于传输控制信号是进行局部控制后的信号，所以能够在各像素块200中使开始曝光的定时发生变化。但是，也可以在各像素块200中使开始曝光的定时一致。

另外，在曝光的结束时刻T7，因传输控制信号下降而结束曝光。即，在曝光的结束时刻T7之前，传输控制信号通过在复位控制信号断开的状态下使传输部301接通而将蓄积在光电转换部300中的电荷传输至FD303，并在传输控制信号的下降沿结束曝光。由于传输控制信号是进行局部控制后的信号，所以能够在各像素块200中使结束曝光的定时发生变化。但是，也可以在各像素块200中使结束曝光的定时一致。

选择控制信号是用于选择任意的像素201的信号。在时刻T6，选择控制信号被设定为高电平的像素201向信号线202输出像素信号。

复位控制信号控制蓄积在FD303中的电荷的排出定时。复位控制信号可以是进行全局控制后的信号。由于复位控制信号在读出定时以外始终接通，所以不会在FD303中蓄积电荷。另一方面，通过在读出定时使复位控制信号断开并使传输控制信号接通，从而使电荷从光电转换部300向FD303传输。在复位控制信号中，由于读出时的切换定时相同，所以能够与选择控制信号的脉冲共同化。

摄像元件100A通过对传输控制信号进行局部控制，能够针对每个像素块200变更曝光的开始或结束的定时，从而针对每个像素块200控制曝光时间。另外，由于摄像元件100A使复位控制信号与选择控制信号的脉冲共同化，所以能够进一步简化控制电路。

图10是表示比较例的摄像元件的摄像动作的时间图。图10是利用传输控制信号复位控制信号及选择控制信号来控制摄像元件的驱动的摄像动作例，并未针对每个像素块200控制曝光时间。

在比较例中，利用传输控制信号及复位控制信号来控制曝光的开始。曝光的开始定时是传输控制信号及复位控制信号的下降沿的定时(时刻t1)。曝光的结束定时是传输控制信号的下降沿的定时(时刻t2)。在比较例中，曝光的开始定时及结束定时被全局控制，并未针对每个像素块200控制曝光时间。

图11是表示摄像元件100A拍摄的被摄体的一例的说明图。在图11中，摄像元件100A在隧道外有夕阳照射着的状况下针对每个像素块200控制曝光时间。

区域1～区域5是根据亮度划分的五个区域。区域1～区域5按照明亮的顺序标注了编号。区域1是能够直接看到夕照的最亮的区域。区域2是与隧道的出口对应的区域，且比区域1暗。区域3是在隧道内反射有夕照的区域，且比区域2暗。区域4是在隧道内从出口射入了夕照的区域，且比区域3暗。区域5是在隧道内未从出口射入夕照的最暗的区域。

摄像元件100A根据各区域的亮度针对每个像素块200控制曝光时间。摄像元件100A以越亮的区域的像素块200则曝光时间越短的方式进行控制。将区域1的曝光时间设定得最短，并将区域5的曝光时间设定得最长。例如，区域1～区域5的曝光时间为1/19200s、1/1920s、1/960s、1/240s及1/120s。

图12是表示图11所示的区域1～5各自的曝光时间的时间图。在图12中，摄像元件100A针对图11所示的区域1～区域5的每个像素块200控制曝光时间。从时刻T11到时刻T19的区间与动态图像帧率对应。

在区域1中，控制块400A以使像素块200中的曝光时间成为预先确定的曝光时间ET1的方式控制驱动。控制块400A利用排出控制信号控制曝光的开始，并利用传输控制信号控制曝光的结束。在区域1中，分别在时刻T12～时刻T19结束曝光。

在区域2中，控制块400A以使像素块200中的曝光时间成为比ET1长的曝光时间ET2的方式控制驱动。控制块400A使区域2的曝光开始时刻比区域1早，并使曝光的结束时刻与区域1一致。因此，在区域2中，分别在时刻T12～时刻T19结束曝光。区域2的曝光时间ET2比传感器速率的周期短。

在区域3中，控制块400A以使像素块200中的曝光时间成为比ET2长的曝光时间ET3的方式控制驱动。控制块400A使区域3的曝光开始时刻比区域2早，并使曝光的结束时刻与区域2一致。因此，在区域3中，分别在时刻T12～时刻T19结束曝光。区域3的曝光时间ET3被设定为与传感器速率的周期相同。

在区域4中，控制块400A以使像素块200中的曝光时间成为比ET3长的曝光时间ET4的方式控制驱动。控制块400A将区域4设为与区域3为相同的曝光开始时刻，另一方面，利用传输选择控制信号跳过曝光的结束时刻。控制块400A通过利用传输选择控制信号跳过三次而实现了区域3的四倍的曝光时间。在区域4中，在时刻T12～时刻T14中的各个时刻供给传输选择控制信号

在区域5中，控制块400A以使像素块200中的曝光时间成为比ET4长的曝光时间ET5的方式控制驱动。控制块400A将区域5设为与区域4为相同的曝光开始时刻，另一方面，增加了利用传输选择控制信号跳过曝光的结束时刻的次数。控制块400A通过利用传输选择控制信号跳过七次而实现了区域4的两倍的曝光时间。区域5的曝光时间ET5被设定为与动态图像帧率的周期相同。在区域5中，在时刻T12～时刻T18中的各个时刻供给传输选择控制信号

摄像元件100A通过使传输控制信号与排出控制信号的间隔接近来实现短时间曝光。另外，摄像元件100通过利用传输选择控制信号跳过传输控制信号的控制而实现长时间曝光。由此，能够扩大动态范围。

图13是表示多个控制块400A的布局例的平面图。在多个控制块400A中，相邻排列的控制块400A彼此翻转配置。图13例示了设于控制电路部102的多个控制块400A中的12个控制块400A。

翻转配置表示控制块400A的各结构(例如曝光控制部412、像素驱动部413、信号输入部421、信号转换部422及信号输出部423)的形成区域以控制块400A彼此的边界线为中心镜像翻转配置(线对称地配置)。控制块400A的各结构的电路也可以不必翻转配置。另外，不限定于控制块400A的各像素的读出顺序也翻转读出。

例如，在行方向上相邻排列的多个控制块400A彼此翻转配置的情况下，由于控制块400A的各结构在行方向上翻转配置，所以在两个控制块400A的边界处，各个像素驱动部413彼此相邻配置。由此，能够将在行方向上相邻排列的多个像素驱动部413作为一个像素驱动部413进行布局，能够提高控制块400A的布局效率。

同样地，在列方向上相邻排列的多个控制块400A彼此翻转配置的情况下，由于控制块400A的各结构在列方向上翻转配置，所以在两个控制块400A的边界处，相同的结构相邻配置。由此，能够将在列方向上相邻排列的多个信号输入部421作为一个信号输入部421进行布局，能够提高控制块400A的布局效率。

控制块400A分别与相邻配置的控制块400A翻转配置。所有控制块400A在行方向及列方向上翻转配置，但也可以在行方向和列方向中的一方上翻转配置。例如，控制块400A的信号转换部422与在行方向上相邻排列的控制块400A的信号转换部422翻转配置。另外，控制块400A的信号转换部422也与在列方向上相邻的控制块400A的信号转换部422翻转配置。

控制块400Aa及控制块400Ab在行方向上相邻排列地配置。控制块400Aa与控制块400Ab翻转配置。控制块400Aa的电平移位部504设于与控制块400Ab的电平移位部504相同的阱区内。同样地，像素块控制部503、存储部502及信号输出部423在控制块400Aa和控制块400Ab中设于相同的阱区内。

控制块400Ab及控制块400Ac在行方向上相邻排列地配置。控制块400Ab与控制块400Ac翻转配置。控制块400Ab的像素驱动部413设于与控制块400Ac的像素驱动部413相同的阱区内。像素驱动部413的阱区也可以还与电平移位部504的阱区共用。

控制块400Aa及控制块400Ad在列方向上相邻排列地配置。控制块400Aa与控制块400Ad翻转配置。控制块400Aa的像素驱动部413设于与控制块400Ad的像素驱动部413相同的阱区内。另外，控制块400Aa的信号转换部422设于与控制块400Ad的信号转换部422相同的阱区内。

控制块400Ad及控制块400Ae在列方向上相邻设置。控制块400Ad与控制块400Ae翻转配置。控制块400Ad的像素驱动部413及电平移位部504设于与控制块400Ae的像素驱动部413及电平移位部504相同的阱区内。

摄像元件100通过将控制块400A翻转配置，即使在针对每个控制块400A并列地进行信号处理的情况下，也能提高布局的效率。摄像元件100A通过将多个控制块400A在XY平面内翻转配置，能够在相邻的控制块400A彼此中共用阱区。由此，阱区的切换次数减少，面积效率提高。

图14是表示像素201的电路结构的其他例的电路图。在像素201中，对与图3相同的结构标注相同的参照编号并省略说明。在像素201中，并未设置设于像素201的排出部302。在将蓄积在光电转换部300中的电荷向被供给电源电压VDD的电源布线排出的情况下，向传输部301的栅极端子输入传输控制信号且向复位部304的栅极端子输入复位控制信号

图15是表示摄像元件100A的摄像动作例3的时间图。在图15中，是使用图14所示的像素201并利用传输控制信号复位控制信号及选择控制信号来控制摄像元件100A的驱动的摄像动作例。摄像元件100A在利用传输控制信号控制曝光的开始定时这点上与图12的情况不同。对与图12的不同点进行特别说明。

传输控制信号控制曝光的开始及结束的定时。在帧(n)中，在时刻T5开始曝光，并在时刻T7结束曝光。

在曝光的开始时刻T5，因传输控制信号下降而开始曝光。即，在曝光的开始时刻T5之前，传输控制信号通过在复位控制信号接通的状态下使传输部301接通而将蓄积在光电转换部300中的电荷排出，并在传输控制信号的下降沿开始曝光。由于传输控制信号是进行局部控制后的信号，所以也能够在各像素块200中使开始曝光的定时发生变化。

另外，在曝光的结束时刻T7，因传输控制信号下降而结束曝光。即，在曝光的结束时刻T7之前，传输控制信号通过在复位控制信号断开的状态下使传输部301接通而将蓄积在光电转换部300中的电荷传输至FD303，并在传输控制信号的下降沿结束曝光。由于传输控制信号是进行局部控制后的信号，所以也能够在各像素块200中使结束曝光的定时发生变化。

选择控制信号是用于选择任意的像素201的信号。在时刻T6，选择控制信号被设定为高电平的像素201向信号线202输出像素信号。

复位控制信号控制蓄积在FD303中的电荷的排出定时。复位控制信号也可以是进行全局控制后的信号。由于复位控制信号在读出定时以外始终接通，所以不会在FD303中蓄积电荷。另一方面，通过在读出定时使复位控制信号断开并使传输控制信号接通，从而使电荷从光电转换部300向FD303传输。在复位控制信号中，读出时的切换定时相同，因此能够与选择控制信号的脉冲共同化。

这样，根据图1～图15所示的摄像元件100A的结构，能够以由多个像素201构成的像素块200为单位进行曝光，并以与像素块200对应的控制块400A为单位读出来自像素块200的像素信号且将模拟信号转换成数字信号。另外，摄像元件100A通过针对每个像素块200设置的控制块400A，针对每个像素块200并列地读出像素信号。因此，摄像元件100A由于能够根据入射光的强度针对每个像素块200设定曝光时间，所以能够扩大动态范围。

接着，使用图16～图22对摄像元件100B的结构进行说明，该摄像元件100B虽然以像素块200为单位进行曝光，但是按像素行依次读出像素信号，并按像素列进行AD转换。

图16是表示摄像元件的其他例的分解立体图。摄像元件100B具备第1半导体基板110、第2半导体基板120及第3半导体基板130。如图16所示，第1半导体基板110层叠于第2半导体基板120，第2半导体基板120层叠于第3半导体基板130。

第1半导体基板110具有像素部101及连接区域1601。像素部101输出基于所入射的光而得到的像素信号。连接区域1601配置在像素部101的周边。在图16的例子中，在像素部101的近前和深处沿着第1半导体基板110的相对的两条边配置有一对连接区域1601。

第2半导体基板120具有控制电路部102、周边电路部121及信号处理部1602。

控制电路部102将用于控制像素部101的驱动的控制信号输出到像素部101。控制电路部102在第2半导体基板120中配置于与像素部101相对的位置。

周边电路部121对控制电路部102的驱动进行控制。周边电路部121在第2半导体基板120中配置于控制电路部102的周边。另外，周边电路部121也可以与第1半导体基板110电连接，并控制像素部101的驱动。周边电路部121沿着第2半导体基板120的相对的两条边配置，但是周边电路部121的配置方法并不限于本例。

向信号处理部1602输入从第1半导体基板110输出的模拟的像素信号。信号处理部1602进行针对像素信号的信号处理。例如，信号处理部1602进行将模拟的像素信号转换成数字信号的处理。信号处理部1602也可以进行其他信号处理。作为其他信号处理的例子，可以列举模拟或数字的CDS(相关双采样)等去噪处理。信号处理部1602配置在控制电路部102的周边、即外侧。在图16的例子中，在控制电路部102的近前和深处沿着第2半导体基板120的相对的两条边配置有一对信号处理部1602。信号处理部1602也可以是包含在周边电路部121中的电路。

第3半导体基板130具有数据处理部103。数据处理部103使用从第2半导体基板120输出的数字数据来进行加法处理、间隔剔除处理、其他图像处理。

图17是表示控制电路部102的具体结构的其他例的说明图。在图17中，控制块400B具有像素控制部401(自主曝光处理部411、曝光控制部412、像素驱动部413)，但不具有信号处理部402。

也可以取代相对于一个像素块200设置一个控制块400B的情况而相对于N个(N为2以上的自然数)像素块200设置一个控制块400B。有时将与一个像素块对应的N个像素块200称为像素块组。例如，也可以将沿着列方向排列配置的两个像素块200设为一个像素块组而设置一个控制块400B。在该情况下，控制块400B也可以针对每个像素块200控制曝光时间。

附带一提，控制块400B与至少一个像素块200电连接，可以说是对该至少一个像素块200的像素201的曝光进行控制的电路的最小单位。

图18是表示摄像元件100B中的第1半导体基板110及第2半导体基板120的连接关系的说明图。第1半导体基板110具备设于像素部101的周边并与像素部101电连接的连接区域1801、连接区域1601。第2半导体基板120具备设于控制电路部102的周边并与控制电路部102电连接的连接区域1802、连接区域1803。

一对连接区域1801分别与位于相对的位置上的一对连接区域1802连接。相互连接后的连接区域1801及连接区域1802使用全局控制线将来自全局驱动部600的控制信号输入至像素部101。

一对连接区域1601分别与位于相对的位置上的一对连接区域1803连接。相互连接后的连接区域1601、连接区域1803使用共同的信号线将来自像素部101的像素信号输入至对应的ADC部1820、ADC部1830。

图19是表示摄像元件100B中的第1半导体基板110与第2半导体基板120的信号的传输例的说明图。全局驱动部600输出复位控制信号选择控制信号及传输选择控制信号全局驱动部600与向各个像素块200输出信号的复位控制线1903、选择控制线1904连接。全局驱动部600经由复位控制线1903向多个像素块200供给复位控制信号并经由选择控制线1904供给选择控制信号全局驱动部600经由传输选择控制线1905向多个控制块400B供给传输选择控制信号

传输选择控制信号为了控制每个像素块200的曝光时间而被从全局驱动部600供给至控制块400B。被供给了传输选择控制信号的控制块400B将传输选择控制信号输出到对应的像素块200。像素块200确定是否将传输选择控制信号作为传输控制信号或排出控制信号输入至像素201。由此，可以跳过传输控制信号或排出控制信号向像素201的输入。

例如，在传输控制信号确定曝光的结束时刻的情况下，控制块400B通过跳过传输控制信号来延长曝光时间。另外，在传输控制信号确定曝光的开始时刻的情况下，控制块400B能够通过跳过传输控制信号来缩短曝光时间。这样，通过传输选择控制信号能够调整像素块200的曝光时间。在排出控制信号确定曝光的开始时刻或结束时刻的情况下也是同样的。

复位控制线1903、选择控制线1904及传输选择控制线1905被全局性布线，即相对于多个像素块200共同设置。复位控制线1903、选择控制线1904及传输选择控制线1905以在行方向上横贯像素部101的方式布线。复位控制线1903、选择控制线1904及传输选择控制线1905也可以以在列方向上横贯像素部101的方式布线。

例如，复位控制线1903与像素块200的复位部304的栅极端子连接，并供给复位控制信号选择控制线1904与像素块200的选择部352的栅极端子连接，并供给选择控制信号另外，传输选择控制线1905与多个控制块400B分别连接，并向像素控制部401供给传输选择控制信号

需要说明的是，全局驱动部600从第2半导体基板120向第1半导体基板110输出传输选择控制信号但也可以不向第1半导体基板110供给而向控制块400B输出传输选择控制信号在该情况下，传输选择控制线1905设于第2半导体基板120。

另一方面，传输控制线1901a及排出控制线1902a与像素块200a连接。传输控制线1901a与设于像素块200a中的传输部301的栅极端子连接。传输控制线1901a将从控制块400Ba输出的传输控制信号供给至像素块200a。排出控制线1902a与设于像素块200a中的排出部302的栅极端子连接。排出控制线1902a将从控制块400Ba输出的排出控制信号供给至像素块200a。

传输控制线1901b及排出控制线1902b与像素块200b连接。传输控制线1901b与设于像素块200b中的传输部301的栅极端子连接。传输控制线1901b将从控制块400Bb输出的传输控制信号供给至像素块200b。排出控制线1902b与设于像素块200b中的排出部302的栅极端子连接。排出控制线1902b将从控制块400Bb输出的排出控制信号供给至像素块200b。

多个接合部610设于第1半导体基板110及第2半导体基板120相互接合的接合面上。第1半导体基板110的接合部610与第2半导体基板120的接合部610对位。相对的多个接合部610通过第1半导体基板110及第2半导体基板120的加压处理等而接合并电连接。在该情况下，全局控制线的接合部610既可以位于对应的像素块200之下，也可以位于连接区域1801、连接区域1802。另一方面，局部控制线的接合部610设于对应的像素块200之下(也是控制块400B上)。

摄像元件100B通过利用局部控制线使传输部301及排出部302中的至少一个的定时发生变化，从而针对每个像素块200控制曝光时间。摄像元件100B通过将局部控制线与全局控制线进行组合，能够以更少的控制线实现曝光时间的控制。

图20是表示ADC部与像素块的连接关系的说明图。如图20所示，在像素块200c的内部按列配置有沿该列方向延伸的共同的信号线202。而且，该信号线202对于沿列方向排列的多个像素块200c、200d也是共同的。因此，在本例中，在一条信号线202上连接有排列成一列的m×M个像素201，并输出来自这些像素201的像素信号。

在信号线202上，分别经由接合部610在第2半导体基板120侧连接有ADC2000。与多条信号线202对应的多个ADC2000构成ADC部1820。

在图20的例子中，与奇数列的像素块200c、200d对应的ADC2000设于ADC部1820，与偶数列的像素块200e、200f对应的ADC2000设于ADC部1830。然而，像素块200c等和与其对应的ADC部1820等的配置关系并不限于此。

根据上述结构，各个ADC2000将从所连接的一列m×M个像素201依次输出的像素信号转换成数字信号并输出。在该情况下，作为ADC部1820、1830整体，将来自沿行方向排列成n×N列的像素201的像素信号并列地转换成数字信号。从这个观点来看，该数字转换也可以说是所谓的列ADC的一种。需要说明的是，作为ADC的一例可以列举单斜率ADC，但也可以使用其他的数字转换的方式。另外，各像素201与信号线202的连接位置并不限于图20所示的形态，作为其他例，也可以位于各像素块200c等内。

图21是表示摄像元件100B的像素块200内的摄像动作的时间图。利用传输控制信号排出控制信号复位控制信号及选择控制信号来控制像素块200的驱动。

排出控制信号控制开始曝光的定时。曝光的开始定时与排出控制信号的下降沿的定时(例如时刻T1)对应。即，在曝光的开始时刻T1之前，排出控制信号使排出部302接通而将蓄积在光电转换部300中的电荷排出，并在排出控制信号的下降沿开始曝光。由于排出控制信号被局部控制，所以能够针对每个像素块200调整曝光时间。

传输控制信号控制结束曝光的定时。在时刻T3，传输控制信号通过使传输部301接通而将蓄积在光电转换部300中的电荷传输至FD303。曝光的结束定时与传输控制信号的下降沿的定时(例如时刻T4)对应。

复位控制信号控制蓄积在FD303中的电荷的排出定时。在时刻T2，复位控制信号通过使复位部304接通而将FD303的电荷排出。通过在曝光的结束定时之前将FD303的电荷排出，能够在从光电转换部300传输电荷时抑制FD303中剩余的电荷的影响。

选择控制信号是用于选择任意的像素201的信号。选择控制信号控制选择部352的接通及断开。在时刻T2，选择控制信号被设定为高电平。在时刻T3，选择控制信号被设定为高电平的像素201根据传输控制信号的接通而向信号线202输出像素信号。另一方面，在选择控制信号未被设定为高电平的像素201中，不输出像素信号。

摄像元件100B通过对排出控制信号进行局部控制，能够针对每个像素块200变更曝光的开始定时，从而针对每个像素块200控制曝光时间。另外，摄像元件100B也可以通过对传输控制信号进行局部控制来针对每个像素块200控制曝光的结束定时。而且，摄像元件100B也可以通过对传输控制信号和排出控制信号这两者进行局部控制来针对每个像素块200控制曝光的开始定时和结束定时这两者。

各像素201的像素信号与蓄积在光电转换部300中的电荷量对应。因此，对像素201的曝光的定时进行控制也可以说是对光电转换部300的电荷蓄积的定时进行控制。更具体而言，对像素201的曝光的定时进行控制可以说是对从电荷的排出到传输为止的电荷蓄积时间的定时和长度进行控制。

图22是表示每个像素块200的曝光定时的一例的说明图。对于排列成一列的三个像素块200，针对每个像素块200控制曝光时间。在此，摄像元件100B通过针对每个像素块200使像素复位的时刻错开来变更曝光量。

另一方面，像素信号的读出定时从上方的像素块200起按顺序排列。即，从“像素块1”的像素201读出像素信号，之后从“像素块2”的像素201读出像素信号，再之后从“像素块3”的像素201读出像素信号。

另外，在像素块200内，也如在图21中所说明的那样从上方的行的像素201起依次读出像素信号。因此，在以像素部101整体来看的情况下，从与共同的信号线202连接的同列的m×M个像素201的上方的行起依次读出像素信号。换言之，全局驱动部600从第1行到第m×M行以跨越排列成一列的多个像素块200的方式逐行将选择控制信号设定为高电平。

在该情况下，如在图20中所说明的那样，对于排列成一行的多个像素块200而言，相对于排列在同一行的n×N个像素块连接有共同的选择控制线1904。因此，从与选择控制信号被设定为高电平的行连接的n×N个像素201并列地读出像素信号。由此，能够输出一帧量的像素信号。

这些像素信号如在图20中所说明的那样由ADC部1820、252进行数字转换。进行了数字转换的像素信号被输出到后段的图像处理，以形成一帧量的图像。

如上所述，从在多个像素块200之间从同一列的上方的行起依次进行像素信号的读出这个观点来看，作为像素部101整体，本实施方式的读出方法也可以说是所谓的滚动快门方式。但是，附带一提，即使在该情况下，也能够针对每个像素块200设定为不同的曝光时间。

这样，图16～图22所示的摄像元件100B虽然以像素块200为单位进行曝光，但是按像素行依次读出像素信号，并按像素列进行AD转换。具体而言，摄像元件100B在从排列成一列的多个像素块200中的、上方的像素块200的像素201读出像素信号之后，从其下方的像素块200的像素201读出像素信号。因此，由拍摄移动的被摄体的情况下的读出顺序引起的图像失真变得平滑，能够降低观看者对图像持有的不协调感。更详细地说，在从排列成一列的多个像素块200并列地读出移动的被摄体的情况下，在图像的纵向(即与像素的列方向对应)上会出现与像素块200之间对应的锯齿状的多个阶梯差，会给观看者造成不协调感。相对于此，根据图16～图22所示的摄像元件100B，该多个阶梯差不会出现在图像中。

另外，图16～图22所示的摄像元件100B未在控制块400B内设置将模拟信号转换成数字信号的ADC部，而是在控制电路部102的外侧配置有信号处理部1602。因此，能够减小控制块400B的面积，能够减小配置在与控制块400B对应的位置上的像素块200的尺寸、即以较少的像素数为单位进行控制块400B的曝光控制。由此，能够在图像内精细地进行曝光时间控制，能够在图像上使像素块200的边界不显眼。另外，由于不在像素201的正下方进行数字转换，所以能够抑制因发热导致的噪声对像素201的影响。

需要说明的是，信号处理部1602也可以不设于多个分开的区域，还可以相对于像素部101的整体而设于一个区域。

如上所述，从结果是与摄像元件100A同样地从多个像素块200中的同一列的上方的行起依次进行像素信号的读出这个观点来看，作为像素部101整体，摄像元件100B的读出方法也可以说是所谓的滚动快门方式。但是，即使在该情况下，也能够针对每个像素块200设定为不同的曝光时间，这也与摄像元件100A相同。由此，在摄像元件100B中也与摄像元件100A同样地，由拍摄移动的被摄体的情况下的读出顺序引起的图像失真变得平滑，能够降低观看者感到的图像的不协调感。

[自主曝光处理部411]

接着，对上述自主曝光处理部411的详细情况进行说明。需要说明的是，在以后的说明中，在不区分摄像元件100A、100B的情况下记载为摄像元件100，在不区分控制块400A、400B的情况下记载为控制块400。

如图4及图17所示，自主曝光处理部411安装在控制块400内。另外，自主曝光处理部411也能够安装在周边电路部121内，而不是控制块400内，另外，也能够安装在控制块400内及周边电路部121内这两处。以下，使用图23～图25对这三种模式进行说明。

图23是表示自主曝光控制方式1的结构例的框图。自主曝光控制方式1是自主曝光处理部411安装在控制块400内的结构例。通过将自主曝光处理部411追加到控制块400内，虽然控制块400的电路规模会变大，但相应地，有时像素块200的各像素201也会变大，因此能够扩大受光面积。

在图23中，列举控制块400A为例进行说明(图25也同样)。控制块400A具有信号转换部422、信号输出部423、自主曝光处理部411、曝光控制部412、和像素驱动部413。为了便于说明而省略信号输入部421。需要说明的是，若是控制块400B，则信号输入部421、信号转换部422及信号输出部423不包含在控制块400B内，而是作为信号处理部1602配置在第2半导体基板120上(图25也同样)。

信号转换部422具有n个ADC500。n个ADC500分别将来自所连接的列方向上的m个像素201的模拟的像素信号转换成数字信号。ADC500由比较器501和存储部502构成。

列选择电路2301包含在信号输出部423中。每当从外部输入读出列选择信号时，列选择电路2301都依次选择像素块200的列。每当从外部输入水平传输用时钟时，列选择电路2301都将来自所选择的列的m个像素201的数字像素信号经由水平传输线2300输出到周边电路部121，并且输出到自主曝光处理部411。

自主曝光处理部411计算表示像素块200的曝光时间的曝光值。具体而言，例如，自主曝光处理部411具有前处理部2311、控制器2312、和曝光值运算部2313。

前处理部2311从列选择电路2301获取像素块200的每个像素列的数字像素信号。然后，前处理部2311计算所获取的像素信号的统计值(例如平均值、中值、最大值或最小值)。前处理部2311将该计算结果输出到曝光值运算部2313。

控制器2312向前处理部2311输入复位信号，使基于前处理部2311的前处理复位。由此，前处理部2311在每次复位时、即针对每一帧计算来自像素块200的像素信号的统计值。

曝光值运算部2313基于来自前处理部2311的计算结果(像素信号的统计值)确定下一个曝光值。具体而言，例如，曝光值运算部基于计算结果以不会成为曝光不足或曝光过度的方式确定下一个曝光值。例如，曝光值运算部2313保持第1阈值及第2阈值。第1阈值是用于判断计算结果是否成为曝光不足的阈值。第2阈值是比第1阈值大的阈值，且是用于判断计算结果是否成为曝光过度的阈值。

曝光值运算部2313判断计算结果是否为第1阈值以上、第2阈值以下。若计算结果为第1阈值以上、第2阈值以下，则曝光值运算部将计算结果作为曝光值输出到曝光控制部412的闩锁电路2321。另外，若计算结果小于第1阈值，则曝光值运算部2313将第1阈值作为曝光值输出到曝光控制部412的闩锁电路2321。另外，若计算结果超过第2阈值，则曝光值运算部将第2阈值作为曝光值输出到曝光控制部412的闩锁电路2321。

另外，曝光值运算部2313也可以保持多级的曝光值范围。在该情况下，若计算结果为第1阈值以上、第2阈值以下，则曝光值运算部2313将包含计算结果的曝光值范围的级数作为曝光值输出到曝光控制部412的闩锁电路2321。

另外，若计算结果小于第1阈值，则曝光值运算部2313将比包含计算结果的曝光值范围的级数高一级以上的级数作为曝光值输出到曝光控制部412的闩锁电路2321。另外，若计算结果超过第2阈值，则曝光值运算部2313将比包含计算结果的曝光值范围的级数低一级以上的级数作为曝光值输出到曝光控制部412的闩锁电路2321。

曝光控制部412例如具有闩锁电路2321、移位寄存器2322、像素块控制部、和电平移位部。闩锁电路2321保持来自自主曝光处理部的曝光值。每当从外部输入闩锁脉冲时，闩锁电路2321都将所保持的曝光值输出到像素块控制部及移位寄存器2322。

移位寄存器2322将来自闩锁电路2321的曝光值进行并串转换，形成串行信号并将其输出到数据处理部。

若在摄像元件100外的外部系统中计算曝光时间、并将其计算结果反馈给摄像元件100，则向摄像元件100反映曝光时间需要花费时间，且耗电量会增加。相对于此，通过在控制块400内设置自主曝光处理部411，能够谋求提高向像素块200反映曝光时间的反映速度和降低耗电量。

需要说明的是，在图23中说明了利用一个控制块400对一个像素块200进行曝光控制的情况，但在利用一个控制块400对多个像素块200进行曝光控制的情况下，自主曝光处理部411也可以与复位信号同步地从多个像素块200依次选择一个像素块200来运算曝光值。在曝光值运算部2313的输出侧设有选择器，控制器2312将从多个像素块200选择一个像素块200的选择信号输出到选择器。

另外，在该情况下，曝光控制部412针对每个像素块200具有闩锁电路2321及移位寄存器2322。闩锁电路2321分别与自主曝光处理部411内的选择器(未图示)连接，当从选择器输入曝光值时，被输入闩锁脉冲，每当此时，都将所保持的曝光值输出到像素块控制部503及移位寄存器2322。由此，即使在利用一个控制块400对多个像素块200进行曝光控制的情况下，也能够实现自主曝光。

图24是表示自主曝光控制方式2的结构例的框图。自主曝光控制方式2是自主曝光处理部411安装在周边电路部121内的结构例。自主曝光处理部411安装在周边电路部121内而不是控制块内。因此，与图23的情况相比能够缩小控制块400的电路规模。

周边电路部121经由水平传输部2410与像素部101连接。水平传输部2410按沿行方向排列的像素块200(以下称为像素块行)而与其连接，并按像素块行将像素信号传输至周边电路部121。由于像素部101是M行N列的像素块200的集合，所以水平传输部2410针对M个像素块行中的每一行将像素信号传输至周边电路部121。

周边电路部121具有每个像素块行的行方向自主曝光处理部组2400-1～2400-M(在不区分它们的情况下仅记载为行方向自主曝光处理部组2400)。行方向自主曝光处理部组2400具有数据采样部2411、和数量与像素块的列数N相当的自主曝光处理部411(前处理部2311、控制器2312及曝光值运算部2313)。在图24中，由于N＝4，所以安装有四组前处理部2311、控制器2312及曝光值运算部2313。

数据采样部2411将来自水平传输部2410的像素块行的像素信号列N等分并进行采样。数据采样部2411将所采样的像素信号列分别输出到对应的前处理部2311。

如上所述，前处理部2311计算来自对应像素块200的像素信号的统计值。另外，由于周边电路部121能够使电路规模比控制块400大，所以前处理部2311能够执行像素信号的统计值的计算以外的其他处理。

例如，前处理部2311具有存储对应像素块200内的制造时的不良像素的像素编号的存储器，在数据采样部2411对该像素编号的像素信号进行了采样的情况下，前处理部2311不将该像素信号用于统计值的计算。由此，能够谋求像素信号的统计值的计算的高精度化。

另外，前处理部2311也可以从负责与对应像素块200相邻的像素块200的其他前处理部2311获取计算结果，并基于从其他前处理部2311获取的计算结果来计算来自对应像素块200的像素信号的统计值。由此，能够使相邻的像素块200的曝光阶梯差平滑。

另外，在曝光值运算部2313中设定有第1阈值及第2阈值，但也可以是能够根据安装摄像元件100的摄像装置中的摄影模式来变更第1阈值及第2阈值中的至少一方。由此，能够根据摄影模式进行最佳的曝光计算。

另外，周边电路部121针对每个曝光值运算部2313具有闩锁电路2321及移位寄存器2322。移位寄存器2322将来自闩锁电路2321的曝光值进行并串转换，从而形成串行信号并将其输出到数据处理部103，并且向与像素块200对应的控制块400内的曝光控制部412输出曝光值。

根据图24所示的结构，与图23的情况相比能够缩小控制块400的电路规模，能够减小对应像素块200的尺寸。因此，像素块数量增加，能够进行极细致的自主曝光控制。另外，也可以将曝光控制部412及像素驱动部413安装在周边电路部121中。由此，能够进一步缩小控制块400的电路规模，能够减小对应像素块200的尺寸。

图25是表示自主曝光控制方式3的结构例的框图。自主曝光控制方式3是自主曝光处理部411安装在控制块400A内及周边电路部121内这两处的结构例。在控制块400A内执行自动曝光控制的情况下，不再需要进行从控制块400A向周边电路部121发送像素信号或从周边电路部121向像素块200发送曝光值这样的数据传输。因此，与在周边电路部121内执行的情况相比，向对应像素块200的反馈更快。

另一方面，由于控制块400A的面积存在依赖于对应像素块200的面积的制约，所以与安装在控制块400A内相比，安装在周边电路部121内能够增大自主曝光处理部411的电路规模。因此，安装在周边电路部121内对于自主曝光控制而言能够安装更高级的功能(例如在图24中所说明的不良像素的像素信号的除去、与相邻的像素块200的曝光阶梯差控制、与摄影模式相应的最佳曝光的计算)。

因此，在自主曝光控制方式3中，摄像元件100根据状况来执行自主曝光控制，在执行与自主曝光控制相关的高性能的运算的情况下在周边电路部121内执行自主曝光控制，在高速执行曝光值的反馈的情况下在控制块400A内执行自主曝光控制。在图25中，作为例子，在自主曝光控制方式3中，通过周边电路部121内的行方向自主曝光处理部组2400执行自主曝光控制，但是在对控制电路部102提供了某种触发的情况下，摄像元件100针对每个控制块400A执行自主曝光控制。

例如，摄像元件100根据用户操作来执行自主曝光控制，在选择了与自主曝光控制相关的高性能的运算的情况下在周边电路部121内执行自主曝光控制，在选择了高速执行曝光值的反馈的情况下在控制块400A内执行自主曝光控制。另外，也可以是，在电池余量为规定量以下的情况下，摄像元件100从与自主曝光控制相关的高性能的运算及曝光值反馈的高速执行中选择并执行低耗电量的处理。

由于安装在周边电路部121中的行方向自主曝光处理部组2400与图24所示的结构相同，所以在图25中将其省略。

列选择电路2301将n位的数字像素信号输出到n个OR电路2501。控制块400A内的自主曝光处理部2500除了控制器2312外还具有n个OR电路2501、输出数据闩锁电路2502、和n位AND电路2503。

当从输出数据闩锁电路2502输出n位信号时，控制器2312将复位信号输入至输出数据闩锁电路2502。

OR电路2501是2输入1输出的逻辑电路。OR电路2501的一个输入与列选择电路连接，另一个输入与n位AND电路2503的输出连接。

n个OR电路2501与输出数据闩锁电路2502的输入连接。输出数据闩锁电路2502保持来自n个OR电路2501的n位信号。当被输入水平传输用时钟时，输出数据闩锁电路2502向n位AND电路2503输出n位信号。另外，当被从控制器2312输入复位信号时，输出数据闩锁电路2502使所保持的n位信号复位，并将n位中的至少1位为0的n位信号输出到n位AND电路2503。

n位AND电路2503是n输入1输出的AND电路，输出数据闩锁电路2502的输出与n位AND电路2503的输入连接。n位AND电路2503的输出与曝光控制部412的选择器2512及各OR电路2501的输入连接。若来自n位AND电路2503的输出为“0”，则表示输出了n位的数字像素信号的像素列未饱和。若来自n位AND电路2503的输出为“1”，则表示输出了n位的数字像素信号的像素列饱和。以下，将来自n位AND电路2503的输出为“1”的1位信号称为饱和检测信号。

若来自像素列的像素201的数字像素信号的值为“1”，则表示该像素201饱和。若来自列选择电路2301的n位信号的值全部为“1”，则表示该像素列整体饱和。在该情况下，由于在各OR电路2501的一个输入中全部输入“1”，所以各OR电路2501向输出数据闩锁电路2502输出值为“1”的1位信号。

输出数据闩锁电路2502对值全部为“1”的该n个位信号进行保持，当被输入水平传输用时钟时，将所保持的n位信号输出到n位AND电路2503。

当被输入值全部为“1”的n位信号时，n位AND电路2503将值为“1”的饱和检测信号输出到选择器2512及各OR电路2501。由此，输出数据闩锁电路2502在被输入复位信号之前向n位AND电路2503输出值全部为“1”的n位信号。因此，n位AND电路2503在从控制器2312向输出数据闩锁电路2502输入复位信号之前输出饱和检测信号。

曝光控制部412除了图24所示的结构外还具有移位寄存器2511和选择器2512。移位寄存器2511将来自周边电路部121的曝光值进行串并转换，并将其输出到电平移位部504及选择器2512。

选择器2512输入来自移位寄存器2511的曝光值及设定曝光值。选择器2512基于来自n位AND电路2503的输出信号而选择来自移位寄存器2511的曝光值及设定曝光值中的某一方，并将所选择的曝光值输出到闩锁电路2321。设定曝光值是与像素201不饱和的程度的曝光时间对应的曝光值，例如是被设定为曝光时间最短的曝光值。

设定曝光值例如由控制块400A外的外部系统计算并设定。设定曝光值既可以是固定值，也可以从外部系统中进行选择。外部系统例如是摄像元件100内的周边电路部121、第3半导体基板130的数据处理部103、或具有摄像元件100的摄像装置内的与摄像元件100连接的图像处理部。

具体而言，选择器2512例如在来自n位AND电路2503的输出信号不是饱和检测信号的情况下，选择来自移位寄存器2511的曝光值并将其输出到闩锁电路2321。另一方面，选择器2512在来自n位AND电路2503的输出信号是饱和检测信号的情况下，选择设定曝光值并将其输出到闩锁电路2321。

在控制块400A内利用自主曝光处理部2500及曝光控制部412使用来自周边电路部121的曝光值来执行自主曝光控制，直到在控制块400A中检测到饱和为止。当在控制块400A中检测到饱和时，使用曝光控制部412内的设定曝光值来执行自主曝光控制。

由此，能够设为能够选择如下处理，即，对于非饱和状态的像素列根据来自周边电路部121的曝光值设定高精度的曝光值这样的处理；和对于饱和状态的像素列变更为成为非饱和状态的设定曝光值这样的、能够进行简单且高速的反馈的处理。

另外，控制块400内的自主曝光处理部2500也可以是图23所示的自主曝光处理部411。在该情况下，例如，也可以通过用户设定来选择周边电路部121内的自主曝光处理部411和控制块400内的自主曝光处理部411。

例如，安装有摄像元件100的摄像装置也可以基于电池余量来选择周边电路部121内的自主曝光处理部411和控制块400内的自主曝光处理部411。在该情况下，也可以是，若电池余量为规定值以上，则摄像装置选择基于周边电路部121内的自主曝光处理部411进行的自主曝光控制；若电池余量不是规定值以上，则摄像装置选择基于控制块400内的自主曝光处理部411进行的自主曝光控制。另外，在想要进行高质量的摄像的情况下，用户选择周边电路部121内的自主曝光处理部411即可；在想要降低耗电量的情况下，选择控制块400内的自主曝光处理部411即可。

＜自主曝光控制方式的布局＞

接着，对自主曝光控制方式的布局进行说明。自主曝光处理部411存在如图23及图25所示安装在控制块400内的情况、和如图24及图25所示安装在周边电路部121内的情况。对于前者，在图26中进行说明；对于后者，在图27及图28中进行说明。在图26～图28中列举控制块400A的电路结构为例进行说明，但在控制块400B的情况下，则变成了控制块400A内的信号处理部402作为信号处理部1602被布局在控制块400B外的第2半导体基板120上。

图26是表示在相邻的控制块内安装有自主曝光处理部的情况下的布局例的框图。在图13中示出了多个控制块400A的布局例。在图26中，在图23所示的自主曝光控制方式1的结构中，对图13中的、在行方向上不隔着像素驱动部413而相邻的两个控制块400Aa、400Ab的内部结构进行详细说明。

具体而言，例如，在图26中列举图13所示的在行方向上不隔着像素驱动部413而相邻的两个控制块400Aa、400Ab为例进行说明。为了表示是控制块400Aa、400Ab中的哪一个的内部结构，对于控制块400Aa的内部结构在附图标记的末尾附加a，对于控制块400Ab的内部结构在附图标记的末尾附加b。

另外，使用图例所示的信号线表示内部结构的连接关系。实线箭头是全局像素信号线2601G，虚线箭头是局部像素信号线2601L。实线粗箭头是全局控制信号线2602G，虚线粗箭头是局部控制信号线2602L。单点划线是控制块间数据线2603。像素信号线是指传输像素信号的信号线，控制信号线是指传输控制信号的信号线。

全局像素信号线2601G是在行方向上的控制块400A中共用的像素信号线(水平传输线)。局部像素信号线2601L是该控制块400A内的像素信号线。全局控制信号线2602G是在行方向上的控制块400A中共用的控制信号线。局部控制信号线2602L是该控制块400A内的控制信号线。控制块间数据线2603是用于在曝光值运算部2313a、2313b之间发送/接收数据的数据线。

在控制块400Aa、400Ab中，如在图13中所说明的那样，信号转换部422a、422b、自主曝光处理部411a、411b、以及曝光控制部412a、412b镜像配置。

另外，在信号转换部422a、422b之间配置有在控制块400Aa、400Ab中共同的信号输出部423。由此，控制块400Aa、400Ab之间的布局效率提高。

由于自主曝光处理部411a、411b内部也镜像配置，所以前处理部2311a、2311b沿着行方向配置。来自信号转换部422a、422b的数字像素信号经由信号输出部423被水平传输至全局像素信号线2601G。因此，前处理部2311a、2311b分别与信号转换部422a、422b及信号输出部423(列选择电路2301)靠近配置。

由此，前处理部2311a、2311b与信号输出部423之间的局部像素信号线2601L能够不绕过其他内部结构而进行布线。因此，前处理部2311a、2311b与信号输出部423之间的数字像素信号的传输效率提高。

控制器2312a、2312b及曝光值运算部2313a、2313b也沿着行方向配置。具体而言，例如，在行方向上，曝光值运算部2313a、2313b靠近配置，控制器2312a、2312b分开配置。例如，在曝光值运算部2313b使用来自曝光值运算部2313a的曝光值计算曝光值的情况下，在曝光值运算部2313a、2313b之间会发生通信。与如控制器2312a、2312b那样分开配置的情况相比，该通信距离缩短。因此，曝光值运算部2313b中的运算效率提高。

另外，局部像素信号线2601L将信号输出部423与前处理部2311a、2311b、前处理部2311a、2311b与曝光值运算部2313a、2313b、曝光值运算部2313a、2313b与曝光控制部412a、412b进行连接。因此，为了进一步缩短局部像素信号线2601L的布线长度，前处理部2311a、2311b、曝光值运算部2313a、2313b、以及曝光控制部412a、412b分别靠近配置在控制块400Aa、400Ab之间的边界，而不是靠近像素驱动部413a、413b。

通过这种配置，能够缩小控制块400Aa、400Ab内的布线规模。

图27是表示在周边电路部121安装有自主曝光处理部411的情况下的布局例的框图。图28是表示图27所示的周边电路部121的详细的内部结构的框图。在第2半导体基板120中，在控制电路部102的两侧配置周边电路部121a、121b。

控制电路部102针对每个控制块400A具有信号处理部402(信号输入部421、信号转换部422、信号输出部423)和曝光控制部412。

周边电路部121具有像素驱动部413、行方向自主曝光处理部组2400、和数字信号处理电路2701。另外，周边电路部121具有定时发生器2702。

另外，在周边电路部121的外侧，与数字信号处理电路2701靠近地配置有输出IF2703。同样地，在周边电路部121的外侧，分别与定时发生器2702靠近地配置有PLL电路2704。

定时发生器2702在一帧期间将像素块列的全列地址依次输出到数据采样部2411。另外，定时发生器2702将复位信号输出到各自主曝光处理部。

如图28所示，控制块400A内的信号输出部423将数字像素信号输出到数据采样部2401。数据采样部2401参照来自定时发生器2702的像素块列的列地址将来自控制块400A的数字像素信号按像素块列分配，并将其输出到自主曝光处理部411。另外，数据采样部2401将数字像素信号输出到数字信号处理部。

自主曝光处理部411计算曝光值并将其输出到曝光控制部412。当接收到来自定时发生器的复位信号时，自主曝光处理部411使曝光值复位。

在行方向自主曝光处理部组2400-1～2400-M中，数据采样部2401与行方向上的自主曝光处理部411在列方向上交替配置。由此，能够削减控制信号线及数据信号线的布线长度。

数字信号处理电路2701使用来自PLL电路2704的输出信号，将来自行方向自主曝光处理部组2400的曝光值进行串行转换并将其送出到输出IF2703。定时发生器2702将用于生成在行方向自主曝光处理部组2400中使用的各种定时信号的时钟信号供给至行方向自主曝光处理部组2400。

在图27中，来自控制电路部102的信号(例如数字像素信号)经由像素驱动部413被输出到自主曝光处理部411，来自自主曝光处理部411的曝光值被输出到数字信号处理电路2701，来自数字信号处理电路2701的输出被输出到输出IF2703。因此，在控制电路部102与输出IF2703之间，从控制电路部102起按照靠近顺序配置有像素驱动部413、自主曝光处理部411及数字信号处理电路2701。

另外，行方向自主曝光处理部组2400为了与定时发生器2702进行通信而与定时发生器2702也靠近配置。数字信号处理电路2701及定时发生器2702在由未图示的计算机自动地配置布线的自动配置布线区域2700内靠近配置。

这样，自主曝光处理部411在周边电路部121内按照信号的流动而靠近自动配置布线区域2700配置。因此，能够谋求周边电路部121内的布线规模的缩小。

＜曝光时间变更时的反映期间缩短＞

接着，使用图29～图38对变更曝光时间时的反映期间的缩短进行说明。

图29是表示曝光时间的反映期间的延迟例的说明图。在图29中列举从1/2帧量的曝光时间(以下称为1/2帧曝光)变更为一帧量的曝光时间(以下称为一帧曝光)的情况为例进行说明。图29的横轴是时间，纵轴是像素块内行编号。在图29中，将像素块200的像素行数m设为32行。

在1/2帧曝光中，当对于像素块200的像素行的各像素201依次向排出部302的栅极端子输入排出控制信号时，在每个像素行的像素201中开始电荷的蓄积、即曝光(复位1～3)。

在1/2帧曝光中，若在分别从复位1～3经过1/2帧曝光时，对于像素块200的像素行的各像素201依次向传输部301的栅极端子输入传输控制信号则开始帧Fi中的该像素块200的读出1，若从最终像素行读出了模拟像素信号，则帧F1中的该像素块200的读出期间i结束。

在读出期间i内读出的像素信号由信号处理部402设为数字信号而向外部执行数据传输i。另外，对于在读出期间i内读出并进行了数字转换的像素信号，控制块400执行曝光值运算i。

在此，设为在经过读出期间i之前向控制块400输入了从1/2帧曝光向一帧曝光的变更指示。在使曝光值运算i的运算结果反映到帧F(i+1)的一帧曝光中的情况下，必须是在曝光值运算i结束后。因此，在曝光值运算i结束后，在最先到来的读出开始时间点(读出3)的定时执行复位4。即，由于在曝光值运算i结束之前开始了复位2，所以无法在读出2的定时将曝光值运算i的运算结果反映到帧F(i+1)的一帧曝光中。

需要说明的是，在更新后的一帧曝光中，若在从复位4起经过一帧曝光时，对于像素块200的像素行的各像素201依次向传输部301的栅极端子输入传输控制信号则开始帧F(i+1)中的该像素块200的读出4，若从最终像素行读出了模拟像素信号，则帧F(i+1)中的该像素块200的读出期间i+1结束。

在读出期间i+1内读出的像素信号由信号处理部402设为数字信号向外部执行数据传输i+1。另外，对于在读出期间i+1内读出并进行了数字转换的像素信号，控制块400执行曝光值运算i+1。

这样，在图29中，在从1/2帧曝光变更为一帧曝光的情况下，在反映一帧曝光之前会发生两帧的延迟。需要说明的是，在从不足1/2帧曝光变更为一帧曝光的情况下也是同样的。

图30是表示曝光时间的反映期间缩短例1的说明图。在图30中，与图29同样地列举从1/2帧曝光变更为一帧曝光的情况为例进行说明。与图29的不同点在于，在图30中是在读出1～4的定时输入一帧曝光的强制复位1～4。

强制复位1～4与复位1～4同样地，是对于像素块200的像素行的各像素201依次向排出部302的栅极端子输入的排出控制信号由此，在每个像素行的像素201中开始电荷的蓄积、即曝光。

在此，设为在经过读出期间i之前向控制块400输入了从1/2帧曝光向一帧曝光的变更指示。在使曝光值运算i的运算结果反映到帧F(i+1)的一帧曝光中的情况下，在图29中必须是在曝光值运算i结束后，但在图30中，若被输入强制复位2，则不等待曝光值运算i结束，就在每个像素行的像素201中在帧F(i+1)中的像素块200中开始电荷的蓄积。在该情况下，控制块400以不输入复位3的方式对像素201进行驱动控制。

此后，一帧曝光持续。即，在读出期间i+1结束的定时开始读出4，并施加强制复位4。由此，在帧F(i+2)中的像素块200中开始电荷的蓄积。在该情况下，控制块400以不输入复位5的方式对像素201进行驱动控制。

这样，在图30中，在从1/2帧曝光变更为一帧曝光的情况下，到反映一帧曝光为止的延迟被缩短为一帧的量。这种缩短在从不足1/2帧曝光变更为一帧曝光的情况下也是同样的。

另外，即使在从一帧曝光变更为1/2曝光以下的情况下，也继续输入强制复位，但也输入复位。例如，在曝光值运算i+1结束之前向控制块400输入了从一帧曝光向1/2曝光以下的变更指示的情况下，曝光值运算i+1的运算结果(例如1/2帧曝光)反映在曝光值运算i+1结束后最先到来的复位5，并在帧F(i+2)中的像素块200中开始电荷的蓄积。

图31是表示曝光时间的反映期间缩短例2的说明图。在图31中，是能够在K个(K为2以上的整数)像素区域各自中控制一个像素块200内的所有像素201的例子。在图31中，示出了将一个像素块200的行数设为32行、将一个像素块200的行数设为8行、利用一个控制块400控制四个像素区域3101～3104的例子。

在图30中，在像素块200的32行的读出结束之前未能进行曝光值运算及曝光值的反映，但在图31中，若像素区域3101的8行的读出结束，则即使像素区域3102～3104的读出并未结束，控制块400也能够执行像素区域3101的曝光值运算及曝光值的反映。

这样，即使在利用一个控制块400控制多个像素区域3102～3104的情况下，到一帧曝光的反映为止的延迟也被缩短为一帧，能够从读出1起在第2帧中针对像素区域3101～3104中的每一个像素区域进行一帧曝光中的数据输出。

图32是发生曝光时间变更的情况下的时间图1-1，图33是发生曝光时间变更的情况下的时间图1-2。图32及图33是图29的例子中的时间图。

在图32及图33中，表示若对于帧Fi开始1/2帧曝光、且之后存在向一帧曝光的变更，则在从帧Fi起三帧后的帧F(i+3)中变更为一帧曝光。

图34是发生曝光时间变更的情况下的时间图2-1，图35是发生曝光时间变更的情况下的时间图2-2。图34及图35是图30的例子中的时间图。

在图34及图35中，表示若对于帧Fi开始1/2帧曝光、且之后存在向一帧曝光的变更，则在从帧Fi起两帧后的帧F(i+2)中变更为一帧曝光。在帧F(i+2)以后一帧曝光持续的情况下，仅对强制复位进行驱动。

图36是发生曝光时间变更的情况下的时间图3-1，图37是发生曝光时间变更的情况下的时间图3-2，图38是发生曝光时间变更的情况下的时间图3-3。图36～图38是如图30那样驱动强制复位的情况下、且从一帧曝光变更为1/2帧曝光的例子中的时间图。

对于一帧曝光，针对每个帧N驱动强制复位0～3。当在帧N中变更为1/2帧曝光时，对于与帧N相关的曝光值的运算结束后的帧F(i+2)，驱动1/2帧曝光的复位1。之后，对于帧F(i+3)也在相同的定时驱动1/2帧曝光的复位2。在图38中，在一帧内驱动强制复位和1/2帧曝光的复位，但由于在强制复位后驱动1/2帧曝光的复位，所以强制复位不通过1/2帧曝光的复位驱动来反映，曝光时间变成1/2帧曝光。

＜曝光值向第2半导体基板120外的读出＞

接着，对曝光值向第2半导体基板120外的读出进行说明。除了图23～图25所示的从移位寄存器输出的方法之外，还有两种向第2半导体基板120外读出曝光值的方法。

一种是以与一个像素块200量的像素信号(以下称为图像信号)不同的路径读出曝光值、并将其作为图像信号的头部(header)输出的方法，在图39中进行说明。另一种是经由水平传输线将曝光值与数字像素信号一起读出、并将它们与图像信号一起向第2半导体基板120外输出的方法，在图41中进行说明。

图39是表示向第2半导体基板120外读出曝光值的读出方法1的说明图。水平传输线3900例如是16位传输线，连接各控制块400A与数字信号处理电路2701。数据线3901连接各控制块400A的像素控制部401与数字信号处理电路2701。

来自各控制块400A的信号处理部402的每个像素201的数字像素信号通过水平传输线3900而被输出到数字信号处理电路2701。曝光值的读出是与水平传输线3900不同的路径。因此，信号线4100能够以比水平传输线3900低的频率输出曝光值。

数字信号处理电路2701将来自信号线4100的曝光值赋予为图像信号的头部(也可以是尾部(footer))，并将由头部及图像信号构成的图像数据输出到数据处理部103。根据图39的结构，与后述的图41的情况相比，向数据处理部103的图像数据发送量降低。

图40是表示向第2半导体基板120外读出曝光值的读出方法2的说明图。水平传输线3900例如是16位传输线，连接各控制块400与数字信号处理电路2701。来自各控制块400的信号处理部402的每个像素201的数字像素信号通过水平传输线3900而被输出到数字信号处理电路2701。来自各控制块400的像素控制部401的曝光值在与对应的数字像素信号相同的定时通过水平传输线3900而被输出到第2半导体基板120外。

数字信号处理电路2701经由输出IF2703与第3半导体基板130的数据处理部103连接。数字信号处理电路2701在来自信号处理部402的图像信号中嵌入来自同一控制块400的像素控制部401的曝光值，并将其输出到数据处理部103。例如，若一个像素量的数字像素信号为12位、曝光值为4位，则作为16位数字像素信号被输出到第2半导体基板120外。

这样，由于在一个像素量的数字像素信号的一部分中包含曝光值，所以在数据处理部103中容易针对每个像素修正曝光时间。

需要说明的是，在图39及图40中，在控制块400B的情况下，取代信号处理部402而将控制电路部210外的信号处理部1602与水平传输线3900连接，来自信号处理部1602的每个像素201的数字像素信号通过水平传输线3900而被输出到数字信号处理电路2701。

＜控制块400内部的自主曝光控制的高速化及基于控制块400内外的曝光值的切换而进行的曝光控制的高精度化＞

接着，使用图41～图51对图23所示的自主曝光控制的其他例进行说明。在图41～图51中，实现了控制块400内部的自主曝光控制的高速化、和基于控制块400内外的曝光值的切换而进行的曝光控制。首先，使用图41～图47对控制块400内部的自主曝光控制的高速化进行说明。需要说明的是，在图41～图47中列举控制块400A为例进行说明，但在控制块400B中，只要将与信号处理部402相同的结构配置在信号处理部1602中即可，因此也能够在控制块400B中安装。

[控制块400内部的自主曝光控制的高速化]

图41是表示控制块400A内部的自主曝光控制的高速化例1的框图。控制块400A具有n个ADC500、和作为信号输出部423的一例的SRAM4100。在图41中，为了简化说明而将ADC500设为一个。

在本例中，将由ADC500进行了数字转换的每个像素201的像素信号设为13位的数字像素信号。该数字像素信号由SRAM4100保持，并如图23所示经由列选择电路2301及水平传输线2300而被输出到周边电路部121。另外，13位的数字像素信号中的高阶(上位)4位信号被输出到自主曝光处理部4101。

自主曝光处理部4101与曝光控制部412内的选择器4103连接。另外，曝光控制部412除了像素块控制部503、电平移位部504及闩锁电路2321外还具有移位寄存器4102和选择器4103。在移位寄存器4102中保持有设定曝光值。

选择器4103在输入侧与移位寄存器4102及自主曝光处理部4101连接，在输出侧与闩锁电路2321连接。选择器4103基于选择信号从来自移位寄存器4102的设定曝光值和来自自主曝光处理部4101的曝光值中选择某一个曝光值。选择信号是从设定曝光值和来自自主曝光处理部4101的曝光值中选择某一个的信号。选择信号被从上述外部系统输入至选择器4103。由选择器4103选择的曝光值被输出到闩锁电路2321。

图42是表示控制块400A内部的自主曝光控制的高速化例1中的计数锁存器的一例的说明图。计数锁存器(存储部)502保持13位的数字像素信号，并将其输出到SRAM4100。在图42中，“x”表示“0”或“1”。阴影部分的高阶4位数字信号经由SRAM4100而被输出到自主曝光处理部4101。

图43是表示控制块400A内部的自主曝光控制的高速化例1中的自主曝光控制的具体例的说明图。自主曝光处理部4101保持查找表4300。查找表4300是将高阶4位4301与曝光时间4302对应关联的表格。为了方便起见而记载了将高阶4位4301与曝光时间4302对应关联的、13位数字像素信号所能取的值的范围。

当从SRAM4100输入高阶4位信号时，自主曝光处理部4101参照查找表4300来特定高阶4位4301，并读出对应的曝光时间4302。自主曝光处理部4101将表示所读出的曝光时间4302的4位信号输出到选择器4103。

移位寄存器4102具有将设定值4311与曝光时间4312对应关联的设定值表4310。移位寄存器4102将与来自外部系统的4位输入设定值一致的设定值4311、或者对应于与输入曝光时间一致的曝光时间4312的设定值4311作为设定曝光值输出到选择器4103。

由于像素201是否饱和很重要，所以作为存储部502的一例的计数锁存器(以下称为计数锁存器502)无需将数字像素信号的13位全都输出到自主曝光处理部4101。另外，由于下位9位中包含噪声，所以关于像素201是否饱和并不重要。因此，自主曝光处理部4101参照查找表4300利用高阶4位信号来特定曝光时间4302。由此，能够实现自主曝光处理部4101的处理的高速化。

接着，对控制块400A内部的自主曝光控制的高速化例2进行说明。在控制块400A内部的自主曝光控制的高速化例2中，是通过使用数字像素信号的高阶位从上次输出的曝光值的维持、上升一级、下降一级中选择某一项来确定曝光值的例子。由于块结构与图41相同，所以将其省略。

图44是表示控制块400A内部的自主曝光控制的高速化例2中的计数锁存器502的一例的说明图。在活用例2中，计数锁存器502将阴影部分的高阶3位数字信号经由SRAM4100输出到自主曝光处理部4101。

图45是表示控制块400A内部的自主曝光控制的高速化例2中的自主曝光控制的具体例的说明图。自主曝光处理部4101保持查找表4500。查找表4500是将高阶3位4501与处置4502对应关联的表格。为了方便起见而记载了将高阶3位4501与处置4502对应关联的、13位数字像素信号所能取的值的范围。

自主曝光处理部4101将查找表4500的高阶3位4501的值“001”(与处置4502的“keep(维持)”对应)设定为基准值。另外，自主曝光处理部4101在第一次时保持移位寄存器的设定值4311，在第二次以后保持在前一帧从选择器4103输出的设置值(称为上次输出值)。

当从SRAM4100输入高阶3位信号时，自主曝光处理部4101参照查找表4500来特定高阶3位4501，并读出对应的处置4502。自主曝光处理部4101利用所读出的处置4502来更新上次输出值。

在此，将上次输出值设为“0011”。若高阶3位4501为“000”，则处置4502为“一级up”。在该情况下，自主曝光处理部4101使上次输出值“0011”上升一级而更新为“0100”，并将更新后的设定值“0100”输出到选择器4103。

另外，若高阶3位4501为“001”，则处置4502为“keep”、即维持现状。在该情况下，自主曝光处理部4101将上次输出值“0011”输出到选择器4103。另外，若高阶3位4501例如为“011”，则处置4502为“一级down”。在该情况下，自主曝光处理部4101使上次输出值“0011”下降一级而更新为“0010”，并将更新后的设定值“0010”输出到选择器4103。

与活用例1同样地，由于像素201是否饱和很重要，所以计数锁存器502无需将数字像素信号的13位全都输出到自主曝光处理部4101。另外，由于下位10位中包含噪声，所以关于像素201是否饱和并不重要。

因此，自主曝光处理部4101参照查找表4500利用高阶3位信号来执行曝光时间4302的处置4502。由此，能够实现自主曝光处理部4101的处理的高速化。

在活用例2中，由于自主曝光处理部4101执行曝光时间4312上升或下降一级这样的处置4502，所以要处理的高阶位数不是4位，而是3位就足够了。因此，与活用例1相比，能够削减从计数锁存器502向自主曝光处理部4101的传输位宽。

另外，查找表4500是一个例子，也可以扩大或缩小一级up、keep及一级down的范围。另外，例如，也可以将高阶3位4501的“1xx”的处置4502设为“二级down”。另外，也可以将处置4502的值“一级up”、“一级down”及“keep”中的任意一个除去。

接着，对控制块400A内部的自主曝光控制的高速化例3进行说明。在控制块400A内部的自主曝光控制的高速化例3中，与上述的高速化例1、2不同，是将来自信号线202的模拟的像素信号输出到自主曝光处理部4101来执行自主曝光控制的例子。

图46是表示控制块400A内部的自主曝光控制的高速化例3的框图。自主曝光处理部4101与像素块200的各像素列的信号线202连接。自主曝光处理部4101具有比较器4601、1位锁存器4602、和降值计数器(down counter)4603。

图47是表示比较器4601的一例的电路图。比较器4601是所谓的CMOS反相器，将模拟像素信号的电压与电压阈值进行比较。蓄积在光电转换部300中的电荷越少，则流经信号线202的从像素201朝向比较器4601的模拟像素信号的电位越高。当模拟像素信号的电压超过阈值电压时，从比较器4601向1位锁存器4602输出“0”。而且，1位锁存器4602保持“0”。

蓄积在光电转换部300中的电荷越多，则流经信号线202的从像素201朝向比较器4601的模拟像素信号的电位越低。当模拟像素信号的电压变成阈值电压以下时，从比较器4601向1位锁存器4602输出“1”。而且，1位锁存器4602保持“1”，并将其输出到降值计数器4603。

返回至图46，降值计数器4603在从1位锁存器4602输入表示“1”的1位信号之前不向选择器4103输出信号。由此，选择器4103选择移位寄存器4102中的设定曝光值，并将其输出到闩锁电路2321。另一方面，当从1位锁存器4602输入表示“1”的1位信号时，降值计数器4603使成为移位寄存器4102的设定曝光值的设定值4311下降一级。例如，在设定曝光值为设定值4311的“0111”的情况下，移位寄存器4102从“0111”下降一级而将“0110”作为设定曝光值输出到选择器4103。选择器4103选择更新后的设定值“0110”并将其输出到闩锁电路2321。

根据信号线202的活用例，由于使用进行数字转换之前的模拟像素信号来检测像素201的饱和并自主地对曝光时间进行缩短控制，所以与使用数字像素信号进行自主曝光控制的情况相比，能够谋求处理的高速化。

另外，在1位锁存器4602中连续多次输入了“0”的1位信号的情况下，1位锁存器4602也可以将表示“1”的1位信号输出到降值计数器4603。在该情况下，由于该像素201持续暗的状态，所以降值计数器4603也可以进行使设定曝光值上升一级的控制。

[基于控制块400内外的曝光值的切换而进行的曝光控制]

接着，使用图48～图51对基于控制块400内外的曝光值的切换而进行的曝光控制进行说明。基于控制块400内外的曝光值的切换而进行的曝光控制由外部系统执行。

图48是表示基于第2半导体基板120内外的曝光值的切换而进行的曝光控制例1的说明图。曝光控制例1通过降低与相邻的像素块200的曝光时间差(阶梯差)来谋求曝光制度的高精度化。外部系统针对从像素部101得到的图像数据4800制作曝光表4810。曝光表4810是计算出了每个像素块200的TV值的表格。TV值表示设定在像素块200中的曝光时间。

外部系统特定在由沿列方向排列的一个以上的像素块(像素块列)或沿行方向排列的一个以上的像素块(像素块行)构成的边界部处TV值的阶梯差为阈值以上的部位。例如，在如图像数据4800那样例如包含正在发光的灯丝及其黑色背景的图像区域4801中，在边界部处，TV值的阶梯差成为阈值以上，噪声增大。

因此，外部系统对边界部的像素块列或像素块行进行特定，并以TV值的阶梯差不会成为阈值以上的方式进行更新。在图48中，由于曝光表4810的左起第2列的像素块列4812的TV值与第3列的像素块列4813的TV值的阶梯差为阈值以上，所以像素块列4812及像素块列4813成为边界部。而且，左起第3列的像素块列4813的TV值被更新。例如，外部系统将左起第2列的像素块列4812的各个TV值与左起第4列的像素块列4814的各个TV值的平均值(尾数既可以舍去也可以进上来)设定为左起第3列的像素块列4813的TV值。

需要说明的是，外部系统也可以将左起第1列的像素块列4811的各个TV值与左起第3列的像素块列4813的各个TV值的平均值(尾数既可以舍去也可以进上来)设定为左起第2列的像素块列4812的TV值。

对于负责更新后的TV值的像素块200的控制块400，外部系统将更新后的TV值作为设定曝光值写入移位寄存器4102，并将选择来自移位寄存器4102的设定曝光值的选择信号输出到选择器4103。由此，能够得到降低了明暗边界部的噪声的图像数据。

图49是表示基于第2半导体基板120内外的曝光值的切换而进行的曝光控制例2的说明图。曝光控制例2在发光体、移动体或旋转体等被摄体的发光频率、移动频率或旋转频率与摄像元件100的采样频率相位不一致的情况下，通过从基于控制块400的自主曝光控制切换成基于外部系统的曝光控制来谋求曝光的稳定化。

在被摄体的发光频率、移动频率或旋转频率与摄像元件100的采样频率不一致的情况下，某像素块200的亮度会反复明暗变换。由于自主曝光处理部中的曝光值被延迟一帧来反映，所以在像素块200的亮度为“亮”时成为延迟一帧后的长时间的曝光值，该像素块200在摄影图像中会过曝。

另外，在像素块200的亮度为“暗”时成为延迟一帧后的短时间的曝光值，该像素块200在摄影图像中会欠曝。这样，在该像素块200中，由于上述的被摄体的频率与曝光值的相位不一致，所以过曝和欠曝会交替出现而持续振荡。

在这种情况下，外部系统针对每个像素块200检测过曝及欠曝的重复次数或重复时间，对于检测到振荡的像素块200，则选择来自移位寄存器4102的设定曝光值的选择信号输出到选择器4103。由此，避免了过曝及欠曝的振荡，该像素块200的曝光稳定。在曝光稳定后，外部系统也可以将选择来自自主曝光处理部411、4101的曝光值的选择信号输出到选择器4103。

图50是表示基于控制块400内外的曝光值的切换而进行的曝光控制例3的说明图。曝光控制例3针对每个像素块200设定应用控制块400内的自主曝光控制及外部系统的曝光控制中的哪一个，由此谋求曝光的恰当化。

对于缺陷像素数为容许数以下的像素块200(以下称为第1像素块5001)，外部系统将选择由自主曝光处理部411得到的曝光值的选择信号输出到选择器4103。另一方面，对于缺陷像素数不在容许数以下的像素块200(以下称为第2像素块5002)或包含被部分遮光的AF像素的像素块200(以下称为第3像素块5003)，外部系统将选择来自移位寄存器4102的设定曝光值的选择信号输出到选择器4103。

需要说明的是，对于在出厂后后发性地特定了缺陷像素、从第1像素块5001变更为第2像素块5002的像素块200，外部系统向负责该像素块200的控制块400的选择器4103输出选择来自移位寄存器4102的设定曝光值的选择信号。

另外，对于在出厂时已知缺陷像素数的第2像素块5002、第3像素块5003，在该控制块400的自主曝光处理部411中设定了偏移数据(offset data)。对于被提供了偏移数据的像素块200，外部系统将选择由自主曝光处理部411得到的曝光值的选择信号输出到选择器4103。

在此，偏移数据是指用于修正该像素块200中的曝光值的参数，若是第2像素块5002，则为缺陷像素的位置。由此，自主曝光处理部411能够在前处理部中将缺陷像素除去来计算数字像素信号的值的最大值或平均值。

另外，若是第3像素块5003，则偏移数据为AF像素的位置和权重。由于AF像素的受光面积的一部分被遮光，所以若遮光面积是AF像素本来的受光面积的一半，则需要使来自AF像素的数字像素信号变成两倍，因此权重为2。

同样地，若遮光面积是AF像素本来的受光面积的1/3，则需要使来自AF像素的数字像素信号变成三倍，因此权重为3。这样，权重成为像素201的受光面积/AF像素的遮光面积。另外，对于第3像素块5003，也可以与第2像素块5002同样地，偏移数据是AF像素的位置。而且，自主曝光处理部411也可以在前处理部2311中将AF像素除去来计算数字像素信号的值的最大值或平均值。

需要说明的是，对于在出厂后后发性地特定了缺陷像素、从第1像素块5001变更为第2像素块5002的像素块200，外部系统也可以在负责该像素块200的控制块400的自主曝光处理部411中设定与缺陷像素有关的偏移数据。

这样，能够根据像素块200内的像素的缺损情况，设定应用控制块400内的自主曝光控制及外部系统的曝光控制中的哪一个，能够谋求每个像素块200的曝光的恰当化。

＜每个控制块400的曝光值的读取方法＞

接着，对每个控制块400的曝光值的读取方法进行说明。在将每个像素块200的曝光值输出到外部系统来生成图像的情况下，摄像元件100外的外部系统需要基于每个像素块200的曝光值对像素块200的各像素201的数字图像信号进行解调(增益)。在该情况下，摄像元件100在来自像素块200的各像素201的数字图像信号(以下称为像素块200的图像信号)中设定包含图像块ID及曝光值的附加信息，并将其输出到外部系统。

当在像素块200的图像信号中设定了附加信息时，与设定了附加信息相应地，向外部系统的发送数据量增加，通信速度下降或耗电量增加。另外，若由于曝光控制的微细化，像素块200的尺寸越小(一个像素块200内的像素数越少)，则通信速度下降和耗电量增加的影响越大。以下，对用于抑制通信速度下降及耗电量增加的每个控制块400的曝光值的读取方法进行说明。

图51是表示每个控制块400的曝光值的读取例1的说明图。第1半导体基板110的像素部101具有接收被摄体光的有效像素区域5111、和形成在有效像素区域5111周围的光学黑像素区域5112。有效像素区域5111由至此所说明的多个像素块200构成。

光学黑像素区域5112是光学黑像素的集合。光学黑像素是指光电转换部300能够受光的受光区域被遮光的像素201。在光学黑像素中，由于光不会入射，所以光学黑像素的曝光时间不依赖于入射光量，而是由入射时间唯一决定。另外，光学黑像素区域5112也与有效像素区域5111同样地由多个像素块200构成。将光学黑像素区域5112内的像素块200称为OB像素块5120。

在与所有OB像素块5120中的一个以上的OB像素块5120对应的控制块400(以下称为OB控制块5140)的曝光控制部412的移位寄存器4102中，作为设定曝光值而设定有与曝光时间(例如1ms、2ms、4ms、……、100ms中的某一个)对应的曝光值。OB控制块5140与控制块400以能够通信的方式连接。

另外，在有效像素区域5111内的所有像素块200中的至少一个像素块200内设有一个以上的基准像素5101。基准像素5101与光学黑像素同样地，是光电转换部300能够受光的受光区域被遮光的像素201。另外，由于基准像素5101与光学黑像素同样地不被入射光，所以光学黑像素的曝光时间不依赖于入射光量，而是由入射时间唯一决定。

在像素块200中，各像素201将像素信号输出到控制块400。控制块400的前处理部2311计算基准像素5101的像素信号的统计值(例如平均值、中值、最大值或最小值。称为基准像素前处理结果)，并将其输出到曝光值运算部2313。

在各OB像素块5120中，各光学黑像素也将像素信号输出到OB控制块5140。各OB控制块5140的前处理部2311计算各光学黑像素的像素信号的统计值(以下称为黑像素前处理结果)。

控制块400的曝光值运算部2313获取各OB控制块5140的前处理部2311的黑像素前处理结果。然后，控制块400的曝光值运算部2313将基准像素计算结果与各黑像素前处理结果进行比较。控制块400的曝光值运算部2313对与基准像素计算结果之差最小的黑像素前处理结果进行特定。

然后，控制块400的曝光值运算部2313从作为所特定的黑像素前处理结果的计算源的OB控制块5140获取该OB控制块5140保持的曝光值。控制块400的曝光值运算部2313将所获取的曝光值输出到曝光控制部412。

这样，通过针对每个控制块400将来自基准像素5101及光学黑像素的像素信号进行比较，能够读取不依赖于光的入射光量而由入射时间唯一决定的曝光值。另外，控制块400将这样读出的曝光值包含在对应的像素块200中的各像素201的数字像素信号中输出到外部系统。由此，能够抑制通信速度下降及耗电量增加。

另外，通过在一个像素块200中配置多个基准像素5101，即使在基准像素5101中有像素缺陷的情况下，也能利用其他基准像素5101进行补充。另外，多个基准像素5101也可以配置在不同的行或不同的列。由此，能够避免由于像素块200内的线缺陷导致的配置在同一行或同一列的多个基准像素5101的像素缺陷。另外，多个基准像素5101也可以分开配置。由此，能够利用基准像素5101的周边像素的数字像素信号对其进行补充。

图52是表示每个控制块400的曝光值的读取例2的说明图。读取例2与图51所示的读取例1不同，是利用控制块400读取曝光值的例子。

像素块200具有一个以上的基准像素5202。在配置有多个基准像素5202的情况下，针对每个基准像素5202设定为曝光值(例如Tv0～Tv8)不同。在读取例2中，是根据针对基准像素5202得到的曝光值来确定像素块200内的除基准像素5202以外的像素区域5200的曝光值的例子。需要说明的是，基准像素5202不像图51所示的基准像素5101那样被遮光。

在控制块400中，自主曝光处理部411获取来自基准像素5202的数字像素信号的值S0～S8、和对象像素区域5200的数字像素信号的值SP。对象像素区域5200的数字像素信号的值SP例如是对象像素区域5200内的除基准像素5202以外的所有像素201的数字像素信号的统计值。

图53是表示每个控制块400的曝光值的读取例2中的控制块400的详细的块结构例的框图。在图53中列举控制块400A为例进行说明，但在控制块400B中，由于将与信号处理部402相同的结构配置在信号处理部1602中即可，所以也能在控制块400B中安装。控制块400A除了信号处理部402(信号输入部421、信号转换部422、信号输出部423)、自主曝光处理部411、曝光控制部412、和像素驱动部413之外还具有设定部5300。

设定部5300相对于各个基准像素5202生成并输出在各不相同的复位定时开始曝光的复位信号(TX2)。各个基准像素5202在被输入了来自设定部5300的复位信号的定时开始(也可以结束)曝光(光电转换部300的蓄积)。

自主曝光处理部411从S0～S8中特定与对象像素区域5200的数字像素信号的值SP之差最小的基准像素5202的数字像素信号的值。自主曝光处理部411将在输出了所特定的值的数字像素信号的基准像素5202中设定的曝光值(例如Tv0～Tv8)设定为对象像素区域5200的曝光值。

对象像素区域5200内的各像素201按照如上所述由自主曝光处理部411设定的曝光值而开始复位驱动、例如曝光。

这样，通过针对每个控制块400读取曝光值，能够将曝光值包含在对应的像素块200中的各像素201的数字像素信号中输出到外部系统。因此，能够抑制通信速度下降及耗电量增加。

另外，也可以在一个像素块200中配置设定为相同曝光值的多个基准像素5202。由此，即使在基准像素5202中有像素缺陷的情况下，也能利用其他基准像素5202进行保管。另外，多个基准像素5202也可以配置在不同的行或不同的列。由此，能够避免由于像素块200内的线缺陷导致的配置在同一行或同一列的多个基准像素5202的像素缺陷。

＜每个控制块400的自主曝光控制中的色偏减少＞

在摄像元件100中，若R像素、G像素及B像素中的某一个的颜色饱和，则当在去马赛克后进行了彩色图像化处理时会发生色偏。例如，即使在像素块200内的所有像素201的数字像素信号的平均值的情况下不饱和，有时RGB单色中的某一个的平均值也会饱和。另一方面，当分成RGB单色来检测饱和时，电路规模增大。

摄像元件100针对每个像素块200进行自主曝光控制，但需要避免像这样的色偏等画质问题。在此，对以每个像素块200中RGB各色都不饱和的方式设定适当的曝光时间的摄像元件100的色偏减少例进行说明。

[色偏减少例1]

图54是表示色偏减少例1中的前处理部2311的内部结构例的框图。前处理部2311具有比较器5401和闩锁电路5402。比较器5401不区分R像素、G像素、B像素而输入来自像素块200的数字像素信号(以下称为第1像素信号)、和锁存在闩锁电路5402中的数字像素信号(以下称为第2像素信号)。

比较器5401将第1像素信号与第2像素信号进行比较，并将值较大一方的像素信号输出到闩锁电路5402。

闩锁电路5402在根据来自控制器2312的复位脉冲对内部进行复位之后，开始进行来自比较器5401的数字像素信号的覆盖保存。闩锁电路5402在下一个复位脉冲输入之前从控制器2312输入一个像素块200量的数字像素信号全部被输入了时的定时信号，并将最终保持的数字像素信号输出到曝光值运算部2313。

被输出到曝光值运算部2313的数字像素信号是针对每一帧取像素块200中的最大值的数字像素信号。由此，控制块400对于所负责的像素块200能够以每一帧中RGB各色都不饱和的方式计算适当的曝光值。因此，能够针对每个像素块200抑制来自摄像元件100的输出图像数据中的色偏。

[色偏减少例2]

色偏减少例2是在像素块200中配置有一个以上的白色像素的例子。白色像素是取代彩色滤光片703而具有透明滤光片的像素201。

图55是表示色偏减少例2中的像素块200的一例的说明图。在图55中，像素201内的R表示R(红色)像素，B表示B(蓝色)像素，Ga、Gb表示G(绿色)像素，W表示白色像素。左半部分为黑色的像素201是AF像素。由于AF像素内的字母为W，所以该像素201是AF像素、且是白色像素。也存在无AF像素的像素块200。

前处理部2311废弃R像素、B像素、Ga像素、Gb像素的数字像素信号。在像素块200内仅配置有一个白色像素的情况下，前处理部2311将白色像素的数字像素信号输出到曝光值运算部2313。在像素块200内配置有两个以上的白色像素的情况下，前处理部2311计算两个以上的白色像素的数字像素信号的值的最大值或平均值，并将其输出到曝光值运算部2313。

由于白色像素不像R像素、B像素、Ga像素、Gb像素那样受颜色的影响，所以通过在曝光控制中使用白色像素的数字像素信号，能够抑制像素块200中的RGB单色下的饱和。

另外，在像素块200中包含AF像素的情况下，通过将AF像素与白色像素兼用，能够抑制将RGB像素置换成白色像素的数量。另外，在像素块200中，多个白色像素也可以离散配置。另外，在该情况下，多个白色像素也可以配置在不同的行或不同的列。由此，能够避免由于像素块200内的线缺陷导致的配置在同一行或同一列的多个白色像素的像素缺陷。另外，多个白色像素也可以分开配置。由此，能够利用白色像素的周边像素的数字像素信号对其进行补充。

另外，多个白色像素也可以是感光度经过了多级调整的像素201。具体而言，例如，也可以在白色像素中使用ND滤光片或遮光金属件。在利用遮光金属件进行感光度调整的情况下，也可以设定为AF像素。在该情况下，也可以是透镜的主光线角度越大则遮光金属件的行方向上的宽度设定得越宽。由此，AF像素的相位差检测精度提高。

[色偏减少例3]

由于像素块200内的缺陷像素饱和，所以若前处理部2311使用缺陷像素的数字像素信号进行前处理，则曝光时间会被设定得短。因此，在色偏减少例3中，对利用前处理部2311将缺陷像素的数字像素信号除去的例子进行说明。

图56是表示色偏减少例3中的前处理部2311的内部结构例的框图。前处理部2311若将在出厂时设想的缺陷像素数设为d(d为1以上的整数)，则串联连接(d+1)个保持缺陷像素的数字像素信号的数据保持部。在图56中是设为d＝2的例子，具有三级数据保持部5601、5602、5603。

数据保持部5601、5602、5603具有比较器5611、5621、5631和闩锁电路5612、5622、5632。

在数据保持部5601中，比较器5611不区分R像素、G像素、B像素而输入来自像素块200的数字像素信号(以下称为第1像素信号)、和锁存在闩锁电路5612中的数字像素信号(以下称为第2像素信号)。

比较器5611将第1像素信号与第2像素信号进行比较，并将值较大一方的像素信号的值输出到闩锁电路5612。闩锁电路5612在根据来自控制器2312的复位脉冲对内部进行复位之后，开始进行来自比较器5611的数字像素信号的覆盖保存。闩锁电路5402在下一个复位脉冲输入之前，从控制器2312输入一个像素块200量的数字像素信号全部被输入了时的定时信号，并将最终保持的数字像素信号输出到曝光值运算部2313。

即，对于某帧，当像素块200内的所有像素201的数字像素信号作为第1像素信号被输入至比较器5611时，所有像素201的数字像素信号中的最大值的数字像素信号被保持在闩锁电路5612中。

在数据保持部5602中，比较器5621及闩锁电路5622对于未被保持在闩锁电路5612中的数字像素信号执行与比较器5611及闩锁电路5612相同的动作。

由此，对于某帧，当像素块200内的未被保持在闩锁电路5612中的数字像素信号作为第1像素信号被输入至比较器5621时，未被保持在闩锁电路5612中的数字像素信号中的最大值的数字像素信号被保持在闩锁电路5622中。

关于数据保持部5603也是，比较器5631及闩锁电路5632对于未被保持在闩锁电路5612、5622中的数字像素信号执行与比较器5611及闩锁电路5612相同的动作。

由此，对于某帧，当像素块200内的未被保持在闩锁电路5612、5622中的数字像素信号作为第1像素信号被输入至比较器5631时，未被保持在闩锁电路5612、5622中的数字像素信号中的最大值的数字像素信号被保持在闩锁电路5632中。

对于某帧，像素块200内的所有像素201的数字像素信号的值中的最大值被保持在闩锁电路5612中，第二大的值被保持在闩锁电路5622中，第三大的值被保持在闩锁电路5632中。

因此，在前处理部2311想要输出除d(＝2)个缺陷像素以外的最大值的情况下，将保持在闩锁电路5632中的数字像素信号的值输出到曝光值运算部2313。

另外，比较器5621的输出端子经由开关5610以能够切换的方式与比较器5631的输入端子及平均值计算部5600连接。开关5610由控制器2312进行切换控制。当通过开关5610使比较器5621、5631连接时，如上所述保持在闩锁电路5632中的数字像素信号的值被输出到曝光值运算部2313。

当通过开关5610使比较器5621与平均值计算部5600连接时，平均值计算部5600计算未被保持在闩锁电路5612、5622、5632中的数字像素信号的值的平均值，并将所计算出的平均值输出到曝光值运算部2313。

由此，能够进行考虑了缺陷像素数d的前处理，能够将缺陷像素的数字像素信号除去。因此，能够针对每个像素块200抑制来自摄像元件100的输出图像数据中的色偏。

[色偏减少例4]

色偏减少例4是色偏减少例3的变形例。在色偏减少例3中，是考虑了出厂时的缺陷像素数d的前处理部2311的电路结构，但在色偏减少例4中，是不仅在出厂时考虑、还在使用时的校准时考虑了缺陷像素数d的结构例。

图57是表示色偏减少例4中的摄像元件100的内部结构例的框图。在图57中，控制块400a控制像素块200a，控制块400b控制像素块200b，控制块400c控制像素块200c。控制块400a、400b、400c在第2半导体基板120中以能够通信的方式连接。

控制块400a、400b、400c分别具有自主曝光处理部411a、411b、411c、曝光控制部412a、412b、412c和存储部5700a、5700b、5700c。

在此，设为像素块200a、200c具有容许数t(t为0以上的整数)以下的缺陷像素，且像素块200b中具有数量超过容许数的缺陷像素。容许数t是预先设定的值。在存储部5700a、5700b、5700c中存储有像素块200a、200b、200c的缺陷像素数。缺陷像素数的初始值是出厂时的值，针对每个像素块200a、200b、200c而设定，但能够通过使用时的校准来进行更新。

由于像素块200b包含数量超过容许数t的缺陷像素，所以控制块400b不根据来自像素块200b的数字像素信号计算曝光值，而是获取相邻的像素块200a、200c中的任意一个控制块400所计算出的曝光值。例如，控制块400b获取对缺陷像素数较少的相邻的像素块200进行控制的控制块400所计算出的曝光值。这样，通过挪用缺陷像素数为容许数以下的相邻的像素块200a、200c的曝光值，能够抑制像素块200b的色偏。

需要说明的是，相邻的像素块200在图57中是像素块200b左右的像素块200a、200c，但也可以包括未图示的上下的像素块200。另外，也可以是像素块200b周围的八个像素块。

另外，在相邻的像素块200的缺陷像素数都超过容许数t的情况下，控制块400b获取对相距两个像素块以上的像素块组中的、最近且缺陷像素数为容许数t以下的像素块200进行控制的控制块400所计算出的曝光值即可。

＜半导体基板间的接合部610的不良解析＞

接着，对半导体基板间的接合焊盘的不良解析进行说明。作为避免因半导体基板间的接合部610的接合不良而导致的成品率下降的对策，有一种针对从半导体基板间通过的一条信号路径设置多个接合部610的方法。但是，难以检测各个接合部610的接合是否良好。

在本例中，针对每个将半导体基板间接合的接合部610设置控制开关，切换控制开关而能够进行动作确认，由此，实现了半导体基板间的接合部610的不良解析。

[像素驱动信号线上的半导体基板间的接合焊盘714的不良解析例]

图58是表示像素驱动信号线上的半导体基板间的接合焊盘714的不良解析例的电路图。第1半导体基板110的行方向上的多个像素201与第2半导体基板120的像素驱动部413通过像素驱动信号线5803而连接。在第1半导体基板110与第2半导体基板120之间的边界面720上设有多个接合部610A、610B。

接合部610A、610B分别由一对接合焊盘714a、714b构成。接合焊盘714a设于第1半导体基板110，接合焊盘714b设于第2半导体基板120。像素驱动信号线5803具有从接合部610A通过的信号路径、和从接合部610B通过的信号路径。

在第2半导体基板120中，在两个接合焊盘714b与像素驱动部413之间设有测试电路5800。测试电路5800具有两个开关5801A、5801B。由于来自像素驱动部413的像素控制信号的振幅大，所以开关5801A、5801B由CMOS开关构成。另外，由于第1半导体基板110通过仅NMOS的像素专用工艺构成，所以由CMOS开关构成的开关5801A、5801B设于第2半导体基板120。

开关5801A设于像素驱动部413与接合部610A之间，并由像素驱动信号线5803连接。开关5801B设于像素驱动部413与接合部610B之间，并由像素驱动信号线5803连接。另外，开关5801A、5801B的栅极端子分别通过开关控制线5802与像素驱动部413连接。

当从像素驱动部413向开关5801A的栅极端子输入控制信号时，开关5801A将来自像素驱动部413的像素驱动信号输出到接合部610A。当从像素驱动部413向开关5801B的栅极端子输入控制信号时，开关5801B将来自像素驱动部413的像素驱动信号输出到接合部610B。

在出厂前的动作确认中，仅针对开关5801A、5801B中的开关5801A的栅极端子从像素驱动部413经由开关控制线5802提供控制信号，并确认来自像素驱动部413的像素驱动信号是否从接合部610A通过而到达行方向上的多个像素201。同样地，仅针对开关5801B的栅极端子从像素驱动部413经由开关控制线5802提供控制信号，并确认来自像素驱动部413的像素驱动信号是否从接合部610B通过而到达行方向上的多个像素201。

若在像素驱动信号线5803的从接合部610A、610B通过的两条信号路径中的至少一方检测到导通，则判断为像素驱动部413与行方向上的多个像素201之间的接合良好。

[信号线202上的半导体基板间的接合焊盘714的不良解析例]

图59是表示信号线202上的半导体基板间的接合焊盘714的不良解析例1的电路图。第1半导体基板110的像素201与第2半导体基板120的像素驱动部413通过信号线202而连接。信号线202由列方向上的m个像素201共用。

与图58同样地，在第1半导体基板110与第2半导体基板120之间的边界面720上设有多个接合部610A、610B。接合部610A、610B分别由一对接合焊盘714a、714b构成。接合焊盘714a设于第1半导体基板110，接合焊盘714b设于第2半导体基板120。信号线202具有从接合部610A通过的信号路径、和从接合部610B通过的信号路径。

测试电路5800例如设于信号输入部421中。考虑到像素构造的对称性和晶体管的数量，测试电路5800优选设于第2半导体基板120。即，这是因为，若测试电路5800设于第1半导体基板110，则在列方向上的多个像素201中的离第2半导体基板120最近的像素201与除此以外的像素201中像素构造的布局和晶体管数量不同，制造的成品率会下降。

开关5801A设于像素驱动部413与接合部610A之间，并由信号线202连接。开关5801B设于像素驱动部413与接合部610B之间，并由信号线202连接。另外，开关5801A、5801B的栅极端子分别通过开关控制线5802与像素驱动部413连接。

当从像素驱动部413向开关5801A的栅极端子输入控制信号时，开关5801A将来自像素201的模拟像素信号经由接合部610A输出到信号转换部422。当从像素驱动部413向开关5801B的栅极端子输入控制信号时，开关5801B将来自像素201的模拟像素信号经由接合部610B输出到信号转换部422。

在出厂前的动作确认中，仅针对开关5801A、5801B中的开关5801A的栅极端子从像素驱动部413经由开关控制线5802提供控制信号，并确认来自像素201的模拟像素信号是否从接合部610A通过而到达信号转换部422。同样地，仅针对开关5801B的栅极端子从像素驱动部413经由开关控制线5802提供控制信号，并确认来自像素201的模拟像素信号是否从接合部610B通过而到达信号转换部422。

若在信号线202的从接合部610A、610B通过的两条信号路径中的至少一方检测到导通，则判断为像素201与信号转换部422之间的接合良好。

图60是表示信号线202上的半导体基板间的接合焊盘714的不良解析例2-1的电路图。在图59的不良解析例1中将测试电路5800设于第2半导体基板120，但图60的不良解析例2-1将测试电路5800设于第1半导体基板110。在第2半导体基板120的电路规模增大的情况下是有效的。具体而言，例如，第1半导体基板110具有FD共用像素组6000。FD共用像素组6000由多个(图60中为4个)光电转换部300共用FD303及像素输出部305。

像素输出部305具有放大部351及选择部352A、352B，构成测试电路5800。选择部352A、352B成为测试电路5800中的开关。接合部610A将选择部352A与信号输入部421之间连接。接合部610B将选择部352B与信号输入部421之间连接。

当选择控制信号被输入至选择部352A的栅极端子时，选择部352A将来自FD共用像素组6000的模拟像素信号经由接合部610A输出到信号转换部422。当选择控制信号被输入至选择部352B的栅极端子时，选择部352B将来自FD共用像素组6000的模拟像素信号经由接合部610B输出到信号转换部422。

在出厂前的动作确认中，仅针对选择部352A、352B中的选择部352A的栅极端子提供选择控制信号并确认来自FD共用像素组6000的模拟像素信号是否从接合部610A通过而到达信号转换部422。同样地，仅针对选择部352B的栅极端子提供选择控制信号并确认来自FD共用像素组6000的模拟像素信号是否从接合部610B通过而到达信号转换部422。

若在信号线202的从接合部610A、610B通过的两条信号路径中的至少一方检测到导通，则判断为FD共用像素组6000与信号转换部422之间的接合良好。

图61是表示信号线202上的半导体基板间的接合焊盘714的不良解析例2-2的电路图。在图60的不良解析例2-1中对FD共用像素组6000的情况进行了说明，但图61的不良解析例2-2是针对每个像素201具有ADC500的情况的例子。在该情况下也是，若在信号线202的从接合部610A、610B通过的两条信号路径中的至少一方检测到导通，则判断为像素201与信号转换部422之间的接合良好。

[在多个电路之间共用信号路径的情况下的半导体基板间的接合焊盘的不良解析例]

图62是表示在多个电路之间共用信号路径的情况下的半导体基板间的接合焊盘的不良解析例的电路图。在图62中示出了半导体基板6200A、6200B间的接合焊盘的不良解析例。若半导体基板6200A是第1半导体基板110，则半导体基板6200B是第2半导体基板120；若半导体基板6200A是第2半导体基板120，则半导体基板6200B是第3半导体基板130。

半导体基板6200A具有电路A1、A2。若半导体基板6200A是第1半导体基板110，则电路A1、A2例如为像素201。若半导体基板6200A是第2半导体基板120，则电路A1、A2例如为ADC500。

半导体基板6200B具有电路B1、B2。若半导体基板6200B是第1半导体基板110，则电路B1、B2例如为ADC500。若半导体基板6200B是第3半导体基板130，则电路B1、B2例如为数据处理部103内的数字电路。

在第1半导体基板110与第2半导体基板120之间的边界面6210上设有接合部6201P、6201Q、6202P、6202Q。接合部6201P、6201Q、6202P、6202Q分别由一对接合焊盘714a、714b构成。接合焊盘714a设于半导体基板6200A，接合焊盘714b设于半导体基板6200B。

在隔着边界面6210的半导体基板6200A、6200B之间设有测试电路6220。测试电路6220具有：进行电路A1、B1间的一对接合焊盘714a、714b的不良解析的第1测试电路6221；进行电路A2、B2间的一对接合焊盘714a、714b的不良解析的第2测试电路6222；和连接第1测试电路6221及第2测试电路6222的连接布线6223。

第1测试电路6221是将在电路A1、B1之间经由接合部6201P串联连接的开关SW1A1、SW1B1与在电路A1、B1之间经由接合部6201Q串联连接的开关SW1A2、SW1B2并联连接的电路。

第2测试电路6222是将在电路A2、B2之间经由接合部6202P串联连接的开关SW2A1、SW2B1与在电路A2、B2之间经由接合部6202Q串联连接的开关SW2A2、SW2B2并联连接的电路。

连接布线6223在半导体基板6200A中将第1测试电路6221的开关SW1A2与第2测试电路6222的开关SW2A1连接，在半导体基板6200B中将第1测试电路6221的开关SW1B2与第2测试电路6222的开关SW2B1连接。

在图62及图63中，将顺着电路A1、开关SW1A1、接合部6201P、开关SW1B1及电路B1的路径称为第1布线。将顺着电路A1、开关SW1A1、接合部6201Q、开关SW1B1及电路B1的路径称为第2布线。将顺着电路A2、开关SW2A1、接合部6202P、开关SW2B1及电路B2的路径称为第3布线。将顺着电路A2、开关SW2A2、接合部6202Q、开关SW2B2及电路B2的路径称为第4布线。

在第1测试电路6221中，通过使开关SW1A1、SW1B1的栅极导通、且使开关SW1A2、SW1B2的栅极截止，执行与在第1布线的电路A1、B1之间是否导通有关的接合部6201P的不良解析。

同样地，通过使开关SW1A2、SW1B2的栅极导通、且使开关SW1A1、SW1B1的栅极截止，执行与在第2布线的电路A1、B1之间是否导通有关的接合部6201Q的不良解析。

在第2测试电路6222中，通过使开关SW2A1、SW2B1的栅极导通、且使开关SW2A2、SW2B2的栅极截止，执行与在第3布线的电路A2、B2之间是否导通有关的接合部6202P的不良解析。

同样地，通过使开关SW2A2、SW2B2的栅极导通、且使开关SW2A1、SW2B1的栅极截止，执行与在第4布线的电路A2、B2之间是否导通有关的接合部6202Q的不良解析。

图63是表示在多个电路之间共用信号路径的情况下的半导体基板间的接合焊盘的不良解析后的设定例的电路图。通过图62中的不良解析，例如在接合部6202P、6202Q中检测到了接合不良。在该情况下，在第2测试电路6222中的第3布线及第4布线中无法进行电路A2、B2间的信号传输。因此，在第1测试电路6221中，使开关SW1A1、SW1B1接通，从而使电路A1、B1之间能够通过第1布线6301进行传输。

另外，第1测试电路6221使开关SW1A2、SW1B2断开，第2测试电路6222使开关SW2A1、SW2B1接通，且使开关SW2A2、SW2B2断开，连接布线6223使开关SW3A、SW3B接通。由此，使电路A2、B2之间能够通过经由在不良解析中合格的接合部6201Q的迂回路径6302进行传输。这样，通过挪用相邻的电路的路径，能够避免接合焊盘714不良时的导通不良。

[在多个电路之间共用接合部的情况下的半导体基板间的接合焊盘的不良解析例]

图64是表示在多个电路之间共用接合部的情况下的半导体基板间的接合焊盘的不良解析例1的电路图，图65是表示在多个电路之间共用接合部的情况下的半导体基板间的接合焊盘的不良解析例2的电路图。虽然图64及图65是相同的电路结构，但是进行了不良检测的接合部不同。首先，对图64及图65的电路结构进行说明。

测试电路6400具有半导体基板6200A的开关SW1、SW2、SW3和半导体基板6200B的开关SW4、SW5、SW6。在边界面6210上设有接合部6401～6403。

开关SW1切换电路A1与接合部6401的接合焊盘714a的连接、和未图示的其他电路与接合部6401的接合焊盘714a的连接。

开关SW2切换电路A1与接合部6403的接合焊盘714a的连接、和电路A2与接合部6403的接合焊盘714a的连接。

开关SW3切换电路A2与接合部6402的接合焊盘714a的连接、和未图示的其他电路与接合部6402的接合焊盘714a的连接。

开关SW4切换电路B1与接合部6401的接合焊盘714a的连接、和未图示的其他电路与接合部6401的接合焊盘714b的连接。

开关SW5切换电路B1与接合部6403的接合焊盘714b的连接、和电路B2与接合部6403的接合焊盘714b的连接。

开关SW6切换电路B2与接合部6402的接合焊盘714b的连接、和未图示的其他电路与接合部6402的接合焊盘714b的连接。

在图64及图65中，将顺着电路A1、开关SW1、接合部6401、开关SW4及电路B1的路径称为第1布线。将顺着电路A2、开关SW3、接合部6402、开关SW6及电路B2的路径称为第2布线。

将顺着电路A1、开关SW2、接合部6403、开关SW5及电路B1的路径称为第3布线。将顺着电路A1、开关SW2、接合部6403、开关SW5及电路B2的路径称为第4布线。

将顺着电路A2、开关SW2、接合部6403、开关SW5及电路B1的路径称为第5布线。将顺着电路A2、开关SW2、接合部6403、开关SW5及电路B2的路径称为第6布线。

在图64中，设为通过基于测试电路6400进行的不良解析，在接合部6401中检测到了接合不良。在该情况下，开关SW1、SW4为非连接，利用开关SW2连接电路A1与接合部6403的接合焊盘714a，利用开关SW5连接电路B1与接合部6403的接合焊盘714b，由此形成第3布线。

另外，利用开关SW3连接电路A2与接合部6402的接合焊盘714a，利用开关SW6连接电路B2与接合部6402的接合焊盘714b，由此形成第2布线。

由此，在电路A1、B1之间经由接合部6403利用第3布线进行信号传输，并在电路A2、B2之间经由接合部6402利用第2布线进行信号传输。

在图65中，设为通过基于测试电路6400进行的不良解析，在接合部6403中检测到了接合不良。在该情况下，开关SW2、SW5为非连接，利用开关SW1连接电路A1与接合部6401的接合焊盘714a，利用开关SW4连接电路B1与接合部6401的接合焊盘714b，由此形成第1布线。

另外，利用开关SW3连接电路A2与接合部6402的接合焊盘714a，利用开关SW6连接电路B2与接合部6402的接合焊盘714b，由此形成第2布线。

由此，在电路A1、B1之间经由接合部6401利用第1布线进行信号传输，并在电路A2、B2之间经由接合部6403利用第2布线进行信号传输。

这样，能够检测半导体基板6200A、6200B间的接合部6401～6403的接合不良，并使用合格的接合部进行信号传输。

图66是表示实施例的摄像装置6600的结构例的框图。摄像装置6600具备摄像元件100、系统控制部6601、驱动部6602、测光部6603、工作存储器6604、记录部6605、显示部6606、操作部6608、驱动部6614、和摄影透镜6620。

摄影透镜6620将沿着光轴OA入射的被摄体光束引导至摄像元件100。摄影透镜6620由多个光学透镜组构成，使来自场景的被摄体光束在其焦平面附近成像。摄影透镜6620也可以是能够相对于摄像装置6600装拆的更换式透镜。需要说明的是，在图66中，以配置于光瞳附近的一片假想透镜为代表来表示该摄影透镜6620。

驱动部6614驱动摄影透镜6620。例如，驱动部6614使摄影透镜6620的光学透镜组移动来变更对焦位置。另外，驱动部6614也可以驱动摄影透镜6620内的可变光阑来控制向摄像元件100入射的被摄体光束的光量。

驱动部6602具有按照来自系统控制部6601的指示而执行摄像元件100的定时控制、区域控制等电荷蓄积控制的控制电路。另外，操作部6608通过释放按钮等受理来自拍摄者的指示。

摄像元件100将像素信号传递给系统控制部6601的图像处理部6611。图像处理部6611将工作存储器6604作为工作区来生成实施各种图像处理而得到的图像数据。例如，在生成JPEG文件格式的图像数据的情况下，在根据利用拜耳阵列得到的信号生成彩色影像信号之后执行压缩处理。所生成的图像数据被记录在记录部6605中，并被转换成显示信号而在预先设定的时间期间显示在显示部6606上。

测光部6603在用于生成图像数据的一系列摄影过程之前检测场景的亮度分布。测光部6603例如包括100万像素程度的AE传感器。系统控制部6601的运算部6612接收测光部6603的输出，并计算场景的每个区域的亮度。

运算部6612根据所计算出的亮度分布来确定快门速度、光圈值、ISO感光度。测光部6603也可以兼用于摄像元件100。需要说明的是，运算部6612也执行用于使摄像装置6600动作的各种运算。驱动部6602也可以一部分或全部搭载于摄像元件100。系统控制部6601的一部分也可以搭载于摄像元件100。

需要说明的是，本发明并不限定于上述内容，也可以将它们任意组合。另外，在本发明的技术思想的范围内考虑的其他方案也包含在本发明的范围内。

附图标记说明

100、100A、100B：摄像元件，101：像素部，102：控制电路部，103：数据处理部，110：第1半导体基板，120：第2半导体基板，121：周边电路部，130：第3半导体基板，200：像素块，201：像素，202：信号线，210：像素组，300：光电转换部，301：传输部，302：排出部，304：复位部，305：像素输出部，306：负载电流源，310：读出部，351：放大部，352：选择部，400、400A、400B：控制块，401：像素控制部，402：信号传输部，411：自主曝光处理部，412：曝光控制部，413：像素驱动部，421：信号输入部，422：信号处理部，423：信号输出部。

Claims (35)

1.一种摄像元件，其特征在于，具备：

第1半导体基板，其具有配置有多个像素的像素部，该像素包括将光转换成电荷的光电转换部，并输出基于由所述光电转换部转换成的电荷而得到的信号；和

第2半导体基板，其具有曝光处理部，该曝光处理部使用从所述像素读出的所述信号来计算蓄积由所述光电转换部转换成的电荷的蓄积时间。

2.根据权利要求1所述的摄像元件，其特征在于，

所述曝光处理部设于控制电路部，该控制电路部在所述第2半导体基板中配置于与所述像素部相对的位置。

3.根据权利要求2所述的摄像元件，其特征在于，

所述像素部在第1方向和与所述第1方向交叉的第2方向上排列配置有具有至少一个所述像素的像素块，

所述控制电路部在所述第1方向和所述第2方向上排列配置有具有所述曝光处理部的控制块。

4.根据权利要求3所述的摄像元件，其特征在于，

所述控制块具有曝光控制部，该曝光控制部基于所述曝光处理部的计算结果来控制由所述光电转换部转换成的电荷的蓄积时间。

5.根据权利要求4所述的摄像元件，其特征在于，

所述控制块具有用于将由所述曝光控制部生成的控制信号输出到所述像素的像素驱动部。

6.根据权利要求5所述的摄像元件，其特征在于，

所述控制块具有对由所述曝光控制部生成的所述控制信号的电压电平进行调整的电平移位部，

所述像素驱动部将由所述电平移位部调整了电压电平的所述控制信号输出到所述像素。

7.根据权利要求5或6所述的摄像元件，其特征在于，

所述像素具有传输所述光电转换部的电荷的传输部，

所述像素驱动部输出用于控制所述传输部的传输控制信号。

8.根据权利要求5～7中任一项所述的摄像元件，其特征在于，

所述像素具有排出所述光电转换部的电荷的排出部，

所述像素驱动部输出用于控制所述排出部的排出控制信号。

9.根据权利要求5～8中任一项所述的摄像元件，其特征在于，

所述像素具有被传输所述光电转换部的电荷的蓄积部、和使所述蓄积部的电位复位的复位部，

所述像素驱动部输出用于控制所述复位部的复位控制信号。

10.根据权利要求5～8中任一项所述的摄像元件，其特征在于，

所述像素具有被传输所述光电转换部的电荷的蓄积部、和使所述蓄积部的电位复位的复位部，

所述第2半导体基板具有输出用于控制所述复位部的复位控制信号的周边电路部。

11.根据权利要求3～10中任一项所述的摄像元件，其特征在于，

所述控制块具有对所述信号进行信号处理的信号处理部。

12.根据权利要求11所述的摄像元件，其特征在于，

所述信号处理部具有将所述信号转换成数字信号的转换部。

13.根据权利要求12所述的摄像元件，其特征在于，

所述曝光处理部使用由所述转换部转换成数字信号的所述信号的高阶位来计算蓄积由所述光电转换部转换成的电荷的蓄积时间。

14.根据权利要求3～10中任一项所述的摄像元件，其特征在于，

所述第2半导体基板具有对所述信号进行信号处理的信号处理部。

15.根据权利要求14所述的摄像元件，其特征在于，

所述信号处理部具有将所述信号转换成数字信号的转换部。

16.根据权利要求15所述的摄像元件，其特征在于，

所述曝光处理部使用由所述转换部转换成数字信号的所述信号的高阶位来计算蓄积由所述光电转换部转换成的电荷的蓄积时间。

17.根据权利要求3～16中任一项所述的摄像元件，其特征在于，

在所述第1方向或所述第2方向上相邻排列的所述控制块以相互翻转配置的方式设置。

18.根据权利要求1所述的摄像元件，其特征在于，

所述第2半导体基板具有配置在与所述像素部相对的位置上的控制电路部、和配置在所述控制电路部的外侧的周边电路部，

所述曝光处理部设于所述周边电路部。

19.根据权利要求18所述的摄像元件，其特征在于，

所述像素部在第1方向和与所述第1方向交叉的第2方向上并排配置有具有至少一个所述像素的像素块，

所述控制电路部在所述第1方向和所述第2方向上并排配置有具有曝光控制部的控制块，该曝光控制部基于所述曝光处理部的计算结果来控制由所述光电转换部转换成的电荷的蓄积时间。

20.根据权利要求19所述的摄像元件，其特征在于，

所述控制块具有用于将由所述曝光控制部生成的控制信号输出到所述像素的像素驱动部。

21.根据权利要求20所述的摄像元件，其特征在于，

所述控制块具有对由所述曝光控制部生成的所述控制信号的电压电平进行调整的电平移位部，

所述像素驱动部将由所述电平移位部调整了电压电平的所述控制信号输出到所述像素。

22.根据权利要求20或21所述的摄像元件，其特征在于，

所述像素具有传输所述光电转换部的电荷的传输部，

所述像素驱动部输出用于控制所述传输部的传输控制信号。

23.根据权利要求20～22中任一项所述的摄像元件，其特征在于，

所述像素具有排出所述光电转换部的电荷的排出部，

所述像素驱动部输出用于控制所述排出部的排出控制信号。

24.根据权利要求20～23中任一项所述的摄像元件，其特征在于，

所述像素具有被传输所述光电转换部的电荷的蓄积部、和使所述蓄积部的电位复位的复位部，

所述像素驱动部输出用于控制所述复位部的复位控制信号。

25.根据权利要求20～23中任一项所述的摄像元件，其特征在于，

所述像素具有被传输所述光电转换部的电荷的蓄积部、和使所述蓄积部的电位复位的复位部，

所述周边电路部输出用于控制所述复位部的复位控制信号。

26.根据权利要求19～25中任一项所述的摄像元件，其特征在于，

所述控制块具有对所述信号进行信号处理的信号处理部。

27.根据权利要求26所述的摄像元件，其特征在于，

所述信号处理部具有将所述信号转换成数字信号的转换部。

28.根据权利要求27所述的摄像元件，其特征在于，

所述曝光处理部使用由所述转换部转换成数字信号的所述信号的高阶位来计算蓄积由所述光电转换部转换成的电荷的蓄积时间。

29.根据权利要求19～25中任一项所述的摄像元件，其特征在于，

所述第2半导体基板具有对所述信号进行信号处理的信号处理部。

30.根据权利要求29所述的摄像元件，其特征在于，

所述信号处理部具有将所述信号转换成数字信号的转换部。

31.根据权利要求30所述的摄像元件，其特征在于，

所述曝光处理部使用由所述转换部转换成数字信号的所述信号的高阶位来计算蓄积由所述光电转换部转换成的电荷的蓄积时间。

32.根据权利要求19～31中任一项所述的摄像元件，其特征在于，

在所述第1方向或所述第2方向上相邻排列的所述控制块以相互翻转配置的方式设置。

33.根据权利要求1～32中任一项所述的摄像元件，其特征在于，

具备具有数据处理部的第3半导体基板，该数据处理部对从所述第2半导体基板输出的所述信号进行图像处理。

34.根据权利要求2、3、18和19中任一项所述的摄像元件，其特征在于，

所述数据处理部在所述第3半导体基板中配置于与所述控制电路部相对的位置。

35.一种摄像装置，其特征在于，具备权利要求1～34中任一项所述的摄像元件。