CN118119227A - 发光显示装置 - Google Patents

发光显示装置 Download PDF

Info

Publication number
CN118119227A
CN118119227A CN202311395445.XA CN202311395445A CN118119227A CN 118119227 A CN118119227 A CN 118119227A CN 202311395445 A CN202311395445 A CN 202311395445A CN 118119227 A CN118119227 A CN 118119227A
Authority
CN
China
Prior art keywords
pixels
line
sub
pixel
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311395445.XA
Other languages
English (en)
Inventor
金江一
金元头
千闵奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN118119227A publication Critical patent/CN118119227A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种发光显示装置包括：多个像素，每个像素包括多个子像素：多个数据线，所述多个数据线分别与多个子像素连接；以及在所述多个像素的每个像素中的多个参考线。多个子像素中的每个子像素包括：像素电路，该像素电路与对应的数据线和对应的参考线连接；以及发光器件层，该发光器件层与像素电路连接。多个像素的每像素个中的多个子像素中的第一子像素组与对应的参考线连接，并且多个像素的每个像素中的多个子像素中除了第一子像素组之外的第二子像素组与和相邻的不同像素连接的参考线连接。

Description

发光显示装置
相关申请的交叉引用
本申请要求于2022年11月29日提交的韩国专利申请第10-2022-0162249号的权益，该韩国专利申请通过引用并入本文，如同在本文中完全阐述一样。
技术领域
本公开内容涉及发光显示装置。
背景技术
与液晶显示(LCD)装置不同，发光显示装置具有高响应速度和低功耗，并且在没有单独的光源的情况下自发光，并且因此，作为下一代平板显示装置正在引起广泛关注。
发光显示装置通过使用从包括设置在两个电极之间的发射层的发光器件发射的光来显示图像。
发光显示装置包括包含发光器件和像素电路的多个子像素。像素电路包括开关薄膜晶体管(TFT)、驱动TFT和用于控制来自发光器件的光的发射的电容器。发光器件设置在像素区域的发射区域中，并且基于从像素电路供应的数据信号来发射光。
设置在多个子像素的每一个的像素电路中的晶体管由通过设置在基板上的水平信号线和竖直信号线施加的电压或信号驱动。
然而，由于在水平信号线与竖直信号线之间的交叠区域(或交叉区域)中形成的寄生电容，在施加至多个子像素的每一个的像素电路中设置的晶体管的电压或信号中可能出现信号延迟。因此，由于水平信号线与竖直信号线之间的交叠区域，可能出现负载和纹波，并且可能降低发光显示装置的充电率。
发明内容
因此，本公开内容涉及提供一种基本上消除了由于相关技术的限制和缺点而引起的一个或更多个问题的发光显示装置。
本公开内容的方面涉及提供一种发光显示装置，在该发光显示装置中可以减少线之间的交叠区域，并且可以减少由交叠区域引起的线之间的负载和纹波的出现，从而提高充电率和显示质量。
本公开内容的附加优点和特征将部分地在下面的描述中阐述，并且部分地对于本领域普通技术人员在查看以下内容时将变得明显，或者可以从本公开内容的实践中获知。本公开内容的技术特征和其他优点可以通过在书面描述及其权利要求书以及附图中具体指出的结构来实现和获得。
为了实现这些和其他优点，并且根据本公开内容的目的，如本文所体现和广泛描述的，提供了一种发光显示装置，该发光显示装置包括：多个像素，每个像素包括多个子像素；多个数据线，所述多个数据线分别与多个子像素连接；以及在所述多个像素的每个像素中的多个参考线，其中，多个子像素中的每个子像素包括：像素电路，该像素电路与对应的数据线和对应的参考线连接；以及发光器件层，该发光器件层与像素电路连接。多个像素的每个像素中的多个子像素中的第一子像素组与对应的参考线连接，并且多个像素的每个像素中的多个子像素中除了第一子像素组之外的第二子像素组与和相邻的不同像素连接的其他参考线连接。
其他系统、方法、特征和优点对于本领域技术人员在查看以下附图和详细描述时将是明显的或将变得明显。旨在将所有这样的附加系统、方法、特征和优点包括在本描述中，在本公开内容的范围内，并且由所附权利要求保护。本部分中的任何内容均不应被视为对这些权利要求的限制。下面结合本公开内容的各方面讨论其他方面和优点。
在根据本公开内容的发光显示装置中，可以减少线之间的交叠区域，并且可以减少由交叠区域引起的线之间的负载和纹波的出现，从而提高充电率和显示质量。
在根据本公开内容的发光显示装置中，随着充电率的提高，可以降低功耗，并且因此，可以用低电力驱动发光显示装置。
应当理解，本公开内容的前述一般描述和以下详细描述两者是示例和说明性的，并且旨在提供对所要求保护的本公开内容的进一步说明。
附图说明
附图被包括以提供对本公开内容的进一步理解，并且附图被并入且构成本申请的一部分，附图示出了本公开内容的实施方式并且与描述一起用于说明本公开内容的原理。在附图中：
图1是示意性地示出根据本公开内容的发光显示装置的图；
图2是示出图1所示的像素的等效电路图；
图3是示出根据本公开内容的实施方式的像素的结构的平面图；
图4是示出图3的区域A的放大图；
图5是示出沿图4的线I-I'截取的截面表面的截面图；
图6是示出沿图4的线II-II'截取的截面表面的截面图；
图7是示出图3的数据线、参考线、有源层和连接线的平面图；
图8是示出图3的栅极线和栅电极的平面图；
图9是示出图3的阳极电极的平面图；
图10是示出根据本公开内容的另一实施方式的像素的结构的平面图；
图11是示出图10的区域B的放大图；
图12是示出图10的数据线、参考线、有源层和连接线的平面图；以及
图13是示出图10的栅极线和栅电极的平面图。
具体实施方式
现在将详细参照本公开内容的示例实施方式，其示例在附图中示出。在可能的情况下，在整个附图中将使用相同的附图标记来指代相同或相似的部件。
将通过以下参照附图描述的实施方式来阐明本公开内容的优点和特征及其实现方法。然而，本公开内容可以以不同的形式体现，并且不应当被解释为限于本文中阐述的实施方式。而是，提供这些实施方式以使得本公开内容将是彻底和完备的并且将向本领域技术人员充分传达本公开内容的范围。此外，本公开内容仅由权利要求书的范围限定。
在用于描述本公开内容的实施方式的附图中公开的形状、尺寸、比率、角度和数目仅是示例，并且因此，本公开内容不限于示出的细节。相似的附图标记始终指代相似的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊了本公开内容的重点时，将省略详细描述。当使用本说明书中描述的“包括”、“具有”和“包含”时，除非使用“仅”，否则可以添加另一部件。除非相反地指出，否则单数形式的术语可以包括复数形式。
在解释元件时，元件被解释为包括误差或公差范围，尽管没有对这样的误差或公差范围的明确描述。
在描述位置关系时，例如，当两个部件之间的位置关系被描述为例如“在……上”、“在……上方”、“在……下”和“在……旁边”时，除非使用更限制性的术语例如“仅”或“直接”，否则可以在这两个部件之间设置一个或更多个其他部件。
在描述时间关系时，例如，当时间顺序被描述为例如“之后”、“随后”、“接下来”和“之前”时，除非使用更限制性的术语例如“恰好”、“紧接”或“直接”，否则可以包括不连续的情况。
应当理解，尽管术语“第一”、“第二”等在本文中可以用于描述各种元件，但是这些元件不应当受这些术语的限制。这些术语仅用于区分一个元件与另一元件。例如，在不脱离本公开内容的范围的情况下，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件。
在描述本公开内容的元件时，可以使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等。这些术语旨在从其他元件中识别出对应的元件，并且对应元件的基础、顺序或数目不应当受这些术语的限制。元件“连接”、“耦接”或“粘附”至另一元件或层的表述，除非另有说明，否则该元件或层不仅可以直接连接或粘附至另一元件或层，而且可以间接连接或粘附至另一元件或层，其中，一个或更多个中间元件或层“设置”或“插入”在元件或层之间。
术语“至少一个”应当被理解为包括相关联列出的项中的一个或更多个项的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两个或更多个项提出的所有项的组合以及第一项、第二项或第三项。
如本领域技术人员可以充分理解的，本公开内容的各种实施方式的特征可以部分地或整体地彼此耦合或组合，并且可以以各种方式彼此互操作并在技术上被驱动。本公开内容的实施方式可以彼此独立地执行，或者可以以相互依存的关系一起执行。
在下文中，将参照附图详细描述根据本公开内容的显示装置的实施方式。在为每个附图的元件添加附图标记时，虽然在其他附图中示出了相同的元件，但是相似的附图标记可以指代相似的元件。而且，为了便于描述，附图中示出的每个元件的比例与实际比例不同，并且因此不限于附图中示出的比例。
图1是示意性地示出根据本公开内容的发光显示装置的图。
参照图1，根据本公开内容的实施方式的显示装置100可以包括显示面板101。显示面板101可以包括设置有多个子像素PX的显示区域AA和设置在显示区域AA外围处的非显示区域NA。
显示区域AA的子像素PX可以包括使用氧化物半导体材料作为有源层的薄膜晶体管(TFT)。
可以在显示区域AA中布置多个数据线DL和多个栅极线GL。例如，多个数据线DL可以布置成行或列，并且多个栅极线GL可以布置成行或列。而且，子像素PX可以设置在由数据线DL和栅极线GL限定的区域中。
多个栅极线GL可以包括多个扫描线和多个发射控制线。多个扫描线和多个发射控制线可以将不同种类的栅极线(例如，扫描信号和发射控制信号)传输至设置在子像素PX中的不同种类的晶体管(例如，扫描晶体管和发射控制晶体管)的栅极节点。
可以在非显示区域NA中设置数据驱动器104和栅极驱动器103中的一个。而且，非显示区域NA还可以包括显示面板101的基板弯曲的弯曲区域BA，但是本公开内容的实施方式不限于此。例如，弯曲区域BA可以设置在显示区域AA中。
栅极驱动器103可以包括直接形成在显示面板101的基板上的TFT。例如，栅极驱动器103可以包括包含多晶硅半导体层的TFT、包含氧化物半导体层的TFT、或者成对的包含多晶硅半导体层的TFT和包含氧化物半导体层的TFT。在分别设置在非显示区域NA和显示区域AA中的TFT包括相同的半导体材料的情况下，分别设置在非显示区域NA和显示区域AA中的TFT可以在相同的工艺中同时执行。
在包括多晶硅半导体层的TFT和包括氧化物半导体层的TFT中，沟道中的电子迁移率可以很高，并且因此，可以实现高分辨率和低电力。
栅极驱动器103可以顺序地或以预定顺序向多个栅极线GL供应具有栅极导通电压的扫描信号，并且因此，可以顺序地或以预定顺序驱动显示区域AA的像素行。在此，栅极驱动器103可以被称为扫描驱动器。在此，像素行可以表示配置有连接至一个栅极线的像素的行。如在根据本公开内容的实施方式的显示装置中，栅极驱动器103可以被实现为面板内栅极(GIP)型，并且可以直接设置在基板110上。栅极驱动器103可以包括移位寄存器和电平移位器。
栅极驱动器103可以包括向与一种栅极线GL对应的多个扫描线输出扫描信号的扫描驱动电路、以及向与另一种栅极线GL对应的多个发射控制线输出发射控制信号的发射驱动电路。
根据本公开内容的实施方式的显示装置100还可以包括数据驱动器104。而且，数据驱动器104可以将图像数据转换成模拟数据电压，并且当栅极驱动器103驱动特定栅极线时，数据驱动器104可以将数据电压供应至多个数据线DL。
数据线DL可以被设置成穿过弯曲区域BA，各种数据线DL可以被设置并且各种数据线DL可以通过数据焊盘与数据驱动器104连接。
弯曲区域BA可以是显示面板101的基板弯曲的区域。显示面板101的基板可以在除弯曲区域BA之外的区域中保持平坦状态。
图2是示出图1所示的像素的等效电路图。
参照图2，根据本公开内容的实施方式的发光显示装置的每个子像素PX可以包括像素电路PC和发光器件ED。
像素电路PC可以设置在由栅极线GL和数据线DL限定或与栅极线GL和数据线DL相关联的像素区域的电路区域中，并且可以与相邻的栅极线GL、相邻的数据线DL和第一驱动电力线VDD连接。像素电路PC可以响应于来自栅极线GL的栅极导通信号GS，利用来自数据线DL的数据电压Vdata来控制来自发光器件ED的光的发射。根据实施方式的像素电路PC可以包括开关TFT ST、驱动TFT DT、电容器Cst和感测TFT ET。
开关TFT ST可以包括与栅极线GL连接的栅电极、与数据线DL连接的第一电极和与驱动TFT DT的栅电极连接的第二电极。例如，第一电极和第二电极可以是源电极和漏电极，或者可以是漏电极和源电极。然而，本公开内容的实施方式不限于此，并且具有导电性的有源层的源极区可以与数据线DL连接，并且具有导电性的有源区的漏极区可以与驱动TFT DT的栅电极连接。开关TFT ST可以基于通过栅极线GL供应的栅极导通信号GS导通，并且可以将通过数据线DL供应的数据电压Vdata供应至驱动TFT DT的栅电极。
驱动TFT DT可以包括与开关TFT ST的第二电极连接的栅电极、与第一驱动电力线VDD连接的第三电极和与发光器件ED连接的第四电极。例如，第三电极和第四电极可以是源电极和漏电极，或者可以是漏电极和源电极。然而，本公开内容的实施方式不限于此，并且在顶栅型中，具有导电性的有源层的源极区可以与第一驱动电力线VDD连接，并且具有导电性的有源区的漏极区可以与发光器件ED连接。
驱动TFT DT可以利用基于从开关TFT ST供应的数据电压Vdata的栅极-源极电压导通，并且可以控制通过第一驱动电力线VDD供应至发光器件ED的数据信号。
电容器Cst可以连接在驱动TFT DT的栅电极与第四电极之间，可以存储与供应至驱动TFT DT的栅电极的数据电压Vdata对应的电压，并且可以用存储的电压导通驱动TFTDT。此时，电容器Cst可以保持驱动TFT DT的导通状态，直至在下一帧中通过开关TFT ST向其供应数据电压Vdata。
发光器件ED可以设置在像素区域的发射区域中，并且可以基于从像素电路PC供应的数据信号发射光。例如，发光器件ED可以包括与驱动TFT DT的第四电极连接的阳极电极、与第二驱动电力线VSS连接的阴极电极以及设置在阳极电极与阴极电极之间的发射层。在此，发射层可以包括有机发射层、无机发射层和量子点发射层之一，或者可以包括有机发射层(或无机发射层)和量子点发射层的堆叠或组合结构。
感测TFT ET可以是像素中附加设置的电路，以补偿驱动TFT DT的阈值电压Vth。感测TFT ET可以连接在驱动TFT DT的第四电极与发光器件ED的阳极电极之间(或与感测节点连接)。感测TFT ET可以由感测控制线EL激活。感测TFT ET可以向感测节点供应通过参考线REF传输的初始化电压(或感测电压)，或者可以操作成感测(检测)感测节点的电压或电流。
如上所述，根据本公开内容的实施方式的发光显示装置的每个子像素PX可以利用基于数据电压Vdata的驱动TFT DT的栅极-源极电压控制供应给发光器件ED的数据信号，以使得发光器件ED能够发射光，从而显示特定图像。
图3是示出根据本公开内容的实施方式的像素的结构的平面图。图4是示出图3的区域A的放大图。
参照图3和图4，根据本公开内容的实施方式的发光显示装置可以包括多个像素P、多个数据线DL、多个参考线REF和多个驱动电力线VDD和VSS。
多个像素P中的每一个可以包括多个子像素PX。在下文中，R表示红色，G表示绿色，W表示白色，B表示蓝色。多个子像素PX中的每一个可以设置在由数据线DL和栅极线GL限定或与数据线DL和栅极线GL相关联的区域中。
多个子像素PX中的每一个可以包括像素电路PC和发光器件层(未示出)。
像素电路PC可以包括驱动TFT DT、开关TFT ST、电容器(未示出)和感测TFT ET。像素电路PC可以与对应于多个子像素PX中的每个子像素的数据线DL和参考线REF连接。例如，设置在第一像素P1中的第一子像素PX1G的像素电路PC可以与对应于第一子像素PX1G的数据线DLG和对应于第一像素P1的第一参考线REF1连接。例如，设置在第一像素P1中的第二子像素PX1R的像素电路PC可以与对应于第二子像素PX1R的数据线DLR和对应于第一像素P1的第一参考线REF1连接。例如，设置在第一像素P1中的第三子像素PX1W的像素电路PC可以与对应于第三子像素PX1W的数据线DLW和对应于第一像素P1的第一参考线REF1连接。例如，设置在第一像素P1中的第四子像素PX1B的像素电路PC可以与对应于第四子像素PX1B的数据线DLB连接。在这种情况下，设置在第一像素P1中的第四子像素PX1B的像素电路PC可以不与对应于第一像素P1的第一参考线REF1连接，而可以与对应于第二像素P2的第二参考线REF2连接。也就是说，第一像素P1的三个子像素PX1G、PX1R和PX1W可以分别和与其对应的数据线DLG、DLR和DLW以及第一参考线REF1连接，而另一子像素PX1B可以与对应的数据线DLB和相邻的第二参考线REF2连接。
多个像素P中的每一个可以包括第一子像素组PXG1、第二子像素组PXG2、第一连接线REFh1和第二连接线REFh2。例如，第一像素P1可以包括第一子像素PX1G、第二子像素PX1R、第三子像素PX1W和第四子像素PX1B。例如，第二像素P2可以包括第一子像素PX2G、第二子像素PX2R、第三子像素PX2W和第四子像素PX2B。
此处，第一子像素组PXG1可以包括第一子像素PX1G、第二子像素PX1R和第三子像素PX1W。第一子像素组PXG1可以与对应于第一像素P1的第一参考线REF1连接。
第二子像素组PXG2可以包括除第一子像素组PXG1之外的其他子像素。例如，第二子像素组PXG2可以包括第四子像素PX1B。在这种情况下，第二子像素组PXG2可以与对应于与第一像素P1相邻的不同像素(例如，第二像素)的第二参考线REF2连接。
第一连接线REFh1可以连接在第一子像素组PXG1的子像素PX1G、PX1R和PX1W与第一参考线REF1之间。因此，第一连接线REFh1可以与数据线DL的一部分交叠。也就是说，在第一像素P1中，第一连接线REFh1可以与第一数据线DLG和第二数据线DLR交叠。
第二连接线REFh2可以连接在第二子像素组PXG2的子像素PX1B与对应于与子像素PX1B相邻的不同像素(例如，第二像素P2)的第二参考线REF2之间。在这种情况下，第二连接线REFh2可以不与数据线DL交叠。也就是说，在第一像素P1中，因为第二连接线REFh2与第二参考线REF2连接，因此第二连接线REFh2可以不与设置在第一像素P1中的数据线DLW和DLB交叠。
在本公开内容的实施方式中，第二子像素组PXG2可以与对应于与第一像素P1邻近的不同像素(例如，第二像素)的第二参考线REF2连接，并且因此，第二连接线REFh2可以不与数据线DL交叠。
因此，在本公开内容的实施方式中，可以使连接线REFh1和REFh2与数据线DL之间的交叠区域最小化或减少，并且因此，由线之间的交叠引起的寄生电容可以减小。因此，可以减少由寄生电容引起的充电率和信号延迟。
例如，在发光显示装置中，连接线REFh1和REFh2可以被配置成与数据线DL相交或交叠，以将子像素PX与参考线REF连接。例如，连接线REFh1和REFh2可以与每个子像素PX的数据线DL相交或交叠，并且因为随着相交区域(或交叠区域)的面积增加而出现线之间的负载，因此发光显示装置的充电率可能降低，并且可能出现缺陷诸如纹波，从而导致显示质量劣化。
然而，在本公开内容的实施方式中，因为第二连接线REFh2不与用于每个像素的数据线DL交叠，因此连接线REFh1和REFh2与数据线DL之间的交叠面积可以减少1/2。因此，在本公开内容的实施方式中，因为连接线REFh1和REFh2与数据线DL交叠的面积减少了1/2，因此可以减少由数据线DL的负载的减少引起的信号延迟，并且可以提高发光显示装置具有高分辨率和高频率所需的充电率。此外，在本公开内容的实施方式中，可以减少缺陷诸如纹波，从而提高发光显示装置的显示质量。
此外，在根据本公开内容的发光显示装置中，随着充电率的提高，可以降低功耗，并且因此，可以以低功率驱动发光显示装置。
例如，在本公开内容的实施方式中，第二连接线REFh2可以不与数据线DL交叠，并且因此，可以在显示面板的左侧最外面部分和右侧最外面部分中的每一个处设置一个虚拟像素P0。
发光器件层(未示出)可以与像素电路PC连接。发光器件层可以与驱动TFT DT连接，并且可以基于从驱动TFT DT供应的数据信号来发射光。发光器件层可以包括阳极171、发射层和阴极。
多个数据线DL中的每一个可以在基板的第一方向(例如，X轴方向)上延伸。多个数据线DL中的每一个可以与垂直于第一方向的第二方向(例如，Y轴方向)平行地布置。响应于来自栅极线GL的栅极导通信号，可以将数据电压Vdata施加至多个数据线DL。
为此，多个数据线DL可以分别与多个子像素PX连接。例如，设置在第一像素P1中的多个数据线DL中的第一数据线DLG可以与第一子像素PX1G连接，第二数据线DLR可以与第二子像素PX1R连接，第三数据线DLW可以与第三子像素PX1W连接，并且第四数据线DLB可以与第四子像素PX1B连接。
多个参考线REF中的每一个可以在基板的第一方向(例如，X轴方向)上延伸。多个参考线REF中的每一个可以与垂直于第一方向的第二方向(例如，Y轴方向)平行地布置。可以在多个像素P的每一个中设置多个参考线REF。即，可以在一个像素P中设置一个参考线REF。例如，可以在虚拟像素P0中设置虚拟参考线REF0，可以在第一像素P1中设置第一参考线REF1，并且可以在第二像素P2中设置第二参考线REF2。
在一个像素P中，一个参考线REF可以设置在数据线DL之间。例如，在第一像素P1中，第一参考线REF1可以设置在第一数据线DLG和第二数据线DLR与第三数据线DLW和第四数据线DLB之间。也就是说，在第一参考线REF1的两侧中的每一侧可以设置两个数据线DL。
多个参考线REF中的每一个可以将初始化电压(或感测电压)传输至相应像素P的感测TFT ET。例如，多个参考线REF中的每一个可以与相应像素P的感测节点连接。多个参考线REF可以通过使用与多个数据线DL相同的工艺同时形成并且可以包括相同的材料。
根据本公开内容的实施方式，对应于一个像素P的一个参考线REF可以与一个像素P的第一子像素组PXG1和相邻像素P的第二子像素组PXG2连接。例如，对应于第一像素P1的第一参考线REF1可以与第一像素P1的第一子像素组PXG1和相邻的虚拟像素P0的第二子像素组PXG2连接。例如，对应于第二像素P2的第二参考线REF2可以与第二像素P2的第一子像素组PXG1和相邻的第一像素P1的第二子像素组PXG2连接。因此，第二连接线REFh2可以不与数据线DL交叠。
例如，设置在第一行(N行)中的第二连接线REFh2可以不与第三数据线DLW和第四数据线DLB交叠。在这种情况下，设置在第二行(N+1行)中的第二连接线REFh2可以不与第一数据线DLG和第二数据线DLR交叠。
因此，在本公开内容的实施方式中，对于每个像素P，可以使第二连接线REFh2与数据线DL之间的交叠区域最小化或减少，并且因此，可以减少由寄生电容引起的充电率的降低和信号延迟。也就是说，在本公开内容的实施方式中，第一连接线REFh1可以与用于每个像素P的两个数据线DL交叠，而第二连接线REFh2可以不与两个数据线DL交叠，并且因此，连接线REFh与用于每个像素的数据线DL之间的交叠面积可以减少1/2。因此，由线之间的交叠引起的寄生电容可以减少1/2，并且可以减少信号延迟以及充电率的降低。因此，可以提高发光显示装置的显示质量。
可以为多个像素P中的每一个设置多个驱动电力线VDD和VSS。参考线REF和数据线DL可以平行布置在多个驱动电力线VDD和VSS之间。在这种情况下，第二连接线REFh2可以与驱动电力线之一交叠，并且可以与相邻像素P的参考线REF连接。多个驱动电力线VDD和VSS可以包括第一驱动电力线VDD和第二驱动电力线VSS。例如，第一驱动电力线VDD可以设置在一个像素P的一侧，而第二驱动电力线VSS可以设置在一个像素P的另一侧。第一驱动电力线VDD可以将高电平源电压传输至TFT 130的源电极或漏电极。第二驱动电力线VSS可以将低电平源电压传输至发光器件层EL的阴极电极。多个驱动电力线VDD和VSS可以通过使用与多个数据线DL相同的工艺同时形成并且可以包括相同的材料。
图5是示出沿图4的线I-I'截取的截面表面的截面图。图5是示出其中设置有感测TFT、参考线和第一连接线的部分的截面表面的截面图。
参照图5，根据本公开内容的实施方式的发光显示装置可以包括下基板111、多个数据线DL、第一参考线REF1、驱动电力线VDD、缓冲层114、感测TFT ET、第一连接线REFh1、栅极线GL、下绝缘层116、上绝缘层117、外涂层119、发光器件层ED、堤部180、封装层185和上基板199。
下基板111可以包括显示区域AA和在显示区域AA的外围处的非显示区域。显示区域AA可以包括多个子像素，每个子像素包括发射区域EA和非发射区域NEA。非显示区域可以是填充区域。
下基板111可以包括玻璃材料，但不限于此，并且可以包括能够弯折或弯曲的透明塑料材料(例如，聚酰亚胺材料)。在使用塑料材料作为下基板111的材料的情况下，基于在下基板111上执行高温沉积工艺，可以使用耐热性优异以用于耐受高温的聚酰亚胺。
在下基板111与缓冲层114之间可以设置有多个数据线DL。多个数据线DL可以将通过多个数据线DL中的每一个供应的数据电压Vdata传输至TFT。多个数据线DL中的设置在第一参考线REF1的一侧的数据线DLG和DLR可以与第一连接线REFh1交叠，并且设置在第一参考线REF1的另一侧的数据线DLW和DLB可以不与第一连接线REFh1交叠。也就是说，多个数据线DL中的第一数据线DLG和第二数据线DLR可以与第一连接线REFh1交叠，而多个数据线DL中的第三数据线DLW和第四数据线DLB可以不与第一连接线REFh1交叠。
因此，在本公开内容的实施方式中，连接线REFh与数据线DL之间的交叠面积可以减少1/2。因此，在本公开内容的实施方式中，可以使连接线REFh与数据线DL之间的交叠区域最小化，并且因此，可以减少由寄生电容引起的充电率的降低和信号延迟。
在下基板111与缓冲层114之间可以设置有第一参考线REF1。第一参考线REF1可以将通过第一参考线REF1供应的参考电压Vref传输至感测TFT ET。第一参考线REF1可以设置在多个数据线DL之间。例如，第一参考线REF1可以设置在第一数据线DLG和第二数据线DLR与第三数据线DLW和第四数据线DLB之间。例如，第一参考线REF1可以通过使用与多个数据线DL相同的工艺同时形成并且可以包括相同的导电材料。
在下基板111与缓冲层114之间可以设置有驱动电力线VDD。驱动电力线VDD可以将高电平源电压传输至TFT。驱动电力线VDD可以通过使用与多个数据线DL相同的工艺同时形成并且可以包括相同的导电材料。
在下基板111上可以设置有缓冲层114。缓冲层114可以设置在多个数据线DL、第一参考线REF1和驱动电力线VDD上。在TFT的制造工艺中执行高温工艺时，缓冲层114可以阻挡下基板111的材料扩散到晶体管层。此外，缓冲层114可以防止外部水或湿气渗透到发光器件中。例如，缓冲层114可以包括硅氧化物或硅氮化物。例如，缓冲层114可以包括硅氧化物、硅氮化物或者其中硅氧化物和硅氮化物交替堆叠的结构。
在缓冲层114上可以设置有感测TFT ET。感测TFT ET可以包括感测有源层EACT、感测栅电极EG和漏电极ED。
在缓冲层114上可以设置有感测有源层EACT。感测有源层EACT可以包括沟道区C和设置在沟道区C的两侧的每一侧的源极/漏极区S/D。也就是说，感测有源层EACT可以包括源极/漏极区S/D和沟道区C，源极/漏极区S/D基于杂质掺杂工艺具有导电性，而沟道区C不具有导电性。在这种情况下，源极/漏极区S/D可以彼此分开平行设置，其中，沟道区C介于源极/漏极区S/D之间。例如，感测有源层EACT可以包括由非晶硅、多晶硅、氧化物和有机材料之一组成的半导体材料。
在感测有源层EACT上可以设置有下绝缘层116。例如，下绝缘层116可以包括无机材料例如硅氧化物(SiOx)或硅氮化物(SiNx)。
在下绝缘层116上可以设置有感测栅电极EG，以与感测有源层EACT的沟道区C交叠。感测栅电极EG可以用作下述掩模，该掩膜使得感测有源层EACT的沟道区C能够在离子掺杂工艺中不具有导电性。例如，感测栅电极EG可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金，并且可以包括包含金属或合金的单层或者两层或更多层的多层。
在缓冲层114上可以设置有漏电极ED。漏电极ED可以与感测有源层EACT的漏极区D连接。例如，漏电极ED可以通过使用与感测栅电极EG相同的工艺同时形成并且可以包括相同的导电材料。
在缓冲层114上可以设置有第一连接线REFh1。第一连接线REFh1可以从感测有源层EACT延伸。第一连接线REFh1可以设置在与感测有源层EACT相同的层上。第一连接线REFh1可以通过使用接触孔与相应的第一参考线REF1连接。例如，第一连接线REFh1可以与数据线DL的一部分交叠。也就是说，第一连接线REFh1可以与第一数据线DLG和第二数据线DLR交叠，并且可以不与第三数据线DLW和第四数据线DLB交叠。
例如，在相关技术的发光显示装置中，与第一连接线REFh1连接的连接线REFh可以与设置在两侧的所有数据线DL交叠，以与每个子像素连接。也就是说，连接线REFh可以跨所有数据线DL形成。因此，在相关技术中，可能发生由线之间的交叠引起的充电率的降低和信号延迟。
然而，在本公开内容的实施方式中，第一连接线REFh1可以与数据线DL部分地交叠，并且因此，线之间的交叠面积可以减少1/2。因此，在本公开内容的实施方式中，由线之间的交叠引起的寄生电容可以减少1/2，并且因此，可以减少信号延迟以及充电率的降低。
在下绝缘层116上可以设置有栅极线GL。栅极线GL可以设置在与栅极线GL相同的层上。栅极线GL可以通过使用与感测栅电极EG相同的工艺同时形成并且可以包括相同的导电材料。
此外，根据本公开内容的实施方式的发光显示装置还可以包括设置在驱动电压线VDD上的次级线SUBL。次级线SUBL可以与驱动电压线VDD连接，其中，缓冲层114和下绝缘层116介于次级线SUBL与驱动电压线VDD之间。次级线SUBL可以与驱动电压线VDD连接，并且可以降低驱动电压线VDD的电阻。
上绝缘层117可以被配置成覆盖多个数据线DL、第一参考线REF1、驱动电力线VDD、感测TFT ET、第一连接线REFh1和栅极线GL。上绝缘层117可以保护多个数据线DL、第一参考线REF1、驱动电力线VDD、感测TFT ET、第一连接线REFh1和栅极线GL。例如，上绝缘层117可以包括无机材料例如SiOx或SiNx。
在下基板111上可以设置有外涂层119。外涂层119可以设置在上绝缘层117上。外涂层119可以被配置成覆盖多个数据线DL、第一参考线REF1、驱动电力线VDD、感测TFT ET、第一连接线REFh1和栅极线GL。
在外涂层119上可以设置有发光器件层ED。发光器件层ED可以包括第一电极171、发射层173和第二电极172。
在外涂层119上可以设置有第一电极171。第一电极171可以形成为下述多层结构，该多层结构包括透明导电层和具有高反射效率的不透明导电层。透明导电层可以包括具有相对大的功函数值的材料，例如铟锡氧化物(ITO)或铟锌氧化物(IZO)，并且不透明导电层可以包括单层或多层结构，该结构包括Al、银(Ag)、Cu、铅(Pb)、Mo、Ti或其合金。
堤部180可以为像素界定层，其界定每个子像素的发射区域或者与每个子像素的发射区域相邻。例如，堤部180可以包括不透明材料，以防止相邻子像素之间的光干涉。在这种情况下，堤部180可以包括光阻挡材料，该光阻挡材料包括着色颜料、有机黑和碳中的至少一种。
发射层173可以设置在第一电极171上。发射层173可以通过按顺序或以相反的顺序堆叠空穴注入/传输层、有机发射层和电子注入/传输层来形成。
第二电极172可以与第一电极171相对，其中，发射层173介于第二电极172与第一电极171之间，并且第二电极172可以设置在发射层173的上表面和侧表面上。第二电极172可以作为一体设置在有源区的整个表面中。例如，在第二电极172应用于顶部发射型的有机发光显示装置的情况下，第二电极172可以包括透明导电层例如ITO或IZO。
在下基板111与上基板191之间可以设置有封装层185。封装层185可以防止水和氧气渗入显示面板。
上基板191可以设置成与下基板111相对。上基板191可以包括玻璃材料，但是不限于此，并且可以包括能够弯折或弯曲的透明塑料材料(例如，聚酰亚胺材料)。在使用塑料材料作为上基板191的材料的情况下，基于在上基板191上执行高温沉积工艺，可以使用耐热性优异以用于耐受高温的聚酰亚胺。
此外，上基板191还可以包括滤色器层和黑矩阵。滤色器层可以设置在上基板191的每个子像素中。例如，滤色器层可以包括分别对应于子像素的绿色滤色器、红色滤色器和蓝色滤色器。黑矩阵可以设置在相邻子像素之间的边界处。黑矩阵可以设置在滤色器之间，使得通过滤色器的光不会彼此交叠或者不会混合。黑矩阵可以划分穿过滤色器层的光的发射区域。
在以下描述中，仅对修改的元件进行详细描述，并且其他元件由与图5相同的附图标记指代并且省略其重复描述，并且将给出简要说明。
图6是示出沿图4的线II-II'截取的截面表面的截面图。
参照图6，根据本公开内容的实施方式的发光显示装置可以包括光阻挡层LS和驱动TFT DT。
光阻挡层LS可以设置在下基板111与驱动有源层DACT之间。光阻挡层LS可以阻挡通过下基板111向驱动有源层DACT入射的光，并且因此，可以使由外部光引起的晶体管的阈值电压变化最小化、减少或者被防止。可选地，光阻挡层LS可以与晶体管的漏极节点电连接，并且可以用作相应晶体管的下栅电极，并且在这种情况下，可以使由光引起的特性变化和基于偏置电压的晶体管的阈值电压变化最小化、减少或者被防止。
驱动TFT DT可以设置在光阻挡层LS上，其中，缓冲层114介于驱动TFT DT与光阻挡层LS之间。驱动TFT DT可以包括驱动有源层DACT、驱动栅电极DG和驱动漏电极DD。
驱动有源层DACT可以设置在缓冲层114上。驱动有源层DACT可以包括沟道区C和设置在沟道区C的两侧的每一侧的源极/漏极区S/D。也就是说，驱动有源层DACT可以包括源极/漏极区S/D和沟道区C，源极/漏极区S/D基于杂质注入工艺具有导电性，而沟道区C不具有导电性。在这种情况下，源极/漏极区S/D可以彼此分开平行设置，其中，沟道区C介于源极/漏极区S/D之间。
驱动栅电极DG可以设置在下绝缘层116上，以与驱动有源层DACT的沟道区C交叠。驱动栅电极DG可以用作下述掩模，该掩膜使得驱动有源层DACT的沟道区C能够在离子注入工艺中不具有导电性。
驱动漏电极DD可以设置在与驱动栅电极DG相同的层上。驱动漏电极DD可以与基于杂质注入工艺具有导电性的源极/漏极区S/D连接。驱动漏电极DD可以与设置在缓冲层114与下绝缘层116之间的光阻挡层LS接触。驱动漏电极DD可以通过接触孔与发光器件层ED的第一电极171连接。
图7是示出图3的数据线、参考线、有源层和连接线的平面图。图8是示出图3的栅极线和栅电极的平面图。图9是示出图3的阳极电极的平面图。
参照图7至图9，根据本公开内容的实施方式的发光显示装置可以包括多个像素P。多个像素P可以在X轴方向和Y轴方向上平行布置。多个像素P中的每一个可以包括第一连接线REFh1和第二连接线REFh2。在这种情况下，在X轴方向上平行布置的多个像素P中的每个像素P的第一连接线REFh1可以与不同的数据线DL交叠。
例如，设置在第一行(N行)中的第一连接线REFh1可以与第一参考线REF1连接，并且可以与第一数据线DLG和第二数据线DLR交叠。在这种情况下，设置在第一行(N行)中的第一连接线REFh1可以不与第三数据线DLW和第四数据线DLB交叠。此外，设置在第一行(N行)中的第二连接线REFh2可以不与第三数据线DLW和第四数据线DLB交叠。
例如，设置在第二行(N+1行)中的第一连接线REFh1可以与第一参考线REF1连接，并且可以与第三数据线DLW和第四数据线DLB交叠。在这种情况下，设置在第二行(N+1行)中的第一连接线REFh1可以不与第一数据线DLG和第二数据线DLR交叠。此外，设置在第二行(N+1行)中的第二连接线REFh2可以不与第一数据线DLG和第二数据线DLR交叠。
在第一行(N行)和第二行(N+1行)中可以布置有栅极线GL和栅电极EG、DG和SG。栅极线GL和栅电极EG、DG和SG在第一行(N行)和第二行(N+1行)中可以具有相同的形状。
对于每个子像素，第一电极171可以具有不同的形状。第一电极171可以布置在第一行(N行)和第二行(N+1行)中。第一电极171在第一行(N行)和第二行(N+1行)中可以具有相同的形状。
图10是示出根据本公开内容的另一实施方式的像素的结构的平面图。图11是示出图10的区域B的放大图。除了针对每个像素部分地修改连接线的布置并且附加设置有第三连接线之外，本公开内容的另一实施方式可以与本公开内容的实施方式相同。因此，在下文中，将仅描述不同的元件。
参照图10和图11，根据本公开内容的另一实施方式的发光显示装置还可以包括第三连接线REFh3。第三连接线REFh3可以在第一方向(例如，X轴方向)上竖直设置。第三连接线REFh3可以设置在驱动电力线VDD和VSS与数据线DL之间。第三连接线REFh3可以不与数据线DL交叠。
例如，在第一行(N行)和第二行(N+1行)中，第三连接线REFh3可以设置在驱动电力线VDD和VSS与第四数据线DLB之间。例如，在第三行(N+2行)和第四行(N+3行)中，第三连接线REFh3可以设置在驱动电力线VDD和VSS与第一数据线DLG之间。
第三连接线REFh3可以在第一方向(例如，X轴方向)上将两个相邻的第二连接线REFh2彼此连接。例如，第三连接线REFh3可以将与第一行(N行)的子像素PX1连接的第二连接线REFh2和与第二行(N+1行)的子像素PX1连接的第二连接线REFh2连接。例如，第三连接线REFh3可以将与第三行(N+2行)的子像素PX1连接的第二连接线REFh2和与第四行(N+3行)的子像素PX1连接的第二连接线REFh2连接。
因此，其间竖直布置有第三连接线REFh3的第一连接线REFh1可以彼此对称，并且其间竖直布置有第三连接线REFh3的第二连接线REFh2可以彼此对称。
在本公开内容的另一实施方式中，第三连接线REFh2可以被配置成将在第一方向上平行布置的两个第二连接线REFh2彼此连接，并且不与数据线DL交叠，并且因此，可以使连接线REFh与数据线DL之间的交叠区域最小化或减少。因此，可以减少由线之间的交叠引起的寄生电容，并且可以减少由寄生电容引起的信号延迟以及充电率的降低。
图12是示出图10的数据线、参考线、有源层和连接线的平面图。图13是示出图10的栅极线和栅电极的平面图。
参照图12和图13，根据本公开内容的另一实施方式的发光显示装置可以包括多个像素P。所述多个像素P可以在X轴方向和Y轴方向上平行布置。多个像素P中的每一个可以包括第三连接线REFh3。在这种情况下，在X轴方向上平行布置的多个像素P中的每个像素P的第一连接线REFh1可以以两行为单位(by two line units)与不同的数据线DL交叠。
例如，设置在第一行(N行)和第二行(N+1行)中的第一连接线REFh1可以与第一参考线REF1连接，并且可以与第一数据线DLG和第二数据线DLR交叠。在这种情况下，设置在第一行(N行)和第二行(N+1行)中的第一连接线REFh1可以不与第三数据线DLW和第四数据线DLB交叠。此外，设置在第一行(N行)和第二行(N+1行)中的第二连接线REFh2可以不与第三数据线DLW和第四数据线DLB交叠。此外，设置在第一行(N行)和第二行(N+1行)中的第三连接线REFh3可以设置在驱动电力线VDD和VSS与第四数据线DLB之间，并且可以不与第三数据线DLW和第四数据线DLB交叠。
例如，设置在第三行(N+2行)和第四行(N+3行)中的第一连接线REFh1可以与第一参考线REF1连接，并且可以与第三数据线DLW和第四数据线DLB交叠。在这种情况下，设置在第三行(N+2行)和第四行(N+3行)中的第一连接线REFh1可以不与第一数据线DLG和第二数据线DLR交叠。此外，设置在第三行(N+2行)和第四行(N+3行)中的第二连接线REFh2可以不与第一数据线DLG和第二数据线DLR交叠。此外，设置在第三行(N+2行)和第四行(N+3行)中的第三连接线REFh3可以设置在驱动电力线VDD和VSS与第一数据线DLG之间，并且可以不与第一数据线DLG和第二数据线DLR交叠。
栅极线GL和栅电极EG、DG和SG可以以两行为单位相同地布置。也就是说，第一行(N行)和第三行(N+2行)可以相同地布置，并且第二行(N+1行)和第四行(N+3行)可以相同地布置。因此，在栅极线GL和栅电极EG、DG和SG中，第一行(N行)和第三行(N+2行)可以彼此对称，并且第二行(N+1行)和第四行(N+3行)可以彼此对称。
根据本公开内容的发光显示装置可以应用于所有电子装置，该电子装置包括发光显示面板和嵌入在发光显示面板中的栅极驱动电路单元。例如，根据本公开内容的发光显示装置可以应用于移动设备、视频电话、智能手表、手表电话、可穿戴设备、可折叠设备、可卷曲设备、可弯曲设备、柔性设备、弯曲设备、电子记事本、电子书、便携式多媒体播放器(PMP)、个人数字助理(PDA)、MP3播放器、移动医疗装置、台式个人计算机(PC)、膝上型PC、上网本计算机、工作站、导航设备、汽车导航设备、汽车显示设备、电视(TV)、壁纸显示设备、标牌设备、游戏设备、笔记本电脑、监视器、相机、摄像机、家用电器等。
本公开内容的上述特征、结构和效果被包括在本公开内容的至少一个实施方式中，但不仅限于一个实施方式。此外，本领域技术人员可以通过其他实施方式的组合或修改实现在本公开内容的至少一个实施方式中描述的特征、结构和效果。因此，与组合和修改相关联的内容应当被解释为在本公开内容的范围内。
对于本领域技术人员来说明显的是，在不脱离本公开内容的精神或范围的情况下，可以在本公开内容中进行各种修改和变化。因此，本公开内容旨在覆盖本公开内容的修改和变化，只要它们落入所附权利要求及其等同方案的范围内。
根据本公开的技术可以具有以下配置。
方案1.一种发光显示装置，包括：
多个像素，每个像素包括多个子像素；
多个数据线，所述多个数据线分别与所述多个子像素连接；以及
在所述多个像素的每个像素中的多个参考线，
其中，所述多个子像素中的每个子像素包括：
像素电路，所述像素电路与对应的数据线和对应的参考线连接；以及
发光器件层，所述发光器件层与所述像素电路连接，
所述多个像素的每个像素中的所述多个子像素中的第一子像素组与对应的参考线连接，并且
所述多个像素的每个像素中的所述多个子像素中除了所述第一子像素组之外的第二子像素组与以下参考线连接：所述参考线和相邻的不同像素连接。
方案2.根据方案1所述的发光显示装置，其中，所述多个像素中的每个像素还包括：
第一连接线，所述第一连接线连接在所述第一子像素组的子像素与对应的参考线之间；以及
第二连接线，所述第二连接线连接在所述第二子像素组的子像素与所述相邻的不同像素中的参考线之间。
方案3.根据方案2所述的发光显示装置，其中，在所述多个像素的每个像素中，所述第一连接线与所述数据线的一部分交叠，并且所述第二连接线不与所述数据线交叠。
方案4.根据方案1所述的发光显示装置，其中，在垂直于第一方向的第二方向上布置的所述多个像素中的第一像素和最后一个像素是虚拟像素，所述第一方向是所述参考线的长度方向。
方案5.根据方案2所述的发光显示装置，其中，所述多个数据线在所述参考线的左侧和右侧中的每一侧，其中，所述参考线介于所述多个数据线之间。
方案6.根据方案5所述的发光显示装置，其中，在所述左侧和所述右侧中的每一侧的所述多个数据线中的一个数据线不与所述第一连接线和所述第二连接线两者交叠。
方案7.根据方案2所述的发光显示装置，还包括驱动电力线，所述驱动电力线设置在所述多个像素的每个像素中。
方案8.根据方案7所述的发光显示装置，其中，所述驱动电力线与所述第二连接线交叠。
方案9.根据方案2所述的发光显示装置，其中，所述第一连接线和所述第二连接线设置在与所述参考线相同的层上。
方案10.根据方案9所述的发光显示装置，其中，所述第一连接线和所述第二连接线包括与所述参考线的材料相同的材料。
方案11.根据方案2所述的发光显示装置，还包括绝缘层，所述绝缘层设置在所述第一连接线和所述第二连接线与所述多个数据线之间。
方案12.根据方案4所述的发光显示装置，其中，与在所述第一方向上彼此相邻的所述多个像素中的每个像素对应的第一连接线与不同的数据线交叠。
方案13.根据方案4所述的发光显示装置，其中，与在所述第一方向上彼此相邻的所述多个像素中的每个像素对应的第二连接线不与不同的数据线交叠。
方案14.根据方案7所述的发光显示装置，还包括第三连接线，所述第三连接线将设置在所述多个像素的每个像素中的第二连接线彼此连接。
方案15.根据方案14所述的发光显示装置，其中，所述第三连接线将第二连接线彼此连接，所述第二连接线对应于在第一方向上彼此相邻的多个像素中的每个像素，所述第一方向是所述参考线的长度方向。
方案16.根据方案15所述的发光显示装置，其中，所述第三连接线从与在所述第一方向上彼此相邻的所述多个像素中的每个像素对应的所述第二连接线竖直地延伸。
方案17.根据方案15所述的发光显示装置，其中，在所述第一方向上彼此相邻的像素的所述第二连接线彼此对称，其中，所述第三连接线介于所述第二连接线之间。
方案18.根据方案15所述的发光显示装置，其中，所述第三连接线不与所述多个数据线交叠。
方案19.根据方案15所述的发光显示装置，其中，所述第三连接线在所述驱动电力线与所述多个数据线之间。
方案20.根据方案15所述的发光显示装置，其中，所述第三连接线包括与所述第一连接线和所述第二连接线中的每一个的材料相同的材料。
方案21.一种发光显示装置，包括：
多个像素，每个像素包括多个子像素，所述多个子像素包括绿色子像素、红色子像素、白色子像素以及蓝色子像素；
多个数据线，所述多个数据线分别与所述多个子像素连接；以及
在所述多个像素的每个像素中的多个参考线，
其中，所述多个子像素中的每个子像素包括像素电路，所述像素电路与对应的数据线和对应的参考线连接，
所述多个像素的每个像素中的所述多个子像素中的第一子像素组与对应的参考线连接，其中，所述一子像素组包括所述绿色子像素、所述红色子像素和所述白色子像素，并且
所述多个像素的每个像素中的所述多个子像素中除了所述第一子像素组之外的第二子像素组与以下参考线连接：所述参考线和相邻的不同像素连接，其中，所述第二子像素组包括所述蓝色子像素。

Claims (21)

1.一种发光显示装置，包括：
多个像素，每个像素包括多个子像素；
多个数据线，所述多个数据线分别与所述多个子像素连接；以及
在所述多个像素的每个像素中的多个参考线，
其中，所述多个子像素中的每个子像素包括：
像素电路，所述像素电路与对应的数据线和对应的参考线连接；以及
发光器件层，所述发光器件层与所述像素电路连接，
所述多个像素的每个像素中的所述多个子像素中的第一子像素组与对应的参考线连接，并且
所述多个像素的每个像素中的所述多个子像素中除了所述第一子像素组之外的第二子像素组与以下参考线连接：所述参考线和相邻的不同像素连接。
2.根据权利要求1所述的发光显示装置，其中，所述多个像素中的每个像素还包括：
第一连接线，所述第一连接线连接在所述第一子像素组的子像素与对应的参考线之间；以及
第二连接线，所述第二连接线连接在所述第二子像素组的子像素与所述相邻的不同像素中的参考线之间。
3.根据权利要求2所述的发光显示装置，其中，在所述多个像素的每个像素中，所述第一连接线与所述数据线的一部分交叠，并且所述第二连接线不与所述数据线交叠。
4.根据权利要求1所述的发光显示装置，其中，在垂直于第一方向的第二方向上布置的所述多个像素中的第一像素和最后一个像素是虚拟像素，所述第一方向是所述参考线的长度方向。
5.根据权利要求2所述的发光显示装置，其中，所述多个数据线在所述参考线的左侧和右侧中的每一侧，其中，所述参考线介于所述多个数据线之间。
6.根据权利要求5所述的发光显示装置，其中，在所述左侧和所述右侧中的每一侧的所述多个数据线中的一个数据线不与所述第一连接线和所述第二连接线两者交叠。
7.根据权利要求2所述的发光显示装置，还包括驱动电力线，所述驱动电力线设置在所述多个像素的每个像素中。
8.根据权利要求7所述的发光显示装置，其中，所述驱动电力线与所述第二连接线交叠。
9.根据权利要求2所述的发光显示装置，其中，所述第一连接线和所述第二连接线设置在与所述参考线相同的层上。
10.根据权利要求9所述的发光显示装置，其中，所述第一连接线和所述第二连接线包括与所述参考线的材料相同的材料。
11.根据权利要求2所述的发光显示装置，还包括绝缘层，所述绝缘层设置在所述第一连接线和所述第二连接线与所述多个数据线之间。
12.根据权利要求4所述的发光显示装置，其中，与在所述第一方向上彼此相邻的所述多个像素中的每个像素对应的第一连接线与所述多个数据线中的不同的数据线交叠。
13.根据权利要求4所述的发光显示装置，其中，与在所述第一方向上彼此相邻的所述多个像素中的每个像素对应的第二连接线不与所述多个数据线中的不同的数据线交叠。
14.根据权利要求7所述的发光显示装置，还包括第三连接线，所述第三连接线将设置在所述多个像素的每个像素中的第二连接线彼此连接。
15.根据权利要求14所述的发光显示装置，其中，所述第三连接线将第二连接线彼此连接，所述第二连接线对应于在第一方向上彼此相邻的多个像素中的每个像素，所述第一方向是所述参考线的长度方向。
16.根据权利要求15所述的发光显示装置，其中，所述第三连接线从与在所述第一方向上彼此相邻的所述多个像素中的每个像素对应的所述第二连接线竖直地延伸。
17.根据权利要求15所述的发光显示装置，其中，在所述第一方向上彼此相邻的像素的所述第二连接线彼此对称，其中，所述第三连接线介于所述第二连接线之间。
18.根据权利要求15所述的发光显示装置，其中，所述第三连接线不与所述多个数据线交叠。
19.根据权利要求15所述的发光显示装置，其中，所述第三连接线在所述驱动电力线与所述多个数据线之间。
20.根据权利要求15所述的发光显示装置，其中，所述第三连接线包括与所述第一连接线和所述第二连接线中的每一个的材料相同的材料。
21.一种发光显示装置，包括：
多个像素，每个像素包括多个子像素，所述多个子像素包括绿色子像素、红色子像素、白色子像素以及蓝色子像素；
多个数据线，所述多个数据线分别与所述多个子像素连接；以及
在所述多个像素的每个像素中的多个参考线，
其中，所述多个子像素中的每个子像素包括像素电路，所述像素电路与对应的数据线和对应的参考线连接，
所述多个像素的每个像素中的所述多个子像素中的第一子像素组与对应的参考线连接，其中，所述一子像素组包括所述绿色子像素、所述红色子像素和所述白色子像素，并且
所述多个像素的每个像素中的所述多个子像素中除了所述第一子像素组之外的第二子像素组与以下参考线连接：所述参考线和相邻的不同像素连接，其中，所述第二子像素组包括所述蓝色子像素。
CN202311395445.XA 2022-11-29 2023-10-25 发光显示装置 Pending CN118119227A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220162249A KR20240079389A (ko) 2022-11-29 2022-11-29 발광 표시 장치
KR10-2022-0162249 2022-11-29

Publications (1)

Publication Number Publication Date
CN118119227A true CN118119227A (zh) 2024-05-31

Family

ID=91191491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311395445.XA Pending CN118119227A (zh) 2022-11-29 2023-10-25 发光显示装置

Country Status (3)

Country Link
US (1) US20240179982A1 (zh)
KR (1) KR20240079389A (zh)
CN (1) CN118119227A (zh)

Also Published As

Publication number Publication date
US20240179982A1 (en) 2024-05-30
KR20240079389A (ko) 2024-06-05

Similar Documents

Publication Publication Date Title
CN114255703B (zh) 显示基板及显示装置
US11600689B2 (en) Display substrate having a varying width power supply wire, display panel and display device having the same
CN113078174A (zh) 阵列基板、显示面板及显示装置
KR20210131509A (ko) 화소 및 이를 포함하는 표시장치
CN114255704B (zh) 显示基板及显示装置
US12016225B2 (en) Display device including a fan-out unit and test line in the peripheral area
TW202203188A (zh) 顯示器裝置
CN115769296A (zh) 显示基板及其制备方法、显示装置
CN115000092A (zh) 显示基板及其制备方法、显示装置
US11488536B2 (en) Display apparatus
US11825715B2 (en) Display device
CN115394201B (zh) 显示面板和显示装置
KR20230015483A (ko) 표시장치
KR20230157521A (ko) 어레이 기판, 표시 패널 및 표시 장치
US20240179982A1 (en) Light emitting display apparatus
KR20220108227A (ko) 표시 장치
CN112992973A (zh) 显示装置
US20230165073A1 (en) Display device
US20240008320A1 (en) Display apparatus
US20230387374A1 (en) Display device
KR20220096869A (ko) 폴더블 표시 장치
KR20240079709A (ko) 발광 표시 장치
KR20240079385A (ko) 발광 표시 장치
KR20240104883A (ko) 발광 표시 장치
KR20240002841A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination