CN118100645A - 一种降压型开关电源恒压控制电路 - Google Patents

Abstract

本发明提供一种降压型开关电源恒压控制电路，包括功率开关、采样电阻和功率电感，输出电压采样组件；以及控制芯片，其包括导通比较器、关断比较器和逻辑控制模块；导通比较器向逻辑控制模块输出一导通指示信号，以在电压采样信号达到基准电压时指示逻辑控制模块驱动开关导通；关断比较器向逻辑控制模块输出一关断指示信号，以在电流采样信号达到限流参考电压时指示逻辑控制模块驱动开关关断；电压采样信号下降的幅度用于控制功率开关的切换频率，电压采样信号下降的幅度越大，功率开关的切换频率越低。本发明的开关电源恒压控制电路提升整体效率，精准升高并稳定功率开关的切换频率，从而降低负载电容的体积和成本。

Description

一种降压型开关电源恒压控制电路

技术领域

本发明涉及集成电路技术领域，具体涉及一种降压型开关电源恒压控制电路。

背景技术

低电源电压系统诸如单片机、通讯模块等所需的供电电压在3~5伏特，如果由开关电源直接将市电交流电源作为输入，开关电源的输入电压和输出电压比值高达上百倍，通常需要体积较大的变压器或者多级开关电源。

对于一些小功率应用场景，可以采用单级单电感降压拓扑，以获得更小的体积和更低的成本，但由于输入电压和输出电压比值过高，导致输出电流峰值和输出电压纹波都较大，需要较大的输出电容来抑制输出纹波，或者需要增加一级线性稳压电源。增加输出电容会增加体积，增加一级线性稳压电源会降低能效。

目前的这类单级单电感降压拓扑通过在控制芯片内部集成较大的补偿电容，来升高并稳定功率开关的工作频率，以达到降低输出电容的目的，但代价是增加了控制芯片的成本，并且增加的补偿电容引入了新的极点，升高了系统稳定性的风险。

此外，这类单级单电感降压拓扑通过芯片外部的采样二极管对输出电压进行采样，需要芯片内部消耗较大的功耗才能使外部的采样二极管导通。这导致系统待机功耗较高，无法满足越来越严格的能耗标准。

发明内容

本发明的目的在于提供一种降压型开关电源恒压控制电路，以提升整体效率，精准升高并稳定功率开关的切换频率，从而降低负载电容的体积和成本。

为了实现上述目的，本发明提供一种降压型开关电源恒压控制电路，包括依次串联于电压输入端和电压输出端之间的功率开关、采样电阻和功率电感，连接于功率电感的两端的输出电压采样组件，以及控制芯片；

所述控制芯片包括导通比较器、关断比较器和逻辑控制模块，所述的逻辑控制模块的输出端与所述功率开关的控制端连接以向功率开关输出一驱动控制信号；

所述导通比较器的一个输入端与所述输出电压采样组件连接以接收一电压采样信号，另一个输入端连接一基准电压，其输出端向逻辑控制模块输出一导通指示信号，使得导通指示信号在电压采样信号达到基准电压时指示逻辑控制模块驱动功率开关导通；

所述关断比较器的一个输入端接收一限流参考电压，所述关断比较器的另一个输入端与所述功率开关和采样电阻的连接点连接以接收一电流采样信号，输出端向逻辑控制模块输出一关断指示信号，使得关断指示信号在电流采样信号达到限流参考电压时指示逻辑控制模块驱动功率开关关断；

在所述的功率开关每个开关周期内，从所述的采样二极管由正向导通切换至反向截止的时刻开始，至所述的功率开关由断开状态切换至导通状态的时刻结束，在此期间内所述的电压采样信号持续下降，其下降的幅度用于控制所述的功率开关的切换频率，所述的电压采样信号下降的幅度越大，所述的功率开关的切换频率越低。

所述输出电压采样组件包括采样二极管和采样电容，所述的采样二极管的阳极连接所述电压输出端，所述的采样二极管的阴极连接所述采样电容的一端，所述采样电容的另一端连接采样电阻和功率电感的连接点，所述输出电压采样组件的输出端为采样二极管和采样电容的连接点，用于输出电压采样信号。

所述采样电阻和功率电感的连接点用于输出一开关充放电电压，所述的控制芯片接收所述的电压采样信号作为其控制芯片的供电电压，接收所述开关充放电电压用作控制芯片的参考地。

所述采样电阻与功率电感的连接点连接一功率二极管的阴极，功率二极管的阳极接系统地，所述电压输出端与一接系统地的负载电容连接。

所述功率开关和采样电阻集成在所述控制芯片的内部；和/或所述电压采样信号经过电阻分压或者电平移位后输入到所述导通比较器的反相输入端。

所述控制芯片包括采样放电电路，其输出端输出一第一采样放电电流并连接所述电压采样信号；采样放电电路用于对所述的采样电容进行放电，使所述的电压采样信号能够在采样二极管反向截止时持续降低。

所述控制芯片还包括包含放电计时电路，所述放电计时电路和采样放电电路设置为：在采样二极管反向截止期间，使得所述的电压采样信号先以第一斜率下降，再以小于第一斜率的第二斜率下降。

所述放电计时电路的输入端接收一第二计时开始信号，其输出端输出采样放电信号，在第二计时开始信号的电平切换时，将所述采样放电信号置为高电平并重新开始计时，自第二计时开始信号后的计时达到一放电计时时间后，将所述采样放电信号置为低电平；

所述采样放电电路的输入端接收所述采样放电信号，当所述的采样放电信号为高电平时，其输出端输出所述的第一采样放电电流到所述的电压采样信号，对所述的采样电容进行放电，使所述的电压采样信号以第一斜率下降；当所述的采样放电信号为低电平时，其输出端输出一第二采样放电电流到所述的电压采样信号，对所述的采样电容进行放电，使所述的电压采样信号以第二斜率下降；其中，所述第二计时开始信号是所述导通指示信号、关断指示信号或驱动控制信号。

所述限流参考电压由一个关断电流调节模块生成，所述关断电流调节模块设置为：获取开关频率信号的最近一次切换周期，将开关频率信号的最近一次切换周期与基准计时时间进行比较；如果最近一次切换周期小于基准计时时间，则限流参考电压上升，以通过电流采样信号更晚到达限流参考电压来降低功率开关的切换频率；反之，限流参考电压下降；

其中，所述开关频率信号包括导通指示信号、关断指示信号和所述的驱动控制信号中的至少一种；所述开关频率信号的最近一次切换周期为功率开关的最近一次导通或关断时间间隔。

所述关断电流调节模块包括调节计时模块和所述电流调节子模块；所述的调节计时模块的输入端接收所述开关频率信号，其输出端输出一计时基准信号，所述调节计时模块设置为：在开关频率信号的计时切换时刻，将所述的计时基准信号置为高电平并重新开始计时，计时达到一基准计时时间后，将所述的计时基准信号置为低电平；

所述电流调节子模块的第一输入端接收所述的计时基准信号，其第二输入端接收所述的开关频率信号，其输出端输出所述的限流参考电压；所述电流调节子模块设置为对所述开关频率信号的下一个计时切换时刻和计时基准信号的下降沿时刻进行比较，若开关频率信号的下一个计时切换时刻晚于计时基准信号的下降沿时刻，则在开关频率信号的再下一个计时切换时刻之前使限流参考电压下降；否则，使限流参考电压上升。

所述电流调节子模块包括频率检测模块、电荷泵、积分电容；

所述的频率检测模块的第一输入端构成所述的电流调节子模块的第一输入端，用于接收所述的计时基准信号，其第二输入端构成所述的电流调节子模块的第二输入端，用于接收所述的导通指示信号，其第一输出端输出一增量控制信号，其第二输出端输出一减量控制信号；

所述的电荷泵的第一输入端接收所述的增量控制信号，其第二输入端接收所述的减量控制信号，其输出端连接所述的积分电容用于输出所述的限流参考电压；

所述的积分电容的另一端接地；

所述电流调节子模块设置为：开关频率信号的下一个计时切换时刻晚于计时基准信号的下降沿时刻，则所述的减量控制信号输出一个脉冲信号，控制所述的电荷泵的输出端对所述的积分电容进行一次放电，反之，则所述的增量控制信号输出一个脉冲信号，控制所述的电荷泵的输出端对所述的积分电容进行一次充电。

本发明的降压型开关电源恒压控制电路通过导通比较器实现了输出电压的谷值控制，使输出电压谷值不随输出纹波变化，负载电流ILOAD最小时平均压降最大，在其输出后级作为线性稳压电源的应用时避免了线性稳压电源同时出现大电压和大电流的条件，显著地提升了效率，提升了系统整体能效。

将控制环路补偿信号叠加在输出采样信号上，利用芯片外部的采样电容来实现环路补偿功能，省掉了控制芯片内部的补偿电容，不仅降低了成本，而且因为减少了控制环路一个容性节点，从而消除了控制环路的稳定性风险。

本发明的降压型开关电源恒压控制电路采用关断电流调节模块来实现电流的闭环控制，可以精准的升高并稳定控制功率开关的切换频率，从而降低负载电容的体积和成本。本发明的降压型开关电源恒压控制电路采用控制芯片来实现自适应的采样放电，降低了开关电源空载待机状态下的功耗。

附图说明

图1是根据本发明的一个实施例的降压型开关电源恒压控制电路的整体电路图。

图2是图1所示的降压型开关电源恒压控制电路的信号波形图。

图3是根据本发明的另一个实施例的降压型开关电源恒压控制电路的整体电路图。

具体实施方式

以下结合具体实施例，对本发明做进一步说明。应理解，以下实施例仅用于说明本发明而非用于限制本发明的范围。需要说明的是，在下列实施例中，对某个部件“进行放电”的描述是指，电流从该部件流出。

如图1所示为根据本发明的一个实施例的降压型开关电源恒压控制电路的整体电路图。如图1所示，所述降压型开关电源恒压控制电路包括依次串联于电压输入端VIN和电压输出端（用于输出输出电压VOUT）之间的功率开关SW、采样电阻RCS和功率电感IND，连接于功率电感IND的两端的输出电压采样组件，以及控制芯片101。

所述控制芯片101包括导通比较器CMP1、关断比较器CMP2和逻辑控制模块LOGIC。

所述导通比较器CMP1具有两个输入端，其一个输入端与所述输出电压采样组件连接以接收一电压采样信号VFB，另一个输入端连接一基准电压VREF，其输出端向逻辑控制模块LOGIC输出一导通指示信号ON。因此，导通指示信号ON在电压采样信号VFB达到基准电压VREF时指示逻辑控制模块LOGIC驱动功率开关SW导通。在本实施例中，所述导通比较器CMP1的反相输入端接收电压采样信号VFB，同相输入端接收基准电压VREF。电压采样信号VFB同时用作控制芯片101的供电电源。

所述关断比较器CMP2的一个输入端接收一限流参考电压VLIM，所述关断比较器CMP2的另一个输入端与所述功率开关SW和采样电阻RCS的连接点连接以接收一电流采样信号VCS，输出端向逻辑控制模块LOGIC输出一关断指示信号OFF。因此，关断指示信号OFF在电流采样信号VCS达到限流参考电压VLIM时指示逻辑控制模块LOGIC驱动功率开关SW关断。在本实施例中，所述关断比较器CMP2的反相输入端接收限流参考电压VLIM，同向输入端接收电流采样信号VCS。

所述的逻辑控制模块LOGIC的第一输入端接收所述的导通指示信号ON，其第二输入端接收所述的关断指示信号OFF，其输出端与所述功率开关SW的控制端连接以向功率开关SW输出一驱动控制信号DRV。

所述的功率开关SW的输入端接高压输入VIN，其输出端连接所述采样电阻RCS的一端以提供电流采样信号VCS，控制端接收由所述的逻辑控制模块LOGIC输出的驱动控制信号DRV。

其中，所述限流参考电压VLIM由一个关断电流调节模块生成，所述关断电流调节模块包括调节计时模块TMR和电流调节子模块201，所述调节计时模块TMR提供一个固定的基准计时时间。所述关断电流调节模块设置为：获取开关频率信号的最近一次切换周期，将开关频率信号的最近一次切换周期与基准计时时间进行比较，如果开关频率信号的最近一次切换周期小于基准计时时间，则所述的限流参考电压VLIM降低，以通过电流采样信号VCS更晚到达限流参考电压VLIM来降低功率开关SW的切换频率；反之，所述的限流参考电压VLIM升高，使得功率开关SW的切换频率提高。

在本实施例中，所述调节计时模块TMR提供一个计时基准信号TREF，且所述计时基准信号TREF的高电平脉宽时间为所述的基准计时时间，从而通过所述计时基准信号TREF的高电平脉宽时间来提供基准计时时间。

若开关频率信号的最近一次切换周期大于所述的计时基准信号TREF高电平脉宽，则所述的限流参考电压VLIM降低，反之所述的限流参考电压VLIM升高。通常VLIM下降的下限值为初始值的0.1~0.5倍，即可满足开关频率在音频范围之外。

开关频率信号可以是驱动控制信号DRV，也可以是导通指示信号ON或关断指示信号OFF。

在本实施例中，开关频率信号是导通指示信号ON，将从导通指示信号ON指示逻辑控制模块LOGIC驱动功率开关SW导通（即所述的导通指示信号ON上升沿时刻）开始到导通指示信号ON再次指示逻辑控制模块LOGIC驱动功率开关SW导通（所述的导通指示信号ON再次出现上升沿时刻）的时间间隔作为开关频率信号的最近一次切换周期。也就是说，所述开关频率信号的最近一次切换周期为导通指示信号ON最近两次指示逻辑控制模块LOGIC驱动功率开关SW导通的时间间隔。在其他实施例中，述开关频率信号的最近一次切换周期为导通指示信号ON、关断指示信号OFF、或驱动控制信号DRV所反映的功率开关SW的导通或关断时间间隔。

由于开关频率信号的最近一次切换周期和基准计时时间都用作对功率开关SW的开关周期进行比较，因此其计时开始时刻可以是由导通指示信号ON、关断指示信号OFF或者驱动控制信号DRV任一信号的上升沿或下降沿来控制，并不影响其功能的实现。由于这类开关电源的输入电压和输出电压比值高达上百倍，即功率开关SW的导通占空比仅为几百分之一，导通指示信号ON、关断指示信号OFF或者驱动控制信号DRV之间的延时仅占开关周期的几百分之一，用作计时控制而产生的差异小到可以忽略。

因此，所述关断电流调节模块包括调节计时模块TMR和电流调节模块201；所述的调节计时模块TMR的输入端接收所述的开关频率信号，其输出端输出一计时基准信号TREF。所述调节计时模块TMR设置为：在开关频率信号的计时切换时刻（如导通指示信号ON的上升沿时刻），将所述的计时基准信号TREF置为高电平并重新开始计时，计时达到一基准计时时间后，将所述的计时基准信号TREF置为低电平。因此，所述计时基准信号TREF的高电平脉宽时间为所述的基准计时时间。

所述电流调节子模块201的第一输入端接收所述的计时基准信号TREF，其第二输入端接收所述的开关频率信号，其输出端输出所述的限流参考电压VLIM。所述电流调节子模块201设置为对所述开关频率信号的下一个计时切换时刻和计时基准信号TREF的下降沿时刻进行比较，若开关频率信号的下一个计时切换时刻（如导通指示信号ON的下一个上升沿时刻）晚于计时基准信号TREF的下降沿时刻，则在开关频率信号的再下一个计时切换时刻之前使限流参考电压VLIM下降，以提高功率开关SW的切换频率；否则，使限流参考电压VLIM上升。

通常限流参考电压VLIM下降的下限值为初始值的0.1~0.5倍，即可满足开关频率在音频范围之外。限流参考电压VLIM升高则是最高升高至初始值。

其中，初始值是控制芯片的一个固定参数值，因为限流参考电压VLIM要通过一个电阻R转换成电流值，再通过电感量转换为频率，才能得到平均电流。因此这里只限定限流参考电压VLIM下降的相对比例。应用上变化电感就会变化绝对值。限流参考电压VLIM相对于初始值只降不升，因为本发明要解决的问题是频率下降，不是频率升高。此外，限流参考电压VLIM每个周期都必须升高一次或者降低一次，相当于限流参考电压VLIM的信息量定义为1bit；如果需要限流参考电压VLIM在某个周期不变，限流参考电压VLIM的信息相当于1.5bits，硬件上只要再增加一个频率比较器或者计数器就可以实现。

电流调节子模块201可以通过锁相环电路来实现，利用锁相环的积分电容CINT来存储并输出限流参考电压VLIM。具体来说，所述电流调节子模块201包括频率检测模块FD、电荷泵CP和积分电容CINT；所述的频率检测模块FD的第一输入端构成所述的电流调节子模块201的第一输入端，用于接收所述的计时基准信号TREF，其第二输入端构成所述的电流调节子模块201的第二输入端，用于接收所述的导通指示信号ON，其第一输出端输出一增量控制信号UP，其第二输出端输出一减量控制信号DN；所述的电荷泵CP的第一输入端接收所述的增量控制信号UP，其第二输入端接收所述的减量控制信号DN，其输出端连接所述的积分电容CINT并用于输出所述的限流参考电压VLIM；所述的积分电容CINT的另一端接地；

在本实施例中，从所述的导通指示信号ON上升沿时刻开始，到下个开关周期所述的导通指示信号ON再次出现上升沿的一个周期时间，若其大于所述的计时基准信号TREF高电平脉宽时间，即开关频率信号的下一个计时切换时刻晚于计时基准信号TREF的下降沿时刻，则所述的减量控制信号DN输出一个脉冲信号，控制所述的电荷泵CP的输出端对所述的积分电容CINT进行一次放电，反之（即开关频率信号的下一个计时切换时刻早于计时基准信号TREF的下降沿时刻），则所述的增量控制信号UP输出一个脉冲信号，控制所述的电荷泵CP的输出端对所述的积分电容CINT进行一次充电。

由于电荷泵CP的输出幅度非常小，锁相环积分电容CINT的容值远小于传统恒压控制电路的补偿电容，有效降低芯片成本。增量控制信号UP和减量控制信号DN可以设计成脉冲信号的形式，进一步减小电荷泵CP的输出幅度，从而减小积分电容CINT所需的电容值。

积分电容CINT使开关频率和限流参考电压VLIM这两个信号的频率特性相互分离，开关频率作为频率检测模块FD的输入，是相对高频的信号，限流参考电压VLIM作为电荷泵CP到积分电容CINT的输出，是相对低频的信号具体来说，每次开关VLIM的幅度都会变化，这个是幅度特征，不是频率特征；直观理解，连续5次升高，再连续5次降低，循环往复，频率降低10倍。此外，CINT在锁相环电路中被称作低通滤波器，输出信号高频分量被衰减。这种机制使电感电流IL的高频成分由开关频率主导，其低频成分由限流参考电压VLIM主导，本质上避免了电感电流IL由两个信号以同等速度调节而产生多个平衡点这种亚稳定状态。这种频率特性分离的性质是由锁相环电路的特性提供的，而不是由积分电容CINT的容值提供的，不需要积分电容CINT设计较大的容值，因此可以有效地降低芯片成本。

所述输出电压采样组件用于对所述的输出电压VOUT进行采样并提供电压采样信号VFB。具体来说，所述输出电压采样组件包括采样二极管DS和采样电容CFB，所述的采样二极管DS的阳极连接所述电压输出端（用于连接输出电压VOUT），所述的采样二极管DS的阴极连接所述的采样电容CFB的一端，所述采样电容CFB的另一端连接采样电阻RCS和功率电感IND的连接点，所述输出电压采样组件的输出端为采样二极管DS和采样电容CFB连接点，用于输出电压采样信号VFB。

由于上文所述的设置，在本实施例中，当所述的电压采样信号VFB低于所述的基准电压VREF的时刻，说明电压采样信号VFB已经达到基准电压VREF，此时导通指示信号ON电平切换并使得驱动控制信号DRV的电平切换，经过电平切换的驱动控制信号DRV控制所述的功率开关SW切换为导通状态，使所述的电压采样信号VFB的谷值控制在基准电压VREF；当所述的电流采样信号VCS高于所述的限流参考电压VLIM的时刻，说明电流采样信号VCS达到限流参考电压VLIM，此时关断指示信号OFF电平切换并使得驱动控制信号DRV的电平切换，经过电平切换的驱动控制信号DRV控制所述的功率开关SW切换为断开状态，使所述的电压采样信号VFB在所述的采样二极管DS正向导通期间上升。

所述采样电阻RCS与功率电感IND的连接点用于输出一开关充放电电压VSW，开关充放电电压VSW用作控制芯片101的参考地。由此，采样电阻RCS两端的电压是电流采样信号VCS减去开关充放电电压VSW（VCS-VSW）。

考虑到由于VSW相对于系统地是个脉冲波形，如果用电压差来描述信号，那么所有的信号都需要描述成电压差的形式。因此，在本发明中，把开关充放电电压VSW定义为参考地，所有电压信号（如电流采样信号VCS）都描述成单端形式，即相对于VSW的电压差。此外，所述采样电阻RCS与功率电感IND的连接点连接所述功率二极管DP的阴极，功率二极管DP的阳极接系统地，所述电压输出端与一接系统地的负载电容CL连接，从而形成一个由功率电感IND、负载电容CL和功率二极管DP组成的接地回路，通过开关充放电电压VSW对所述的功率电感IND进行充放电。

在本实施例中，把开关充放电电压VSW定义为参考地，所有电压信号都描述成单端形式，即相对于VSW的电压差。负载电容CL的容值通常在100uF以上，采用有正负极性的电解电容。

所述控制芯片101包括采样放电电路BLD，其输出端输出一第一采样放电电流并连接所述电压采样信号VFB，对所述采样电容CFB进行放电，使所述的电压采样信号VFB能够在采样二极管DS反向截止期间持续降低。电压采样信号VFB的最大值即为采样二极管DS切换为反向截止时的输出电压。

在一些实施例中，采样放电电路BLD可能仅仅通过1个RC放电，斜率是连续变化而不是具有2段。

在本实施例中，采样放电电路BLD主要是针对芯片的静态工作电流不是固定值的情况。例如，芯片静态工作电流不是固定值，其具有100~200uA的有限的变化范围。采样放电电路BLD设计成2mA，大于10倍的静态工作电流，从而使采样电容CFB上的总电流由采样放电电路BLD主导。

优选地，所述控制芯片101还包括包含放电计时电路TMB，所述放电计时电路TMB和采样放电电路BLD设置为：在所述的功率开关SW的每个开关周期内，在采样二极管DS反向截止期间（即从所述的采样二极管DS由正向导通切换至反向截止的时刻开始，至所述的功率开关SW由断开状态切换至导通状态的时刻结束），在此期间内使得所述的电压采样信号VFB持续下降，并且先以第一斜率下降，再以小于第一斜率的第二斜率下降。

具体来说，所述放电计时电路TMB的输入端接收一第二计时开始信号，其输出端输出采样放电信号TB，在第二计时开始信号的电平切换时，将所述采样放电信号TB置为高电平并重新开始计时，自第二计时开始信号后的计时达到一放电计时时间后，将所述采样放电信号TB置为低电平；所述采样放电电路BLD的输入端接收所述采样放电信号TB，当所述的采样放电信号TB为高电平时，其输出端输出所述的第一采样放电电流到所述的电压采样信号VFB，对所述的采样电容CFB进行放电，使所述的电压采样信号VFB以第一斜率下降；当所述的采样放电信号TB为低电平时，其输出端输出一第二采样放电电流到所述的电压采样信号VFB，对所述的采样电容CFB进行放电，使所述的电压采样信号VFB以第二斜率下降。所述的第二采样放电电流小于所述的第一采样放电电流。

在本实施例中，第二计时开始信号是所述导通指示信号ON（其电平切换是导通指示信号ON的上升沿时刻）。在其他实施例中，第二计时开始信号可以是所述的关断指示信号OFF或者所述的驱动控制信号DRV。

本发明的降压型开关电源恒压控制电路的工作原理如下：

功率开关SW的输入端可以耐受高电压，可以直接连接高压输入VIN，输入电流依次流经功率开关SW、采样电阻RCS和功率电感IND，使得在功率开关SW导通状态下流经功率开关SW、采样电阻RCS和功率电感IND的电流相等，因此采样电阻RCS两端压降直接反映了功率电感IND的电感电流IL。因此，在功率开关SW导通状态下，功率电感IND两端的电压差使电感电流IL持续增加，电流采样信号VCS的大小与电感电流IL成正比，其中电流采样信号VCS是电压信号。此时由于功率开关SW和采样电阻RCS的压降远小于高压输入VIN，开关充放电电压VSW的电压值接近高压输入VIN。

由于功率电感IND的电流直接流入到电压输出端（即连接输出电压VOUT），为防止对电压输出端造成冲击，较佳的方法是直接限制电感电流IL的电流峰值。其中，由于功率开关SW导通状态下电感电流IL持续增加，电感电流IL在功率开关SW的关断时刻达到峰值，因此与电感电流IL成正比的电流采样信号VCS能够获取电感电流IL的电流峰值。关断比较器CMP2对采样电阻RCS产生的电流采样信号VCS与限流参考电压VLIM实时比较，在电流采样信号VCS等于限流参考电压VLIM时，即电感电流IL达到(VLIM-VSW)/RCS时，输出的关断指示信号OFF为高电平，使逻辑控制模块LOGIC输出的驱动控制信号DRV翻转为低电平，使功率开关SW切换至断开状态，电感电流IL不再升高，功率电感IND通过负载电容CL和功率二极管DP形成的环路进行放电。例如VLIM-VSW=0.5V，如果开关充放电电压VSW相对系统地是0~300V的方波，那么限流参考电压VLIM相对系统地就是0.5V叠加了一个0~300V的方波。此时由于功率二极管DP正向导通的压降非常小，开关充放电电压VSW的电压值接近系统地。

由于功率开关SW的输出端和控制端之间不能耐受高压，因此在连接功率开关SW的输出端和控制端之间的控制电路这两端之间不能产生高压，因此，本发明通过选取开关充放电电压VSW作为控制电路的参考地，使控制电路产生的相对于开关充放电电压VSW的低压信号能够控制功率开关SW导通或关断，控制芯片101的接地端连接开关充放电电压VSW。尽管开关充放电电压VSW是在高压输入VIN和系统地之间切换，但控制芯片101内部的控制信号相对于开关充放电电压VSW都是低压的控制信号。

需要说明的是，本发明相对于现有的单级单电感降压拓扑，其改进之处在于控制芯片101的内部结构，控制芯片101外部只是改变了采样电容CFB的使用方法，并没有改变采样电容CFB的电路拓扑。用于生成电压采样信号VFB的采样电容CFB和采样二极管DS是现有的，负载电容CL和功率二极管DP形成的环路也是现有的。

系统的恒压控制由功率开关SW的导通时刻和关断时刻进行控制，由于在本发明中，功率开关SW需要由功率电感IND的电流峰值来限制其切换至断开状态的时刻，因此需要将系统的恒压控制设计成由功率开关SW切换至导通状态的时刻来控制。

传统的恒压控制系统，需要一级误差放大器，将电压采样信号VFB与基准电压VREF之间的误差进行放大后，输出到至少包含一个电容的补偿网络，以使控制系统的特征符合积分控制，再通过补偿网络的输出来调节功率开关SW的切换频率，即电感电流IL的平均值，使其与负载电流ILOAD达到平衡。这种控制方式通过补偿网络来消除电压采样信号VFB与基准电压VREF之间的直流误差，但至少引入了一个极点，降低了控制系统的稳定性。

在本发明中，将传统的误差放大器控制环路替换成导通比较器CMP1的控制环路，具体来说，将传统的误差放大器输出端的补偿电容转移到导通比较器CMP1的反向输入端并与采样电容CFB合并成同一个电容，使采样电容CFB上的电压采样信号VFB既用于对输出电压VOUT进行采样，同时也用于控制功率开关SW切换频率。在本发明中，采样电容CFB、采样二极管DS和功率二极管DP、负载电容CL均直接借用传统的样电容CFB、采样二极管DS和功率二极管DP、负载电容CL的拓扑及参数。

由于补偿电容与采样电容为同一电容，电压采样信号VFB设计为分时复用。当功率开关SW切换至断开状态，功率电感IND通过并联在其两端的负载电容CL和功率二极管DP形成的环路进行放电，输出电压VOUT上升，此时采样二极管DS和采样电容CFB同样并联在功率电感IND的两端，同样构成功率电感IND的放电环路，由于功率二极管DP和采样二极管DS的正向导通压降非常接近，采样电容CFB两端压降VFB-VSW也非常接近负载电容CL两端压降VOUT，即VFB-VSW=VOUT。这种采样机制依赖于采样二极管DS的正向导通，当功率电感IND放电至电感电流IL的瞬时值等于负载电流ILOAD时，负载电容的电流ICL改变方向，电压输出端的输出电压VOUT开始下降（此时不再满足VFB-VSW=VOUT），使功率二极管DP和采样二极管DS由正向导通切换至反向截止，此时电压采样信号VFB完成电压采样功能，因此可以在其上叠加一个补偿信号，以将电压采样信号VFB变更为频率控制功能，用于控制功率开关SW切换频率。对采样电容CFB施加一个放电电流，使其电压下降一个特定幅度的电压差值，就可以得到相应的电压下降时间，用于控制功率开关SW切换频率。在本实施例中，这个放电电流I_放电是通过设置一个采样放电电路BLD来提供的。

当电压采样信号VFB低于基准电压VREF时刻，导通比较器CMP1使导通指示信号ON翻转至高电平，因此电压采样信号VFB上叠加的补偿信号的电压幅度，即为功率二极管DP和采样二极管DS由正向导通切换至反向截止时刻的采样电压值与导通比较器CMP1输出翻转至高电平时刻电压采样信号VFB的电压值的差值，亦即采样电压值与基准电压VREF之间的差值ΔV。也就是说，本发明的电路利用输出电压采样组件获取采样二极管DS切换为反向截止时的输出电压VOUT作为电压采样信号VFB的最大值，同时通过导通比较器CMP1的输入端与电压采样信号VFB、基准电压VREF的连接关系，以及连接在电压采样信号VFB处的放电电流，使得采样电压值与基准电压VREF之间存在差值ΔV；其中，采样电压值是功率二极管DP和采样二极管DS由正向导通切换至反向截止时刻的采样电压值，也就是电压采样信号VFB的最大值，因此采样电压值与基准电压VREF之间的差值ΔV也就是电压采样信号VFB的下降的幅度。

电压采样信号VFB的电压采样功能和频率控制功能进一步通过采样电容CFB的电流方向来区分。电压采样阶段由采样二极管DS对采样电容CFB充电，电压采样信号VFB上升，频率控制阶段由控制芯片101对采样电容CFB放电（电流方向为流出电容），电压采样信号VFB下降，通过控制芯片101对采样电容CFB施加的放电电流来控制电压采样信号VFB的电压下降速度。至此得到了采样电容CFB的电容值C_FB、放电电流I_放电、电容电压下降差值，因而也得到了频率控制阶段的电容放电时间。

由于电感电流IL每个周期的峰值取决于输入电压和电感量，在连续开关周期之间可以认为恒定不变，而负载电流ILOAD在连续开关周期之间可以认为恒定不变，因此电感电流IL对负载电容CL充电的时间在连续开关周期之间可以认为恒定不变且在整个开关周期时间内占比较小，因此电压采样信号VFB对应的电压采样阶段在连续开关周期之间可以认为恒定不变且在整个开关周期时间内占比较小，因此通过控制电压采样信号VFB对应的频率控制阶段的电容放电时间就可以控制整个开关周期时间，亦即功率开关SW的切换频率。

若功率开关SW的切换频率高于环路稳定值，在电感电流IL峰值恒定的条件下会使电感电流IL平均值高于负载电流ILOAD，因而使负载电容CL两端压降VOUT升高，进一步使电压采样信号VFB的采样电压值与基准电压VREF之间的差值升高，在采样电容CFB的电容值、放电电流值不变的条件下使其放电时间延长，即功率开关SW的切换频率下降；反之亦然。因此形成负反馈机制，这种负反馈机制使得切换频率f的值基本稳定在公式f=I_放电/(C_FB*ΔV)附近，ΔV是采样电压值与基准电压VREF之间的差值，I_放电是放电电流，C_FB是采样电容CFB的电容值。因此，采样电压值与基准电压VREF之间的差值ΔV（电压采样信号VFB的下降的幅度）能够用于控制功率开关SW的切换频率。

在本发明中，通过导通比较器CMP1和基准电压VREF的设置，从而将采样二极管DS切换至反向截止的时刻开始至电压采样信号VFB下降至基准电压VREF的延时时间用作目标控制延时T1，在目标控制延时T1结束时刻，导通比较器CMP1输出导通指示信号ON，进而使逻辑控制模块LOGIC输出的驱动控制信号DRV翻转为高电平，使功率开关SW切换至导通状态，实现了由电压采样信号VFB对功率开关SW切换频率的控制。

当电压采样信号VFB完成电压采样充电之后（即VFB充电至采样二极管DS切换至反向截止），现有技术中的传统的做法是在对电压采样信号VFB再利用开关电容电路进行一次采样保持，之后将电压采样信号VFB首先用于控制芯片101的供电电压，即由存有大量电荷的采样电容CFB用作控制芯片101的供电电源，从而为控制芯片101的所有器件供电。随着控制芯片的持续耗电，电压采样信号VFB也逐渐降低，不能再用于输出恒压控制，而是改为由电压采样信号VFB再次采样保持的信号（即开关电容电路）来完成输出恒压控制。

本发明的另一个实施例中，同样可以如现有技术那样，将电压采样信号VFB用作控制芯片101的供电电压，将控制芯片101对采样电容CFB的持续耗电（即芯片的静态工作电流）设计为一个固定值，即可替代图1中的采样放电电路BLD，用作实现目标控制延时T1的延时控制。常规的方式是芯片中所有电路模块工作电流都设计成与基准电流成固定比例，使芯片整体的工作电流是个固定值。由于芯片静态工作电流可以直接在芯片外部测量，所以是个通用的技术参数。这里增加一个限定“固定值”，对应相比于图1所示的实施例来说没有采样放电电路BLD时的另一个实施例。

由于采样电容CFB的持续耗电是个固定值，目标控制延时T1取决于电压采样信号VFB的峰值与基准电压VREF之间的差值，而考虑到只有采样二极管DS导通时，输出电压才会升高，电压采样信号VFB的峰值即为输出电压VOUT的峰值，因此最终的输出电压VOUT的峰值即为基准电压VREF升高了一个偏移量。这个偏移量的幅度可以由采样电容CFB的容值来调节，并且呈现出跟随负载电流ILOAD变化而变化的特性，负载电流ILOAD越大，这个偏移量的幅度越小；采样电容CFB的容值越大，产生相同目标控制延时T1所需要的电压偏移量就越小。

此外，随着频率降低，采样电容和输出电容的特征都是电压纹波增大；采样电容控制谷值恒定所以峰值增大，采样电容峰值采样跟随输出电压峰值，即输出电压峰值增大；输出电压纹波和峰值都是增大，因此谷值相对恒定。通过这种机制实现输出电压谷值控制，使得输出电压VOUT的谷值恒定不变。因为输出电压VOUT的谷值是固定的，峰值升高所以输出电压VOUT的平均值也升高。

若负载电流ILOAD减小，电感电流IL更多地流入负载电容CL，使输出电压VOUT升高，从而使目标控制延时T1增加，电感电流IL在当前开关周期内的平均值减小，与减小的负载电流ILOAD达到平衡，形成负反馈环路控制。通过这种机制实现输出电流控制。

在现有技术中，传统的电压控制由于采用误差放大加上补偿网络的积分控制，最终使输出电压VOUT的中心值恒定不变，在电感电流IL相同峰值的条件下，输出电压VOUT的纹波随着开关频率的降低而增大，即负载电流ILOAD越小输出电压VOUT的纹波越大，输出电压VOUT的谷值也越低，当输出驱动线性稳压电源时，需要按照空载调节最低的输出电压VOUT的谷值来设计。

本发明的输出电压控制改变为输出电压VOUT的谷值恒定不变，即负载电流ILOAD越小输出电压VOUT的中心值越大，当输出驱动线性稳压电源时，线性稳压电源的效率可以显著提升。原因在于线性稳压电源的损耗源自其电压电流的乘积，其压降由负载电流ILOAD取值范围内输出电压VOUT的最低值决定，本发明的输出电压VOUT的谷值恒定不变，使线性稳压电源在负载电流ILOAD最大时平均压降最小，负载电流ILOAD最小时平均压降最大，在其输出后级作为线性稳压电源的应用时避免了线性稳压电源同时出现大电压和大电流的条件，显著地提升了效率。举例来说，若系统轻载时输出纹波为4%，按照传统中心值控制的方法，输出电压下限会降低2%，系统设计需要将输出电压提高2%来保证后级线性稳压电源正常工作，因此对于相同的输出电流，功耗增加2%。

功率开关SW和采样电阻RCS可以集成在控制芯片101中，也可以不集成在控制芯片101中。功率开关SW和采样电阻RCS若集成在控制芯片101中，能够避免信号干扰，简化应用设计，若不集成在控制芯片101中，能够优化散热设计。因此不同的集成方案适用于不同的应用场景。

若基准电压VREF和导通比较器CMP1集成在控制芯片101中，且电压采样信号VFB同时用作控制芯片101供电电源，会使控制芯片101内部信号电压幅度低于电压采样信号VFB。因此，本发明可以通过将电压采样信号VFB经过电阻分压或者电平移位后输入到导通比较器CMP1的反相输入端，使导通比较器CMP1的电压比较功能不会受到控制芯片101供电电源的电压幅度的限制。

采样放电电路BLD对电压采样信号VFB施加第一采样放电电流，使采样电容CFB总的放电电流接近一个恒定的基准电流，用于更精确地控制目标控制延时T1。在本实施例中，若控制芯片101供电电源由电压采样信号VFB来提供，采样放电电路BLD可以通过检测采样电容CFB总的放电电流，通过闭环控制的方法来调节第一采样放电电流。

如图3所示，在另一个实施例中，控制芯片101的供电电源可以由与采样二极管DS和采样电容CFB相同结构的额外的一路供电二极管Dsup和供电电容Csup来产生，供电二极管Dsup和供电电容Csup彼此串联，且供电二极管Dsup和供电电容Csup的连接点与一个供电电压Vsup连接，使得第一采样放电电流可以设计成一个恒定的基准电流。

在本实施例中，传统的控制电路在各种负载条件下都维持较大的电流消耗，对采样电容CFB进行预放电，以确保采样二极管DS在每个周期内都能够正常导通，在输出空载的条件下，控制电路自身仍然消耗较大功耗。本发明控制电路的功耗由采样放电电路BLD和放电计时电路TMB精确控制。在输出重载条件下，负载电流ILOAD较大，目标控制延时T1较短，通常在30uS量级，第一采样放电电流设计成较大的电流，通常在500uA量级，确保电压采样信号VFB在目标控制延时T1内产生足够的下降幅度。在输出轻载条件下，负载电流ILOAD较小，通常在100uA量级，目标控制延时T1较长，通常在100uS量级，在放电计时时间结束时，将第一采样放电电流切换成较小的第二采样放电电流，以降低控制电路功耗。在输出空载条件下，负载电流ILOAD为零，目标控制延时T1通常在500uS量级，由于第一采样放电电流经过放电计时时间已经确保电压采样信号VFB产生足够的下降幅度，因此可以进一步使控制芯片101进入低功耗的待机模式，仅由第二采样放电电流来控制目标控制延时T1，使控制电路的功耗显著降低。

通常开关电源系统的开关频率需要控制在音频范围之外，当负载电流ILOAD下降，功率开关SW切换频率会随之下降而进入音频范围。传统的控制电路利用误差放大器经由补偿网络的输出信号来同时控制开关频率和限流参考电压VLIM，这两个信号同时控制电感电流IL平均值，当开关频率较低时开关频率起主导控制作用，当开关频率较高时限流参考电压VLIM起主导作用，这种控制方法在相同的负载条件下存在多种不同的平衡状态，即开关频率和限流参考电压VLIM同时变化仍然可以满足电感电流IL平均值不变，补偿信号会在开关频率主导和限流参考电压VLIM主导这两种状态之间反复频繁切换，造成输出电压电流在稳定的平均值之上叠加不稳定的瞬时值，需要补偿网络包含较大的补偿电容来缓解这种状况，因而增加了控制芯片的成本。

本发明将开关频率和限流参考电压VLIM这两个信号由并列产生改变为先后依次产生，即这两个信号不再由同一个补偿信号产生，而是产生了确定的开关频率信号之后，再由已知的开关频率信号来控制产生限流参考电压VLIM。其中，开关频率信号可以是驱动控制信号DRV，也可以是导通指示信号ON或关断指示信号OFF。开关频率信号的最近一次切换周期就是功率开关SW最近完成一次开关切换循环的周期，选择驱动控制信号DRV/导通指示信号ON/关断指示信号OFF作为起始点不影响结果。可以选择驱动控制信号DRV描述，但不能限定是驱动控制信号DRV。

关断电流调节模块实现由已知的开关频率信号来控制产生限流参考电压VLIM的功能。关断电流调节模块对开关频率信号的最近一次切换周期和基准计时时间进行比较。在本实施例中，限流参考电压VLIM在导通指示信号ON的上升沿更新，在关断指示信号OFF的上升沿使用。

若开关频率信号的最近一次切换周期比基准计时时间长，关断电流调节模块使其输出的限流参考电压VLIM下降，从而使下一个开关周期电感电流IL的峰值下降，由于电感两端的电压没有显著变化，即电感电流IL的上升或下降斜率没有显著变化，下一个开关周期随电感电流IL的峰值的下降而缩短，完成开关周期的负反馈控制，使开关周期平衡维持在基准计时时间附近。通常VLIM下降的下限值为初始值的0.1~0.5倍，即可满足开关频率在音频范围之外。

图2中开关充放电电压VSW在驱动控制信号DRV控制下切换，对功率电感IND进行充放电。控制电路控制驱动控制信号DRV的频率，使电感电流IL对输出的放电电流与负载电流ILOAD达到平衡，以维持输出电压VOUT恒定。

在功率电感IND充电期间，电流采样信号VCS实时检测电感电流IL，用于判断功率开关SW的关断时刻。

在功率电感IND放电期间，电压采样信号VFB对输出电压VOUT采样，跟随输出电压VOUT上升。当采样二极管DS由正向导通切换至反向截止，电压采样信号VFB完成电压采样功能，采样电容CFB在采样放电信号TB的控制下进行较快的放电，电压采样信号VFB以较快的速度下降。当放电计时电路TMB计时结束后，采样放电信号TB变为低电平，采样电容CFB在采样放电信号TB的控制下进行较慢的放电，电压采样信号VFB以较慢的速度下降，直至下降至基准电压VREF。通过这种方式获得目标控制延时T1，在目标控制延时T1结束时刻控制驱动控制信号DRV切换至高电平，开始下一个开关周期。

每个开关周期与计时基准信号TREF进行比较，图2中导通指示信号ON第一、第三个上升沿时刻，比较结果是开关周期长，减量控制信号DN输出脉冲信号，使限流参考电压VLIM上升，进而使限流参考电压VLIM降低。图2中导通指示信号ON第二个上升沿时刻，比较结果是开关周期短，增量控制信号UP输出脉冲信号，使限流参考电压VLIM下降，进而使限流参考电压VLIM升高。

由此，本发明的降压型开关电源恒压控制电路基于以下原理，实现了稳定功率开关的切换频率的效果：在所述的功率开关SW的每个开关周期内，从所述的采样二极管DS由正向导通切换至反向截止的时刻开始（对应于功率开关SW切换至导通状态），至所述的功率开关SW由断开状态切换至导通状态的时刻结束，在此期间内所述的电压采样信号VFB持续下降，电压采样信号VFB下降的幅度用于控制所述的功率开关SW的切换频率，所述的电压采样信号VFB下降的幅度越大，所述的功率开关SW的切换频率越低。具体来说，在本发明中，电压采样信号VFB的谷值是芯片内部的导通比较器决定；而电压采样信号VFB的峰值是电感电流IL减去负载电流的差值在负载电容上一个周期内的积分电压，再通过采样二极管DS和采样电容CFB采样得到，电压采样信号VFB的峰值和谷值的差值就是电压采样信号VFB下降的幅度；由于电压采样信号VFB谷值固定，电压采样信号VFB的峰值包含了负载电流的信息，本发明的降压型开关电源恒压控制电路根据电压采样信号VFB下降的幅度来调节电感电流和频率，用来平衡负载电流。

需要说明的是，本发明通过设置导通比较器CMP1的输入端与电压采样信号VFB、基准电压VREF的连接，且在电压采样信号VFB处设有放电电流，从而实现了VFB谷值固定不变，利用VFB峰值下降到VFB谷值的时间来调节频率，并实现了VFB峰值的负反馈，其具体原理如下：VFB峰值高，VFB谷值固定不变àVFB下降的幅度大àVFB固定下降速度的条件下到达VFB谷值时间长（在一些实施例中，不固定的目的是降低输出电压纹波和待机功耗，对恒压控制没有影响，本发明没有对下降速度做限定，因为不影响恒压控制）à功率开关SW的切换频率低à输出电流小à固定负载条件下输出电压下降à对输出电压VOUT采样得到的VFB峰值低。输出电压来源于前一次开关周期（假定负载电流不变，限流参考电压VLIM不变），前一次开关周期来源于前一次VFB以设计的放电速度下降。在此闭环控制的基础上，通过改变限流参考电压VLIM就能改变频率。不管是什么限流参考电压VLIM取值，上述闭环同样都可以完成恒压控制，因此就多出一个自由度，可以通过调节限流参考电压VLIM来限制频率。

控制芯片101和电流调节子模块201的设置都是基于本发明的电路所满足的C_FB×ΔV=I_放电×T这个关系式，ΔV为采样电压值与基准电压VREF之间的差值，C_FB是采样电容CFB的电容值，I_放电是放电电流，T为功率开关SW的切换周期。控制芯片101用来固定采样电压值与基准电压VREF之间的差值ΔV，电流调节子模块201通过调节限流参考电压VLIM以用来固定功率开关SW的切换周期T。

以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims (11)

1.一种降压型开关电源恒压控制电路，其特征在于，包括依次串联于电压输入端（VIN）和电压输出端之间的功率开关（SW）、采样电阻（RCS）和功率电感（IND），连接于功率电感（IND）的两端的输出电压采样组件，以及控制芯片（101）；

所述控制芯片（101）包括导通比较器（CMP1）、关断比较器（CMP2）和逻辑控制模块（LOGIC），所述的逻辑控制模块（LOGIC）的输出端与所述功率开关（SW）的控制端连接以向功率开关（SW）输出一驱动控制信号（DRV）；

所述导通比较器（CMP1）的一个输入端与所述输出电压采样组件连接以接收一电压采样信号（VFB），另一个输入端连接一基准电压（VREF），其输出端向逻辑控制模块（LOGIC）输出一导通指示信号（ON），使得导通指示信号（ON）在电压采样信号（VFB）达到基准电压（VREF）时指示逻辑控制模块（LOGIC）驱动功率开关（SW）导通；

所述关断比较器（CMP2）的一个输入端接收一限流参考电压（VLIM），所述关断比较器（CMP2）的另一个输入端与所述功率开关（SW）和采样电阻（RCS）的连接点连接以接收一电流采样信号（VCS），输出端向逻辑控制模块（LOGIC）输出一关断指示信号（OFF），使得关断指示信号（OFF）在电流采样信号（VCS）达到限流参考电压（VLIM）时指示逻辑控制模块（LOGIC）驱动功率开关（SW）关断；

在所述的功率开关（SW）每个开关周期内，从输出电压采样组件的采样二极管（DS）由正向导通切换至反向截止的时刻开始，至所述的功率开关（SW）由断开状态切换至导通状态的时刻结束，在此期间内所述的电压采样信号（VFB）持续下降，其下降的幅度用于控制所述的功率开关（SW）的切换频率，所述的电压采样信号（VFB）下降的幅度越大，所述的功率开关（SW）的切换频率越低。

2.根据权利要求1所述的降压型开关电源恒压控制电路，其特征在于，所述输出电压采样组件包括采样二极管（DS）和采样电容（CFB），所述的采样二极管（DS）的阳极连接所述电压输出端，所述的采样二极管（DS）的阴极连接所述采样电容（CFB）的一端，所述采样电容（CFB）的另一端连接采样电阻（RCS）和功率电感（IND）的连接点，所述输出电压采样组件的输出端为采样二极管（DS）和采样电容（CFB）的连接点，用于输出电压采样信号（VFB）。

3.根据权利要求1所述的降压型开关电源恒压控制电路，其特征在于，所述采样电阻（RCS）和功率电感（IND）的连接点用于输出一开关充放电电压（VSW），所述的控制芯片（101）接收所述的电压采样信号（VFB）以作为其控制芯片（101）的供电电压，接收所述开关充放电电压（VSW）以用作控制芯片（101）的参考地。

4.根据权利要求1所述的降压型开关电源恒压控制电路，其特征在于，所述采样电阻（RCS）与功率电感（IND）的连接点连接一功率二极管（DP）的阴极，功率二极管（DP）的阳极接系统地，所述电压输出端与一接系统地的负载电容（CL）连接。

5.如权利要求1所述的降压型开关电源恒压控制电路，其特征在于，所述功率开关（SW）和采样电阻（RCS）集成在所述控制芯片（101）的内部；和/或

所述电压采样信号（VFB）经过电阻分压或者电平移位后输入到所述导通比较器（CMP1）的反相输入端。

6.如权利要求2所述的降压型开关电源恒压控制电路，其特征在于，所述控制芯片（101）包括采样放电电路（BLD），其输出端输出一第一采样放电电流并连接所述电压采样信号（VFB）；采样放电电路（BLD）用于对所述的采样电容（CFB）进行放电，使所述的电压采样信号（VFB）能够在采样二极管（DS）反向截止时持续降低。

7.如权利要求6所述的降压型开关电源恒压控制电路，其特征在于，所述控制芯片（101）还包括包含放电计时电路（TMB），所述放电计时电路（TMB）和采样放电电路（BLD）设置为：在采样二极管（DS）反向截止期间，使得所述的电压采样信号（VFB）先以第一斜率下降，再以小于第一斜率的第二斜率下降。

8.如权利要求7所述的降压型开关电源恒压控制电路，其特征在于，所述放电计时电路（TMB）的输入端接收一第二计时开始信号，其输出端输出采样放电信号（TB），在第二计时开始信号的电平切换时，将所述采样放电信号（TB）置为高电平并重新开始计时，自第二计时开始信号后的计时达到一放电计时时间后，将所述采样放电信号（TB）置为低电平；

所述采样放电电路（BLD）的输入端接收所述采样放电信号（TB），当所述的采样放电信号（TB）为高电平时，其输出端输出所述的第一采样放电电流到所述的电压采样信号（VFB），对所述的采样电容（CFB）进行放电，使所述的电压采样信号（VFB）以第一斜率下降；当所述的采样放电信号（TB）为低电平时，其输出端输出一第二采样放电电流到所述的电压采样信号（VFB），对所述的采样电容（CFB）进行放电，使所述的电压采样信号（VFB）以第二斜率下降；

其中，所述第二计时开始信号是所述导通指示信号（ON）、关断指示信号（OFF）或驱动控制信号（DRV）。

9.如权利要求1所述的降压型开关电源恒压控制电路，其特征在于，所述限流参考电压（VLIM）由一个关断电流调节模块生成，所述关断电流调节模块设置为：获取开关频率信号的最近一次切换周期，将开关频率信号的最近一次切换周期与基准计时时间进行比较；如果最近一次切换周期小于基准计时时间，则限流参考电压（VLIM）上升，以通过电流采样信号（VCS）更晚到达限流参考电压（VLIM）来降低功率开关（SW）的切换频率；反之，限流参考电压（VLIM）下降；

其中，所述开关频率信号包括导通指示信号（ON）、关断指示信号（OFF）和驱动控制信号（DRV）中的至少一种；所述开关频率信号的最近一次切换周期为功率开关（SW）的最近一次导通或关断时间间隔。

10.如权利要求9所述的降压型开关电源恒压控制电路，其特征在于，所述关断电流调节模块包括调节计时模块（TMR）和电流调节子模块（201）；

所述的调节计时模块（TMR）的输入端接收所述开关频率信号，其输出端输出一计时基准信号（TREF），所述调节计时模块（TMR）设置为：在开关频率信号的计时切换时刻，将所述的计时基准信号（TREF）置为高电平并重新开始计时，计时达到一基准计时时间后，将所述的计时基准信号（TREF）置为低电平；

所述电流调节子模块（201）的第一输入端接收所述的计时基准信号（TREF），其第二输入端接收所述的开关频率信号，其输出端输出所述的限流参考电压（VLIM）；所述电流调节子模块（201）设置为对所述开关频率信号的下一个计时切换时刻和计时基准信号（TREF）的下降沿时刻进行比较，若开关频率信号的下一个计时切换时刻晚于计时基准信号（TREF）的下降沿时刻，则在开关频率信号的再下一个计时切换时刻之前使限流参考电压（VLIM）下降；否则，使限流参考电压（VLIM）上升。

11.如权利要求10所述的降压型开关电源恒压控制电路，其特征在于，所述电流调节子模块（201）包括频率检测模块（FD）、电荷泵（CP）、积分电容（CINT）；

所述的频率检测模块（FD）的第一输入端构成所述的电流调节子模块（201）的第一输入端，用于接收所述的计时基准信号（TREF），其第二输入端构成所述的电流调节子模块（201）的第二输入端，用于接收所述的导通指示信号（ON），其第一输出端输出一增量控制信号（UP），其第二输出端输出一减量控制信号（DN）；

所述的电荷泵（CP）的第一输入端接收所述的增量控制信号（UP），其第二输入端接收所述的减量控制信号（DN），其输出端连接所述的积分电容（CINT）以用于输出所述的限流参考电压（VLIM）；

所述的积分电容（CINT）的另一端接地；

所述电流调节子模块（201）设置为：开关频率信号的下一个计时切换时刻晚于计时基准信号（TREF）的下降沿时刻，则所述的减量控制信号（DN）输出一个脉冲信号，控制所述的电荷泵（CP）的输出端对所述的积分电容（CINT）进行一次放电，反之，则所述的增量控制信号（UP）输出一个脉冲信号，控制所述的电荷泵（CP）的输出端对所述的积分电容（CINT）进行一次充电。