CN118074494B - 电源电路及电源芯片 - Google Patents

Abstract

本发明提供了一种电源电路和电源芯片。所述电源电路包括逻辑子电路和驱动子电路，所述驱动子电路用于驱动功率管；所述逻辑子电路和所述驱动子电路以串联方式复用至少一部分电流。如此配置，通过串联供电模式，将逻辑电路部分所需的电流与驱动电路需要的电流复用，极大的减少芯片内部固有的电路损耗；从电路结构角度进行优化降低芯片自身的功耗。本发明的部分实施例结合串联模式可能出现的新情况进行了针对性的设计，进一步提高了本发明的可靠性和实用性。

Description

电源电路及电源芯片

技术领域

本发明涉及电源芯片技术领域，特别涉及一种电源电路及电源芯片。

背景技术

开关电源芯片主要用于对电源进行变换，如升压、降压或升降压等，内部的功率管一般采用功率三极管或功率MOS管，对于降压型开关电源，芯片内部集成的MOS管分PMOS和NMOS两种功率管，对应两种不同的驱动电路；提高电源芯片的转换效率有多种技术方案，降低芯片自身的功耗是目前主流的技术方案。

目前常见的优化思路是通过选型改善部分电气元件的电气参数，而通过改变电源芯片的电路结构来进行优化的技术方案较为少见。也即，现有技术中缺乏从电路结构角度进行优化降低芯片自身的功耗的技术方案。

发明内容

本发明的目的在于提供一种电源电路及电源芯片，从电路结构角度进行优化降低芯片自身的功耗。

为了解决上述技术问题，本发明提供了一种电源电路，所述电源电路包括逻辑子电路和驱动子电路，所述驱动子电路用于驱动功率管；所述逻辑子电路和所述驱动子电路以串联方式复用至少一部分电流。

所述驱动子电路用于为箝位电容充电，所述箝位电容所存储的电量用于为所述功率管的寄生电容快速充电，实现快速开启所述功率管的目的，所述逻辑子电路和所述驱动子电路复用所述箝位电容的充电电流的至少90%。

可选的，所述驱动子电路包括第一电压端、第二电压端和电流输出端，所述第一电压端用于连接输入电压，所述箝位电容连接于所述第一电压端和所述第二电压端之间。

所述功率管正常工作时，至少90%的所述充电电流依次流经所述第一电压端、所述箝位电容、所述第二电压端、所述电流输出端和所述逻辑子电路。

可选的，所述驱动子电路包括箝位模块；所述第一电压端、所述第二电压端和所述电流输出端均从属于所述箝位模块，所述箝位模块包括第一电流输出单元和第二电流输出单元，所述第一电流输出单元和所述第二电流输出单元的输出端相连接形成所述电流输出端。

所述第一电流输出单元用于在所述功率管正常工作时，将至少90%的所述充电电流传输至所述逻辑子电路；所述第二电流输出单元用于在所述功率管未正常工作之时，为所述逻辑子电路提供工作电流。

可选的，所述第一电流输出单元还用于在所述功率管正常工作时，停止所述第二电流输出单元的工作或者降低所述第二电流输出单元的能耗。

可选的，所述第一电流输出单元包括第一稳压管、第一开关元件和第一恒流源，所述第一稳压管的阴极与所述第一电压端连接，所述第一开关元件的输入端与所述第二电压端连接，所述第一开关元件的控制端与所述第一稳压管的阳极连接，所述第一开关元件的输出端被配置为所述第一电流输出单元的输出端，所述第一恒流源的输入端与所述第一开关元件的控制端连接，所述第一恒流源的输出端用于接地。

所述第一开关元件的控制端与输入端的压差达到预设值时，所述第一开关元件导通，否则，关断。

可选的，所述第二电流输出单元包括第二稳压管和第二开关元件；所述第二稳压管的阴极与所述第一电压端连接，所述第二稳压管的阳极与所述第二开关元件的控制端连接，所述第二开关元件的输入端与所述第一电压端连接，所述第二开关元件的输出端被配置为所述第二电流输出单元的输出端。

所述第二开关元件的控制端与输入端的压差达到预设值时，所述第二开关元件导通，否则，关断。

第一电压大于第二电压，其中，所述第一电压为所述第一开关元件导通时，其输出端的电压，所述第二电压为所述第一开关元件断开并且所述第二开关元件导通时，所述第二开关元件的输出端的电压。

可选的，所述箝位模块还包括第三电流输出单元；当所述充电电流高于所述逻辑子电路正常工作的电流时，所述第三电流输出单元用于将所述充电电流的一部分直接输出至地，使得所述充电电流的剩余部分与所述逻辑子电路相匹配。

可选的，所述第三电流输出单元包括第三开关元件和控制组件；所述第三开关元件的连接端分别与所述第二电压端和地连接。

所述控制组件被配置为，当所述第三开关元件关闭且所述第一电压端和所述第二电压端的压差小于第一压差时，控制所述开关元件导通；当所述开关元件导通且所述第一电压端和所述第二电压端的压差大于第二压差时，控制所述第三开关元件关闭；所述第一压差和所述第二压差基于所述功率管正常工作所需的电压设置，所述第一压差小于所述第二压差。

为了解决上述技术问题，本发明还提供了一种电源芯片，所述电源芯片包括上述的电源电路。

与现有技术相比，本发明提供的一种电源电路和电源芯片中，所述电源电路包括逻辑子电路和驱动子电路，所述驱动子电路用于驱动功率管；所述逻辑子电路和所述驱动子电路以串联方式复用至少一部分的电流。如此配置，通过串联供电模式，将逻辑电路部分所需的电流与驱动电路需要的电流复用，极大的减少芯片内部固有的电路损耗；从电路结构角度进行优化降低芯片自身的功耗。本发明的部分实施例结合串联模式可能出现的新情况进行了针对性的设计，进一步提高了本发明的可靠性和实用性。

附图说明

本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：

图1是现有技术中电源芯片的内部结构示意图；

图2是本发明一实施例的电源芯片的内部结构示意图；

图3是本发明一实施例的箝位模块的内部结构示意图；

图4是本发明又一实施例的箝位模块的内部结构示意图。

其中：

100-电源芯片；200-电源芯片；

1-逻辑子电路；2-驱动子电路；3-功率管；4-驱动子电路；101-启动及稳压模块；102-逻辑功能模块；103-箝位模块；104-驱动模块；203-箝位模块；1021-误差放大器；1022-补偿单元；1023-比较器；1024-振荡器；1025-过流保护单元；1026-锁存器；1027-过温保护单元；

2031-第一电压端；2032-第二电压端；2033-电流输出端；2034-第一电流输出单元；2035-第二电流输出单元；2036-第三电流输出单元；2037-控制组件。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明的核心思想在于提供一种电源电路及电源芯片，从电路结构角度进行优化降低芯片自身的功耗。

以下参考附图进行描述。

为了提供设计本实施例中的电源电路，发明人首先对现有技术进行了深入分析。

请参考图1，图1展示了现有的电源芯片100中的电源电路；所述电源电路包括逻辑子电路1和驱动子电路2；所述逻辑子电路1包括启动及稳压模块101和逻辑功能模块102；所述驱动子电路2包括箝位模块103和驱动模块104。所述逻辑功能模块102又具体包括误差放大器1021、补偿单元1022、比较器1023、振荡器1024、过流保护单元1025、锁存器1026和过温保护单元1027。上述单元和模块的具体功能可以根据其名称进行理解。所述驱动子电路2用于驱动功率管3。

所述电源芯片100还包括功率管3，VIN端口、VC端口、SW端口、GND端口和FB端口。其中，VC端口和VIN端口用于连接箝位电容CC，SW端口用于输出电压，FB端口用于获取反馈电压，GND端口用于接地。VIN端口还用于获取输入电源。

现有的电源芯片100内部的逻辑子电路1与驱动子电路2并联供电，两个模块的损耗组成芯片的固有损耗；芯片损耗大。

芯片的功耗相对比较大；高压条件下的输出功率比较小，因为高压条件下自身功耗比较大，产出较高的温度，当输出功率提高之后，转换损耗产生的温度会进一步提高芯片温度，造成芯片温度过高，影响可靠性；所以高输入电压条件下，输出功率一般都比较小。为提高轻载条件下的效率，一般是通过降低开关频率，减少功率管驱动电路的损耗来降低固有损耗，提高效率；但是开关频率降低后，系统的输出电压纹波会增大，且瞬态负载响应比较差，影响芯片性能。

为提高芯片构成的电源系统在轻载条件下的转换效率、降低芯片的温度，提高高输入电压条件的输出功率，亟需进一步降低芯片的固有功耗。

请参考图2，本实施例提供了一种电源芯片200，包括电源电路，所述电源电路包括逻辑子电路1和驱动子电路4，所述驱动子电路4用于驱动功率管3；所述逻辑子电路1和所述驱动子电路4以串联方式复用至少一部分电流。

图2中，只有箝位模块203和箝位模块103不同，其他的模块的名称、功能和内部结构均可以按照图1的内容进行理解。另外，图2和图1中各模块之间的连接关系也存在不同，在图1中，所述启动及稳压模块101从VIN端口取电；在图2中，所述启动及稳压模块101从所述箝位模块203的电流输出端取电。

MOS管（即所述功率管3）的漏源极耐压比较高，但是栅源极的耐压一般都在20V以内，对于高压电源芯片来说，需要专用的MOS管驱动电路来快速开启或关闭芯片内部的功率管。功率MOS的CISS（MOS管的输入电容，指寄生电容）或COSS （MOS管的输出电容，指寄生电容）电容比较大，若需要快速开启或关闭功率MOS管，需要在开启瞬间给MOS的栅源极充电，电流峰值在百mA级，把MOS管的栅源极电压差控制在预设值，当功率管开启之后，只需要极低的电流就可以维持MOS管的栅源极电压差；当需要关闭功率MOS管时，需要对MOS的栅源极快速放电，所以功率管在一个开关周期要消耗固定的电流，其消耗电流的平均值与MOS的寄生电容相关。

目前的主流技术是芯片内部分别给逻辑子电路和驱动子电路供电，不足之处为两部分电路均会产生损耗，芯片固有的损耗会影响芯片的转换效率，特别是芯片处于轻载状态和高输入电压时。为提高电源芯片的转换效率，均是不断降低芯片内部逻辑电路的固有功耗，同时也设法降低功率管驱动电路的损耗；但当电源芯片要兼容宽电压、大电流输出、大功率管输出方案，芯片内部逻辑电路或功率管驱动电路的损耗有个最低的极限值，当低于极限值时，芯片便无法正常工作。

本实施例提供一种创新的电路拓扑结构，通过串联供电模式，将逻辑子电路部分所需的电流与驱动子电路需要的电流复用，极大的减少芯片内部固有的电路损耗。当芯片自身功耗降低之后，芯片在高输入电压条件下的性能便会成倍提升（芯片自身的损耗等于输入电压与静态电流的乘积，电流减少后，可以极大减少高输入电压条件的功耗，降低芯片自身发热，提高芯片在高输入电压条件下的输出功率及稳定性），同时也会提高芯片在轻载条件下的转换效率（轻载条件下，输出功率比较小，芯片自身的功耗占比比较大，所以减少芯片的功耗，对效率的提升比较明显）。

具体地，所述驱动子电路4用于为箝位电容CC充电，所述箝位电容CC所存储的电量用于为所述功率管3的寄生电容快速充电，实现快速开启所述功率管的目的，所述逻辑子电路1和所述驱动子电路4复用所述箝位电容CC的充电电流的至少90%。

此处的充电电流应当理解为平均电流，90%也应当理解为在一个较大的时间尺度上的90%，而并非要求在每个瞬时都是一个固定的比例。一般而言，通过合理的参数选择，可以实现如下情况：所述电源芯片稳定工作时，所述充电电流恰好等于所述启动及稳压模块101的工作电流。但是在特定工况下（例如启动工况），或者，采用相同的电源芯片在不同的电路中工作时，所述充电电流可能会大于或者小于所述启动及稳压模块101的工作电流；当大于时，则需要通过其他方式补充额外的充电电流（也可以理解为，以其他方式释放额外的充电电流）。当小于时，则需要通过其他的方式补充额外的工作电流。

本实施例通过实现电流复用，省去其中一路的电流损耗，极大降低芯片固有损耗，提高芯片高输入电压条件下的输出功率，及轻载条件的转换效率，极大提升输入电压8-120V的电源芯片性能。

电路的原理为：

保持逻辑子电路工作所需的最小电流一般是固定值，当电流大于等于此值时便可以正在工作，逻辑电路一般用来检测输出电压、电流、工作温度等参数，控制功率管驱动模块，来确保芯片正常工作，对供电的电压值没有特殊要求，工作的电压一般都是比较低（一般在2-3V左右即可，远小于芯片的输入电压）；当芯片的内部的功率管确定之后，其驱动功率管开关所需要的电流一般也是固定值，当驱动模块提供的电流大于或等于此电流后，便可以确保功率管快速的开启与关闭。对于降压型芯片，内部的功率管一端连接芯片的输入引脚（此电压范围较宽，可以是8-120V），众所周知，只要把MOS管的栅源极电压差控制在预设值（Vgs，其绝对值一般大于5V即可）便可以开启，栅源极电压差为0时，便可以关闭；所以驱动子电路的供电电压比较高，一般比VIN低或高Vgs 。驱动子电路工作在高压，逻辑驱动子电路工作在低压，两个子电路完全可以串联（只要输入电压大于8V以上就可以工作， 设逻辑子电路工作电压在3V，驱动子电路中箝位模块203的电压与VIN的压差控制在5V左右，二者串联之后，只要输入电压大于等于8V，两个模块的电压便可以正常建立，芯片内各模块便可以正常工作），对于高压芯片来说（工作电压大于60V以上），芯片使用的场景一般都是12V及以上，基本没有要兼容输入5V的领域；所以使用此方案的芯片工作电压范围8-120V完全没有问题。

请参考图2，所述驱动子电路包括第一电压端2031、第二电压端2032和电流输出端2033，所述第一电压端2031用于连接输入电压VIN，所述箝位电容连接于所述第一电压端2031和所述第二电压端2032之间。

所述功率管正常工作时，至少90%的所述充电电流依次流经所述第一电压端2031、所述箝位电容CC、所述第二电压端2032、所述电流输出端2033和所述逻辑子电路1。

请参考图3，所述驱动子电路包括箝位模块203；所述第一电压端、所述第二电压端和所述电流输出端均从属于所述箝位模块203，所述箝位模块包括第一电流输出单元2034和第二电流输出单元2035，所述第一电流输出单元2034和所述第二电流输出单元2035的输出端相连接形成所述电流输出端2033。

所述第一电流输出单元用于在所述功率管正常工作时，将至少90%的所述充电电流传输至所述逻辑子电路（图3中I1 表示）；所述第二电流输出单元用于在所述功率管未正常工作之时，为所述逻辑子电路提供工作电流（图3中用I2表示）。

较优地，所述第一电流输出单元还用于在所述功率管正常工作时，停止所述第二电流输出单元的工作或者降低所述第二电流输出单元的能耗。

在一个具体的实施例中，所述第一电流输出单元包括第一稳压管DZ1、第一开关元件Q1和第一恒流源S1，所述第一稳压管DZ1的阴极与所述第一电压端2031连接，所述第一开关元件Q1的输入端与所述第二电压端2032连接，所述第一开关元件Q1的控制端与所述第一稳压管的输出端连接，所述第一开关元件Q1的输出端被配置为所述第一电流输出单元2034的输出端，所述第一恒流源S1的输入端与所述第一开关元件Q1的控制端连接，所述第一恒流源S1的输出端用于接地。

所述第一开关元件Q1的控制端与输入端的压差达到预设值时，所述第一开关元件导通，否则，关断。例如，Q1是PNP三极管时，理论上D点电压与C点电压的压差大于0.7V，Q1才会导通；此时，0.7V即预设值。

所述第二电流输出单元包括第二稳压管DZ2、第二开关元件Q2和第二恒流源S2；所述第二稳压管DZ2的阴极与所述第一电压端2031连接，所述第二稳压管DZ2的阳极与所述第二开关元件Q2的控制端连接，所述第二开关元件Q2的输入端与所述第一电压端2031连接，所述第二开关元件Q2的输出端被配置为所述第二电流输出单元2035的输出端。所述第二恒流源S2连接于所述第二开关元件Q2的控制端与地之间。也可以不设置所述第二恒流源S2。

所述第二开关元件Q2的控制端与输入端的压差达到预设值时，所述第二开关元件Q2导通，否则，关断。

第一电压大于第二电压，其中，所述第一电压为所述第一开关元件导通时，其输出端的电压，所述第二电压为所述第一开关元件断开并且所述第二开关元件导通时，所述第二开关元件的输出端的电压。如此配置，当第一开关元件导通时，所述第二开关元件的输出端的电压则无法达到所述第二开关元件的开启电压，因此，可以关闭第二电流输出单元。

在一个较优的实施例中，所述第一开关元件为PNP型三极管，所述第二开关元件为NPN型三极管。在另一个较优的实施例中，所述第一开关元件为PMOS管，所述第二开关元件为NMOS管。如此配置，结构简单，不需要额外的其他辅助元件的加入来调整各位置的电压。

为了给芯片驱动模块提供的稳定电压及瞬态电流（开启功率管瞬间需要瞬态大电流），在芯片外部添加CC箝位电容，确保VC引脚比VIN引脚电压低一个预设值Vgs即可。可以理解为通过DZ1、Q1和恒流源S1来实现，原理是当VIN与VC电压差大于VDZ1+VBE时，Q1关闭（Q1为PNP三极管，D点电压比C点电压高VBE时，Q1开启，小于VBE时Q1关闭），I1电流为0，不再给CC电容充电，CC右极板电压不再降低，VC与VIN的电压差稳定在固定值；当芯片内部功率管开启时，CC电容给功率管的栅源极的寄生电容充电，消耗CC电荷，CC电容的右极板电压开始升高（左极板是VIN，默认不变），此时Q1开启，I1电流恢复；当芯片在工作时，功率管周期性地开启和关断，CC电容不断的在进行充电与放电，所以I1是一个稳定的电流；通过合理的设计，可以确保所述启动及稳压模块101所需的电流正好等于I1时，I1电流便可以确保整个逻辑子电路的正常工作，逻辑子电路不需要再从芯片的VIN端取电，相较于现有方案，相当于芯片的固有功耗减少一半。

考虑到芯片在上电初期，或反复插拔上电时，CC电容的电荷正好保证两端电压差在VDZ1+VBE，此时Q1关闭，I1电流为0，逻辑子电路没法工作，功率管驱动电路没有控制信号也不会工作，芯片处于锁定状态，为了解决上述问题，添加DZ2、Q2和恒流源S2组成的第二电流输出单元。原理是：上电初期碰到的上述问题，I2电流便可以给所述启动及稳压模块101提供工作所需的电流，确保逻辑电路正常工作，芯片的功率管正常的开启与关闭，此时I1电流便可以正常建立；在DZ2=DZ1时，A点电压等于C点电压，由于Q2是NPN三极管，Q1是PNP三极管，三极管Q1，Q2工作在饱和区，CE压差比较小；所以B点电压小于E点电压，即I1正常建立后，I2基本不会再给所述启动及稳压模块101供电，I2电流趋近为0，不会产生额外的损耗。

另外，当使用低寄生电容的功率MOS管时（MOS管寄生电容小，开启与关闭MOS关所需的电流值便小，即I1减少），则I1电流可能会偏小，无法满足逻辑子电路正常工作时所需的电流，DZ2、Q2和第二恒流源S2便可以补充电流（由于Q2是NPN三极管，恒流源S2可以根据需要删去，不添加 也可以保证Q2工作），由于B点电压小于E点电压,所以逻辑子电路会优先使用I1电流，I2电流仅作为补偿电流使用，整个芯片仍可以减少一个I1电流损耗，仍是串联供电，减少芯片的功耗。

当通过外加电压关闭功率管时，如给芯片的FB引脚添加高压，便可以关闭芯片内部的MOS管，此时I1电流趋近为0，便需要I2电流给逻辑模块供电，保持芯片内部功能正常，当FB引脚外加的电压去除后，芯片恢复正常工作，功率管按照既定频率工作，I2便会趋近于0，由I1给所有模块供电，仍是串联供电，减少芯片的功耗。

请参考图4，在一个较优的实施例中，所述箝位模块203还包括第三电流输出单元2036；当所述充电电流高于所述逻辑子电路正常工作的电流时，所述第三电流输出单元用于将所述充电电流的一部分直接输出至地，使得所述充电电流的剩余部分与所述逻辑子电路相匹配。

在一个具体的实施例中，所述第三电流输出单元2036包括第三开关元件Q3和控制组件2037；所述第三开关元件Q3的连接端分别与所述第二电压端和地连接。

所述控制组件2037被配置为，当所述第三开关元件Q3关闭且所述第一电压端和所述第二电压端的压差小于第一压差时，控制所述第三开关元件Q3导通；当所述第三开关元件Q3导通且所述第一电压端和所述第二电压端的压差大于第二压差时，控制所述第三开关元件Q3关闭；所述第一压差和所述第二压差基于所述功率管正常工作所需的电压设置，所述第一压差小于所述第二压差。例如，第一压差与所述功率管正常工作时允许的箝位电容的最小电压存在对应关系；第二压差与所述功率管正常工作时允许的箝位电容的最大电压存在对应关系。

所述第三开关元件Q3可以是PNP型三极管，所述第三电流输出单元2036也可以包括第三稳压管DZ3，所述第三稳压管DZ3设置于所述第一电压端和所述开关元件的控制端之间。所述控制组件的具体内部结构可以根据实际需要进行设置，所述控制组件的端口数量和连接关系可以根据实际需要进行设置（例如是按照图4所示的方式设置），在此不进行展开描述。

图4所示的所述箝位模块203可以兼容更多组合；对于某些寄生电容较大的功率MOS管，驱动功率管开启需要消耗的电流相对会增大，但是逻辑驱动模块消耗的电流基本是固定的，由于I1需要经过所述逻辑子电路才能最终流到地，若逻辑子电路消耗掉的电流小于MOS管驱动电路的损耗，会造成CC放电的电流大于I1充电的电流，则CC电荷不断减少，CC两端压差不断减少，当电压差小于一定值时，便无法开启功率MOS管。为避免上述情况发生，增加DZ3，Q3和控制组件2037，当检测到CC右极板的电压低于一定值时，便开启Q3，电流I3可以给箝位电容CC充电，由于DZ3的电压小于DZ1，且Q3是周期性开启，所以电源芯片的主要功耗还是I1，芯片正常工作后，I2趋近为0，I3为周期性的小电流。此时，CC的充电电流可以理解为I1+I3。

请参考图1，现有技术方案内部逻辑电路与功率管驱动部分采用并联模式，则芯片逻辑部分的电流为IQ1由输入电源提供，功率管驱动部分IQ2由输入电源提供，则芯片产生的固有功耗为VIN*(IQ1+IQ2）。

请参考图2，采用本发明的串联供电模式，则芯片静态电流IQ3，由功率管驱动部分IQ3提供，功率管驱动部分的IQ3由输入电源提供，则芯片产生的固有功耗为 VIN* IQ3。

举个例子，实际计算：IQ1=0.5mA，IQ2=0.5mA，IQ3=0.5mA；在100V输入，输出空载的情况下：

本发明方案的固有损耗为100V*0.5mA =50mW。

传统方案：100V*(0.5mA +0.5mA)=100mW。

相对于传统方案,芯片明显降低了自身固有功耗，可以大幅度提高轻载条件小的转换效率，减少芯片发热，提高高输入电压条件下的输出功率和可靠性。

综上所述，本实施例提供了一种电源电路和电源芯片。所述电源电路包括逻辑子电路和驱动子电路，所述驱动子电路用于驱动功率管；所述逻辑子电路和所述驱动子电路以串联方式复用至少一部分电流。如此配置，通过串联供电模式，将逻辑电路部分所需的电流与驱动电路需要的电流复用，极大的减少芯片内部固有的电路损耗；从电路结构角度进行优化降低芯片自身的功耗。后续较优的实施例结合串联模式可能出现的新情况进行了针对性的设计，进一步提高了本发明的可靠性和实用性。

本实施例的有益效果如下：芯片内部电路模块串联供电模式，电路结构简单；利用芯片内部功率管驱动模块和外置的箝位电容（储能，提供瞬态电流）工作时产生的电流给芯片内部逻辑电路模块提供电流，电流复用，省去一路电流损耗；降低了芯片内部供电功耗。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种电源电路，其特征在于，所述电源电路包括逻辑子电路和驱动子电路，所述驱动子电路用于驱动功率管；所述逻辑子电路和所述驱动子电路以串联方式复用至少一部分电流；

所述驱动子电路用于为箝位电容充电，所述箝位电容所存储的电量用于为所述功率管的寄生电容快速充电，实现快速开启所述功率管的目的，所述逻辑子电路和所述驱动子电路复用所述箝位电容的充电电流的至少90%；

所述驱动子电路包括第一电压端、第二电压端和电流输出端，所述第一电压端用于连接输入电压，所述箝位电容连接于所述第一电压端和所述第二电压端之间；

所述功率管正常工作时，至少90%的所述充电电流依次流经所述第一电压端、所述箝位电容、所述第二电压端、所述电流输出端和所述逻辑子电路。

2.根据权利要求1所述的电源电路，其特征在于，所述驱动子电路包括箝位模块；所述第一电压端、所述第二电压端和所述电流输出端均从属于所述箝位模块，所述箝位模块包括第一电流输出单元和第二电流输出单元，所述第一电流输出单元和所述第二电流输出单元的输出端相连接形成所述电流输出端；

所述第一电流输出单元用于在所述功率管正常工作时，将至少90%的所述充电电流传输至所述逻辑子电路；所述第二电流输出单元用于在所述功率管未正常工作之时，为所述逻辑子电路提供工作电流。

3.根据权利要求2所述的电源电路，其特征在于，所述第一电流输出单元还用于在所述功率管正常工作时，停止所述第二电流输出单元的工作或者降低所述第二电流输出单元的能耗。

4.根据权利要求2所述的电源电路，其特征在于，所述第一电流输出单元包括第一稳压管、第一开关元件和第一恒流源，所述第一稳压管的阴极与所述第一电压端连接，所述第一开关元件的输入端与所述第二电压端连接，所述第一开关元件的控制端与所述第一稳压管的阳极连接，所述第一开关元件的输出端被配置为所述第一电流输出单元的输出端，所述第一恒流源的输入端与所述第一开关元件的控制端连接，所述第一恒流源的输出端用于接地；

所述第一开关元件的控制端与输入端的压差达到预设值时，所述第一开关元件导通，否则，关断。

5.根据权利要求4所述的电源电路，其特征在于，所述第二电流输出单元包括第二稳压管和第二开关元件；所述第二稳压管的阴极与所述第一电压端连接，所述第二稳压管的阳极与所述第二开关元件的控制端连接，所述第二开关元件的输入端与所述第一电压端连接，所述第二开关元件的输出端被配置为所述第二电流输出单元的输出端；

所述第二开关元件的控制端与输入端的压差达到预设值时，所述第二开关元件导通，否则，关断；

第一电压大于第二电压，其中，所述第一电压为所述第一开关元件导通时，其输出端的电压，所述第二电压为所述第一开关元件断开并且所述第二开关元件导通时，所述第二开关元件的输出端的电压。

6.根据权利要求2所述的电源电路，其特征在于，所述箝位模块还包括第三电流输出单元；当所述充电电流高于所述逻辑子电路正常工作的电流时，所述第三电流输出单元用于将所述充电电流的一部分直接输出至地，使得所述充电电流的剩余部分与所述逻辑子电路相匹配。

7.根据权利要求6所述的电源电路，其特征在于，所述第三电流输出单元包括第三开关元件和控制组件；

所述第三开关元件的连接端分别与所述第二电压端和地连接；

所述控制组件被配置为，当所述第三开关元件关闭且所述第一电压端和所述第二电压端的压差小于第一压差时，控制所述第三开关元件导通；当所述第三开关元件导通且所述第一电压端和所述第二电压端的压差大于第二压差时，控制所述第三开关元件关闭；所述第一压差和所述第二压差基于所述功率管正常工作所需的电压设置，所述第一压差小于所述第二压差。

8.一种电源芯片，其特征在于，所述电源芯片包括如权利要求1~7中任一项所述的电源电路。