CN118057579A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN118057579A
CN118057579A CN202211457724.XA CN202211457724A CN118057579A CN 118057579 A CN118057579 A CN 118057579A CN 202211457724 A CN202211457724 A CN 202211457724A CN 118057579 A CN118057579 A CN 118057579A
Authority
CN
China
Prior art keywords
dielectric layer
forming
source
gate structures
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211457724.XA
Other languages
English (en)
Inventor
朱海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202211457724.XA priority Critical patent/CN118057579A/zh
Publication of CN118057579A publication Critical patent/CN118057579A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，衬底包括基底以及位于基底上的鳍部；形成介质层、若干栅极结构和若干源漏掺杂层，若干栅极结构位于衬底上且横跨鳍部，若干源漏掺杂层分别位于栅极结构两侧的鳍部内，源漏掺杂层内具有源漏离子，介质层位于衬底上，介质层覆盖源漏掺杂层和栅极结构，且暴露出栅极结构的顶部表面，介质层经过紫外线光照射处理。由于介质层内会存在少量的Si‑H键和N‑H键，因此，通过紫外线光照射处理后使得Si‑H键和N‑H键发生交联反应，使得介质层的应力产生较小的压缩，进而降低介质层对鳍部的拉应力。当介质层对鳍部的拉应力减小时，鳍部的沟道方向晶向发生变化，以此来调节后续形成的晶体管的超低电压阈值。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。MOS包括PMOS晶体管和NMOS晶体管。
为了适应集成电路设计中不同晶体管的开关速度的需要，需要形成具有多阈值电压的晶体管。为了调节PMOS晶体管和NMOS晶体管的阈值电压，会在PMOS晶体管和NMOS晶体管的栅介质层表面形成对应的功函数层，并且在PMOS晶体管和NMOS晶体管中，功函数层的层数和材料不同以满足各自功函数调节的需要。
然而，现有技术中对场效应晶体管的阈值电压的调节仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以调节晶体管的超低电压阈值。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底以及位于所述基底上的鳍部，所述鳍部沿第一方向延伸；形成介质层、若干栅极结构和若干源漏掺杂层，若干所述栅极结构位于所述衬底上且横跨所述鳍部，所述栅极结构沿第二方向延伸，所述第一方向与所述第二方向垂直，若干所述源漏掺杂层分别位于所述栅极结构两侧的所述鳍部内，所述源漏掺杂层内具有源漏离子，所述介质层位于所述衬底上，所述介质层覆盖所述源漏掺杂层和所述栅极结构，且暴露出所述栅极结构的顶部表面，所述介质层经过紫外线光照射处理。
可选的，在形成所述介质层、若干栅极结构和若干源漏掺杂层之前，还包括：在所述衬底上形成若干伪栅结构，若干所述伪栅结构横跨所述鳍部，所述伪栅结构沿所述第二方向延伸；若干所述源漏掺杂层分别位于所述伪栅结构两侧的所述鳍部内；所述介质层覆盖所述源漏掺杂层和所述伪栅结构，且暴露出所述伪栅结构的顶部表面。
可选的，若干所述源漏掺杂层的形成方法包括：以若干所述伪栅结构为掩膜刻蚀所述鳍部，在所述鳍部内形成若干源漏开口；在所述源漏开口内形成所述源漏掺杂层。
可选的，所述介质层的形成方法包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述源漏掺杂层和所述伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述伪栅结构的顶部表面为止，形成所述介质层。
可选的，所述介质层经过紫外线光照射处理包括：在形成所述初始介质层之后，对所述初始介质层进行紫外线光照射处理。
可选的，对所述初始介质层进行紫外线光照射处理的工艺参数包括：照射功率3千瓦～12千瓦；照射时间0分钟～10分钟。
可选的，所述介质层经过紫外线光照射处理包括：在所述平坦化处理之后，对所述介质层进行紫外线光照射处理。
可选的，对所述介质层进行紫外线光照射处理的工艺参数包括：照射功率3千瓦～12千瓦；照射时间0分钟～10分钟。
可选的，所述初始介质层的形成工艺包括：流体化学气相沉积工艺。
可选的，所述介质层的材料包括：氧化硅。
可选的，若干所述栅极结构的形成方法包括：去除若干所述伪栅结构，在所述介质层内形成若干栅极开口；在所述栅极开口内形成所述栅极结构。
可选的，所述栅极结构包括：栅介质层、以及位于所述栅介质层上的功函数层。
可选的，所述栅介质层的材料包括：高K介质材料；所述功函数层的材料包括：氮化钛。
可选的，所述鳍部包括：沿所述第一方向排布的器件区、以及分别与所述器件区邻接的隔离区；若干所述栅极结构包括：横跨所述器件区的若干第一栅极结构、以及横跨所述隔离区的第二栅极结构。
可选的，在形成所述栅极结构之后，还包括：去除所述第二栅极结构以及所述第二栅极结构覆盖的部分所述鳍部，在所述介质层内形成隔离开口；在所述隔离开口内形成隔离结构。
可选的，所述隔离结构的材料包括：氮化硅或氧化硅。
可选的，所述源漏离子包括：N型离子；所述N型离子包括：磷、砷或锑。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的半导体结构的形成方法中，由于经过流体化学气相沉积形成的所述初始介质层需要进行退火处理，在经过退火处理之后，氧化硅材料的所述初始介质层内会存在少量的Si-H键和N-H键，因此，通过紫外线光照射处理后使得Si-H键和N-H键发生交联反应，使得所述介质层的应力产生较小的压缩，进而降低所述介质层对所述鳍部的拉应力。当所述介质层对所述鳍部的拉应力减小时，所述鳍部的沟道方向晶向发生变化，以此来调节后续形成的NMOS晶体管的超低电压阈值。
附图说明
图1和图2是一种半导体结构的结构示意图；
图3至图11是本发明实施例中半导体结构形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中对场效应晶体管的阈值电压的调节仍存在诸多问题。以下将结合附图进行具体说明。
图1和图2是一种半导体结构的结构示意图。
请参考图1和图2，图1是省略介质层的半导体结构俯视图，图2是图1中沿A-A线截面示意图，提供衬底，所述衬底包括基底100以及位于所述基底100上的鳍部101，所述鳍部101沿第一方向X延伸；形成介质层102、若干栅极结构103和若干源漏掺杂层104，若干所述栅极结构103位于所述衬底上且横跨所述鳍部101，所述栅极结构103沿第二方向Y延伸，所述第一方向X与所述第二方向Y垂直，若干所述源漏掺杂层104分别位于所述栅极结构103两侧的所述鳍部101内，所述源漏掺杂层104内具有源漏离子，所述介质层102位于所述衬底上，所述介质层102覆盖所述源漏掺杂层104和所述栅极结构103，且暴露出所述栅极结构103的顶部表面。
在本实施例中，所述源漏离子为N型离子，对应形成的晶体管为NMOS晶体管，NMOS晶体管的超低电压阈值(Ultra Low Voltage Threshold，ULVT)通过所述栅极结构103中的功函数层进行调节。然而，在NMOS晶体管中的功函数层的厚度很小，因此很难再通过调节功函数层的厚度调节NMOM晶体管的超低电压阈值。
在此基础上，本发明提供一种半导体结构的形成方法，通过紫外线光照射所述介质层，使得介质层内的Si-H键和N-H键发生交联反应，进而使得所述介质层的应力产生较小的压缩，进而降低所述介质层对所述鳍部的拉应力。当所述介质层对所述鳍部的拉应力减小时，所述鳍部的沟道方向晶向发生变化，以此来调节后续形成的晶体管的超低电压阈值。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图11是本发明实施例中半导体结构形成方法各步骤结构示意图。
请参考图3和图4，图4是图3中沿B-B线截面示意图，提供衬底，所述衬底包括基底200以及位于所述基底200上的鳍部201，所述鳍部201沿第一方向X延伸。
在本实施例中，所述衬底为后续形成半导体结构提供工艺基础。
在本实施例中，后续形成的半导体结构为鳍式场效应晶体管(FinFET)。
在本实施例中，所述基底200的为硅基底。
在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
在本实施例中，所述鳍部201的材料与所述基底200的材料相同，相应的所述鳍部201的材料包括硅。
在本实施例中，所述鳍部201包括：沿所述第一方向X排布的器件区I、以及分别与所述器件区I邻接的隔离区II。
请参考图5，图5和图4的视图方向一致，在所述衬底上形成隔离层202，所述隔离层202覆盖所述鳍部201的部分侧壁，且所述隔离层202的顶部表面低于所述鳍部201的顶部表面。
在本实施例中，所述隔离层202的形成方法包括：在所述衬底上形成初始隔离层(未图示)；刻蚀去除部分所述初始隔离层，形成所述隔离层202，所述隔离层202顶部表面低于所述鳍部201顶部表面。
所述隔离层202的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层202的材料采用氧化硅。
在本实施例中，在形成所述隔离层202之后，还包括：形成介质层、若干栅极结构和若干源漏掺杂层，若干所述栅极结构位于所述衬底上且横跨所述鳍部201，所述栅极结构沿第二方向延伸，所述第一方向X与所述第二方向垂直，若干所述源漏掺杂层分别位于所述栅极结构两侧的所述鳍部201内，所述源漏掺杂层内具有源漏离子，所述介质层位于所述衬底上，所述介质层覆盖所述源漏掺杂层和所述栅极结构，且暴露出所述栅极结构的顶部表面，所述介质层经过紫外线光照射处理。具体形成过程请参考图6至图10。
请参考图6和图7，图7是图6中沿C-C线截面示意图，在所述衬底上形成若干伪栅结构，若干所述伪栅结构203横跨所述鳍部201，所述伪栅结构沿所述第二方向Y延伸。
在本实施例中，所述第一方向X与所述第二方向Y垂直。
在本实施例中，若干所述伪栅结构包括：横跨所述器件区I的若干第一伪栅结构203、以及横跨所述隔离区II的第二伪栅结构204。
在本实施例中，所述第一伪栅结构和所述第二伪栅结构均包括：伪栅介质层、位于所述伪栅介质层上的伪栅层(未标示)。
在本实施例中，所述伪栅介质层的材料采用氧化硅；在其他实施例中，所述伪栅介质层材料还可以采用氮氧化硅。
在本实施例中，所述伪栅层的材料采用多晶硅。
请继续参考图6和图7，在本实施例中，在形成若干所述伪栅结构之后，还包括：在所述伪栅结构的侧壁形成侧墙205。
在本实施例中，所述侧墙205的形成方法包括：在所述第一伪栅结构203和所述第二伪栅结构204的侧壁和顶部表面、以及所述隔离层202的顶部表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述第一伪栅结构203、所述第二伪栅结构204和所述隔离层202的顶部表面为止，形成所述侧墙205。
在本实施例中，所述侧墙205的材料包括：氮化硅。
请参考图8，图8和图7的视图方向一致，在所述伪栅结构两侧的所述鳍部201内形成所述源漏掺杂层206。
在本实施例中，所述源漏掺杂层206的形成方法包括：以若干所述伪栅结构和若干所述侧墙205为掩膜刻蚀所述鳍部201，在所述鳍部201内形成若干源漏开口(未标示)；在所述源漏开口内形成所述源漏掺杂层206。
在本实施例中，所述源漏掺杂层206具体为相邻的所述第一伪栅结构203之间，或相邻的所述第一伪栅结构203和所述第二伪栅结构204之间。
在本实施例中，所述源漏离子为N型离子；所述N型离子包括：磷、砷或锑。
请参考图9，在所述衬底上形成介质层207，所述介质层207覆盖所述源漏掺杂层206和所述伪栅结构，且暴露出所述伪栅结构的顶部表面，所述介质层207经过紫外线光照射处理。
在本实施例中，所述介质层207的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以为低K介质材料(低K介质材料指相对介电常数低于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数低于2.5的介质材料)。
在本实施例中，所述介质层207的形成方法包括：在所述衬底上形成初始介质层(未图示)，所述初始介质层覆盖所述源漏掺杂层206和所述伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述伪栅结构的顶部表面为止，形成所述介质层207。
在本实施例中，所述初始介质层的形成工艺采用流体化学气相沉积工艺。
在本实施例中，所述介质层207经过紫外线光照射处理包括：在所述平坦化处理之后，对所述介质层207进行紫外线光照射处理。
在本实施例中，对所述介质层207进行紫外线光照射处理的工艺参数包括：照射功率3千瓦～12千瓦；照射时间0分钟～10分钟。
在其他实施例中，所述介质层经过紫外线光照射处理还可以包括：在形成所述初始介质层之后，对所述初始介质层进行紫外线光照射处理；相应的，对所述初始介质层进行紫外线光照射处理的工艺参数包括：照射功率3千瓦～12千瓦；照射时间0分钟～10分钟。
在本实施例中，由于经过流体化学气相沉积形成的所述初始介质层需要进行退火处理，在经过退火处理之后，氧化硅材料的所述初始介质层内会存在少量的Si-H键和N-H键，因此，通过紫外线光照射处理后使得Si-H键和N-H键发生交联反应，使得所述介质层207的应力产生较小的压缩，进而降低所述介质层207对所述鳍部201的拉应力。当所述介质层207对所述鳍部201的拉应力减小时，所述鳍部201的沟道方向晶向发生变化，以此来调节后续形成的NMOS晶体管的超低电压阈值。
请参考图10，去除若干所述伪栅结构，在所述介质层207内形成若干栅极开口；在所述栅极开口内形成所述栅极结构。
在本实施例中，若干所述栅极结构包括：横跨所述器件区I的若干第一栅极结构208、以及横跨所述隔离区II的第二栅极结构209。
在本实施例中，所述源漏掺杂层206具体为相邻的所述第一栅极结构208之间，或相邻的所述第一栅极结构208和所述第二栅极结构209之间。
在本实施例中，所述栅极结构包括：栅介质层、以及位于所述栅介质层上的功函数层。
在本实施例中，所述栅介质层的材料采用高K介质材料；所述功函数层的材料采用氮化钛。
请参考图11，在形成若干所述栅极结构之后，去除所述第二栅极结构209以及所述第二栅极结构209覆盖的部分所述鳍部201，在所述介质层207内形成隔离开口(未图示)；在所述隔离开口内形成隔离结构210。
在本实施例中，采用SDB(Single Diffusion Break)技术形成所述隔离结构210，通过所述隔离结构210有效防止不同晶体管的所述源漏掺杂层206相互连接，同时也有效减少了所述隔离结构210的面积，提高所形成半导体结构的集成度。
在本实施例中，在所述隔离开口内形成所述隔离结构210的方法包括：在所述隔离开口以及所述介质层207的表面形成隔离材料层(未图示)；对所述隔离材料层进行平坦化处理，直至暴露出所述介质层207的表面为止，形成所述隔离结构210。
所述隔离结构210的材料包括：氮化硅或氧化硅。
在本实施例中，所述隔离结构210的材料采用氮化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底以及位于所述基底上的鳍部，所述鳍部沿第一方向延伸；
形成介质层、若干栅极结构和若干源漏掺杂层，若干所述栅极结构位于所述衬底上且横跨所述鳍部，所述栅极结构沿第二方向延伸，所述第一方向与所述第二方向垂直，若干所述源漏掺杂层分别位于所述栅极结构两侧的所述鳍部内，所述源漏掺杂层内具有源漏离子，所述介质层位于所述衬底上，所述介质层覆盖所述源漏掺杂层和所述栅极结构，且暴露出所述栅极结构的顶部表面，所述介质层经过紫外线光照射处理。
2.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述介质层、若干栅极结构和若干源漏掺杂层之前，还包括：在所述衬底上形成若干伪栅结构，若干所述伪栅结构横跨所述鳍部，所述伪栅结构沿所述第二方向延伸；若干所述源漏掺杂层分别位于所述伪栅结构两侧的所述鳍部内；所述介质层覆盖所述源漏掺杂层和所述伪栅结构，且暴露出所述伪栅结构的顶部表面。
3.如权利要求2所述半导体结构的形成方法，其特征在于，若干所述源漏掺杂层的形成方法包括：以若干所述伪栅结构为掩膜刻蚀所述鳍部，在所述鳍部内形成若干源漏开口；在所述源漏开口内形成所述源漏掺杂层。
4.如权利要求2所述半导体结构的形成方法，其特征在于，所述介质层的形成方法包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述源漏掺杂层和所述伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述伪栅结构的顶部表面为止，形成所述介质层。
5.如权利要求4所述半导体结构的形成方法，其特征在于，所述介质层经过紫外线光照射处理包括：在形成所述初始介质层之后，对所述初始介质层进行紫外线光照射处理。
6.如权利要求5所述半导体结构的形成方法，其特征在于，对所述初始介质层进行紫外线光照射处理的工艺参数包括：照射功率3千瓦～12千瓦；照射时间0分钟～10分钟。
7.如权利要求4所述半导体结构的形成方法，其特征在于，所述介质层经过紫外线光照射处理包括：在所述平坦化处理之后，对所述介质层进行紫外线光照射处理。
8.如权利要求7所述半导体结构的形成方法，其特征在于，对所述介质层进行紫外线光照射处理的工艺参数包括：照射功率3千瓦～12千瓦；照射时间0分钟～10分钟。
9.如权利要求4所述半导体结构的形成方法，其特征在于，所述初始介质层的形成工艺包括：流体化学气相沉积工艺。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述介质层的材料包括：氧化硅。
11.如权利要求2所述半导体结构的形成方法，其特征在于，若干所述栅极结构的形成方法包括：去除若干所述伪栅结构，在所述介质层内形成若干栅极开口；在所述栅极开口内形成所述栅极结构。
12.如权利要求1所述半导体结构的形成方法，其特征在于，所述栅极结构包括：栅介质层、以及位于所述栅介质层上的功函数层。
13.如权利要求12所述半导体结构的形成方法，其特征在于，所述栅介质层的材料包括：高K介质材料；所述功函数层的材料包括：氮化钛。
14.如权利要求1所述半导体结构的形成方法，其特征在于，所述鳍部包括：沿所述第一方向排布的器件区、以及分别与所述器件区邻接的隔离区；若干所述栅极结构包括：横跨所述器件区的若干第一栅极结构、以及横跨所述隔离区的第二栅极结构。
15.如权利要求14所述半导体结构的形成方法，其特征在于，在形成所述栅极结构之后，还包括：去除所述第二栅极结构以及所述第二栅极结构覆盖的部分所述鳍部，在所述介质层内形成隔离开口；在所述隔离开口内形成隔离结构。
16.如权利要求15所述半导体结构的形成方法，其特征在于，所述隔离结构的材料包括：氮化硅或氧化硅。
17.如权利要求1所述半导体结构的形成方法，其特征在于，所述源漏离子包括：N型离子；所述N型离子包括：磷、砷或锑。
CN202211457724.XA 2022-11-21 2022-11-21 半导体结构的形成方法 Pending CN118057579A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211457724.XA CN118057579A (zh) 2022-11-21 2022-11-21 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211457724.XA CN118057579A (zh) 2022-11-21 2022-11-21 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN118057579A true CN118057579A (zh) 2024-05-21

Family

ID=91069474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211457724.XA Pending CN118057579A (zh) 2022-11-21 2022-11-21 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN118057579A (zh)

Similar Documents

Publication Publication Date Title
US7211871B2 (en) Transistors of semiconductor devices and methods of fabricating the same
US8329566B2 (en) Method of manufacturing a high-performance semiconductor device
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US20130299914A1 (en) Semiconductor device and method for manufacturing the device
US6833569B2 (en) Self-aligned planar double-gate process by amorphization
US20100327363A1 (en) Semiconductor device and method for fabricating the same
SG185185A1 (en) Mos semiconductor device and methods for its fabrication
KR20090078151A (ko) 반도체 소자의 제조방법
US10177246B2 (en) Semiconductor structure and fabrication method thereof
US6391728B1 (en) Method of forming a highly localized halo profile to prevent punch-through
US7495295B2 (en) Semiconductor device and method for fabricating the same
US7026203B2 (en) Method for forming dual gate electrodes using damascene gate process
KR100710194B1 (ko) 고전압 반도체소자의 제조방법
CN118057579A (zh) 半导体结构的形成方法
US9431408B2 (en) Methods for fabricating integrated circuits with a high-voltage MOSFET
US7964917B2 (en) Semiconductor device including liner insulating film
CN107437533B (zh) 半导体结构及其制造方法
US6734070B1 (en) Method of fabricating a semiconductor device with field-effect transistors having shallow source and drain junctions
KR20080081550A (ko) 모스펫 소자 및 그의 제조방법
KR20040009748A (ko) 모스 트랜지스터의 제조 방법
US20160300928A1 (en) Densely packed transistor devices
KR100190380B1 (ko) 액세스트랜지스터에대한드라이브트랜지스터의셀비율증대방법
JP2000077661A (ja) 半導体装置の製造方法
CN108666271B (zh) 半导体器件及其形成方法
KR20070100028A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination