CN118053742A - 生产量子点器件的紧密间隔开的栅极结构的方法 - Google Patents
生产量子点器件的紧密间隔开的栅极结构的方法 Download PDFInfo
- Publication number
- CN118053742A CN118053742A CN202311517673.XA CN202311517673A CN118053742A CN 118053742 A CN118053742 A CN 118053742A CN 202311517673 A CN202311517673 A CN 202311517673A CN 118053742 A CN118053742 A CN 118053742A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- spacers
- structures
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000002096 quantum dot Substances 0.000 title claims abstract description 43
- 125000006850 spacer group Chemical group 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000000463 material Substances 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000012876 topography Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 161
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 238000005530 etching Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
根据本发明的方法，在至少包括半导体材料的顶层的基板(1)上产生多个相互平行的心轴结构(4，4’)。侧间隔物(5)被形成在心轴结构上，并且心轴结构相对于间隔物被去除。这涉及在基板上形成辅助层，这使得能够选择性地去除心轴的至少顶部部分，然后去除辅助层以及心轴的可能的任何剩余部分。量子点器件的栅极氧化物(10)通过基板的半导体材料的热氧化而被形成在间隔物之间的区域中。热氧化允许具有低缺陷密度和恒定厚度的栅极氧化物的形成。间隔物材料(5)被选择成承受住热氧化，并且用作栅极结构(15)之间的绝缘体。栅极结构(15)的形成是通过取自或类似于已知的替换栅极技术的技术来完成的。
Description
发明领域
本发明涉及在半导体基板上生产量子点器件的方法，具体而言是生产器件的由薄绝缘体分隔开的紧密间隔开的栅极结构的新方式。
背景技术
近年来，半导体材料上的量子点器件作为实现可行量子计算芯片的主要途径之一，被广泛探索。已经探索了各种架构，它们都共同地具有由绝缘体来紧密间隔开的栅极并被配置成使得量子点能被约束在这些栅极中的一者或多者下方。栅极例如可以是形成在硅基板上的氧化硅薄层上的金属栅极。通过栅极的紧密间隔和向栅极施加适当的电压，在栅极下方在氧化硅和硅基板之间的界面处创建量子点(即小的隔离电子或空穴岛)并操纵与量子点相关的量子位是可能的。量子比特例如可以由量子点的个体电子的自旋状态来定义。磁共振被用于控制自旋状态，并且读出器件(例如单电子晶体管)可以被集成在一个或多个量子点附近。量子点器件在开尔文或亚开尔文范围(即约1K或更低)的温度下操作，以实现足够的量子比特相干时间和基于量子比特的计算。
响应上述描述的各种配置所共有的一个反复出现的问题涉及用于实现紧密间隔开的且纳米级的栅极阵列的制造工艺。栅极宽度被要求在几十纳米的范围内，而栅极之间的绝缘体间隔必须尽可能小，优选地在约5nm和20nm之间。目前应用的用于产生此类结构的方法包括使用连续的栅极图案化步骤，从而产生部分地交叠的栅极，或者使用类似于多图案化的技术。所有当前应用的方法所共有的问题是，在制造工艺期间，在其上形成栅极的基板被暴露于等离子体蚀刻一次或多次。这种暴露可能损坏基板，从而导致量子比特状态的恶化。通过多个图案化步骤来形成栅极还导致栅极之间的不均匀的介电间隔以及不均匀的栅极高度，这可能对器件操作不利。
当栅极被形成在氧化硅上时，这种氧化物需要具有低缺陷密度，以便量子比特器件正确地工作。在使用连续栅极图案化步骤的当前制造方法中，在每个步骤之后通过原子层沉积来沉积氧化物。然而，这种类型的沉积不会导致氧化物的所需无缺陷特性，使得栅极氧化物的质量在每一连续的栅极形成时逐渐恶化。
发明内容
本发明旨在提供一种使得能够在没有上述问题的情况下生产量子点器件的紧密间隔开的栅极结构的方法。该目的是通过所附权利要求中公开的方法来实现的。
根据本发明的方法的实施例，在半导体基板上产生多个相互平行的心轴结构。侧间隔物被形成在心轴结构上，并且心轴结构相对于间隔物被去除。这涉及在基板上形成辅助层，这使得能够选择性地去除心轴的至少顶部部分，然后去除辅助层以及心轴的可能的任何剩余部分。量子点器件的栅极氧化物随后通过基板的半导体材料的热氧化而被形成在间隔物之间的区域中。热氧化允许具有低缺陷密度和恒定厚度的栅极氧化物的形成。间隔物材料被选择成承受住热氧化，并且用作相邻栅极结构之间的绝缘体。这些栅极结构的形成是通过取自或类似于已知的替换栅极技术的技术来完成的。由于这些结构是在不需要多个图案化步骤的情况下产生的，因此这种办法允许具有基本上均匀的高度和均匀的介电间隔的栅极结构的形成。
本发明尤其涉及一种根据预定义的量子点器件配置来生产量子点器件的方法，所述配置包括通过填充有电介质的间隔来彼此分隔开的相互平行的导电栅极结构的阵列，所述方法包括以下步骤：
提供由半导体材料组成的基板或包括由半导体材料形成的顶层的基板，
在基板上产生多个平行的心轴结构，
在心轴结构的侧表面上产生由介电材料形成的间隔物，所述间隔物具有给定宽度，
在心轴结构上和基板上形成薄辅助层，所述辅助层比所述间隔物宽度更薄，
从心轴结构去除所述辅助层，同时基本上将其保持在基板上，
选择性地去除心轴结构的至少顶层，其中所述去除是相对于间隔物和所述辅助层具有选择性的，
从基板去除所述辅助层，并且如果心轴结构的任何剩余部分仍然存在，则去除所述剩余部分，
通过所述半导体材料的热氧化，在间隔物之间的区域中产生氧化物层，其中氧化物层比间隔物的高度更薄，使得间隔物和氧化物层限定一拓扑结构，
通过沉积遵循所述形貌的一个或多个共形层并随后沉积覆盖间隔物的非共形层，来填充间隔物之间的区域，
减薄和平坦化非共形层直至获得至少部分地由非共形层的材料形成并且至少由间隔物的所述介电材料彼此分隔开的诸结构，
从薄化和平坦化步骤的结果开始，产生所述预定义的量子点器件配置，其中：
所述诸结构或其部分充当量子点器件的栅极结构，
热生长的氧化物层充当栅极氧化物层，
间隔物充当栅极结构之间的所述填充有电介质的间隔的至少一部分。
措辞“去除是相对于间隔物具有选择性的”意指在所述去除之后间隔物的宽度基本上被保持不变。
根据一实施例，所述辅助层是所述半导体材料的氧化物薄层，并且其中所述层通过热氧化步骤来被形成。
根据一实施例，心轴结构包括基板上的氧化物薄层和薄氧化物层顶部上的较厚层，并且其中该方法包括：
相对于间隔物和相对于薄辅助层来选择性地去除心轴结构的所述较厚层，
之后，在形成栅极氧化物层的步骤之前，去除心轴结构的薄氧化物层和辅助层。
“薄氧化物层”优选地是基板的半导体材料的氧化物层。术语“较厚层”是指：比薄氧化物层更厚的层，优选地是显著地更厚的层。基板可以是硅基板，或者它可以包括由硅形成的顶层。
根据一实施例，基板是硅基板或包括由硅形成的顶层，并且其中心轴结构由作为薄氧化硅层的所述薄氧化物层和由非晶硅或多晶硅形成的所述较厚层组成。
根据一实施例，所述心轴结构的宽度在10和50nm之间，并且其中间隔物的宽度在4和30nm之间。
根据一实施例，心轴结构全部具有相同的宽度，并且其中所述心轴结构被布置在具有至少两倍于所述宽度的恒定节距的规则阵列中。
根据一实施例，非共形层是导电层，使得在减薄和平坦化之后获得的结构是导电结构。
根据一实施例，非共形层是非导电层，并且其中掺杂元素被注入在通过减薄和平坦化获得的结构中，使得所述结构变得导电。
根据一实施例，在减薄和平坦化之后获得的结构中的一者或多者被切割以形成所述结构的分开的部分，并且其中所述部分中的一者或多者用作量子点器件的所述栅极结构。
本发明同样涉及一种包括相互平行的栅极结构的阵列的量子点器件，所述栅极结构通过介电间隔彼此分隔开并且位于栅极氧化物层上且与栅极氧化物层物理接触，栅氧化物层在基板上并与基板物理接触，基板至少包括由半导体材料形成的顶层，栅极氧化物层由所述半导体材料的氧化物形成，其特征在于：
栅极氧化物层具有恒定的厚度，
栅极结构具有基本上相同的高度，
介电间隔的宽度在每对相邻栅极结构之间是相同的，并且沿着栅极结构的高度是恒定的。
根据该器件的一实施例，基板是硅基板或包括由硅形成的顶层。
根据该器件的一实施例，所述心轴结构的宽度在10和50nm之间，并且其中介电间隔的宽度在4和30nm之间。
附图说明
图1至图12解说了根据特定实施例的使用由硅基材料形成的心轴结构的本发明的方法。
具体实施方式
图1至图12解说了本发明的方法的一个实施例，下文将对此进行详细描述。在这一实施例的描述中所叙述的材料和尺寸(各个具体值以及值范围)纯粹是通过示例的方式给出的，并且不限制本发明的范围。这些材料和尺寸适合于生产量子点器件的栅极结构阵列。
图1是硅基板1的小区域的2D截面图，该硅基板1可以是直径为200mm或300mm、厚度为数百微米的晶体硅工艺晶片。在Si晶片1的表面上是薄氧化硅(SiO2)层2，其厚度可以在1nm和10nm之间。直接在SiO2层2上的是厚度约为50nm的非晶硅(aSi)层3。可以应用用于在Si晶片1上产生SiO2层2和aSi层3的标准且因此众所周知的方法。例如，层2可以通过标准硅工艺晶片的热氧化工艺来被获得。代替非晶Si层，层3可以是类似厚度的多晶硅(polySi)层。
通过标准的光刻和蚀刻技术，层2和3的堆叠被图案化，如图2所示，从而导致出现多个平行的心轴结构4，心轴结构4由薄氧化物层4a和由aSi形成的部分4b来形成。心轴结构具有高度h和宽度w，以及在垂直于附图的方向上延伸的长度。在所示的示例性实施例中，图案包括2个平行的心轴结构4，它们具有40nm的相同宽度w且间隔开60nm的距离a。高度h对应于原始aSi层3和SiO2层2的组合厚度。阵列的节距p为100nm。
根据优选实施例，阵列包括2个或更多个心轴结构4，所有心轴结构都具有相同的宽度w并且以大于特征宽度两倍的恒定节距p间隔开。然而，在本发明的更宽范围内，通过执行下文和所附权利要求中所述的本发明的步骤，阵列可以由任何数量的平行心轴结构组成，这些平行心轴结构不一定具有恒定的宽度和节距，而是间隔开一定距离，允许适用于量子点器件的栅极结构的形成。心轴结构4在垂直于附图的方向上的长度可以从几十纳米到一个或多个微米。
然后在心轴结构4的侧壁上形成由氮化硅(以下简称为SiN，但旨在指代化合物Si3N4及其可能的化学计量变化)形成的侧间隔物5，如图3所示。间隔物5也被形成在平行于附图平面的侧壁上。在所示的实施例中，间隔物5的宽度ws(如图3所示)约是10nm。根据本发明的优选实施例，该间隔物宽度在4nm和30nm之间。可以通过本领域已知的方法，例如来自多重图案化的领域，来实现间隔物5的产生。首先，在心轴结构4的阵列上共形地沉积SiN层，即SiN层遵循由阵列和基板1的表面所限定的拓扑结构。随后，回蚀SiN层，使得其从芯轴结构4的顶表面和硅基板1的表面被去除，同时将其保持在芯轴结构4的垂直侧壁上。这可以通过使用等离子体蚀刻的干法蚀刻技术来实现。现有技术中可获得与用于形成共形SiN层的沉积技术(例如原子层沉积，ALD)以及随后用于从水平表面去除SiN的适用蚀刻配方有关的充分知识，因此这里不需要对其进行精确描述。以获得大约10nm的间隔物宽度的方式来控制共形地施加的SiN层的厚度和蚀刻参数。作为干法蚀刻工艺的结果，间隔物8的上表面相对于心轴结构4的上表面稍微向下弯曲。
根据该特定实施例的下一步骤是热氧化步骤，其中在其表面上具有心轴结构4和间隔物5的阵列的基板经受适于氧化心轴结构4的非晶Si和基板的Si的温度和环境。在热氧化步骤结束时，在基板表面上和在心轴结构4的上表面上形成薄氧化硅层6，如图4所示。SiO2层6的厚度可以在1nm和10nm之间，例如大约5nm。氧化物层6从基板1的顶部层级(level)和心轴结构4的aSi的顶部层级部分地向下生长，即它取代基板1的顶部处的结晶硅的一部分和心轴结构4的顶部处的aSi的一部分。层6也部分地向上生长超过基板1和心轴结构4的原始顶部层级，如图所示。在附图中，层6的上表面与层4a的上表面处于同一层级。然而，这不是严格的要求，并且在本发明的范围内允许这些顶表面之间的小的层级差。
在所附权利要求中，层6被称为“辅助层”。该层不限于热生长的氧化物层，而是可以是使得能够相对于该层6选择性地去除心轴结构的至少一部分的任何层，这将在下文中解释。
在热氧化步骤期间，SiN间隔物5基本上没有被氧化。这是本发明方法在材料选择方面的一个特性，首先与稍后在本发明方法中应用的进一步的热氧化工艺有关。根据所述特性，间隔物5的材料被选择成使得在适于显著地氧化基板1的材料的条件下施加的热氧化基本上不氧化间隔物5。在前一句中，“基本上不氧化”意味着可能发生不可避免的小程度氧化，从而在间隔物5上形成非常薄的氧化物层，然而这在附图中未示出。
然后，在基板1上形成掩模层7(见图5)，从而覆盖基板1上的氧化物层6，同时暴露心轴结构4的上表面。掩模层7可以是底部抗反射涂层(BARC)材料层，以高于心轴结构4的高度h的厚度来沉积，并且随后被回蚀至大约或略小于h/2的厚度。
在BARC层7就位的情况下，使用氢氟酸溶液对基板进行湿法蚀刻(称为HF蚀刻或HF清洁)，这导致从心轴结构4的上表面去除SiO2层6，如图6所示。在间隔物5的暴露部分上形成的任何氧化物也被去除。HF蚀刻是已知的，并且因此在此不描述用于去除SiO2层6的该处理所需的细节。该蚀刻工艺相对于SiN选择性地去除SiO2，但是选择性从来不是100％。因此，SiN可以被小程度地去除。由于层6非常薄，因此在附图中没有示出SiN的这一去除。
然后剥离BARC层7(也是一种已知的标准工艺)，从而产生如图7所示的状况。薄SiO2层6覆盖Si基板1的表面，而心轴结构4不再被此SiO2层覆盖。
这种状况使得能够通过本领域已知的选择性蚀刻配方来相对于间隔物5和相对于氧化物层6选择性地去除心轴结构4的aSi部分4b。这可以是使用四甲基氢氧化铵(TMAH)作为蚀刻剂的湿法蚀刻工艺。在TMAH中蚀刻硅也是一种已知的工艺，在此不需要描述其细节。SiO2薄层6阻止基板1的Si被去除。在选择性蚀刻工艺结束时，在基板1的表面上留下间隔物5的阵列，如图8所示，间隔物之间有SiO2薄层4a和6。
然后，通过另一HF清洁步骤去除这些SiO2层4a和6，参见图9，SiN的去除同样几乎可以忽略不计(归因于层6和4a的厚度都很小)。在图9中可以看出，由于热生长层6的向下生长，基板1的剩余表面部分的层级存在微小差异。为了使其可见，该层级差在附图中被夸大了一些，但是考虑到层4a和6的厚度非常低，优选地小于5nm，该层级差可以小到可忽略不计。
然后，如前面已经提到的，应用又一热氧化步骤。如图10所示，该又一步骤是在适合生长SiO2层10的温度和气氛条件下执行的。该氧化物层10部分地向下并且也在一定程度上向上生长。向下生长导致SiO2出现在间隔物5的至少一部分下方，如图10中的区域20所示，而向上生长导致间隔物5底部被氧化物10包裹。这一氧化的持续时间使得层10的厚度能够在最终的量子点器件中使用该层作为栅极氧化物。为此，该层的厚度优选地在大约5nm和20nm之间。热生长的氧化物层10在任何情况下都比间隔物5的高度(大致对应于心轴结构4的高度)更薄，使得层10和间隔物5限定了一拓扑结构，该拓扑结构的特征在于，间隔物5从氧化物层10的上表面向上延伸，如图10所示。根据本发明的实施例，氧化物层10的厚度低于间隔物的高度的一半，或者低于间隔物的高度的1/4。
还如图10所示，先前指代图9中基板的不同区域之间的层级差可以保持为图10中层10的不同节段之间的层级差。然而，由于初始层4a和6的厚度非常低，这种层级差可能非常小或可以忽略不计。层10的厚度在任何地方都是相同的，即层10具有恒定的厚度。
SiO2层10通过热氧化来生长，即通过使基板1在氧化气氛中经受高温，例如高于1000℃。这种产生氧化物层的技术产生了高质量的氧化物层，即具有低缺陷密度的层。
该层10将用作最终量子点器件的栅极氧化物。通过在高温下生长来获得该层的方式使得能够生产在整个器件上具有高质量并且具有恒定厚度的栅极氧化物的量子点器件。
在此之后并且参考图11，在由间隔物5和SiO2层10限定的形貌上沉积共形层11。共形层11可以是若干子层的堆叠，其中第一子层是电介质，例如直接沉积在间隔物5和SiO2层10上的高k电介质。共形层11可以进一步包括例如沉积在高k电介质上的TiN层。然后沉积非共形导电层12，即不遵循该形貌但填充间隔物5之间的区域并形成覆盖间隔物5的层的层。层12例如可以是W层。该层12随后通过蚀刻和/或研磨和抛光方法来被减薄，直到间隔物5暴露出来，如图12所示。间隔物5的上部通过减薄工艺部去除，从而得到由薄介电间隔分隔开的紧密间隔开的导电结构15的阵列。介电间隔由SiN间隔物5和高k介电共形层形成。换言之，介电间隔的核心由SiN(即原始间隔物材料)形成，这是由于间隔物材料在用于形成层6和10的热氧化步骤期间基本上未被氧化。在高k电介质顶部的共形层11中包括的任何导电层都被认为是导电结构15的一部分。
作为替换金属栅极(RMG)技术的一部分，高k层、可能的另外的共形层和W层的形成从现有技术中是已知的，并且各步骤的细节可以根据该已知技术来执行。然而，与标准RMG技术不同的变型是可能的。例如，共形层11可以仅由导电材料组成，和/或非共形层12可以是多晶硅层。在减薄和平坦化步骤之后，然后可以执行掺杂剂注入步骤以获得经掺杂多晶硅部分15的所需程度的导电性。
从图12中所示的间隔开的结构15的阵列来进行的量子点器件的制造的剩余部分不是本申请的重点。该器件可以根据所需量子点器件配置(包括本领域已知的任何配置)使用已知技术获得。例如，可以通过根据给定布局来切割该结构以进一步加工结构15的阵列，并且接触它们可以通过在结构的顶部上产生包括互连通孔和线的线的后道工序结构来完成，使得结构15有效地成为量子点器件的栅极结构，被配置成在栅极氧化物层10和Si基板1之间的界面处陷获量子点。
以上述方式形成栅极结构15使得栅极结构具有均匀的高度，即所有结构具有基本上相同的高度，除了上述小的层级差之外，然而该层级差与通过现有技术方法获得的量子点器件中的栅极之间的高度差相比而言是可忽略不计的。此外，相邻结构之间的间隔在栅极结构15的阵列上是恒定的，并且沿着结构的高度是恒定的。这是对现有制造方法的改进，因为它使得能够实现量子点器件操作的更高可靠性。
基板1不需要是完全由要被氧化以形成栅极氧化物层10的半导体材料形成的基板。基板包括所述半导体材料的顶层就足够了。例如，基板可以是SOI(绝缘体上硅)基板。基板1不限于硅基板，而是可以形成或具有另一半导体材料的顶层。
本发明不限于由氧化硅薄层4a和由aSi或多晶硅形成的较厚部分4b组成的心轴结构。心轴4可以由不同厚度的多层形成，或者由单一材料形成，例如单层的aSi或多晶硅或无定形碳。在后一情形中(心轴由单一材料形成)，心轴的去除在相对于间隔物和辅助层6的单个去除步骤中进行。
辅助层6可以由任何材料形成，该材料使得能够选择性地去除心轴的较厚部分4b(如果这些心轴由部分4a和4b组成)，或者使得能够选择性地去除整个心轴(如果这些心轴由单层组成)。层6可以通过适用于所述层6的所选材料的任何合适的技术来被施加，例如通过沉积或通过使用O2等离子体的生长。
本发明还涉及可通过本发明的方法获得的量子点器件。该器件包括栅极结构的阵列，该栅极结构的阵列覆盖通过热氧化获得的恒定厚度的栅极氧化物层，因此具有低缺陷密度。该栅极结构具有均匀的高度以及相邻结构之间的均匀介电间隔。因此，该量子点器件的特性如下：
栅极氧化物层具有恒定的厚度，
栅极结构的高度基本上是恒定的(即所有结构具有基本相同的高度)，
相邻栅极结构之间的间隔在每对相邻的栅极结构之间是相同的，并且沿着栅极结构的高度是恒定的。
在本说明书和所附权利要求书中，“薄层”，诸如上述实施例中的层4a和6，被定义为比间隔物5的宽度(即图3所示的宽度ws)更薄的层，间隔物5的宽度是间隔物被创建在心轴结构4的侧面上时确定的。根据本发明的实施例，薄层具有间隔物宽度的至少一半。根据特定实施例，所述厚度小于间隔物宽度的1/3或小于间隔物宽度的1/4或小于间隔物宽度的1/5。根据本发明的实施例，“薄层”(诸如层4a和6)的厚度在1nm和10nm之间。
尽管已经在附图和前面的描述中详细地说明并描述了本发明，但是此类说明和描述被认为是说明性或示例性的，而非限制性的。通过研究附图、本公开和所附权利要求，本领域技术人员可在实践要求保护的发明时理解和实施所公开的实施例的其他变体。在权利要求中，词语“包括”不排除其他要素或步骤，并且不定冠词一(“a”或“an”)不排除复数。在相互不同的从属权利要求中陈述某些措施的纯粹事实并不表示不能有利地使用这些措施的组合。权利要求中的任何附图标记不应被解释为限制范围。
当声称层被形成在基板“上”时，这包括所述层取代所述基板的顶部部分的情形，如在热氧化的情形中。
Claims (13)
1.一种根据预定义的量子点器件配置来生产量子点器件的方法，所述配置包括通过填充有电介质的间隔来彼此分隔开的相互平行的导电栅极结构的阵列，所述方法包括以下步骤：
-提供由半导体材料组成的基板(1)或包括由半导体材料形成的顶层的基板(1)，
-在所述基板(1)上产生多个平行的心轴结构(4)，
-在所述心轴结构(4)的侧表面上产生由介电材料形成的间隔物(5)，所述间隔物具有给定宽度，
-在所述心轴结构(4)上和在所述基板(1)上形成薄辅助层(6)，所述辅助层(6)比所述间隔物宽度更薄，
-从所述心轴结构(4)去除所述辅助层(6)，同时将其基本上保持在所述基板(1)上，
-选择性地去除所述心轴结构(4)的至少顶层，其中所述去除相对于所述间隔物(5)和相对于所述辅助层(6)是具有选择性的，
-从所述基板(1)去除所述辅助层(6)，并且如果所述心轴结构(4)的任何剩余部分仍然存在，则去除所述剩余部分，
-通过所述半导体材料的热氧化，在所述间隔物(5)之间的区域中产生氧化物层(10)，其中所述氧化物层(10)比所述间隔物(5)的高度更薄，使得所述间隔物和所述氧化物层限定一拓扑结构，
-通过沉积遵循所述形貌的一个或多个共形层(11)，并随后沉积覆盖所述间隔物(5)的非共形层(12)，来填充所述间隔物(5)之间的区域，
-减薄和平坦化所述非共形层(12)直至获得结构(15)，各结构(15)至少部分地由所述非共形层(12)的材料形成并且至少由所述间隔物(5)的所述介电材料彼此分隔开，
-从所述薄化和平坦化步骤的结果开始，产生所述预定义的量子点器件配置，其中：
所述诸结构(15)或其部分充当所述量子点器件的栅极结构，
热生长的氧化物层(10)充当栅极氧化物层，
所述间隔物(5)充当所述栅极结构之间的所述填充有电介质的间隔的至少一部分。
2.根据权利要求1所述的方法，其特征在于，所述辅助层(6)是所述半导体材料的氧化物薄层，并且其中所述层(6)通过热氧化步骤来被形成。
3.根据权利要求1或2所述的方法，其特征在于，所述心轴结构(4)包括在所述基板(1)上的氧化物薄层(4a)和在所述氧化物薄层(4a)顶部上的较厚层(4b)，并且其中所述方法包括：
-相对于所述间隔物(5)和相对于所述薄辅助层(6)选择性地去除所述心轴结构的所述较厚层(4b)，
-之后，在形成所述栅极氧化物层(10)的步骤之前，去除所述心轴结构(4)的薄氧化物层(4a)和所述辅助层(6)。
4.根据前述权利要求中的任一项所述的方法，其特征在于，所述基板(1)是硅基板或包括由硅形成的顶层。
5.根据权利要求3所述的方法，其特征在于，所述基板(1)是硅基板或包括由硅形成的顶层，并且其中所述心轴结构(4)由作为薄氧化硅层的所述薄氧化物层(4a)和由非晶硅或多晶硅形成的所述较厚层(4b)组成。
6.根据前述权利要求中的任一项所述的方法，其特征在于，所述心轴结构(4)的宽度在10和50nm之间，并且其中所述间隔物(5)的宽度是在4和30nm之间。
7.根据前述权利要求中的任一项所述的方法，其特征在于，各心轴结构(4)全部具有相同的宽度，并且其中所述心轴结构被布置在具有至少两倍于所述宽度的恒定节距的规则阵列中。
8.根据前述权利要求中的任一项所述的方法，其特征在于，所述非共形层(12)是导电层，使得在减薄和平坦化之后获得的结构(15)是导电结构。
9.根据权利要求1至6中的任一项所述的方法，其特征在于，所述非共形层(12)是非导电层，并且其中掺杂元素被注入在通过减薄和平坦化获得的结构(15)中，使得所述结构变得导电。
10.根据前述权利要求中的任一项所述的方法，其特征在于，在减薄和平坦化之后获得的结构(15)中的一者或多者被切割以形成所述结构的分开的部分，并且其中所述部分中的一者或多者用作所述量子点器件的所述栅极结构。
11.一种包括相互平行的栅极结构(15)的阵列的量子点器件，所述栅极结构通过介电间隔彼此分隔开并且位于栅极氧化物层(10)上且与所述栅极氧化物层(10)物理接触，所述栅氧化物层(10)在基板(1)上并与所述基板(1)物理接触，所述基板至少包括由半导体材料形成的顶层，所述栅极氧化物层(10)由所述半导体材料的氧化物形成，其特征在于：
·所述栅极氧化物层(10)具有恒定的厚度，
·所述栅极结构(15)具有基本上相同的高度，
·所述介电间隔的宽度在每对相邻栅极结构之间是相同的，并且沿着所述栅极结构的高度是恒定的。
12.根据权利要求11所述的器件，其特征在于，所述基板(1)是硅基板或包括由硅形成的顶层。
13.根据权利要求11或12所述的器件，其特征在于，所述心轴结构(15)的宽度在10和50nm之间，并且其中所述介电间隔的宽度是在4和30nm之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP22208123.4A EP4371932A1 (en) | 2022-11-17 | 2022-11-17 | A method for producing closely spaced gate structures of a quantum dot device |
| EP22208123.4 | 2022-11-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118053742A true CN118053742A (zh) | 2024-05-17 |
Family
ID=84360835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311517673.XA Pending CN118053742A (zh) | 2022-11-17 | 2023-11-14 | 生产量子点器件的紧密间隔开的栅极结构的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240170559A1 (zh) |
| EP (1) | EP4371932A1 (zh) |
| CN (1) | CN118053742A (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7799638B2 (en) * | 2008-10-31 | 2010-09-21 | Macronix International Co., Ltd | Method for forming a memory array |
| US11322591B2 (en) * | 2017-06-24 | 2022-05-03 | Intel Corporation | Quantum dot devices |
| WO2019125501A1 (en) * | 2017-12-23 | 2019-06-27 | Intel Corporation | Quantum dot devices |
| US10361353B2 (en) * | 2018-02-08 | 2019-07-23 | Intel Corporation | Sidewall metal spacers for forming metal gates in quantum devices |
| US10490727B2 (en) * | 2018-02-20 | 2019-11-26 | Intel Corporation | Gate arrangements in quantum dot devices |
-
2022
- 2022-11-17 EP EP22208123.4A patent/EP4371932A1/en active Pending
-
2023
- 2023-11-13 US US18/507,928 patent/US20240170559A1/en active Pending
- 2023-11-14 CN CN202311517673.XA patent/CN118053742A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240170559A1 (en) | 2024-05-23 |
| EP4371932A1 (en) | 2024-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102558315B1 (ko) | 강유전성 랜덤 액세스 메모리 디바이스들 및 방법들 | |
| US9530785B1 (en) | Three-dimensional memory devices having a single layer channel and methods of making thereof | |
| US20160322381A1 (en) | Multilevel memory stack structure employing support pillar structures | |
| US10014372B1 (en) | Vertical gate-all-around transistor with top and bottom source/drain epitaxy on a replacement nanowire, and method of manufacturing the same | |
| TW202017059A (zh) | 半導體結構的製作方法 | |
| US9324710B2 (en) | Very planar gate cut post replacement gate process | |
| KR20190038224A (ko) | 스택-핀 채널 i/o 디바이스들 및 나노와이어 채널 코어 디바이스들을 위한 게이트 스택들 | |
| US10177037B2 (en) | Methods of forming a CT pillar between gate structures in a semiconductor | |
| JP2005051241A (ja) | 多層ゲート半導体デバイス及びその製造方法 | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| CN110767803B (zh) | 一种碳纳米管器件源漏金属全局制作方法 | |
| CN112349588B (zh) | 半导体结构的形成方法、晶体管 | |
| CN113270369A (zh) | 半导体器件及其形成方法 | |
| EP4371932A1 (en) | A method for producing closely spaced gate structures of a quantum dot device | |
| CN111180583A (zh) | 晶体管及其制造方法 | |
| CN115954320A (zh) | 半导体结构及浅沟槽隔离结构制备方法 | |
| TWI761980B (zh) | 半導體裝置結構及其形成方法 | |
| US11145760B2 (en) | Structure having improved fin critical dimension control | |
| CN110890326B (zh) | 用于在半导体鳍片阵列上产生栅极切割结构的方法 | |
| CN114220858A (zh) | 半导体装置 | |
| US10943819B2 (en) | Semiconductor structure having a plurality of capped protrusions | |
| US20230309316A1 (en) | Semiconductor memory devices and methods of manufacturing thereof | |
| EP4372787A1 (en) | A method for producing a pattern of closely spaced features | |
| CN116960165A (zh) | 半导体装置及其制造方法 | |
| KR20230109063A (ko) | 감소된 피치를 갖는 트랜지스터를 위한 얇은 더미 측벽 스페이서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |