CN118016717A - 一种具有集成结构的碳化硅器件及其制备方法 - Google Patents
一种具有集成结构的碳化硅器件及其制备方法 Download PDFInfo
- Publication number
- CN118016717A CN118016717A CN202410164284.1A CN202410164284A CN118016717A CN 118016717 A CN118016717 A CN 118016717A CN 202410164284 A CN202410164284 A CN 202410164284A CN 118016717 A CN118016717 A CN 118016717A
- Authority
- CN
- China
- Prior art keywords
- layer
- doped
- region
- polysilicon
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 26
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000003892 spreading Methods 0.000 abstract description 16
- 230000007480 spreading Effects 0.000 abstract description 16
- 238000011084 recovery Methods 0.000 abstract description 6
- 230000008901 benefit Effects 0.000 abstract description 5
- 230000002441 reversible effect Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种具有集成结构的碳化硅器件及其制备方法，所述碳化硅器件包括N掺杂衬底、N掺杂外延层、电流扩展层、掺杂区、栅氧化层、第一栅极以及第二栅极；所述碳化硅器件采用阶梯式的栅氧结构，栅氧化层的厚度进行梯度设置，栅氧化层较厚的一侧能够提高器件在反向工作时的栅氧可靠性，提高器件的击穿电压；栅氧化层的另一侧能够控制开启电压，优化器件的功耗和开关速度；本发明还设置第二多晶硅作为第二栅极与电流扩展区接触，使器件并入异质结二极管，相较于并入普通的PN结二极管具有体积优势；本发明所提供的器件在第三象限(反向工作)时拥有更快加速的恢复时间，更小的恢复电流，器件能够在更高频率的工况下工作。
Description
技术领域
本发明涉及半导体芯片技术领域，尤其是指一种具有集成结构的碳化硅器件及其制备方法。
背景技术
碳化硅作为第三代宽禁带半导体材料，具有区别于传统硅材料的诸多优势；碳化硅MOSFET器件相较于相同功率等级的硅基MOSFET器件无论是导通电阻还是开关损耗都大幅降低，碳化硅器件能够适用于更高的工作频率且具有更好的高温稳定性。
现有技术中碳化硅器件常采用硅氧化物作为电介质，而碳化硅晶体结构中的高密度位错、极性极差以及晶界等因素导致栅氧可靠性较低，且容易受电压梯度等影响，无法承受较高的应力，使得器件的可靠性降低，严重影响器件的电学性能；同时，碳化硅晶体结构还会影响器件的开启电压，开启电压较高时需要提供更高的栅极电压才能将器件完全开启，影响器件的开关速度，增加器件的静态功耗，降低器件的效率和可靠性，并可能导致器件内部出现电击穿现象，造成器件损坏或失效。
发明内容
为此，本发明所要解决的技术问题在于克服现有技术中碳化硅晶体结构影响器件的栅氧可靠性和开启电压这一技术难点，提供一种具有集成结构的碳化硅器件及其制备方法，采用阶梯式栅氧层结构既提高栅氧可靠性又能够提供较小的开启电压。
第一方面，为解决上述技术问题，本发明提供了一种具有集成结构的碳化硅器件，其包括，
N掺杂衬底，以及依次设置于所述N掺杂衬底上方的N掺杂外延层和电流扩展层；
掺杂区，所述掺杂区包括P+掺杂区、P-掺杂区以及N+掺杂区；所述P+掺杂区位于所述电流扩展层上方的两边侧对称设置，所述P-掺杂区和所述N+掺杂区均设置有两组，且分别位于所述P+掺杂区的内侧；所述N+掺杂区位于所述P-掺杂区的上方；
栅氧化层，所述栅氧化层设置为“L”型阶梯结构且位于两侧的所述掺杂区上方对称设置；所述栅氧化层包括第一氧化区和第二氧化区，所述第一氧化区的厚度小于所述第二氧化区，且位于所述第二氧化区的内侧；
第一多晶硅，所述第一多晶硅位于所述栅氧化层上方，且与所述栅氧化层的两侧平齐。
在本发明的一个实施例中，所述第二氧化区位于所述N+掺杂区上方，所述第一氧化区位于所述N+掺杂区和所述P-掺杂区上方，所述第一氧化区至少部分位于所述电流扩展层上方且与所述电流扩展层的顶面接触。
在本发明的一个实施例中，所述第一氧化区的厚度为50nm，所述第二氧化区的厚度为100nm。
在本发明的一个实施例中，还包括第二多晶硅，所述第二多晶硅位于所述电流扩展层上方且与所述电流扩展层接触；所述第二多晶硅位于两侧的所述第一多晶硅和两侧的所述第一氧化区之间。
在本发明的一个实施例中，所述第二多晶硅两侧均设置有氮化硅隔离层，所述氮化硅隔离层远离所述第二多晶硅的一侧与所述第一多晶硅和所述第一氧化区紧贴。
在本发明的一个实施例中，还包括源极金属和保护钝化层；所述源极金属位于两侧所述栅氧化层的外侧且与所述第二氧化区紧贴，所述源极金属位于所述P+掺杂区上方，所述源极金属至少部分位于所述N+掺杂区上方且与所述N+掺杂区接触；所述保护钝化层位于所述第一多晶硅和所述第二多晶硅上方。
在本发明的一个实施例中，还包括漏极金属，所述漏极金属位于所述N掺杂衬底背离所述N掺杂外延层的一侧表面。
第二方面，本发明还提供一种具有集成结构的碳化硅器件的制备方法，用于制备上述任一实施例中的具有集成结构的碳化硅器件，包括以下步骤，
步骤S1，在N掺杂衬底上生长N掺杂外延层；刻蚀部分所述N掺杂外延层制备电流扩展层；
步骤S2，通过掩膜版进行离子注入形成P+掺杂区、P-掺杂区以及N+掺杂区；
步骤S3，在掺杂区和电流扩展层上方生长第一氧化层，刻蚀得到栅氧化层的第一氧化区；淀积得到栅氧化层的第二氧化区，形成栅氧化层；
步骤S4，在所述栅氧化层上方淀积第一多晶硅形成第一栅极；
步骤S5，淀积第二多晶硅，所述第二多晶硅接触所述电流扩展层；
步骤S6，淀积保护钝化层，刻蚀所述保护钝化层得到源极窗口，在所述源极窗口淀积得到源极金属；
步骤S7，在所述N掺杂衬底背面淀积得到漏极金属。
在本发明的一个实施例中，所述步骤S5包括，
步骤S51，淀积氮化硅层，所述氮化硅层位于所述电流扩展层上方，所述氮化硅层的上表面与所述第一多晶硅平齐；
步骤S52，刻蚀所述氮化硅层，得到第一窗口，所述第一窗口两侧为氮化硅隔离层，所述第一窗口内淀积所述第二多晶硅。
在本发明的一个实施例中，所述N掺杂衬底的掺杂浓度为1e19cm-3，所述N掺杂外延层的掺杂浓度为1e16cm-3，所述电流扩展层的掺杂浓度为5e15cm-3。
本发明的上述技术方案相比现有技术具有以下有益效果：
本发明所述的具有集成结构的碳化硅器件设置阶梯式栅氧结构，栅氧化层的厚度进行梯度设置，栅氧化层较厚的一侧能够提高器件在反向工作时的栅氧可靠性，提高器件的击穿电压；栅氧化层的另一侧能够控制开启电压，优化器件的功耗和开关速度；本发明还设置第二多晶硅作为第二栅极与电流扩展区接触，使器件并入异质结二极管，相较于并入普通的PN结二极管具有体积优势；本发明所提供的器件在第三象限(反向工作)时拥有更快加速的恢复时间，更小的恢复电流，器件能够在更高频率的工况下工作。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中：
图1为本发明实施例一中具有集成结构的碳化硅器件的结构示意图；
图2为本发明实施例二中碳化硅器件制备方法的流程图；
图3为本发明实施例二步骤S1中生长N掺杂外延层后的结构示意图；
图4为本发明实施例二步骤S1完成后的结构示意图；
图5为本发明实施例二步骤S2完成后的结构示意图；
图6为本发明实施例二步骤S3中生长第一氧化层后的结构示意图；
图7为本发明实施例二步骤S3中刻蚀得到第一氧化区后的结构示意图；
图8为本发明实施例二步骤S3完成后的结构示意图；
图9为本发明实施例二步骤S4完成后的结构示意图；
图10为本发明实施例二步骤S51完成后的结构示意图；
图11为本发明实施例二步骤S52完成后的结构示意图；
图12为本发明实施例二步骤S6中淀积保护钝化层后的结构示意图；
图13为本发明实施例二步骤S6完成后的结构示意图。
说明书附图标记说明：1、N掺杂衬底；2、N掺杂外延层；3、电流扩展层；41、P+掺杂区；42、P-掺杂区；43、N+掺杂区；5、栅氧化层；51、第一氧化区；52、第二氧化区；53、第一氧化层；6、第一多晶硅；71、氮化硅层；72、氮化硅隔离层；73、第二多晶硅；81、保护钝化层；82、源极金属；9、漏极金属。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
实施例一
参照图1所示，本发明实施例一提供一种具有集成结构的碳化硅器件，所述碳化硅器件采用阶梯式的栅氧结构，既能够提供较小的开启电压，又同时具备较好的栅氧可靠性；所述碳化硅器件还集成了异质结二极管，具有体积优势，且在第三象限工作时拥有更短的恢复时间和更小的恢复电流。
具体地，所述碳化硅器件包括N掺杂衬底1、N掺杂外延层2、电流扩展层3、掺杂区、栅氧化层5、第一栅极以及第二栅极。参照图1所示，所述N掺杂衬底1、所述N掺杂外延层2以及所述电流扩展层3由下至上依次设置；所述掺杂区包括P+掺杂区41、P-掺杂区42以及N+掺杂区43；所述P+掺杂区41位于所述电流扩展层3上方的两边侧对称设置，所述P-掺杂区42和所述N+掺杂区43均设置有两组，且分别位于所述P+掺杂区41的内侧；所述N+掺杂区43位于所述P-掺杂区42的上方，所述P-掺杂区42在横向上未设置所述N+掺杂区43的部分形成沟道。
具体地，参照图1所示，所述栅氧化层5设置为“L”型阶梯结构且位于两侧的所述掺杂区上方对称设置；所述栅氧化层5包括第一氧化区51和第二氧化区52，所述第一氧化区51的厚度小于所述第二氧化区52，且位于所述第二氧化区52的内侧；在本发明优选实施例中，所述第一氧化区51的厚度为50nm，所述第二氧化区52的厚度为100nm。
进一步地，参照图1所示，所述第二氧化区52位于所述N+掺杂区43上方，所述第二氧化区52的外侧边界位于所述N+掺杂区43上方，且与所述N+掺杂区43的外侧边界在横向上具有一定距离，为器件两侧的源极预留空间。
进一步地，参照图1所示，所述第一氧化区51位于所述N+掺杂区43和所述P-掺杂区42上方，所述第一氧化区51位于沟道上方，且所述第一氧化区51的至少部分位于所述电流扩展层3上方且与所述电流扩展层3的顶面接触。本发明实施例一中设置阶梯式的栅氧化层5结构，所述第二氧化区52较厚能够提高器件的栅氧可靠性，所述第一氧化区51能够避免厚度较大的栅氧化层5影响开启电压，所述第一氧化区51能够使沟道处的开启电压更小，避免器件的静态功耗过大，优化器件的开关速度。
具体地，所述第一多晶硅6位于所述栅氧化层5上方，且与所述栅氧化层5的两侧平齐；所述第一多晶硅6形成第一栅极。参照图1所示，在本发明的一个实施例中，还包括第二多晶硅73形成所述第二栅极；所述第二多晶硅73位于两侧的所述第一多晶硅6和两侧的所述第一氧化区51之间，所述第二多晶硅73位于所述电流扩展层3上方且与所述电流扩展层3接触，因材料间存在势垒，所述第二多晶硅73与所述电流扩展层3接触形成异质结二极管，相较于集成普通的PN结二极管更有优势。
进一步地，所述第二多晶硅73两侧均设置有氮化硅隔离层72，所述氮化硅隔离层72远离所述第二多晶硅73的一侧与所述第一多晶硅6和所述第一氧化区51紧贴。
具体地，参照图1所示，所述碳化硅器件还包括源极金属82和保护钝化层81；所述源极金属82位于两侧所述栅氧化层5的外侧且与所述第二氧化区52紧贴，所述源极金属82位于所述P+掺杂区41上方，所述源极金属82至少部分位于所述N+掺杂区43上方且与所述N+掺杂区43接触；所述保护钝化层81位于所述第一多晶硅6和所述第二多晶硅73上方。
具体地，参照图1所示，所述碳化硅器件还包括漏极金属9，所述漏极金属9位于所述N掺杂衬底1背离所述N掺杂外延层2的一侧表面。
实施例二
参照图2所示，本发明实施例二提供一种具有集成结构的碳化硅器件的制备方法，用于制备实施例一中所述的碳化硅器件。所述制备方法包括以下步骤，
步骤S1，在N掺杂衬底1上生长N掺杂外延层2；刻蚀部分所述N掺杂外延层2制备电流扩展层3；
参照图3和图4所示，其中，所述N掺杂衬底1的掺杂浓度为1e19cm-3，所述N掺杂外延层2的掺杂浓度为1e16cm-3；在外延片的基础上通过刻蚀工艺进行部分刻蚀，并填入更低掺杂浓度的离子得到所述电流扩展层3，所述电流扩展层3的掺杂浓度为5e15cm-3；
步骤S2，参照图5所示，通过掩膜版进行离子注入形成P+掺杂区41、P-掺杂区42以及N+掺杂区43；
步骤S3，参照图6所示，在掺杂区和电流扩展层3上方生长第一氧化层53，所述第一氧化层53的厚度约为50nm；参照图7所示，刻蚀所述第一氧化层53，得到栅氧化层5的第一氧化区51；参照图8所示，淀积得到栅氧化层5的第二氧化区52，所述第二氧化区52的厚度约为100nm，所述第一氧化区51连接所述第二氧化区52形成栅氧化层5；
步骤S4，参照图9所示，在所述栅氧化层5上方淀积第一多晶硅6形成第一栅极；
其中，所述第一多晶硅6在低压下通过化学气相法沉积，所述第一多晶硅6沉积于所述栅氧化层5的所述第二氧化区52上方时由于边界的分子密度较低，气体分子很容易通过边界扩散，因此在沉积过程中接触所述第二氧化区52的多晶硅的内侧边界也会向侧方延伸，由于所述栅氧化层5为阶梯式结构，所述第一多晶硅6沉积后位于所述栅氧化层5上方且两侧均与所述栅氧化层5平齐；
步骤S5，淀积第二多晶硅73，所述第二多晶硅73接触所述电流扩展层3形成第二栅极；
具体而言，所述步骤S5包括步骤S51和步骤S52；
步骤S51，参照图10所示，淀积氮化硅层71，所述氮化硅层71位于所述电流扩展层3上方，所述氮化硅层71的两侧边界均接触所述第一氧化区51和所述第一多晶硅6；所述氮化硅层71的上表面与所述第一多晶硅6的上表面平齐；
步骤S52，参照图11所示，刻蚀所述氮化硅层71，得到第一窗口，所述第一窗口的两侧保留部分所述氮化硅层71，设置为氮化硅隔离层72，在所述第一窗口内淀积所述第二多晶硅73形成第二栅极，所述第二多晶硅73与晶圆表面接触形成异质结；
步骤S6，参照图12所示，淀积保护钝化层81，刻蚀所述保护钝化层81直至露出源极窗口，所述源极窗口设置为第二窗口，所述第二窗口位于所述保护钝化层81两侧，且位于所述P+掺杂区41上方，参照图13所示，在所述第二窗口淀积金属形成器件源极；
步骤S7，在所述N掺杂衬底1背面淀积漏极金属9得到器件漏极，完成制备得到结构如图1所示的碳化硅器件。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种具有集成结构的碳化硅器件，其特征在于，包括，
N掺杂衬底，以及依次设置于所述N掺杂衬底上方的N掺杂外延层和电流扩展层；
掺杂区，所述掺杂区包括P+掺杂区、P-掺杂区以及N+掺杂区；所述P+掺杂区位于所述电流扩展层上方的两边侧对称设置，所述P-掺杂区和所述N+掺杂区均设置有两组，且分别位于所述P+掺杂区的内侧；所述N+掺杂区位于所述P-掺杂区的上方；
栅氧化层，所述栅氧化层设置为“L”型阶梯结构且位于两侧的所述掺杂区上方对称设置；所述栅氧化层包括第一氧化区和第二氧化区，所述第一氧化区的厚度小于所述第二氧化区，且位于所述第二氧化区的内侧；
第一多晶硅，所述第一多晶硅位于所述栅氧化层上方，且与所述栅氧化层的两侧平齐。
2.根据权利要求1所述的具有集成结构的碳化硅器件，其特征在于：所述第二氧化区位于所述N+掺杂区上方，所述第一氧化区位于所述N+掺杂区和所述P-掺杂区上方，所述第一氧化区至少部分位于所述电流扩展层上方且与所述电流扩展层的顶面接触。
3.根据权利要求1或2所述的具有集成结构的碳化硅器件，其特征在于：所述第一氧化区的厚度为50nm，所述第二氧化区的厚度为100nm。
4.根据权利要求1所述的具有集成结构的碳化硅器件，其特征在于：还包括第二多晶硅，所述第二多晶硅位于所述电流扩展层上方且与所述电流扩展层接触；所述第二多晶硅位于两侧的所述第一多晶硅和两侧的所述第一氧化区之间。
5.根据权利要求4所述的具有集成结构的碳化硅器件，其特征在于：所述第二多晶硅两侧均设置有氮化硅隔离层，所述氮化硅隔离层远离所述第二多晶硅的一侧与所述第一多晶硅和所述第一氧化区紧贴。
6.根据权利要求4所述的具有集成结构的碳化硅器件，其特征在于：还包括源极金属和保护钝化层；所述源极金属位于两侧所述栅氧化层的外侧且与所述第二氧化区紧贴，所述源极金属位于所述P+掺杂区上方，所述源极金属至少部分位于所述N+掺杂区上方且与所述N+掺杂区接触；所述保护钝化层位于所述第一多晶硅和所述第二多晶硅上方。
7.根据权利要求1所述的具有集成结构的碳化硅器件，其特征在于：还包括漏极金属，所述漏极金属位于所述N掺杂衬底背离所述N掺杂外延层的一侧表面。
8.一种具有集成结构的碳化硅器件的制备方法，用于制备权利要求1～7中任一项所述的具有集成结构的碳化硅器件，其特征在于，包括以下步骤，
步骤S1，在N掺杂衬底上生长N掺杂外延层；刻蚀部分所述N掺杂外延层制备电流扩展层；
步骤S2，通过掩膜版进行离子注入形成P+掺杂区、P-掺杂区以及N+掺杂区；
步骤S3，在掺杂区和电流扩展层上方生长第一氧化层，刻蚀得到栅氧化层的第一氧化区；淀积得到栅氧化层的第二氧化区，形成栅氧化层；
步骤S4，在所述栅氧化层上方淀积第一多晶硅形成第一栅极；
步骤S5，淀积第二多晶硅，所述第二多晶硅接触所述电流扩展层；
步骤S6，淀积保护钝化层，刻蚀所述保护钝化层得到源极窗口，在所述源极窗口淀积得到源极金属；
步骤S7，在所述N掺杂衬底背面淀积得到漏极金属。
9.根据权利要求8所述的制备方法，其特征在于：所述步骤S5包括，
步骤S51，淀积氮化硅层，所述氮化硅层位于所述电流扩展层上方，所述氮化硅层的上表面与所述第一多晶硅平齐；
步骤S52，刻蚀所述氮化硅层，得到第一窗口，所述第一窗口两侧为氮化硅隔离层，所述第一窗口内淀积所述第二多晶硅。
10.根据权利要求8所述的制备方法，其特征在于：所述N掺杂衬底的掺杂浓度为1e19cm-3，所述N掺杂外延层的掺杂浓度为1e16cm-3，所述电流扩展层的掺杂浓度为5e15cm-3。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310722366.9A CN116741816A (zh) | 2023-06-19 | 2023-06-19 | 一种具有集成结构的碳化硅器件及其制备方法 |
| CN2023107223669 | 2023-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118016717A true CN118016717A (zh) | 2024-05-10 |
Family
ID=87911111
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310722366.9A Pending CN116741816A (zh) | 2023-06-19 | 2023-06-19 | 一种具有集成结构的碳化硅器件及其制备方法 |
| CN202410164284.1A Pending CN118016717A (zh) | 2023-06-19 | 2024-02-05 | 一种具有集成结构的碳化硅器件及其制备方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310722366.9A Pending CN116741816A (zh) | 2023-06-19 | 2023-06-19 | 一种具有集成结构的碳化硅器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN116741816A (zh) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881797A (zh) * | 2022-12-29 | 2023-03-31 | 大连海事大学 | 一种碳化硅器件及其制备方法 |
-
2023
- 2023-06-19 CN CN202310722366.9A patent/CN116741816A/zh active Pending
-
2024
- 2024-02-05 CN CN202410164284.1A patent/CN118016717A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN116741816A (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US10263082B2 (en) | Semiconductor device having a gate electrode formed inside a trench | |
| US10665677B2 (en) | Semiconductor device | |
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| US20060006458A1 (en) | Semiconductor device and method for manufacturing the same | |
| US11081575B2 (en) | Insulated gate bipolar transistor device and method for manufacturing the same | |
| US20080246055A1 (en) | Semiconductor component including a monocrystalline semiconductor body and method | |
| US10304930B2 (en) | Semiconductor device implanted with arsenic and nitrogen | |
| CN109755322B (zh) | 碳化硅mosfet器件及其制备方法 | |
| US7192872B2 (en) | Method of manufacturing semiconductor device having composite buffer layer | |
| CN102916055B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| KR100297703B1 (ko) | 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법 | |
| CN110473914A (zh) | 一种SiC-MOS器件的制备方法 | |
| CN109119342A (zh) | 一种功率器件及其制备方法 | |
| CN113497140A (zh) | 碳化硅场效应晶体管及其制备方法、碳化硅功率器件 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN114628525B (zh) | 一种沟槽型SiC MOSFET器件及其制造方法 | |
| CN110429137A (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN112635331B (zh) | 一种超级结功率器件的制备方法 | |
| CN116314302A (zh) | 一种沟槽型碳化硅mosfet器件的制造方法 | |
| CN115602714A (zh) | 一种沟槽型igbt终端及其制造方法 | |
| CN118016717A (zh) | 一种具有集成结构的碳化硅器件及其制备方法 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN109065638B (zh) | 一种功率二极管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |