CN117998917A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117998917A
CN117998917A CN202311020299.2A CN202311020299A CN117998917A CN 117998917 A CN117998917 A CN 117998917A CN 202311020299 A CN202311020299 A CN 202311020299A CN 117998917 A CN117998917 A CN 117998917A
Authority
CN
China
Prior art keywords
patterns
disposed
plate
connection lines
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311020299.2A
Other languages
English (en)
Inventor
郑有罗
闵盛俊
丁海允
咸秀珍
林明燮
金希原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117998917A publication Critical patent/CN117998917A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本公开的一个方面，一种显示装置包括：可拉伸的下基板；多个第一板图案，设置在下基板上；多个第一线图案，设置在多个第一板图案之间；多条第一连接线，沿第一方向延伸；多条第二连接线，沿第二方向延伸；以及多条第三连接线，沿不同于第一方向和第二方向的方向延伸以连接到彼此相邻的四个第一板图案。因此，形成以网状结构连接多个第一板图案上的布线的多条第三连接线以降低布线电阻。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年11月4日在韩国知识产权局提交的韩国专利申请第10-2022-0146409号的优先权，该申请的公开内容通过引用并入本文。
技术领域
本公开涉及一种显示装置，更具体地，涉及一种可拉伸显示装置。
背景技术
用于计算机、电视或蜂窝电话的显示器的显示装置包括作为自发光装置的有机发光显示(OLED：170)装置和需要单独光源的液晶显示(LCD)装置。
显示装置的适用范围多样化，包括个人数字助理以及计算机和电视机的显示器，并且正在研究具有大的显示面积和减小的体积和重量的显示装置。
另外，近来，通过在作为柔性材料的塑料等的柔性基板上形成显示单元、布线等从而在特定方向上可拉伸并且以各种形式改变而制造的显示装置作为下一代显示装置正受到关注。
发明内容
本公开要实现的一个目的是提供一种显示装置，其中电源线以网状连接以减小电源线的电阻。
本公开要实现的另一个目的是提供一种显示装置，其中高电位电源电压或低电位电源电压的波动被最小化以减小亮度不均匀。
本公开要实现的又一个目的是提供一种显示装置，其中连接线的设计区域被确保到最大。
本公开要实现的又一个目的是提供一种显示装置，其中连接基板的过蚀刻被最小化。
本公开的目的不限于上述目的，并且上文中未提及的其他目的可由本领域技术人员从以下描述中清楚地理解。
为了实现上述目的，根据本公开的一个方面，一种显示装置包括：下基板；多个第一板图案，彼此间隔开地设置在下基板上；多个第一线图案，设置在多个第一板图案之间；以及多条连接线，设置在多个第一线图案上，并且多条连接线包括：多条第一连接线，沿第一方向延伸并连接到彼此相邻的两个第一板图案；多条第二连接线，沿第二方向延伸并连接到彼此相邻的两个第一板图案；以及多条第三连接线，沿不同于第一方向和第二方向的方向延伸并连接到彼此相邻的四个第一板图案。因此，形成以网状结构连接多个第一板图案上的布线的多条第三连接线以降低布线电阻。
示例性实施例的其他细节包括在具体实施方式和附图中。
根据本公开，电源线以网状型连接以减小电源线的电阻并且最小化电源电压的下降。
根据本公开，均匀的电源电压被提供给多个子像素以改善亮度均匀性。
根据本公开，确保了连接线的设计区域，以增加整条线相对于连接线的整个宽度的比率并且提高显示装置的可拉伸性。
根据本公开，连接基板均匀地设置在整个显示装置上，以抑制连接基板的过蚀刻。
根据本公开的效果不限于以上例示的内容，并且更多的各种效果包括在本说明书中。
附图说明
本公开的上述和其他方面、特征和其他优点将从以下结合附图所作的详细描述中更清楚地理解，在附图中：
图1是根据本公开的示例性实施例的显示装置的平面图；
图2是根据本公开的示例性实施例的显示装置的有源区域的放大平面图；
图3是沿图2的线III-III′截取的横截面图；
图4是沿图2的线IV-IV′截取的横截面图；
图5是沿图2的线V-V′截取的横截面图；
图6是根据本公开的示例性实施例的显示装置的子像素的电路图；
图7和图8是根据本公开的示例性实施例的显示装置的放大平面图；
图9是根据本公开的示例性实施例的显示装置的非有源区域的放大平面图；
图10是用于解释根据本公开的示例性实施例的显示装置的非有源区域中的高电位电源电压和低电位电源电压的传输路径的图。
具体实施方式
本公开的优点和特征以及实现这些优点和特征的方法将通过参考下面连同附图详细描述的示例性实施例而清楚。然而，本公开不限于本文公开的示例性实施例，而是将以各种形式实现。示例性实施例仅以示例的方式提供，以便本领域技术人员能够充分理解本公开的公开内容和本公开的范围。
用于描述本公开的示例性实施例的附图中图示的形状、尺寸、比例、角度、数量等仅是示例，并且本公开不限于此。相同的附图标记在整个说明书中一般表示相同的元件。另外，在本公开的以下描述中，可省略已知相关技术的详细解释以避免不必要地模糊本公开的主题。本文中使用的诸如“包括”、“具有”、“包含”的术语一般意在允许添加其他部件，除非该术语与术语“仅”一起使用。对单数的任何提及可包括复数，除非另有明确说明。
即使没有明确说明，部件也被解释为包括普通误差范围。
当使用诸如“上”、“上方”、“下方”、“邻近”的术语描述两个部分之间的位置关系时，一个或多个部分可位于两个部分之间，除非该术语与术语“紧接”或“直接”一起使用。
当一个元件或层设置在另一个元件或层“上”时，另一元件或另一层可以直接插设在该另一个元件上或该一个元件与该另一个元件之间。
尽管术语“第一”、“第二”等用于描述各种部件，但这些部件不受这些术语的限制。这些术语仅用于区分一个部件与其他部件。因此，下面要提到的第一部件可以是本公开的技术构思中的第二部件。
相同的附图标记在整个说明书中一般表示相同的元件。
在附图中图示的每个部件的尺寸和厚度是为了方便描述而图示的，并且本公开不限于图示的部件的尺寸和厚度。
本公开的各种实施例的特征可以部分地或完全地彼此组合或结合并且可以在技术上以各种方式关联和操作，并且实施例可以彼此独立或彼此关联地实施。
在下文中，将参考附图详细描述根据本公开的示例性实施例的显示装置。
图1是根据本公开的示例性实施例的显示装置的平面图。图2是根据本公开的示例性实施例的显示装置的有源区域的放大平面图。图3是沿图2的线III-III′截取的横截面图。图4是沿图2的线IV-IV′截取的横截面图。图5是沿图2的线V-V′截取的横截面图。
首先，根据本公开的示例性实施例的显示装置100是即使在弯曲或延伸状态下也能够显示图像的显示装置并且也可以被称为可拉伸显示装置、柔性显示装置和可扩展显示装置。与相关技术的一般显示装置相比，显示装置100不仅具有高柔性，而且具有可拉伸性。因此，用户可以弯曲或延伸显示装置100并且显示装置100的形状可以根据用户的操纵而自由地改变。例如，当用户通过握持显示装置100的两端来拉动显示装置100时，显示装置100可以向用户的拉动方向延伸。或者，当用户将显示装置100布置在不平坦的外表面上时，显示装置100可以被布置成根据壁的外表面的形状弯曲。另外，当由用户施加的力被移除时，显示装置100可以返回到其原始形状。
参照图1至图3，根据本公开的示例性实施例的显示装置100包括下基板111、上基板112、图案层120、多个像素PX、栅极驱动器GD、数据驱动器DD、电源PS和印刷电路板PCB。
下基板111是支撑和保护显示装置100的若干部件的配置。下基板111可以支撑其上形成有像素PX、栅极驱动器GD和电源PS的图案层120。上基板112是覆盖和保护显示装置100的若干部件的配置。上基板112可以覆盖像素PX、栅极驱动器GD和电源PS。
作为柔性基板的下基板111和上基板112可以由可弯曲或可延伸的绝缘材料构成。例如，下基板111和上基板112可以由诸如聚二甲基硅氧烷(PDMS)的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯(PTFE)的弹性体形成并因此具有柔性。另外，下基板111和上基板112的材料可以相同，但不限于此并且可以变化。
下基板111和上基板112为延展性基板，以便可逆地可膨胀和可收缩。因此，下基板111也可以称为下可拉伸基板、下拉伸基板、下延伸基板、下延展性基板、下柔性基板、第一可拉伸基板、第一拉伸基板、第一延伸基板、第一延展性基板或第一柔性基板。另外，上基板112也可以称为上可拉伸基板、上拉伸基板、上延伸基板、上延展性基板、上柔性基板、第二可拉伸基板、第二拉伸基板、第二延伸基板、第二延展性基板或第二柔性基板。另外，下基板111和上基板112的弹性模量可以为几兆帕至几百兆帕。另外，下基板111和上基板112的韧性断裂率可以是100％以上。这里，韧性断裂率是指在要拉伸的物体断裂或破裂的时刻的拉伸率。下基板111的厚度可为10umm至1mm，但不限于此。
参照图1，下基板111可以具有有源区域AA和包围有源区域AA的非有源区域NA。然而，有源区域AA和非有源区域NA不被描述为限于下基板111，而是被描述为针对整个显示装置100。
有源区域AA是显示图像的区域。多个像素PX设置在有源区域AA中。多个像素PX中的每一个可以包括显示元件和用于驱动显示元件的各种驱动元件。各种驱动元件可以指薄膜晶体管(TFT)和电容器中的至少一个，但不限于此。多个像素PX可以分别连接到各种布线。例如，多个像素PX中的每一个可以连接到各种布线，例如扫描线、数据线、基准线、发光控制线、高电位电源线和低电位电源线。
非有源区域NA是不显示图像的区域。非有源区域NA是与有源区域AA相邻的区域。非有源区域NA与有源区域AA相邻以包围有源区域AA。然而，不限于此，非有源区域NA对应于从下基板111排除有源区域AA的区域并且可以以各种形式被修改和分离。在非有源区域NA中，可以设置用于驱动设置在有源区域AA中的多个像素PX的各种部件，例如栅极驱动器GD和电源PS。在非有源区域NA中，可以设置连接到数据驱动器DD和印刷电路板PCB的多个焊盘并且每个焊盘可以电连接到有源区域AA的多个像素PX中的每一个。
图案层120可设置在下基板111上。图案层120可包括设置在有源区域AA中的多个第一板图案121和多个第一线图案122以及设置在非有源区域NA中的多个第二板图案123和多个第二线图案124。
多个第一板图案121设置在下基板111的有源区域AA中，多个第二板图案123设置在下基板111的非有源区域NA中。多个第一板图案121和多个第二板图案123可设置成彼此间隔开。多个第一板图案121和多个第二板图案123可以以分开的岛的形式设置。多个第一板图案121和多个第二板图案123可分别单独地分开。因此，多个第一板图案121和多个第二板图案123可被称为第一岛图案和第二岛图案或第一单独图案和第二单独图案。
参照图1，多个第二板图案123中的每一个的尺寸可以大于多个第一板图案121中的每一个的尺寸。在多个第二板图案123的每一个中，可以设置栅极驱动器GD的一级。因此，由构成栅极驱动器GD的一级的各种电路配置占据的面积可以相对大于由一个像素PX占据的面积，使得多个第二板图案123中的至少一部分第二板图案的尺寸可以大于多个第一板图案121中的每一个的尺寸。
同时，即使在图1中示出了多个第二板图案123设置在有源区域AA在第一方向X上的两侧的非有源区域NA中，这是说明性的，多个第二板图案123可以设置在非有源区域NA的任意区域中。另外，尽管图示了多个第一板图案121和多个第二板图案123具有正方形形状，但不限于此并且多个第一板图案121和多个第二板图案123的形状可以以各种形式改变。
参照图1和图2，图案层120的多个第一线图案122设置在有源区域AA中。多个第一线图案122是连接彼此相邻的多个第一板图案121的图案，可以称为内部连接图案。也就是说，多个第一线图案122可以设置在多个第一板图案121之间。
图案层120的多个第二线图案124设置在非有源区域NA。多个第二线图案124连接彼此相邻的第一板图案121和第二板图案123或者连接彼此相邻的多个第二板图案123并且可以被称为外部连接图案。多个第二线图案124可以设置在彼此相邻的第一板图案121和第二板图案123之间以及彼此相邻的多个第二板图案123之间。
多个第一线图案122和多个第二线图案124具有波浪形状。例如，多个第一线图案122和多个第二线图案124可具有正弦形状。然而，多个第一线图案122和多个第二线图案124的形状不限于此。例如，多个第一线图案122和多个第二线图案124可以以锯齿形图案延伸。另外，多个第一线图案122和多个第二线图案124可以具有各种形状，例如在其顶点处连接以延伸的多个菱形块。此外，图1中所示的多个第一线图案122和多个第二线图案124的数量和形状是示例，并且可以根据设计以各种形式改变。
同时，多个第一板图案121、多个第一线图案122、多个第二板图案123以及多个第二线图案124均为刚性图案。也就是说，多个第一板图案121、多个第一线图案122、多个第二板图案123以及多个第二线图案124可以比下基板111和上基板112更硬。
作为多个刚性基板的多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由柔性比下基板111和上基板112低的塑料材料形成。例如，多个第一板图案121、多个第一线图案122、多个第二板图案123以及多个第二线图案124可由聚酰亚胺(PT)、聚丙烯酸酯和聚乙酸酯中的至少一种材料形成。此时，多个第一板图案121、多个第一线图案122、多个第二板图案123以及多个第二线图案124可由相同的材料形成，但不限于此，且可由不同的材料形成。当多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124由相同的材料形成时，图案可以一体地形成。
在这种情况下，多个第一板图案121、多个第一线图案122、多个第二板图案123以及多个第二线图案124的弹性模量可高于下基板111的弹性模量。弹性模量是表示抵抗施加到基板的应力的变形率的参数，弹性模量越高，硬度越高。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123以及多个第二线图案124可分别称为多个第一刚性图案、多个第二刚性图案、多个第三刚性图案和多个第四刚性图案。多个第一板图案121、多个第一线图案122、多个第二板图案123以及多个第二线图案124的弹性模量可以是下基板111和上基板112的弹性模量的1000以上，但不限于此。
同时，在一些示例性实施例中，下基板111可被限定为包括多个第一下图案和第二下图案。多个第一下图案可以是下基板111的与多个第一板图案121和多个第二图案123重叠的区域。第二下图案可以是下基板111的不与多个第一板图案121和多个第二图案123重叠的其余区域。
另外，上基板112可以被限定为包括多个第一上图案和第二上图案。多个第一上图案可以是上基板112的与多个第一板图案121和多个第二板图案123重叠的区域，而第二上图案可以是上基板112的不与多个第一板图案121和多个第二板图案123重叠的其余区域。
此时，多个第一下图案和多个第一上图案的弹性模量可以高于第二下图案和第二上图案的弹性模量。例如，多个第一下图案和多个第一上图案可以由与多个第一板图案121和多个第二板图案123相同的材料形成。第二下图案和第二上图案可以由具有比多个第一板图案121和多个第二板图案123的弹性模量低的弹性模量的材料形成。
例如，第一下图案和第一上图案可以由聚酰亚胺(PT)、聚丙烯酸酯或聚乙酸酯形成。另外，第二下图案和第二上图案可以由诸如聚二甲基硅氧烷(PDMS)的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯的弹性体形成。
栅极驱动器GD可以安装在多个第二板图案123上。栅极驱动器GD可以在多个第一板图案121上的各种元件被制造时以面板内栅极(GIP)方式形成在多个第二板图案123上。因此，构成栅极驱动器GD的各种电路配置，例如晶体管、电容器和布线，可以设置在多个第二板图案123上。作为构成栅极驱动器GD并包括晶体管、电容器等的电路的一个级可以设置在多个第二板图案123中的每一个的上方。然而，栅极驱动器GD可以以膜上芯片(COF)方式安装，但不限于此。
电源PS可以设置在多个第二板图案123上。电源PS可以形成在与栅极驱动器GD相邻的第二板图案123上。电源PS是在第一板图案121上的各种部件被制造时图案化的多个电源块，并且可以形成在第二板图案123上。电源PS电连接到非有源区域NA的栅极驱动器GD和有源区域AA的多个像素PX以供应驱动电压。具体地，电源PS可以通过第二线图案124和第一线图案122上的连接线180电连接到形成在第二板图案123上的栅极驱动器GD和形成在第一板图案121上的多个像素PX。例如，电源PS可以向栅极驱动器GD供应栅极驱动电压和时钟信号。电源PS可以将电源电压供应到多个像素PX中的每一个。
印刷电路板PCB连接到下基板111的边缘。印刷电路板PCB是将用于驱动显示元件的信号和电压从控制单元传输到显示元件的部件。因此，印刷电路板PCB也可称为驱动基板。诸如IC芯片或电路单元的控制单元可以安装在印刷电路板PCB上。另外，在印刷电路板PCB上，也可以安装存储器或处理器。设置在显示装置100中的印刷电路板PCB可以包括拉伸区域和非拉伸区域，以确保可拉伸性。在非拉伸区域中，可以安装IC芯片、电路单元、存储器、处理器等。在拉伸区域中，可以设置与IC芯片、电路单元、存储器和处理器电连接的布线。
数据驱动器DD是向设置在有源区域AA中的多个像素PX提供数据电压的部件。数据驱动器DD被配置为IC芯片，从而也可以被称为数据集成电路D-IC。数据驱动器DD可以安装在印刷电路板PCB的非拉伸区域中。也就是说，数据驱动器DD可以以板上芯片(COB)的形式安装在印刷电路板PCB上。然而，即使在图1中示出了数据驱动器DD以COB方式安装，数据驱动器DD也可以通过膜上芯片(COF)、玻璃上芯片(COG)或带载封装(TCP)方式安装，但不限于此。
此外，即使在图1中，设置一个数据驱动器DD以便对应于由设置在有源区域AA中的多个第一板图案121形成的多个列中的每一个，不限于此。也就是说，一个数据驱动器DD可以被设置成对应于由第一板图案121形成的多个列。
参照图2和图3，多个第一板图案121设置在有源区域AA中的下基板111上。多个第一板图案121彼此间隔开以设置在下基板111上。例如，如图1所示，多个第一板图案121可以矩阵形式设置在下基板111上，但不限于此。
包括多个子像素SPX的像素PX设置在第一板图案121中。每个子像素SPX可包括作为显示元件的LED 170以及驱动LED 170的驱动晶体管160和开关晶体管150。然而，在子像素SPX中，显示元件不限于LED 170，也可以改变为有机发光二极管。例如，多个子像素SPX可以包括红色子像素、绿色子像素和蓝色子像素，但不限于此，并且多个子像素SPX的颜色可以根据需要修改为各种颜色。
多个子像素SPX可以连接到多条连接线180。也就是说，多个子像素SPX可以电连接到沿第一方向X延伸的第一连接线181。多个子像素SPX可以电连接到沿第二方向Y延伸的第二连接线182。最后，多个子像素SPX可以电连接到在不同于第一方向X和第二方向Y的方向(例如，第一方向X和第二方向Y之间的对角线方向)上延伸的第三连接线183。
参照图3，多个无机绝缘层设置在多个第一板图案121上。例如，多个无机绝缘层可包括缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144以及钝化层145，但不限于此。因此，在多个第一板图案121上，可以另外设置各种无机绝缘层或者可以省略缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145中的一个或多个。
首先，缓冲层141设置在多个第一板图案121上。缓冲层141形成在多个第一板图案121上，以保护显示装置100的各种部件免受来自下基板111和多个第一板图案121的外部的水分(H2O)和氧气(O2)的渗透。缓冲层141可以由绝缘材料构成。例如，缓冲层141可以由氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiON)中的至少一种形成的单层或双层构成。然而，缓冲层141可根据显示装置100的结构或特性而省略。
此时，缓冲层141可以仅形成在下基板111与多个第一板图案121和多个第二板图案123重叠的区域中。如上所述，缓冲层141可以由无机材料形成，使得缓冲层141在拉伸显示装置100的过程中可能容易破裂或损坏。因此，缓冲层141不形成在多个第一板图案121和多个第二板图案123之间的区域中。而是，缓冲层141被图案化为具有多个第一板图案121和多个第二板图案123的形状以仅设置在多个第一板图案121和多个第二板图案123上方。因此，在根据本公开的示例性实施例的显示装置100中，缓冲层141仅形成在与作为刚性图案的多个第一板图案121和多个第二板图案123重叠的区域中。因此，即使显示装置100被弯曲或延伸以变形，显示装置100的各种部件的损坏也可以被抑制。
参照图4，在缓冲层141上形成包括栅极151、有源层152、源极153和漏极154的开关晶体管150和包括栅极161、有源层162、源极和漏极164的驱动晶体管160。
首先，参照图3，开关晶体管150的有源层152和驱动晶体管160的有源层162设置在缓冲层141上。例如，开关晶体管150的有源层152和驱动晶体管160的有源层162中的每一个可以由氧化物半导体形成。或者，开关晶体管150的有源层152和驱动晶体管160的有源层162可以由非晶硅(a-Si)、多晶硅(poly-Si)或有机半导体形成。
栅极绝缘层142设置在开关晶体管150的有源层152和驱动晶体管160的有源层162上。栅极绝缘层142是使开关晶体管150的栅极151与开关晶体管150的有源层152电绝缘并且使驱动晶体管160的栅极161与驱动晶体管160的有源层162电绝缘的层。栅极绝缘层142可以由绝缘材料形成。例如，栅极绝缘层142可由作为无机材料的氮化硅(SiNx)或氧化硅(SiOx)的单层或氮化硅(SiNx)或氧化硅(SiOx)的多层构成，但不限于此。
开关晶体管150的栅极151和驱动晶体管160的栅极161设置在栅极绝缘层142上。开关晶体管150的栅极151和驱动晶体管160的栅极161设置在栅极绝缘层142上以彼此间隔开。开关晶体管150的栅极151与开关晶体管150的有源层152重叠并且驱动晶体管160的栅极161与驱动晶体管160的有源层162重叠。
开关晶体管150的栅极151和驱动晶体管160的栅极161可以是诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或者它们中的两个以上的合金的各种金属材料中的任何一种或者其多层，但不限于此。
第一层间绝缘层143设置在开关晶体管150的栅极151和驱动晶体管160的栅极161上。第一层间绝缘层143使驱动晶体管160的栅极161与中间金属层IM绝缘。第一层间绝缘层143可以由无机材料形成，类似于缓冲层141。例如，第一层间绝缘层143可由作为无机材料的氮化硅(SiNx)或氧化硅(SiOx)的单层或氮化硅(SiNx)或氧化硅(SiOx)的多层构成，但不限于此。
中间金属层IM设置在第一层间绝缘层143上。中间金属层IM与驱动晶体管160的栅极161重叠。因此，在中间金属层IM与驱动晶体管160的栅极161的重叠区域中形成存储电容器Cst。具体地，驱动晶体管160的栅极161、第一层间绝缘层143和中间金属层IM形成存储电容器。然而，中间金属层IM的放置区域不限于此并且中间金属层IM与另一电极重叠以形成各种形式的存储电容器。
中间金属层IM可以是各种金属材料中的任何一种，例如，钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、和铜(Cu)中的任何一种或它们中的两种以上的合金，或者其多层，但不限于此。
第二层间绝缘层144设置在中间金属层IM上。第二层间绝缘层144使开关晶体管150的栅极151与开关晶体管150的源极153和漏极154绝缘。第二层间绝缘层144使中间金属层IM与驱动晶体管160的源极和漏极164绝缘。类似于缓冲层141，第二层间绝缘层144可以由无机材料形成。例如，第二层间绝缘层144可由作为无机材料的氮化硅(SiNx)或氧化硅(SiOx)的单层或氮化硅(SiNx)或氧化硅(SiOx)的多层构成，但不限于此。
开关晶体管150的源极153和漏极154设置在第二层间绝缘层144上。驱动晶体管160的源极和漏极164设置在第二层间绝缘层144上。开关晶体管150的源极153和漏极154设置在同一层上以彼此间隔开。即使在图3中省略了驱动晶体管160的源极，驱动晶体管160的源极也被设置成在同一层上与漏极164间隔开。在开关晶体管150中，源极153和漏极154可以与有源层152接触以电连接到有源层152。在驱动晶体管160中，源极和漏极164可以与有源层162接触以电连接到有源层162。开关晶体管150的漏极154通过接触孔与驱动晶体管160的栅极161接触，以电连接到驱动晶体管160的栅极161。
源极153和漏极154和164可以是诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或它们中的两种以上的合金的各种金属材料中的任何一种，或者其多层，但不限于此。
另外，在本说明书中，即使描述了驱动晶体管160具有共面结构，也可以使用诸如交错结构的各种晶体管。在本说明书中，晶体管也可以形成为底栅结构而不是顶栅结构，但不限于此。
参照图3和图4，多个焊盘PD1、PD2和PD3设置在第二层间绝缘层144上。多个焊盘PD1、PD2和PD3包括第一焊盘PD1、第二焊盘PD2和第三焊盘PD3。多个焊盘PD1、PD2和PD3可以将从多条连接线180传输的各种电压传输到设置在第一板图案121上的多条线和子像素SPX。
例如，第一焊盘PD1是向多个子像素SPX传输扫描信号的焊盘。第一焊盘PD1通过接触孔连接到第一连接线181。第一焊盘PD1可以被设置成与第一板图案121的左边缘和右边缘相邻。从第一连接线181供应的扫描信号SCAN可以通过第一焊盘PD1上的布线和连接到第一焊盘PD1的第一板图案121传输到开关晶体管150的栅极151。
例如，第二焊盘PD2是向多个子像素SPX传输数据电压的焊盘。第二焊盘PD2通过接触孔连接到第二连接线182。第二焊盘PD2可以被设置成与第一板图案121的上边缘和下边缘相邻。从第二连接线182供应的数据电压可以通过第二焊盘PD2上的布线和连接到第二焊盘PD2的第一板图案121传输到开关晶体管150的源极153或漏极154。
例如，第三焊盘PD3是向多个子像素SPX传输高电位电源电压的焊盘。第三焊盘PD3通过接触孔连接到多条第三连接线183中的一部分。第三焊盘PD3可设置成与第一板图案121的四个角相邻。从第三连接线183供应的高电位电源电压可以通过第三焊盘PD3上的布线和连接到第三焊盘PD3的第一板图案121传输到驱动晶体管160的源极或漏极。
第一焊盘PD1、第二焊盘PD2和第三焊盘PD3可以由与源极153和漏极154和164相同的材料形成，但不限于此。
参照图3，钝化层145形成在开关晶体管150和驱动晶体管160上。也就是说，钝化层145可以覆盖开关晶体管150和驱动晶体管160以保护开关晶体管150和驱动晶体管160免受水分和氧气的渗透。钝化层145可由无机材料形成并由单层或双层构成，但不限于此。
同时，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145被图案化以仅在与多个第一板图案121重叠的区域中形成。栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145也可以由无机材料形成，类似于缓冲层141。因此，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145在拉伸显示装置100的过程中也可能容易破裂而被损坏。因此，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145不形成在多个第一板图案121之间的区域中。然而，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145被图案化为具有多个第一板图案121的形状以仅形成在多个第一板图案121上方。
平坦化层146形成在钝化层145上。平坦化层146使开关晶体管150和驱动晶体管160的上部平坦化。平坦化层146可以由单层或多个层构成并且可以由有机材料形成。因此，平坦化层146也可称为有机绝缘层。例如，平坦化层146可以由丙烯酸有机材料形成，但不限于此。
参照图3，平坦化层146可以设置成覆盖多个第一板图案121的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的顶面和侧面。平坦化层146包围缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145以及多个第一板图案121。具体地，平坦化层146可以设置成覆盖钝化层145的顶面和侧面、第一层间绝缘层143的侧面、第二层间绝缘层144的侧面、栅极绝缘层142的侧面、缓冲层141的侧面和多个第一板图案121的顶面的一部分。
平坦化层146的侧面的倾斜角可以小于由缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧面形成的倾斜角。例如，平坦化层146的侧面可具有比由钝化层145的侧面、第一层间绝缘层143的侧面、第二层间绝缘层144的侧面、栅极绝缘层142的侧面和缓冲层141的侧面形成的斜度更平缓的斜度。因此，平坦化层146可以在缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧面上补充台阶。因此，被设置成与平坦化层146的侧面接触的连接线180被设置成平缓的斜度，使得当显示装置100被拉伸时，在连接线180中产生的应力可被减小。另外，平坦化层146的侧面具有相对平缓的斜度，使得连接线180的裂纹或其与平坦化层146的侧面的分离可被抑制。
在一般的显示装置的情况下，诸如多条扫描线和多条数据线的各种布线以线性形状在多个子像素之间延伸并且将多个子像素连接到一条线。因此，在一般的显示装置中，诸如扫描线、数据线、高电位电源线和基准线的各种布线可以从显示装置的一侧延伸到另一侧而不会在基板上断开连接。
与此相反，在根据本公开的示例性实施例的显示装置100中，各种布线，例如被认为用于一般显示装置的具有线性形状的扫描线、数据线、高电位电源线或基准线，可以仅设置在多个第一板图案121和多个第二板图案123上。也就是说，在根据本公开的示例性实施例的显示装置100中，仅在多个第一板图案121和多个第二板图案123上设置线性布线。
在根据本公开的示例性实施例的显示装置100中，两个相邻的第一板图案121上的多个焊盘PD1、PD2和PD3可以通过连接线180连接。因此，彼此相邻的第一板图案121上的各种布线可以通过多个焊盘PD1、PD2和PD3以及多条连接线180彼此电连接。因此，根据本公开的示例性实施例的显示装置100可以在多个第一板图案121之间包括多条连接线180，以电连接各种布线，例如扫描线、数据线、高电位电源线和基准线。例如，数据线可以设置在多个第一板图案121上并且第二焊盘PD2可以设置在数据线的两端上。在这种情况下，在第二方向Y上彼此相邻的多个第一板图案121上的多个第二焊盘PD2中的每一个可以通过作为数据线的连接线180彼此连接。因此，设置在多个第一板图案121上的数据线和设置在第一线图案122上的连接线180可以作为一条数据线。另外，除了数据线之外，可以包括在显示装置100中的所有各种线，例如，扫描线、发光控制线、低电位电源线、高电位电源线和基准线可以如上所述通过连接线180电连接。
具体地，连接线180设置在多个第一线图案122上。连接线180可电连接彼此相邻的第一板图案121上的焊盘。连接线180可以从第一线图案122延伸到第一板图案121的上部，以电连接到第一板图案121上的焊盘。
多条连接线180可包括多条第一连接线181、多条第二连接线182以及多条第三连接线183。
多条第一连接线181在多个第一板图案121之间沿第一方向X延伸并电连接设置在多个第一板图案121上的多条线。第一连接线181设置在多个第一线图案122之中在多个第一板图案121之间沿第一方向X延伸的第一线图案122上。第一连接线181从第一线图案122延伸到第一板图案121的上部，以连接到第一板图案121上的多个焊盘中的任何一个。例如，第一连接线181连接到第一板图案121上的多个第一焊盘PD1，以电连接彼此相邻的一对第一板图案121上的扫描线、发光控制线、基准线等并且可以用作扫描线、发光控制线、基准线等。然而，不限于此。
第二连接线182是在多个第一板图案121之间沿第二方向Y延伸并且将设置在多个第一板图案121上的多条线电连接的线。第二连接线182设置在多个第一线图案122之中在多个第一板图案121之间沿第二方向Y延伸的第一线图案122上。第二连接线182从第一线图案122延伸到第一板图案121的上部，以连接到第一板图案121上的多个焊盘中的任何一个。例如，第二连接线182连接到第一板图案121上的多个第二焊盘PD2，以电连接彼此相邻的一对第一板图案121上的数据线并且可以用作数据线，但不限于此。
第三连接线183是在多个第一板图案121之间沿不同于第一方向X和第二方向Y的方向(例如，倾斜方向)延伸并且将设置在多个第一板图案121上的多条线电连接的线。第三连接线183可以在第一方向X和第二方向Y之间的对角线方向上从第一板图案121的四个角中的任何一个延伸。例如，连接到第一板图案121的右上角的第三连接线183可以在第一板图案121的右侧与上侧之间沿对角线方向上延伸。
第三连接线183设置在多个第一线图案122之中在多个第一板图案121之间沿不同于第一方向X和第二方向Y的方向延伸的第一线图案122上。其上设置有多条第三连接线183的第一线图案122可以形成为X形状。第三连接线183从第一线图案122延伸到第一板图案121的上部，以连接到第一板图案121上的多个第三焊盘PD3中的任何一个。另外，第三连接线183不连接到多个焊盘，而是可以延伸到第一板图案121的上部以与多条线一体地形成。例如，第三连接线183中的一部分连接到第一板图案121上的第三焊盘PD3，以电连接彼此相邻的四个第一板图案121上的高电位电源线。作为另一示例，第三连接线183的其他部分延伸至彼此相邻的四个第一板图案121的上部以与低电位电源线一体形成并且电连接彼此相邻的四个第一板图案121上的低电位电源线。
同时，从第一板图案121的一个角延伸的第三连接线183连接到从相邻的第一板图案121延伸的第三连接线183而形成X形。例如，从四个第一板图案121(设置成2×2矩阵并且彼此相邻)中的每一个的角部延伸的第三连接线183连接到接触单元183a，并且可以电连接到另一第三连接线183。接触单元183a是连接到四条第三连接线183的图案并且可以形成为各种形状，例如矩形或圆形。接触单元183a设置在四个第一板图案121(形成2×2矩阵)之间的中间区域中并且可以连接到四条第三连接线183。例如，如图2所示，当接触单元183a形成为矩形形状时，从四个相邻的第一板图案121延伸的每条第三连接线183可以连接到接触单元183a的四个侧面中的每一个。然而，接触单元183a可以配置为各种形状，但不限于此。
多条连接线180可由诸如铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)的金属材料或诸如铜/钼-钛(Cu/Moti)或钛/铝/钛(Ti/Al/Ti)的金属材料的堆叠结构形成，但不限于此。
如图3和图4所示，第一连接线181从第一线图案122的顶面延伸到第一板图案121的上部，以与第一板图案121上的平坦化层146的顶面和侧面接触。第二连接线182和第三连接线183也从第一线图案122延伸到第一板图案121的上部，以与第一板图案121上的平坦化层146的顶面和侧面接触。
然而，在未设置多条连接线180的区域中，不需要设置刚性图案，使得作为刚性图案的第一线图案122不设置在多条连接线180的下方。
连接焊盘CP设置在平坦化层146上。连接焊盘CP是用于将LED 170电连接到驱动晶体管160和低电位电源线的焊盘。连接焊盘CP包括第一连接焊盘CP1和第二连接焊盘CP2。第一连接焊盘CP1可以电连接驱动晶体管160的漏极164与LED 170的p电极175并且第二连接焊盘CP2可以电连接低电位电源线与LED 170的n电极174。在这种情况下，在多条第三连接线183之中传输低电位电源电压的第三连接线183可以与第二连接焊盘CP2一体地形成。因此，当显示装置100被驱动时，施加到第一连接焊盘CP1和第二连接焊盘CP2的不同电压电平被传输到n电极174和p电极175，使得LED 170发光。
堤147形成在连接焊盘CP、连接线180和平坦化层146上。堤147是分割相邻子像素SPX的部件。堤147设置为覆盖连接焊盘CP、连接线180和平坦化层146的至少一部分。堤147可以由绝缘材料形成。另外，堤147可以包括黑色材料。堤147包括黑色材料以阻挡可通过有源区域AA可见的布线。例如，堤147可以由透明的碳基混合物形成并且具体地，包括炭黑。然而，不限于此，并且堤147可以由透明绝缘材料形成。即使在图3中示出了堤147的高度低于LED 170的高度，本公开不限于此并且堤147的高度可以等于LED 170的高度。
参照图3，LED 170设置在连接焊盘CP上。LED 170包括n型层171、有源层172、p型层173、n电极174和p电极175。根据本公开的示例性实施例的显示装置100的LED 170具有其中n电极174和p电极175一起形成在一个表面上的倒装芯片结构。
p型层173设置在连接焊盘CP上并且n型层171设置在p型层173上。可以通过将n型和p型杂质掺杂到特定材料中而形成n型层171和p型层173。例如，n型层171和p型层173中的每一个可以是通过将n型杂质和p型杂质掺杂到诸如氮化镓(GaN)、磷化铟铝(InAlP)或砷化镓(GaAs)的材料中而形成的层。p型杂质可以是镁(Mg)、锌(Zn)、铍(Be)等，n型杂质可以是硅(Si)、锗(Ge)、锡(Sn)等，但不限于此。
有源层172设置在n型层171与p型层173之间。有源层172是LED 170的发光的发光层，并且可以由单层或多量子阱(MQW)结构形成，并且例如可以由氮化铟镓(InGaN)、氮化镓(GaN)等形成，但不限于此。
如上所述，根据本公开的示例性实施例的显示装置100的LED 170可以通过依次层压n型层171、有源层172和p型层173，然后蚀刻预定部分以形成n电极174和p电极175来制造。在这种情况下，作为用于将n电极174和p电极175彼此分离的空间的预定部分可以被蚀刻以暴露n型层171的一部分。换言之，其上设置有n电极174和p电极175的LED 170的表面不是平坦表面，而是具有不同的高度。
如上所述，n电极174可以设置在蚀刻区域中的暴露的n型层171的一个表面上。另外，p电极175可以设置在非蚀刻区域中设置的p型层173的一个表面上。
粘合图案AD设置在LED 170与连接焊盘CP之间。粘合图案AD可以设置在LED 170的n电极174和p电极175与连接焊盘CP之间。粘合图案AD可以是其中导电球分散在绝缘基底构件中的导电粘合图案AD。因此，当对粘合图案AD施加热或压力时，导电球在被施加热或压力的部分中电连接以具有导电特性，而未被加压的区域可以具有绝缘特性。n电极174和p电极175可以通过粘合图案AD电连接到连接焊盘CP。例如，在以喷墨方法在连接焊盘CP上施加粘合图案AD之后，将LED 170转印到粘合图案AD上并对LED 170加压加热以将连接焊盘CP与p电极175和n电极174电连接。然而，粘合图案AD的除了设置在n电极174与连接焊盘CP之间的粘合图案AD的一部分和设置在p电极175和连接焊盘CP之间的粘合图案AD的一部分之外的部分具有绝缘特性。即使在图3中示出了覆盖一对连接焊盘CP的粘合图案AD彼此连接，粘合图案AD可以分开以设置在一对连接焊盘CP的每一个中。
上基板112设置在其中形成有多个LED 170的多个第一板图案121和其中形成有多条连接线180的多个第一线图案122上。可以通过在下基板111和第一板图案121上涂覆然后固化构成上基板112的材料而形成上基板112。
填充层190设置在下基板111的整个表面上，以填充在上基板112与下基板111之间。填充层190可以由可固化粘合剂构成。具体地，将构成填充层190的材料涂覆在下基板111的整个表面上，然后固化，使得填充层190可以设置在设置于上基板112和下基板111上的部件之间。例如，填充层190可以是光学透明粘合剂(OCA)并且可以由丙烯酸粘合剂、硅基粘合剂、氨基甲酸酯基粘合剂等构成。
即使在图3中未示出，偏振层可以进一步设置在上基板112上。偏振层可以执行使从显示装置100的外部入射的光偏振以减少外部光反射的功能。另外，可以在上基板112上设置偏振层以外的光学膜。
同时，根据相关技术，仅设置在第一板图案之间的区域中在第一方向和第二方向上延伸的连接线，并且在第一板图案的对角线区域中的区域形成为空的空间。在这种情况下，连接线仅设置在第一方向上的第一板图案之间的区域和第二方向上的第一板图案之间的区域中，从而不容易确保连接线的数量及其在有限区域中的面积。
因此，在根据本公开的示例性实施例的显示装置100中，多条连接线180可在对角线方向(不同于第一方向X和第二方向Y)上进一步形成在第一板图案121之间的区域中。也就是说，连接线180设置在第一板图案121的上下空间、左右空间以及对角线方向上的所有空间中，以确保连接线180的设计面积。因此，在对角线方向上，利用第一板图案121之间的面积来增加连接线180的数量和面积。
另外，随着可设计连接线180的面积增加，可增加一条连接线180的整个长度与整个宽度之比。也就是说，可以通过增加连接线180的整个长度来提高连接线180的拉伸率，可以提高显示装置100的可拉伸性。
同时，在相关技术中，可以通过在整个下基板上形成和图案化用于图案层的材料来形成第一线图案和第一板图案。此时，在相关技术的显示装置中，第一线图案和第一连接图案仅设置在第一板图案的上、下、左、右区域并且第一板图案的对角线方向上的区域形成为空的空间，图案层的材料在第一板图案的对角线方向上的区域中被完全蚀刻，并且图案层的材料在第一板图案的上、下、左和右区域中被部分蚀刻，以形成所述第一线图案。在这种情况下，图案层的材料需要在第一板图案的对角线方向上的第一板图案之间的区域中完全蚀刻，使得在第一板图案的对角线方向上的区域中可能需要比在第一板图案的上、下、左和右区域中的蚀刻时间更长的蚀刻时间。也就是说，出现在第一板图案的对角线方向上与上、下、左和右区域上的蚀刻时间差并且第一线图案可能在具有相对较短蚀刻时间的第一板图案的上、下、左、右区域中被过蚀刻。
因此，在根据本公开的示例性实施例的显示装置100中，多条连接线180和多个第一线图案122完全设置在多个第一板图案121附近的空间中，以减小蚀刻时间差并最小化多个第一线图案122的过蚀刻。第一线图案122均匀地形成在第一板图案121的所有上、下、左、右区域和对角线区域中，使得在上、下、左、右区域和对角线区域中的图案层120的材料的蚀刻时间可以以相似的水平实现。因此，在第一板图案121的上、下、左和右区域和对角线区域中的每一个中，用于形成第一线图案122的蚀刻时间差可以被最小化。因此，蚀刻时间差被最小化以抑制在第一方向X上延伸的第一线图案122、在第二方向Y上延伸的第一线图案122和在不同于第一方向X和第二方向Y的方向上延伸的第一线图案122中的任何一个的过蚀刻。
同时，在根据本公开的示例性实施例的显示装置100中，第三连接线183在对角线方向上设置在第一板图案121之间的区域中，以连接设置在一对相邻行中的第一板图案121。因此，第三连接线183用于降低高电位电源线和低电位电源线的电阻。例如，设置在两个相邻行中的第一板图案121上的高电位电源线可以通过第三连接线183连接。因此，一对相邻行中的高电位电源线通过第三连接线183以网状连接，使得高电位电源线的整个面积可以增大。类似地，第三连接线183可以电连接设置在两个相邻行中的第一板图案121上的低电位电源线并且因此可以增加低电位电源线的整个面积。因此，在一对相邻行上的第一板图案121上连接高电位电源线和低电位电源线的第三连接线183形成为以网状图案连接高电位电源线和低电位电源线。另外，第三连接线可以减小高电位电源线和低电位电源线的电阻。
以下，将参照图6至图8更详细地描述根据本公开的示例性实施例的显示装置100的子像素SPX和第三连接线183的连接关系。
图6是根据本公开的示例性实施例的显示装置的子像素的电路图。图7和图8是根据本公开的示例性实施例的显示装置的放大平面图。具体地，图7是根据本公开的示例性实施例的显示装置100的多个第一板图案121之中的第1-1板图案121a的放大平面图。图8是根据本公开的示例性实施例的显示装置100的多个第一板图案121之中的第1-2板图案121b的放大平面图。
首先，参照图6，根据本公开的示例性实施例的显示装置100的多个子像素SPX中的每一个包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、驱动晶体管160、存储电容器Cst和发光二极管LED。
此时，如图3所示的开关晶体管150可以对应于图6的第一晶体管T1，如图3所示的驱动晶体管160可以对应于图6的驱动晶体管DT，并且如图3所示的LED 170可以对应于图6的发光二极管LED。
首先，多个子像素SPX的每一个的发光二极管LED通过从驱动晶体管DT供给的驱动电流发光。发光二极管LED的阳极连接到第四阳极N4(即，第四晶体管T4)和第五晶体管T5，并且发光二极管LED的阴极连接到被施加低电位电源电压VSS的低电位电源线。
多个子像素SPX中的每一个的驱动晶体管DT根据栅极-源极电压向发光二极管LED供应驱动电流。驱动晶体管DT的源极连接到被施加高电位电源电压VDD的高电位电源线，栅极连接到第二节点N2，漏极连接到第三节点N3。
多个子像素SPX中的每一个的第一晶体管T1将从数据线供应的数据电压Vdata施加到第一节点N1。第一晶体管T1包括连接到数据线的源极、连接到第一节点N1的漏极以及连接到传输扫描信号SCAN的扫描线的栅极。因此，响应于扫描信号SCAN的低电平(即导通电平)，第一晶体管T1施加从数据线供应到第一节点N1的数据电压Vdata。也就是说，第一晶体管T1可以是开关晶体管150，其响应于扫描信号SCAN将多个数据电压vdata中的任何一个施加到多个像素PX电路中的每一个。
多个子像素SPX中的每一个的第二晶体管T2与驱动晶体管DT的栅极和漏极形成二极管连接。第二晶体管T2包括连接到作为驱动晶体管DT的漏极的第三节点N3的源极、连接到作为驱动晶体管DT的栅极的第二节点N2的漏极以及连接到传输扫描信号SCAN的扫描线的栅极。因此，第二晶体管T2响应于低电平(导通电平)的扫描信号SCAN而与驱动晶体管DT的栅极和漏极形成二极管连接。
多个子像素SPX中的每一个的第三晶体管T3向第一节点N1施加基准电压Vref。第三晶体管T3包括连接到传输基准电压Vref的基准线的源极、连接到第一节点N1的漏极以及连接到传输发光信号的发光控制线的栅极。因此，第三晶体管T3响应于低电平(即导通电平)的发光控制信号EM将基准电压Vref施加到第一节点N1。
多个子像素SPX中的每一个的第四晶体管T4在驱动晶体管DT和发光二极管LED之间形成电流路径。第四晶体管T4包括连接到作为驱动晶体管DT的漏极的第三节点N3的源极、连接到发光二极管LED的漏极以及连接到发光信号的发光控制线的栅极。因此，第四晶体管T4可以是发光控制晶体管，其响应于发光信号在驱动晶体管DT的漏极和发光二极管LED之间形成电流路径。
多个子像素SPX中的每一个的第五晶体管T5向发光二极管LED的阳极施加基准电压Vref。第五晶体管T5包括连接到传输基准电压Vref的基准线的源极、连接到发光二极管LED的阳极的漏极以及连接到传输扫描信号SCAN的扫描线的栅极。因此，第五晶体管T5响应于低电平(即导通电平)的扫描信号SCAN将基准电压Vref施加到发光二极管LED的阳极。第五晶体管T5可以是将基准电压Vref施加到发光二极管LED的阳极的初始化晶体管。
多个子像素PX中的每一个的存储电容器Cst包括连接到第一节点N1的第一电极和连接到第二节点N2的第二电极。也就是说，存储电容器Cst的一个电极连接到驱动晶体管DT的栅极并且存储电容器Cst的另一个电极连接到第一晶体管T1的漏极。
同时，高电位电源电压VDD和低电位电源电压VSS可共同施加到第一板图案121上的多个子像素SPX中的每一个。因此，设置在多个第一板图案121的每一个中的高电位电源线彼此电连接或低电位电源线电连接以减小高电位电源线和低电位电源线的电阻并最小化亮度不均匀。在这种情况下，在根据本公开的示例性实施例的显示装置100中，连接到相邻行的第一板图案121的第三连接线183用于以网状型连接相邻行的第一板图案121上的高电位电源线或低电位电源线。
例如，参照图7，在多条第三连接线183之中设置在第n行中的多条第三连接线183可以电连接设置在第n行的上侧和下侧的第一板图案121上的低电位电源线。设置在第n+1行中的多条第三连接线183可以电连接设置在第n+1行的上侧和下侧的第一板图案121上的高电位电源线。也就是说，设置有连接高电位电源线的第三连接线183的行和设置有连接低电位电源线的第三连接线183的行可以交替设置。
同时，在设置在连接低电位电源线的第三连接线183的行的下侧的第一板图案121和设置在连接高电位电源线的第三连接线183的行的下侧的第一板图案121中，多个LED170和连接到多个LED 170的连接焊盘CP可以形成垂直对称结构。
以下，将设置在作为低电位电源线的第三连接线183的行的下侧的第一板图案121假定为第1-1板图案121a。并且，将设置在作为高电位电源线的第三连接线183的行的下侧的第一板图案121假定为第1-2板图案121b。在此假设下，将描述第1-1-板图案121a和第1-2-板图案121b的垂直对称结构，但这些不限于此。
首先，参照图7，作为低电位电源线的第三连接线183设置在第1-1板图案121a的上侧行并且作为高电位电源线的第三连接线183设置在第1-1板图案121a的下侧行。
作为低电位电源线的第三连接线183延伸到第1-1板图案121a的上部以便与第1-1板图案121a的上边缘相邻以与第二连接焊盘CP2一体地形成。因此，第二连接焊盘CP2可以设置成与第1-1板图案121a的上边缘相邻。
如图7所示，作为高电位电源线的第三连接线183延伸到第1-1-板图案121a的下部以便与第1-1-板图案121a的下边缘相邻并且可以电连接到第三焊盘PD3。因此，即使在附图中没有图示，从第三连接线183通过第三焊盘PD3被施加高电位电源电压VDD的多个第一连接焊盘CP1也设置在第二连接焊盘CP2与第1-1板图案121a的下边缘之间以电连接到多个LED 170。
因此，在第1-1板图案121a的多个LED 170中，与第二连接焊盘CP2连接的n电极174可以被设置成与第1-1板图案121a的上边缘相邻。此外，连接到第一连接焊盘CP1的p电极175可以被设置为与第1-1板图案121a的下边缘相邻。因此，在第1-1-板图案121a上，多个LED 170可以被设置为对准使得n电极174邻近第1-1-板图案121a的上边缘并且p电极175邻近第1-1-板图案121a的下边缘。
接下来，参照图8，作为高电位电源线的第三连接线183设置在第1-2板图案121b的上侧行并且作为低电位电源线的第三连接线183设置在第1-2板图案121b的下侧行。
作为低电位电源线的第三连接线183延伸到第1-2板图案121b的下部从而邻近第1-2板图案121b的下边缘以与第二连接焊盘CP2一体地形成。因此，第二连接焊盘CP2可以设置成与第1-2板图案121b的下边缘相邻。
此外，如图8所示，作为高电位电源线的第三连接线183延伸到第1-2板图案121b的上部从而邻近第1-2板图案121b的上边缘并且可以电连接到第三焊盘PD3。因此，即使在附图中没有说明，从第三连接线183通过第三焊盘PD3被施加高电位电源电压VDD的多个第一连接焊盘CP1设置在第二连接焊盘CP2与第1-2板图案121b的上边缘之间，以电连接到多个LED 170。
因此，在第1-2板图案121b的多个LED 170中，与第二连接焊盘CP2连接的n电极174可以被设置成与第1-2板图案121b的下边缘相邻。因此，在第1-2-板图案121b上，多个LED170可以被设置为对准使得n电极174邻近第1-2-板图案121b的下边缘并且p电极175邻近第1-2-板图案121b的上边缘。
在根据本公开的示例性实施例的显示装置100中，第三连接线183连接网状型的一对相邻行的第一板图案121上的高电位电源线并且连接网状型的相邻行的第一板图案121上的低电位电源线。由此，电源电压的压降和由此的亮度不均匀可以被最小化。例如，以X形配置的一个第一线图案122连接到彼此相邻的四个第一板图案121的每个角，同时形成2×2矩阵并且可以将它们连接。另外，第三连接线183设置在X形第一线图案122上，以电连接四个第一板图案121上的高电位电源线或低电位电源线。因此，一对相邻行的第一板图案121上的高电位电源线或低电位电源线可以由第三连接线183以网状型连接并且最小化电阻以减小亮度不均匀。
同时，同样在非有源区域NA中，供应高电位电源电压VDD和低电位电源电压VSS的电源PS与高电位电源线和低电位电源线以网状型连接，以使根据电阻的电压波动最小化。另外，可以提高亮度均匀性。在下文中，将参照图9和图10更详细地描述非有源区域NA的电源网状连接结构。
图9是根据本公开的示例性实施例的显示装置的非有源区域的放大平面图。图10是用于解释根据本公开的示例性实施例的显示装置的非有源区域中的高电位电源电压和低电位电源电压的传输路径的图。在图10中，为了描述方便，用实线图示了高电位电源电压VDD的传输路径，用加粗实线图示了低电位电源电压VSS的传输路径，并简单地用直线图示了多条连接线180。
参照图9，多个第二板图案123和多个第二线图案124设置在非有源区域NA中。在多个第二板图案123的每一个中，设置电源PS和栅极驱动器GD，并且在多个第二线图案124中，设置第四连接线184、第五连接线185和第六连接线186。
多个第二板图案123包括多个第一子板图案123a和多个第二子板图案123b，多个第一子板图案123a是其中设置有电源PS的图案，多个第一子板图案123a可设置在非有源区域NA的第一区域A1和第二区域A2中，并且多个第二子板图案123b可设置在第二区域A2和有源区域AA之间的第三区域A3中。
一起参照图10，构成电源PS的多个电源块PB设置在多个第一子板图案123a上。电源块PB包括用于供应低电位电源电压VSS的第一电源图案PP1和用于供应高电位电源电压VDD的第二电源图案PP2。
第一电源图案PP1可以设置在设置于非有源区域NA的第一区域A1中的多个第一子板图案123a上。作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145以及作为有机绝缘层的平坦化层146可以设置在第一子板图案123a上。第一电源图案PP1可以设置在多个无机绝缘层之间、多个无机绝缘层和有机绝缘层之间或有机绝缘层上中的任一者。
第一电源图案PP1和第二电源图案PP2两者可以设置在设置于非有源区域NA的第二区域A2中的多个第一子板图案123a上。第一电源图案PP1和第二电源图案PP2可以设置在与无机绝缘层和/或其间的有机绝缘层的不同层上。例如，第一电源图案PP1设置在多个无机绝缘层之间并且第二电源图案PP2可以设置在有机绝缘层上。
多个第二线图案124将多个第二板图案123相互连接或将多个第一板图案121和多个第二板图案123连接。多个第二线图案124中的一部分可在第一方向X上将多个第二板图案123彼此连接或将多个第一板图案121和多个第二板图案123连接。多个第二线图案124的另一部分可以在第二方向Y上连接多个第二板图案123。多个第二线图案124的另一部分可以将多个第二板图案123彼此连接，或者在不同于第一方向X和第二方向Y的方向上将多个第一板图案121和多个第二板图案123连接。
多条第四连接线184设置在多个第二线图案124上。多条第四连接线184为沿第一方向X设置在第二板图案123之间的线。多条第四连接线184可在第一方向X上设置在第一子板图案123a之间、第一子板图案123a与第二子板图案123b之间以及第二子板图案123b与第一板图案121之间。多条第四连接线184中的一部分可以连接在第一方向X上彼此相邻的第一子板图案123A上的第一电源图案PP1。另外，多条第四连接线184的另一部分连接在第一方向X上彼此相邻的第一子板图案123a上的第二电源图案PP2。另外，多条第四连接线184的另一部分连接第一板图案121上的栅极驱动器GD和子像素SPX，以将来自栅极驱动器GD的扫描信号SCAN或发光控制信号EM供应给子像素SPX。
多条第五连接线185设置在多个第二线图案124上。多条第五连接线185是沿第二方向Y设置在第二板图案123之间的线。例如，多条第五连接线185连接第二子板图案123b上的栅极驱动器GD的级以驱动栅极驱动器GD。
多条第六连接线186设置在多个第二线图案124上。多条第六连接线186是沿不同于第一方向X和第二方向Y的方向设置在第二板图案123之间的线。多条第六连接线186可在第一方向X和第二方向Y之间的对角线方向上设置在第一子板图案123a之间、第一子板图案123a与第二子板图案123b之间以及第二子板图案123b与第一板图案121之间。
多条第六连接线186连接到从彼此相邻的第二板图案123的一个角延伸的另一第六连接线186以形成接触单元186a。例如，从不同的第二板图案123延伸的四条第六连接线186可以连接到一个接触单元186a。
多条第六连接线186中的一部分可以连接网状型的第一电源图案PP1并且多条第六连接线186中的另一部分可以连接网状型的第二电源图案PP2。另外，多条第六连接线186的另一部分可以将第二子板图案123b上的低电位电源线连接到第一板图案121上的低电位电源线或以网状型连接到第一电源图案PP1，以将低电位电源电压VSS供应到子像素SPX。最后，多条第六连接线186的另一部分可将第二子板图案123b上的高电位电源线连接到第一板图案121上的高电位电源线或以网状型连接到第二电源图案PP2，以将高电位电源电压VDD供应到子像素SPX。
在根据本公开的示例性实施例的显示装置100中，连接设置在非有源区域NA中的网状型的第一电源图案PP1的第六连接线186形成为减小第一电源图案PP1的电阻。设置在非有源区域NA的第一子板图案123a上的第一电源图案PP1可以通过沿第一方向X延伸的第四连接线184将低电位电源电压VSS供应到有源区域AA的子像素SPX。此时，多条第六连接线186中的一部分用于连接设置在多个第一子板图案123a中的每一个中的第一电源图案PP1。也就是说，设置在非有源区域NA中的第一电源图案PP1可以通过第六连接线186以网状型连接。因此，在有源区域AA中，第三连接线183以网状型连接低电位电源线，以降低低电位电源线的电阻。另外，在非有源区域NA中，第六连接线186以网状型连接设置在多个第一子板图案123a的每一个中的第一电源图案PP1，以最小化低电位电源电压VSS的压降。
类似地，在根据本公开的示例性实施例的显示装置100中，连接设置在非有源区域NA中的网状型的第二电源图案PP2的第六连接线186形成为减小第二电源图案PP2中的电阻。设置在非有源区域NA的第一子板图案123a上的第二电源图案PP2可以通过在第一方向X上延伸的第四连接线184将高电位电源电压VDD供应到有源区域AA的子像素SPX。此时，多条第六连接线186的另一部分用于连接设置在多个第一子板图案123a的每一个中的第二电源图案PP2。也就是说，设置在非有源区域NA中的第二电源图案PP2可以通过第六连接线186以网状型连接。因此，在有源区域AA中，第三连接线183以网状型连接低电位电源线，以降低高电位电源线的电阻。另外，在非有源区域NA中，第六连接线186以网状连接设置在多个第一子板图案123a的每一个中的第二电源图案PP2，以最小化高电位电源电压VDD的压降。
本公开的示例性实施例还可以描述如下：
根据本公开的一个方面，提供了一种显示装置。该显示装置包括：下基板；多个第一板图案，彼此间隔开地设置在下基板上；多个第一线图案，设置在多个第一板图案之间；以及多条连接线，设置在多个第一线图案上。该多条连接线包括：多条第一连接线，沿第一方向延伸并连接到彼此相邻的两个第一板图案；多条第二连接线，沿第二方向延伸并连接到彼此相邻的两个第一板图案；以及多条第三连接线，沿不同于第一方向和第二方向的方向延伸并连接到彼此相邻的四个第一板图案。
显示装置还可以包括设置在多个第一板图案上的高电位电源线，以及设置在多个第一板图案上的低电位电源线。多条第三连接线中的一部分第三连接线可以以网状结构连接设置在一对相邻行中的多个第一板图案上的低电位电源线，并且多条第三连接线中的其余部分第三连接线可以以网状结构连接设置在一对相邻行中的多个第一板图案上的高电位电源线。
第三连接线中的连接到低电位电源线的一部分第三连接线可以与第三连接线中的连接到高电位电源线的其余部分第三连接线设置在不同的行上。
其中设有第三连接线中的一部分第三连接线的行和其中设有第三连接线中的该其余部分第三连接线的行交替地布置。
显示装置还可以包括设置在多个第一板图案中的每一个第一板图案的上方的多个LED、设置在多个第一板图案中的每一个第一板图案的上方并向多个LED供应驱动电流的驱动晶体管、连接驱动晶体管和高电位电源线的多个第一连接焊盘以及连接多个LED和低电位电源线的第二连接焊盘。第二连接焊盘可以与低电位电源线一体地形成。
多个第一板图案可以包括设置在设有第三连接线中的该部分第三连接线的行的下侧的第1-1板图案，以及设置在设有第三连接线中的该其余部分第三连接线的行的下侧的第1-2板图案，并且设置在第1-1板图案和第1-2-板图案各自中的多个LED、多个第一连接焊盘以及第二连接焊盘可以形成垂直对称结构。
在第1-1板图案中，第二连接焊盘可以设置成比多个第一连接焊盘邻近第1-1板图案的上边缘。
在第1-2板图案中，多个第一连接焊盘可以设置成比第二连接焊盘邻近第1-2板图案的上边缘。
显示装置还可以包括：多个第二板图案，彼此间隔开地设置在下基板上并且包括多个第一子板图案和多个第二子板图案；多个第二线图案，设置在多个第二板图案之间以及多个第一板图案与多个第二板图案之间；电源，设置在多个第一子板图案上；以及栅极驱动器，设置在多个第二子板图案上。
多条连接线可以包括：多条第四连接线，沿第一方向延伸并连接彼此相邻的两个第二板图案；多条第五连接线，沿第二方向延伸并连接彼此相邻的两个第二板图案；以及多条第六连接线，沿与第一方向和第二方向不同的方向延伸并连接彼此相邻的四个第二板图案。
电源可以包括：多个第一电源图案，设置在多个第一子板图案上并向低电位电源线供应低电位电源电压；以及多个第二电源图案，设置在多个第一子板图案上并向高电位电源线供应高电位电源电压。
多条第六连接线中的一部分第六连接线可以网状结构连接设置在一对相邻行中的多个第一子板图案上的第一电源图案，并且多条第六连接线中的其余部分第六连接线可以网状结构连接设置在一对相邻行中的多个第一子板图案上的第二电源图案。
多条第一连接线、多条第二连接线、多条第四连接线和多条第五连接线各自可以连接到多个第一板图案和多个第二板图案的上边缘、下边缘、左边缘和右边缘中的任一者。多条第三连接线和多条第六连接线可以连接到多个第一板图案的四个角和多个第二板图案的四个角。
从多个第一板图案中以2×2矩阵设置并且彼此相邻的四个第一板图案的角延伸的四条第三连接线可以彼此连接而形成X形状。从多个第二板图案中以2×2矩阵设置并且彼此相邻的四个第二板图案的角延伸的四条第六连接线可以彼此连接而形成X形状。
尽管已经参考附图详细描述了本公开的示例性实施例，但是本公开不限于此，并且在不背离本公开的技术构思的情况下，可以以许多不同的形式实现。因此，提供本公开的示例性实施例仅用于说明的目的而非旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述示例性实施例在各方面都是说明性的，并不限制本公开。本公开的等同范围中的所有技术构思应被解释为落入本公开的范围内。

Claims (14)

1.一种显示装置，包括：
下基板；
多个第一板图案，彼此间隔开地设置在所述下基板上；
多个第一线图案，设置在所述多个第一板图案之间；以及
多条连接线，设置在所述多个第一线图案上，
其中，所述多条连接线包括：
多条第一连接线，沿第一方向延伸并连接到彼此相邻的两个第一板图案；
多条第二连接线，沿第二方向延伸并连接到彼此相邻的两个第一板图案；以及
多条第三连接线，沿不同于所述第一方向和所述第二方向的方向延伸并连接到彼此相邻的四个第一板图案。
2.根据权利要求1所述的显示装置，还包括：
高电位电源线，设置在所述多个第一板图案上；以及
低电位电源线，设置在所述多个第一板图案上，
所述多条第三连接线中的一部分第三连接线以网状结构连接设置在一对相邻行中的所述多个第一板图案上的所述低电位电源线，并且
所述多条第三连接线中的其余部分第三连接线以网状结构连接设置在一对相邻行中的所述多个第一板图案上的所述高电位电源线。
3.根据权利要求2所述的显示装置，其中，所述第三连接线中的连接到所述低电位电源线的所述一部分第三连接线与所述第三连接线中的连接到所述高电位电源线的所述其余部分第三连接线设置在不同的行上。
4.根据权利要求3所述的显示装置，其中，设有所述第三连接线中的所述一部分第三连接线的行和设有所述第三连接线中的所述其余部分第三连接线的行交替地布置。
5.根据权利要求2所述的显示装置，还包括：
多个LED，设置在所述多个第一板图案中的每一个第一板图案的上方；
驱动晶体管，设置在所述多个第一板图案中的每一个第一板图案的上方并向所述多个LED供应驱动电流；
多个第一连接焊盘，连接所述驱动晶体管和所述高电位电源线；以及
第二连接焊盘，连接所述多个LED和所述低电位电源线，
其中，所述第二连接焊盘与所述低电位电源线一体地形成。
6.根据权利要求5所述的显示装置，其中，所述多个第一板图案包括：
第1-1板图案，设置在设有所述第三连接线中的所述一部分第三连接线的行的下侧；以及
第1-2-板图案，设置在设有所述第三连接线中的所述其余部分第三连接线的行的下侧，并且
其中，设置在所述第1-1板图案和所述第1-2-板图案中的每一个中的所述多个LED、所述多个第一连接焊盘和所述第二连接焊盘形成垂直对称结构。
7.根据权利要求6所述的显示装置，其中，在所述第1-1板图案中，所述第二连接焊盘设置成比所述多个第一连接焊盘邻近所述第1-1板图案的上边缘。
8.根据权利要求6所述的显示装置，其中，在所述第1-2板图案中，所述多个第一连接焊盘设置成比所述第二连接焊盘邻近所述第1-2板图案的上边缘。
9.根据权利要求2所述的显示装置，还包括：
多个第二板图案，彼此间隔开地设置在所述下基板上并且包括多个第一子板图案和多个第二子板图案；
多个第二线图案，设置在所述多个第二板图案之间以及所述多个第一板图案与所述多个第二板图案之间；
电源，设置在所述多个第一子板图案上；以及
栅极驱动器，设置在所述多个第二子板图案上。
10.根据权利要求9所述的显示装置，其中，所述多条连接线包括：
多条第四连接线，沿所述第一方向延伸并连接彼此相邻的两个第二板图案；
多条第五连接线，沿所述第二方向延伸并连接彼此相邻的两个第二板图案；以及
多条第六连接线，沿与所述第一方向和所述第二方向不同的方向延伸并连接彼此相邻的四个第二板图案。
11.根据权利要求10所述的显示装置，其中，所述电源包括：
多个第一电源图案，设置在所述多个第一子板图案上并向所述低电位电源线供应低电位电源电压；以及
多个第二电源图案，设置在所述多个第一子板图案上并向所述高电位电源线供应高电位电源电压。
12.根据权利要求11所述的显示装置，其中，所述多条第六连接线中的一部分第六连接线以网状结构连接设置在一对相邻行中的所述多个第一子板图案上的所述第一电源图案，并且
所述多条第六连接线中的其余部分第六连接线以网状结构连接设置在一对相邻行中的所述多个第一子板图案上的所述第二电源图案。
13.根据权利要求10所述的显示装置，其中，所述多条第一连接线、所述多条第二连接线、所述多条第四连接线和所述多条第五连接线各自连接到所述多个第一板图案和所述多个第二板图案的上边缘、下边缘、左边缘和右边缘中的任一者，并且
所述多条第三连接线和所述多条第六连接线连接到所述多个第一板图案的四个角和所述多个第二板图案的四个角。
14.根据权利要求13所述的显示装置，其中，从所述多个第一板图案中以2×2矩阵设置并且彼此相邻的四个第一板图案的角延伸的四条第三连接线彼此连接而形成X形状，并且
从所述多个第二板图案中以2×2矩阵设置并且彼此相邻的四个第二板图案的角延伸的四条第六连接线彼此连接而形成X形状。
CN202311020299.2A 2022-11-04 2023-08-11 显示装置 Pending CN117998917A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220146409A KR20240064409A (ko) 2022-11-04 2022-11-04 표시 장치
KR10-2022-0146409 2022-11-04

Publications (1)

Publication Number Publication Date
CN117998917A true CN117998917A (zh) 2024-05-07

Family

ID=90898172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311020299.2A Pending CN117998917A (zh) 2022-11-04 2023-08-11 显示装置

Country Status (3)

Country Link
US (1) US20240153969A1 (zh)
KR (1) KR20240064409A (zh)
CN (1) CN117998917A (zh)

Also Published As

Publication number Publication date
US20240153969A1 (en) 2024-05-09
KR20240064409A (ko) 2024-05-13

Similar Documents

Publication Publication Date Title
CN111009564B (zh) 可伸缩显示装置
US11342520B2 (en) Stretchable display device
KR20210062457A (ko) 스트레쳐블 표시 장치
US20220139888A1 (en) Display device
CN112310116A (zh) 可拉伸显示装置
US20220165720A1 (en) Stretchable display device
CN117998917A (zh) 显示装置
CN114373385B (zh) 可伸展显示装置
US20240097092A1 (en) Display device
JP7442598B2 (ja) 表示装置
US20240113134A1 (en) Display device
US20240047444A1 (en) Display device
EP4002457A1 (en) Display device
US20230215874A1 (en) Display device
KR20230102394A (ko) 표시 장치
CN117460326A (zh) 显示装置
KR20230103584A (ko) 표시 장치
KR20230102978A (ko) 표시 장치
KR20220057124A (ko) 표시 장치
CN118159079A (zh) 显示装置
CN118102789A (zh) 显示装置
KR20230103640A (ko) 표시 장치
CN117877416A (zh) 像素和包括像素的显示装置
KR20230100996A (ko) 표시 장치
CN116437759A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination