CN117997108A - 不连续模式dc-dc转换器中自举再充电的动态偏置 - Google Patents

不连续模式dc-dc转换器中自举再充电的动态偏置 Download PDF

Info

Publication number
CN117997108A
CN117997108A CN202311446403.4A CN202311446403A CN117997108A CN 117997108 A CN117997108 A CN 117997108A CN 202311446403 A CN202311446403 A CN 202311446403A CN 117997108 A CN117997108 A CN 117997108A
Authority
CN
China
Prior art keywords
node
coupled
voltage
transistor
bootstrap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311446403.4A
Other languages
English (en)
Inventor
M·阿塔纳西奥
G·贝洛蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN117997108A publication Critical patent/CN117997108A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开涉及不连续模式DC‑DC转换器中自举再充电的动态偏置。公开了一种DC‑DC转换器，包括功率部和用于驱动功率部的高侧晶体管的栅极的自举电路。自举电路包括自适应箝位电路，其在自举电路内的自举电容器两端保持适当的电压差，以在截止时间期间进行再充电，而不管DC‑DC转换器的操作模式是连续导通模式(CCM)、不连续导通模式(DCM)还是脉冲跳过模式。该电压差被建立作为自举电压与在功率部的高侧晶体管和低侧晶体管之间的抽头处的电压之间。自适应箝位电路保持自举电压跟随输出电压和抽头处的电压中的较小者。

Description

不连续模式DC-DC转换器中自举再充电的动态偏置
技术领域
本申请涉及利用自举电路以使得能够使用高侧NMOS功率晶体管的DC-DC转换器领域，并且具体地，涉及在不连续模式下操作期间产生用于自举电路中自举电容器的再充电的动态偏置。
背景技术
使用开关DC-DC转换器产生大于或小于输入DC电压的输出DC电压。开关DC-DC转换器的示例包括：升压转换器，其将输入DC电压升压以产生更高的输出DC电压；降压转换器，其将输入DC电压降压以产生更低的输出DC电压；以及降压-升压转换器，其可以将输入DC电压升压或降压。在标准形式中，这种转换器产生与输入DC电压具有相同极性的输出DC电压；在反相形式中，这种转换器产生与输入DC电压具有相反极性的输出DC电压。
已知的反相降压-升压转换器1在图1中示出，并且包括串联连接在输入电压节点PVIN和输出电压节点VO2之间的高侧PMOS晶体管MP和低侧NMOS晶体管MN，其中电感器L连接在晶体管与地之间的抽头与输出电容器Co之间，输出电压VO2形成在输出电容器Co的两端。
在其中晶体管MP导通的开关周期的一部分期间(高侧导通，在导通时间Ton期间)，电感器电压等于PVIN。在其中晶体管MN在其间导通的开关周期的一部分期间(低侧导通，在截止时间Toff期间)，电感器电压等于VO2。此时，储存在电感器中的能量被供应到负载和输出电容器Co。通过调节晶体管MP和MN的工作周期(duty cycle)来控制输出电压VO2。
该已知的降压-升压设计对于某些应用是有效的。使用PMOS晶体管MP作为高侧晶体管具有一定的优点，其中之一是其栅极可以用输入电压PVIN驱动。然而，PMOS晶体管在物理上比其大小被确定为通过等量的电流的NMOS晶体管大。
因此，在某些情形下，可以利用其中高侧晶体管是NMOS晶体管的替代的反相降压-升压转换器设计。这样的示例在图2的反相降压-升压转换器5中示出。该设计的挑战在于，高侧NMOS晶体管MN1的栅极将要用PVIN+Vth(Vth是高侧NMOS晶体管MN1的阈值电压)驱动，因此，被称为自举电路的升压电路将要被包括在设计内，用于产生这样的电压。
反相降压-升压转换器5可以在连续导通模式(CCM)、不连续导通模式(DCM)或脉冲跳过(pulse-skip)模式下操作。在CCM中，能量传输中的电感器电流保持非零，而在DCM的情况下，电感器电流下降至零。在脉冲跳过模式中，执行DCM操作，其中某些导通时间Ton被跳过(不发生)。
在CCM中，在截止时间Toff期间，晶体管MN2保持导通，并且自举电容器Cboot被充电，使得在导通时间Ton期间，可以利用电容器Cboot来给栅极驱动器8供电，该栅极驱动器进而产生充分使晶体管MN1导通的栅极驱动信号，这种栅极驱动信号具有电压PVIN+Vth。具体地，栅极驱动器8被供应在电压VBOOT(由自举电容器Cboot保持)和节点NLX处的电压VLX之间的电力，因此VBOOT-VLX将是Vth。在截止时间Toff期间，电压VLX等于VO2。箝位电压VCLAMP1由第一箝位电路产生，其幅值为VO2之上～5V并用于在电容器Cboot两端形成VBOOT。从图3A的图表中可以看出，在截止时间Toff期间，VLX＝VO2，因此VBOOT＝VO2+VCBOOT，其中VCBOOT是电容器Cboot的顶板与底板之间的电压差。连接NCLAMP1与VBOOT的晶体管SW1导通，使得VBOOT＝NCLAMP1。因此，自举电容被重新充电在电压VCBOOT＝NCLAMP1-VO2。这是有效的，因此使得在CCM期间反相降压-升压转换器5能够正常操作。
然而，现在考虑在DCM中的操作情况。在DCM中，在截止时间Toff期间，一旦晶体管MN2截止，电感器电流就达到零，结果是电压VLX上升至地，如图3B的图表中可以看出的。当VLX高于VO2时，NCLAMP1和VBOOT不能连接，VBOOT(的幅值)高于NCLAMP1。这意味着VBOOT-VLX下降，因为VCLAMP1的幅值是VO2之上5V，而是地之上5V。结果，在DCM中，一旦晶体管MN2在时间Td截止，则自举电容器Cboot的充电就将有效地停止，如图3B中可以看出的(暂时忽略VCLAMP2迹线)。结果，在下一个导通时间Ton期间由栅极驱动器8产生的栅极电压将较小，晶体管MN1将不在高侧导通期间完全导通，相应地将不实现期望的输出电压VO2。
当晶体管MN2在截止时间Toff期间截止时，脉冲跳过模式下的操作将产生相同的问题，如图3C中可以看出的(暂时忽略VCLAMP2迹线)。
为试图解决DCM和脉冲跳过模式的问题，已开发图4的反相降压-升压转换器5’的进一步设计。该设计利用两个箝位电路来产生两个箝位电压VCLAMP1、VCLAMP2。第一箝位电压VCLAMP1的幅值被充电至VO2之上～5V，并且第二箝位电压VCLAMP2的幅值被充电至地之上～5V。在CCM中，开关SW1在Toff期间闭合，而开关SW2断开(打开)，以将第一箝位电压VCLAMP1连接到自举电容器Cboot。在DCM和脉冲跳过模式中，当晶体管MN2导通时，SW1导通而SW2截止，与CCM中的方式相同。
当低侧晶体管MN2和高侧晶体管MN1二者截止(即，半桥处于高阻抗状态)时，因为电感器电流已达到0电平，所以VLX从VO2上升至GND。因此，SW1截止而SW2导通，以将VCLAMP2与VBOOT连接。由于第二箝位电压VCLAMP2被生成为在地之上～5V，因此当晶体管MN1、MN2二者在截止时间Toff期间截止并且VLX上升至地时，VBOOT-VLX仍为～5V，从而维持栅极驱动器8的正确供电，进而维持晶体管MN1的栅极驱动信号的正确生成。
该设计事实上的确在一定程度上纠正了脉冲跳过模式下的问题。参见图3C，在该图中，在截止时间Toff期间在时间Td，晶体管MN2截止，并且VBOOT-VLX大体保持平坦直至时间Tc，然后在时间Tc再次开始上升。该平坦时段的原因在于，时间Td与时间Tc之间经过的时间代表开关SW1断开(open)和开关SW2闭合(close)的延迟--该延迟是该控制方案和用于形成开关SW1和SW2的器件所固有的。理解这一点，可以看出，在图3B中，在DCM中，在时间Td和下一个导通时间Ton的开始之间没有足够的时间来断开开关SW1和闭合开关SW2(在某些操作条件下)。结果，自举电容器Cboot在时间Td停止被充电，在下一个导通时间Ton期间由栅极驱动器8产生的栅极电压将较小，在高侧导通期间晶体管MN1将不完全导通，相应地将不能实现期望的输出电压VO2。
鉴于此，图4的设计不足以在DCM中在某些条件下操作。此外，使用多个箝位电路消耗面积并增加复杂度。因此，在该领域中需要进一步发展。
发明内容
本文中公开了一种DC-DC转换器，包括：功率部，所述功率部至少包括串联耦接在输入电压节点和输出电压节点之间的高侧晶体管和低侧晶体管，其中，所述高侧晶体管具有由栅极驱动电压驱动的栅极；以及自举电路。
所述自举电路包括：栅极驱动器，所述栅极驱动器具有耦接到自举输出节点的电源端子和耦接到在所述高侧晶体管和所述低侧晶体管之间的抽头节点的参考电源端子，所述栅极驱动器被配置为接收高侧控制信号并且响应于其而产生所述栅极驱动电压；自举电容器，所述自举电容器耦接在所述自举输出节点和所述抽头节点之间；箝位电路，所述箝位电路被配置为将第一中间节点处的中间电压设置为等于所述抽头节点处的抽头电压和所述输出电压节点处的输出电压中的较小者；电流源，所述电流源被配置为向控制节点提供参考电流；电压降电路，所述电压降电路耦接在所述控制节点和所述第一中间节点之间，所述电压降电路根据所述中间电压在所述控制节点处产生控制电压；源极跟随器，所述源极跟随器被配置为将所述控制电压缓冲到第二中间节点；以及自举输出晶体管，所述自举输出晶体管耦接在所述第二中间节点和所述自举输出节点之间，所述自举输出晶体管被布置为将所述自举电容器两端的自举电压设置为等于以所述抽头电压为参考的目标电压。控制电路被配置为生成所述高侧控制信号、用于所述低侧晶体管的低侧控制信号和用于所述箝位电路的箝位控制信号，以操作所述DC-DC转换器，来从所述输入电压节点处的输入电压产生所述输出电压节点处的输出电压。
所述箝位电路可以包括：第一n沟道晶体管，所述第一n沟道晶体管具有耦接到所述抽头节点的漏极、耦接到所述第一中间节点的源极和耦接到所述第一中间节点的栅极；以及第二n沟道晶体管，所述第二n沟道晶体管具有通过开关选择性耦接到输出电压节点的漏极、耦接到所述第一中间节点的源极和耦接到所述第一中间节点的栅极，其中，所述开关由所述箝位控制信号控制，使得所述开关在不连续导通模式(DCM)和脉冲跳过模式(PSM)中在截止时间期间断开，但在连续导通模式(CCM)中在截止时间期间闭合以及在DCM、PSM和CCM中在导通时间期间闭合。
所述电压降电路可以包括：齐纳二极管，所述齐纳二极管具有阳极和耦接到所述控制节点的阴极；以及二极管耦接的晶体管，所述二极管耦接的晶体管耦接在所述齐纳二极管的阳极和所述第一中间节点之间。
所述箝位电路可以包括：第一p沟道晶体管，所述第一p沟道晶体管具有耦接到所述第一中间节点的漏极、耦接到所述抽头节点的栅极和耦接到第一齐纳二极管的阴极的源极，其中所述第一齐纳二极管的阳极耦接到所述抽头节点；第二p沟道晶体管，所述第二p沟道晶体管具有耦接到所述第一中间节点的漏极、耦接到第二齐纳二极管的阳极的栅极和耦接到所述第二齐纳二极管的阴极的源极；以及开关，所述开关耦接在所述第二齐纳二极管的阳极和所述输出电压节点之间，其中，所述开关由所述箝位控制信号控制，使得所述开关在不连续导通模式(DCM)和脉冲跳过模式(PSM)中在截止时间期间断开，但在连续导通模式(CCM)中在截止时间期间闭合以及在DCM、PSM和CCM中在导通时间期间闭合。
所述电压降电路可以包括耦接在所述控制节点和所述第一中间节点之间的二极管耦接的晶体管。
所述电流源可以包括：参考电流沉，所述参考电流沉被配置为吸收所述参考电流；以及电流镜，所述电流镜具有从其吸收所述参考电流的输入端和耦接到所述控制节点使得所述参考电流被提供到所述控制节点的输出端。
所述源极跟随器可以包括n沟道晶体管，所述n沟道晶体管具有耦接到所述输入电压节点的漏极、耦接到所述第二中间节点的源极和耦接到所述控制节点的栅极。
所述n沟道晶体管的源极可以通过连接在所述第一中间节点和所述第二中间节点之间的二极管电路耦接到所述第一中间节点。电阻器可以耦接在所述第一中间节点和所述第二中间节点之间。
所述二极管电路可以包括：第一齐纳二极管，所述第一齐纳二极管具有耦接到所述第二中间节点的阳极；第二齐纳二极管，所述第二齐纳二极管具有耦接到所述第一齐纳二极管的阴极的阳极；以及第三齐纳二极管，所述第三齐纳二极管具有耦接到所述第二齐纳二极管的阴极的阴极和耦接到所述第一中间节点的阳极。
所述功率部可以包括耦接在所述抽头节点和地之间的电感器，使得所述功率部形成反相降压-升压转换器。
所述自举输出晶体管可以是n沟道晶体管，所述n沟道晶体管具有耦接到所述第二中间节点的源极、耦接到所述自举输出节点的漏极和耦接到所述第二中间节点的栅极。
本文还公开了一种DC-DC转换器，包括：功率部，所述功率部至少包括串联耦接在输入电压节点和输出电压节点之间的高侧晶体管和低侧晶体管，其中，所述高侧晶体管具有由栅极驱动电压驱动的栅极；以及自举电路。所述自举电路包括：栅极驱动器，所述栅极驱动器具有耦接到自举输出节点的电源端子和耦接到在所述高侧晶体管和所述低侧晶体管之间的抽头节点的参考电源端子，所述栅极驱动器被配置为接收高侧控制信号并且响应于其而产生所述栅极驱动电压；自举电容器，所述自举电容器耦接在所述自举输出节点和所述抽头节点之间；箝位电路，所述箝位电路耦接在电源节点和所述输入电压节点之间，所述箝位电路被配置为将所述输入电压节点处的输入电压设置为等于以所述抽头节点处的抽头电压为参考的目标电压；电流源，所述电流源被配置为向控制节点提供参考电流；电压降电路，所述电压降电路耦接在所述控制节点和第一中间节点之间，所述电压降电路根据所述第一中间节点处的中间电压在所述控制节点处产生控制电压；以及晶体管，所述晶体管耦接在所述输入电压节点和所述第一中间节点之间，其中所述晶体管的控制端子耦接到所述控制节点。控制电路可以被配置为生成所述高侧控制信号和用于所述低侧晶体管的低侧控制信号，以操作所述DC-DC转换器，来从所述输入电压节点处的输入电压产生所述输出电压节点处的输出电压。
所述箝位电路可以包括n沟道晶体管，所述n沟道晶体管具有耦接到所述电源节点的源极、耦接到所述输入电压节点的漏极和耦接到所述电源节点的栅极。
所述电压降电路可以包括：齐纳二极管，所述齐纳二极管具有阳极和耦接到所述控制节点的阴极；以及二极管耦接的晶体管，所述二极管耦接的晶体管耦接在所述齐纳二极管的阳极和所述第一中间节点之间。
所述电流源可以包括：参考电流沉，所述参考电流沉被配置为吸收所述参考电流；以及电流镜，所述电流镜具有从其吸收所述参考电流的输入端和耦接到所述控制节点以使得所述参考电流被提供到所述控制节点的输出端。
所述自举电路内的晶体管可以是n沟道晶体管，其漏极耦接到所述输入电压节点、其源极连接到所述自举输出节点并且其栅极耦接到所述控制节点。
所述n沟道晶体管的源极可以通过连接在所述第一中间节点和所述自举输出节点之间的二极管电路耦接到所述第一中间节点。电阻器可以耦接在所述第一中间节点和所述自举输出节点之间。
所述二极管电路可以包括：第一齐纳二极管，所述第一齐纳二极管具有耦接到所述自举输出节点的阳极；第二齐纳二极管，所述第二齐纳二极管具有耦接到所述第一齐纳二极管的阴极的阳极；以及第三齐纳二极管，所述第三齐纳二极管具有耦接到所述第二齐纳二极管的阴极的阴极和耦接到所述第一中间节点的阳极。
所述功率部可以包括耦接在所述抽头节点和地之间的电感器，使得所述功率部形成反相降压-升压转换器。
在此还公开了一种操作DC-DC转换器的方法，包括：生成用于功率部的高侧晶体管和低侧晶体管的高侧控制信号和低侧控制信号，以将输入DC电压转换成输出DC电压。生成所述高侧控制信号可以通过以下步骤执行：在所述高侧晶体管在其间导通的所述DC-DC转换器的导通时间期间，用自举电容器给栅极驱动器供电并且用所述栅极驱动器生成所述高侧控制信号。在所述高侧晶体管在其间截止的所述DC-DC转换器的截止时间期间，所述方法包括通过以下步骤对所述自举电容器进行再充电：在所述自举电容器两端建立电压差，作为自举电压与所述功率部的所述高侧晶体管和所述低侧晶体管之间的抽头处的电压之间的差值；以及使所述自举电压在所述截止时间期间跟随所述输出DC电压和所述抽头处的电压中的较小者，以使得所述电压差保持足以对所述自举电容器进行适当充电。
附图说明
图1是利用高侧PMOS晶体管的已知反相降压-升压DC-DC转换器的示意图。
图2是利用高侧NMOS晶体管的已知反相降压-升压DC-DC转换器的示意图，其中使用自举电路产生高侧NMOS晶体管的栅极电压。
图3A是示出了图2的转换器在连续导通模式下操作时的电压的图表。
图3B是示出了图2的转换器在不连续导通模式下操作时的电压的图表。
图3C是示出了图2的转换器在脉冲跳过导通模式下操作时的电压的图表。
图4是利用高侧NMOS晶体管的另一已知反相降压-升压DC-DC转换器的示意图，其中使用自举电路根据操作模式选择性产生高侧NMOS晶体管的不同栅极电压。
图5是本文中公开的利用高侧NMOS晶体管的反相降压-升压DC-DC转换器的示意图，其中使用新设计的自举电路来产生高侧NMOS晶体管的栅极电压。
图6是示出了图5的转换器在连续导通模式下操作时的电压的图表。
图7是示出了图5的转换器在不连续导通模式下操作时的电压的图表。
图8是本文中公开的利用高侧NMOS晶体管的反相降压-升压DC-DC转换器的另一实施例的示意图，其中使用新设计的自举电路来产生高侧NMOS晶体管的栅极电压。
图9是本文中公开的利用高侧NMOS晶体管的反相降压-升压DC-DC转换器的又一实施例的示意图，其中使用新设计的自举电路来产生高侧NMOS晶体管的栅极电压。
图10是示出了图9的转换器在连续导通模式下操作时的电压的图表。
图11是示出了图9的转换器在不连续导通模式下操作时的电压的图表。
具体实施方式
以下公开使得本领域的技术人员能够制作和使用本文中公开的主题。本文中描述的一般原理可以应用于除了以上详述的实施例和应用外的实施例和应用，而不脱离本公开的精神和范围。本公开不意图受限于所示出的实施例，而是将被赋予与本文中公开或建议的原理和特征一致的最广范围。注意的是，在下面的描述中，所描述的任何电阻器或电阻都是分立器件，除非有相反说明，并且它不仅仅是两点之间的电气引线。因此，所描述的耦接在两点之间的任何电阻器或电阻具有比那两点之间的引线将具有的更大的电阻，并且这样的电阻器或电阻不能被解释为是引线。类似地，所描述的任何电容器或电容都是分立器件，除非有相反说明，并且它不是寄生的，除非有相反说明。此外，所描述的任何电感器或电感都是分立器件，除非有相反说明，并且它不是寄生的，除非有相反说明。
现在参考图5描述本文中描述的反相降压-升压DC-DC转换器10。DC-DC转换器10包括将输入DC电压PVIN转换成输出DC电压VO2的功率部20。功率部20包括：n沟道晶体管MN1，其漏极被耦接以接收输入DC电压PVIN，其源极连接到电感器L的第一端子，并且其栅极被耦接以接收栅极驱动电压V栅极；以及n沟道晶体管MN2，其漏极连接到MN1的源极并且其源极耦接到输出端。输出电容器Co连接在晶体管MN2的源极和地之间，并且输出电压VO2形成在输出电容器Co的两端。
栅极驱动电压Vgate由自举电路11产生。现在描述自举电路11，并且该自举电路包括由p沟道晶体管P1和P2形成的电流镜。具体地，晶体管P1的源极耦接到输入DC电压PVIN，其漏极连接到从其吸收(sink)电流Ir的电流沉12，并且其栅极连接到P2的栅极。晶体管P2的源极耦接到输入DC电压PVIN，其漏极连接到齐纳二极管D1的阴极，并且其栅极连接到晶体管P1的栅极。晶体管P1的栅极和漏极连接，从而促进与晶体管P2的电流镜布置。
齐纳二极管DZ1的阴极连接到晶体管P2的漏极，并且其阳极通过二极管耦接的晶体管N3耦接到中间节点Nint。电容器C1连接在DZ1的阴极和节点Nint之间。n沟道晶体管N4的漏极连接到输入DC电压PVIN，并且其源极(通过节点Nint2)通过齐纳二极管DZ2、DZ3、DZ4耦接到节点Nint。齐纳二极管DZ2的阳极连接到节点Nint2并且其阴极连接到齐纳二极管DZ3的阳极，齐纳二极管DZ3的阴极又连接到齐纳二极管DZ4的阴极。齐纳二极管DZ4的阳极连接到节点Nint。电阻器R1连接在节点Nint2和节点Nint之间。
n沟道晶体管N7的源极连接到节点Nint2，其漏极连接到栅极驱动器8的电源端子，并且其栅极连接到其源极。栅极驱动器8的参考电源端子连接到节点NLX2。自举电容器Cboot连接在栅极驱动器8的电源端子和参考电源端子之间，并且在操作期间在Cboot两端形成电压VCL_BOOT。栅极驱动电压Vgate由栅极驱动器8产生，并且如所述的，用于驱动功率部20的n沟道晶体管MN1的栅极。
箝位电路13包括n沟道晶体管N1，其源极连接到节点Nint，其漏极耦接到节点NLX2以接收电压VLX2，并且其栅极连接到其源极。箝位电路13还包括n沟道晶体管N2，其源极连接到节点Nint，其漏极选择性耦接到输出端以通过开关SW接收输出电压VO2，并且其栅极连接到其源极。如下面将详细描述的，箝位电路13的目的是设置电压INT_VSS，使得其在操作期间跟随电压VO2和VLX2中的较小者。
控制电路30(例如，有限状态机)生成用于栅极驱动器8、晶体管MN2和开关SW的控制信号。因此，控制电路30用于操作DC-DC转换器10，从而例如根据负载条件，在连续导通模式(CCM)、不连续导通模式(DCM)和跳过模式之间选择性改变。注意，在CCM期间，每个时段被划分成两个时间间隔，即，导通时间Ton(例如，其中晶体管MN1导通并且晶体管MN2截止)和截止时间Toff(例如，其中晶体管MN1截止并且晶体管MN2导通)。在DCM期间，每个时段被划分成三个时间间隔，即，导通时间Ton(例如，其中晶体管MN1导通并且晶体管MN2截止)、截止时间Toff(例如，其中晶体管MN1截止且晶体管MN2导通)和高阻抗时间Thiz(例如，其中晶体管MN1和MN2二者都截止)。
在操作中，不管模式如何，在不发生再充电的导通时间Ton期间，控制电路30闭合开关SW，从而使得电压INT_VSS能够跟踪电压VO2，促进了电源部20在导通时间Ton期间的正确操作。具体地，电流Ir通过齐纳二极管DZ2和二极管耦接的晶体管N3注入到节点Nint，从而引起电压INT_VSS上升。在导通时间Ton期间，电压VO2的幅值低于电压VLX2，因此，在电压INT_VSS上升至VO2+VD时，晶体管N2的体二极管将激活，并且电流开始通过晶体管N2的体二极管从节点Nint流向输出VO2，从而将电压INT_VSS箝位至VO2+VD。由于在齐纳二极管DZ1两端形成的电压(～5V)和在晶体管N3两端形成的电压(～Vth，NMOS阈值电压)，节点Nint2因此将被设置为～5V+VO2+Vd+Vth，并且电压VCL_BOOT进而被设置为～5V。通过构造，在Ton期间，VLX2＝PVIN，并且VCL_BOOT大于VLX2。在大多数情况下，Nint2＝～5V+VO2+Vd+Vth低于PVIN。由此，二极管N7截止并且NINT2不再连接到VCL_BOOT。在驱动器8产生晶体管MN1的栅极驱动信号Vgate时，自举电容器Cboot将随着驱动器8汲取电流而放电。
在CCM中在截止时间Toff期间，晶体管MN2导通而晶体管MN1截止，因此节点NLX2通过晶体管MN2连接到VOT。这意味着，电流Ir通过齐纳二极管DZ1和二极管耦接的晶体管N3注入到节点Nint，从而引起电压INT_VSS上升。在电压INT_VSS上升至VLX2+VD时，晶体管N1的体二极管将激活，并且电流开始通过晶体管N1的体二极管从节点Nint流向节点NLX2，从而将电压INT_VSS箝位至VLX2+VD。由于在齐纳二极管DZ1两端形成的电压(～5V)，节点Nint2因此将被设置为VLX2+(～5V)+Vd，并且电压VCL_BOOT-VLX2进而被设置为～5V。因此，总体上，电压VCL_BOOT被设置为VLX2+(～5V)，注意，在CCM中在截止时间Toff期间，VLX2≈VO2。
在DCM中和脉冲跳过模式中在高阻抗时间Thiz期间，通过控制电路30断开开关SW。这是因为，一旦低侧导通在Toff结束时停止，输出电压VO2就保持其电流值，而VLX2移动至地。因此，为了使得电流能够通过晶体管N1的体二极管流向节点NLX2(而非通过晶体管N2的体二极管流向输出VO2)，开关SW断开。通过该方案，电压VLX2上升并且电压INT_VSS相应地上升，因此动态地适应电压VLX2-因此，尽管在操作期间VO2改变，自举电压VCL_BOOT保持在VLX2+5V。
在图6中可以发现示出了在CCM中在样本循环(sample cycle)中的操作细节。观察到，在截止时间Toff期间，电压INT_VSS的幅值保持在电压VO2之上大致一个二极管的正向电压(～0.7V)(注意，在CCM中在截止时间Toff期间，VLX2≈VO2)，因此VBOOT-VLX2保持在～5V，以对自举电容器Cboot进行适当充电。
在图7中可以发现示出了在DCM中样本循环中的操作细节。观察到，在截止时间Toff期间，在低侧导通结束之前，电压INT_VSS的幅值保持在电压VO2之上大致一个二极管的正向电压(～0.7V)。在低侧导通结束之后，当开关SW在高阻抗时间Thiz开始时断开时，观察到，电压INT_VSS保持比电压VLX2高大致一个二极管的正向电压(～0.7V)，因此VBOOT-VLX2保持在～5V，以对自举电容器Cboot进行适当充电。
参考图8，现在描述DC-DC转换器10’的另一实施例。功率部20和控制电路30保持不变。自举电路11’的变化在于，箝位电路13’内的晶体管T1、T2(对应于图5中的晶体管N1、N2)是p沟道晶体管，齐纳二极管Z1取代图5中的齐纳二极管DZ1并且存在齐纳二极管Z2。更详细地，p沟道晶体管T1的漏极耦接到节点Nint，其源极耦接到齐纳二极管Z1的阴极，并且其栅极耦接到节点NLX2。齐纳二极管Z1的阴极耦接到晶体管T1的源极，并且其阳极耦接到节点NLX2。p沟道晶体管T2的漏极耦接到节点Nint，其源极耦接到齐纳二极管Z2的阴极，并且其栅极耦接到齐纳二极管Z2的阳极。齐纳二极管Z2的阳极通过开关SW选择性耦接到电压VO2。注意的是，p沟道晶体管P2的漏极直接电连接到二极管耦接的晶体管N3的漏极。
在导通时间Ton期间，控制电路30闭合开关SW，从而使得电压INT_VSS能够保持连接到～5V+VO2，促进了在导通时间Ton期间功率部20的正确操作。具体地，电流Ir通过二极管耦接的晶体管N3注入到节点Nint，从而引起电压INT_VSS上升。在导通时间Ton期间，电压VO2的幅值低于电压VLX2，因此，在电压INT_VSS上升至VO2+VD(其中VD是晶体管T2的体二极管的正向电)时，晶体管Z2的体二极管将激活，并且电流开始通过晶体管T2和齐纳二极管Z2从节点Nint流向输出VO2，从而由于在齐纳二极管Z2两端形成的电压(～5V)，将电压INT_VSS箝位至(～5V)+VO2。晶体管N4的栅极处的电压GNOUT将被设置为(～5V)+VO2+VGS1，并且节点Nint2处的电压进而将被设置为(～5V)+VO2+VGS1-VGS2，其中电压VGS1是晶体管N3的栅极-源极电压并且电压VGS2是晶体管N4的栅极-源极电压。这将电压VCL_BOOT设置为(～5V)+VO2+VGS1-VGS2-VD，其中VD是晶体管N7的体二极管的正向电压。随着驱动器8在其产生晶体管MN1的栅极驱动信号Vgate时汲取电流，自举电容器Cboot将放电。电压VGS1和VGS2的大小被确定为使得VGS1-VGS2-VD≈0。
在CCM中在截止时间Toff期间，电压VLX2保持低于输出电压VO2。这意味着电流Ir被注入到二极管耦接的晶体管N3中，进而注入到节点Nint，从而引起电压INT_VSS上升。在电压INT_VSS上升至VLX2+VD时，晶体管T1的体二极管将激活，并且电流开始从节点Nint起，流过齐纳二极管Z1，从而在晶体管T1的栅极和源极之间产生～5V，使晶体管T1导通。这将电压INT_VSS设置为(～5V)+VLX2，并且将晶体管N4的栅极处的电压GNOUT设置为(～5V)+VLX2+VGS1，其中电压VGS1是晶体管N3的栅极-源极电压。这进而将节点Nint2设置为VLX2+(～5V)+VGS1-VGS2，其中电压VGS2是晶体管N4的栅极-源极电压。于是，随之而来的，这将自举电压VCL_BOOT设置为VLX2+(～5V)+VGS1-VGS2-VD，其中电压VD是晶体管N7的体二极管两端的电压。电压VGS1和VGS2的大小被确定为使得VGS1-VGS2-VD≈0。
在DCM中和脉冲跳过模式中在截止时间期间，通过控制电路30断开开关SW。这是因为，一旦低侧导通停止，输出电压VLX2就将上升至地，因此电压VLX2将不再低于VO2。因此，为了使得电流能够通过晶体管N1的体二极管流向节点NLX2(而非通过晶体管N2的体二极管流向VO2)，将开关SW断开。通过该方案，电压VLX2上升并且电压INT_VSS相应地上升，因此动态地适应电压VLX2—因此，尽管在操作期间输出电压VO2改变，自举电压VCL_BOOT保持在VLX2+5V。
参考图9，现在描述DC-DC转换器10”的另一实施例。功率部20和控制电路30保持不变。自举电路11”中的变化是图5中的晶体管N2如晶体管N7一样被去除。另外，这里，箝位电路13”用于产生在操作期间没有下降至低于PVIN-Vd的虚拟电源电压PVIN_INT。
箝位电路13”现在包括晶体管N1，晶体管N1的漏极耦接到虚拟电源电压PVIN_INT(p沟道晶体管P1、P2的源极和n沟道晶体管N4的漏极与其耦接)并且其源极耦接到输入DC电压PVIN。
在操作中，晶体管N4的栅极处的电压GNOUT被设置为(～5V)+VLX2+VGS1，其中电压VGS1是晶体管N3的栅极-源极电压。这将电压VCL_BOOT设置为(～5V)+VLX2+VGS1-VGS2，其中电压VGS1是晶体管N3的栅极-源极电压并且电压VGS2是晶体管N4的栅极-源极电压。
在截止时间Toff期间，不管模式如何，电压VLX2低于地，因此VCL_BOOT<PVIN。这引起二极管耦接的晶体管N1变得正向偏置以将节点PVIN_INT充电至PVIN-Vd。将输入DC电压PVIN设置为等于虚拟电源电压PVIN_INT。
在DCM和跳跃模式中在截止时间期间，一旦低侧导通停止，电压VLX2就从输出电压VO2上升至地，并且由于自举电容器Cboot的大电容，电压VCL_BOOT跟随并从(～5V)+VO2上升至(～5V)+GND。这进而造成晶体管N4作为二极管，其中电流因此从VCL_BOOT流过晶体管N4。在该阶段中，晶体管N1作为截止的二极管，将PVIN_INT连接到VCL_BOOT。这导致虚拟电源电压PVIN_INT随着电压VLX2的上升而相应地上升，从而在电压VCL_BOOT和VLX2之间保持期望的～5V。
在图10中可以发现示出了在CCM中样本周期中的操作细节。观察到，在导通时间Ton期间，电压PVIN_INT的幅值保持在输入DC电压PVIN之上，并且在截止时间Toff期间，电压PVIN_INT的幅值下降至比输入DC电压PVIN低一个二极管的正向电压(～0.7V)。如可以观察到的，PVIN_INT跟踪VLX2，由此在电压VCL_BOOT和VLX2之间保持期望的～5V。同样值得关注的是，自举电容器Cboot在截止时间Toff期间被快速再充电，因为电压GNOUT随着电压VLX2的下降而下降。
在图11中可以发现示出了在DCM中在样本循环中的操作细节。观察到，在导通时间Ton期间，由于与自举电容器Vboot耦接，电压PVIN_INT高于DC输出电压PVIN，但在截止时间期间，电压PVIN_INT在其跟踪VLX2时围绕输入DC电压PVIN振荡，从而在电压VCL_BOOT和VLX2之间保持期望的～5V。
上文描述的DC-DC转换器10、10’、10”的优点包括快速充电时间，因为箝位电路保持耦接到自举电容Cboot而在不使用旁路开关，从而避免了现有技术出现的开关延迟。另外，由于少了多个开关，面积消耗小于现有技术的设计。出于相同的原因，系统复杂度低于现有技术的设计。
最后，清楚的是，可以对本文中已描述和图示的内容进行修改和变化，而不脱离所附权利要求书中限定的本公开的范围。
虽然已就有限数量的实施例描述了本公开，但得益于本公开的本领域的技术人员将理解，可以设想到并未脱离本文中公开的本公开范围的其它实施例。因此，本公开的范围应当仅由随附权利要求书限定。

Claims (20)

1.一种DC-DC转换器，包括：
功率部，所述功率部至少包括串联耦接在输入电压节点和输出电压节点之间的高侧晶体管和低侧晶体管，其中，所述高侧晶体管具有由栅极驱动电压驱动的栅极；
自举电路，所述自举电路包括：
栅极驱动器，所述栅极驱动器具有耦接到自举输出节点的电源端子和耦接到在所述高侧晶体管和所述低侧晶体管之间的抽头节点的参考电源端子，所述栅极驱动器被配置为接收高侧控制信号并且响应于其而产生所述栅极驱动电压；
自举电容器，所述自举电容器耦接在所述自举输出节点和所述抽头节点之间；
箝位电路，所述箝位电路被配置为将第一中间节点处的中间电压设置为等于所述抽头节点处的抽头电压和所述输出电压节点处的输出电压中的较小者；
电流源，所述电流源被配置为向控制节点提供参考电流；
电压降电路，所述电压降电路耦接在所述控制节点和所述第一中间节点之间，所述电压降电路根据所述中间电压在所述控制节点处产生控制电压；
源极跟随器，所述源极跟随器被配置为将所述控制电压缓冲到第二中间节点；以及
自举输出晶体管，所述自举输出晶体管耦接在所述第二中间节点和所述自举输出节点之间，所述自举输出晶体管被布置为将所述自举电容器两端的自举电压设置为等于以所述抽头电压为参考的目标电压；以及
控制电路，所述控制电路被配置为生成所述高侧控制信号、用于所述低侧晶体管的低侧控制信号和用于所述箝位电路的箝位控制信号，以操作所述DC-DC转换器，来从所述输入电压节点处的输入电压产生所述输出电压节点处的输出电压。
2.根据权利要求1所述的DC-DC转换器，其中，所述箝位电路包括：
第一n沟道晶体管，所述第一n沟道晶体管具有耦接到所述抽头节点的漏极、耦接到所述第一中间节点的源极和耦接到所述第一中间节点的栅极；以及
第二n沟道晶体管，所述第二n沟道晶体管具有通过开关选择性耦接到输出电压节点的漏极、耦接到所述第一中间节点的源极和耦接到所述第一中间节点的栅极，其中，所述开关由所述箝位控制信号控制，使得所述开关在不连续导通模式(DCM)和脉冲跳过模式(PSM)中在截止时间期间断开，但在连续导通模式(CCM)中在截止时间期间闭合以及在DCM、PSM和CCM中在导通时间期间闭合。
3.根据权利要求2所述的DC-DC转换器，其中，所述电压降电路包括：
齐纳二极管，所述齐纳二极管具有阳极和耦接到所述控制节点的阴极；以及
二极管耦接的晶体管，所述二极管耦接的晶体管耦接在所述齐纳二极管的阳极和所述第一中间节点之间。
4.根据权利要求1所述的DC-DC转换器，其中，所述箝位电路包括：
第一p沟道晶体管，所述第一p沟道晶体管具有耦接到所述第一中间节点的漏极、耦接到所述抽头节点的栅极和耦接到第一齐纳二极管的阴极的源极，其中所述第一齐纳二极管的阳极耦接到所述抽头节点；
第二p沟道晶体管，所述第二p沟道晶体管具有耦接到所述第一中间节点的漏极、耦接到第二齐纳二极管的阳极的栅极和耦接到所述第二齐纳二极管的阴极的源极；以及
开关，所述开关耦接在所述第二齐纳二极管的阳极和所述输出电压节点之间，其中，所述开关由所述箝位控制信号控制，使得所述开关在不连续导通模式(DCM)和脉冲跳过模式(PSM)中在截止时间期间断开，但在连续导通模式(CCM)中在截止时间期间闭合以及在DCM、PSM和CCM中在导通时间期间闭合。
5.根据权利要求4所述的DC-DC转换器，其中，所述电压降电路包括耦接在所述控制节点和所述第一中间节点之间的二极管耦接的晶体管。
6.根据权利要求1所述的DC-DC转换器，其中，所述电流源包括：
参考电流沉，所述参考电流沉被配置为吸收所述参考电流；以及
电流镜，所述电流镜具有从其吸收所述参考电流的输入端和耦接到所述控制节点使得所述参考电流被提供到所述控制节点的输出端。
7.根据权利要求1所述的DC-DC转换器，其中，所述源极跟随器包括n沟道晶体管，所述n沟道晶体管具有耦接到所述输入电压节点的漏极、耦接到所述第二中间节点的源极和耦接到所述控制节点的栅极。
8.根据权利要求7所述的DC-DC转换器，其中，所述n沟道晶体管的源极通过连接在所述第一中间节点和所述第二中间节点之间的二极管电路耦接到所述第一中间节点；并且
所述DC-DC转换器还包括耦接在所述第一中间节点和所述第二中间节点之间的电阻器。
9.根据权利要求8所述的DC-DC转换器，其中，所述二极管电路包括：
第一齐纳二极管，所述第一齐纳二极管具有耦接到所述第二中间节点的阳极；
第二齐纳二极管，所述第二齐纳二极管具有耦接到所述第一齐纳二极管的阴极的阳极；以及
第三齐纳二极管，所述第三齐纳二极管具有耦接到所述第二齐纳二极管的阴极的阴极和耦接到所述第一中间节点的阳极。
10.根据权利要求1所述的DC-DC转换器，其中，所述功率部包括耦接在所述抽头节点和地之间的电感器，使得所述功率部形成反相降压-升压转换器。
11.根据权利要求1所述的DC-DC转换器，其中，所述自举输出晶体管包括n沟道晶体管，所述n沟道晶体管具有耦接到所述第二中间节点的源极、耦接到所述自举输出节点的漏极和耦接到所述第二中间节点的栅极。
12.一种DC-DC转换器，包括：
功率部，所述功率部至少包括串联耦接在输入电压节点和输出电压节点之间的高侧晶体管和低侧晶体管，其中，所述高侧晶体管具有由栅极驱动电压驱动的栅极；
自举电路，所述自举电路包括：
栅极驱动器，所述栅极驱动器具有耦接到自举输出节点的电源端子和耦接到在所述高侧晶体管和所述低侧晶体管之间的抽头节点的参考电源端子，所述栅极驱动器被配置为接收高侧控制信号并且响应于其而产生所述栅极驱动电压；
自举电容器，所述自举电容器耦接在所述自举输出节点和所述抽头节点之间；
箝位电路，所述箝位电路耦接在电源节点和所述输入电压节点之间，所述箝位电路被配置为将所述输入电压节点处的输入电压设置为等于以所述抽头节点处的抽头电压为参考的目标电压；
电流源，所述电流源被配置为向控制节点提供参考电流；
电压降电路，所述电压降电路耦接在所述控制节点和第一中间节点之间，所述电压降电路根据所述第一中间节点处的中间电压在所述控制节点处产生控制电压；以及
晶体管，所述晶体管耦接在所述输入电压节点和所述第一中间节点之间，其中所述晶体管的控制端子耦接到所述控制节点；以及
控制电路，所述控制电路被配置为生成所述高侧控制信号和用于所述低侧晶体管的低侧控制信号，以操作所述DC-DC转换器，来从所述输入电压节点处的输入电压产生所述输出电压节点处的输出电压。
13.根据权利要求12所述的DC-DC转换器，其中，所述箝位电路包括n沟道晶体管，所述n沟道晶体管具有耦接到所述电源节点的源极、耦接到所述输入电压节点的漏极和耦接到所述电源节点的栅极。
14.根据权利要求12所述的DC-DC转换器，其中，所述电压降电路包括：
齐纳二极管，所述齐纳二极管具有阳极和耦接到所述控制节点的阴极；
二极管耦接的晶体管，所述二极管耦接的晶体管耦接在所述齐纳二极管的阳极和所述第一中间节点之间。
15.根据权利要求12所述的DC-DC转换器，其中，所述电流源包括：
参考电流沉，所述参考电流沉被配置为吸收所述参考电流；以及
电流镜，所述电流镜具有从其吸收所述参考电流的输入端和耦接到所述控制节点以使得所述参考电流被提供到所述控制节点的输出端。
16.根据权利要求12所述的DC-DC转换器，其中，所述自举电路内的晶体管包括n沟道晶体管，其漏极耦接到所述输入电压节点、其源极连接到所述自举输出节点并且其栅极耦接到所述控制节点。
17.根据权利要求16所述的DC-DC转换器，其中，所述n沟道晶体管的源极通过连接在所述第一中间节点和所述自举输出节点之间的二极管电路耦接到所述第一中间节点；并且
所述DC-DC转换器还包括耦接在所述第一中间节点和所述自举输出节点之间的电阻器。
18.根据权利要求17所述的DC-DC转换器，其中，所述二极管电路包括：
第一齐纳二极管，所述第一齐纳二极管具有耦接到所述自举输出节点的阳极；
第二齐纳二极管，所述第二齐纳二极管具有耦接到所述第一齐纳二极管的阴极的阳极；以及
第三齐纳二极管，所述第三齐纳二极管具有耦接到所述第二齐纳二极管的阴极的阴极和耦接到所述第一中间节点的阳极。
19.根据权利要求12所述的DC-DC转换器，其中，所述功率部包括耦接在所述抽头节点和地之间的电感器，使得所述功率部形成反相降压-升压转换器。
20.一种操作DC-DC转换器的方法，包括：
生成用于功率部的高侧晶体管和低侧晶体管的高侧控制信号和低侧控制信号，以将输入DC电压转换成输出DC电压；
其中，生成所述高侧控制信号是通过以下步骤执行的：
在所述高侧晶体管在其间导通的所述DC-DC转换器的导通时间期间，用自举电容器给栅极驱动器供电并且用所述栅极驱动器生成所述高侧控制信号；以及
在所述高侧晶体管在其间截止的所述DC-DC转换器的截止时间期间，通过以下步骤对所述自举电容器进行再充电：
在所述自举电容器两端建立电压差，作为自举电压与所述功率部的所述高侧晶体管和所述低侧晶体管之间的抽头处的电压之间的差值；以及
使所述自举电压在所述截止时间期间跟随所述输出DC电压和所述抽头处的电压中的较小者，以使得所述电压差保持足以对所述自举电容器进行适当充电。
CN202311446403.4A 2022-11-02 2023-11-01 不连续模式dc-dc转换器中自举再充电的动态偏置 Pending CN117997108A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/979,156 2022-11-02
US17/979,156 US20240146195A1 (en) 2022-11-02 2022-11-02 Dynamic bias for bootstrap recharge in discontinuous mode dc-dc converters

Publications (1)

Publication Number Publication Date
CN117997108A true CN117997108A (zh) 2024-05-07

Family

ID=90833211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311446403.4A Pending CN117997108A (zh) 2022-11-02 2023-11-01 不连续模式dc-dc转换器中自举再充电的动态偏置

Country Status (2)

Country Link
US (1) US20240146195A1 (zh)
CN (1) CN117997108A (zh)

Also Published As

Publication number Publication date
US20240146195A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US6812676B2 (en) DC-DC converter and controller for DC-DC converter
CN109155587B (zh) Dc-dc转换器和控制电路
JP4527480B2 (ja) Ｄｃ−ｄｃコンバータにおける電力効率を最適化する方法および回路
US6903535B2 (en) Biasing system and method for low voltage DC—DC converters with built-in N-FETs
KR101036867B1 (ko) Dc-dc 컨버터
US11323031B2 (en) Half-bridge driver circuit with a switched capacitor supply voltage for high side drive signal generation
KR20090039638A (ko) Ｄｃ/ｄｃ 변환기
JPWO2005074110A1 (ja) スイッチング電源と半導体集積回路
US10075079B2 (en) Driver for low emission switching regulator
US10985748B2 (en) Drive voltage booster
US11387735B2 (en) Half-bridge circuit with slew rate control
JP2013026963A (ja) トランジスタ駆動回路
US11742743B2 (en) Switching regulator with driver power clamp
US20230068627A1 (en) Multi-level gate driver
CN117997108A (zh) 不连续模式dc-dc转换器中自举再充电的动态偏置
CN216904672U (zh) 电子设备
US10819234B2 (en) Switching converter with a self-operated negative boost switch
US10720827B1 (en) Low leakage CMOS switch to isolate a capacitor storing an accurate reference
JP4328417B2 (ja) 電源回路
US11804769B2 (en) Power converter control
US9065437B2 (en) Circuit for driving high-side transistor utilizing voltage boost circuits
KR20190007430A (ko) Ｄｃ-ｄｃ 컨버터에 대한 전력 스테이지
US20120049812A1 (en) Switched-Mode Converter
US20100264894A1 (en) Switch driving circuit
KR100806519B1 (ko) 전하 펌프 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination