CN117976698A - 高可靠性平面栅型碳化硅mosfet功率器件及其制造方法 - Google Patents
高可靠性平面栅型碳化硅mosfet功率器件及其制造方法 Download PDFInfo
- Publication number
- CN117976698A CN117976698A CN202410362477.8A CN202410362477A CN117976698A CN 117976698 A CN117976698 A CN 117976698A CN 202410362477 A CN202410362477 A CN 202410362477A CN 117976698 A CN117976698 A CN 117976698A
- Authority
- CN
- China
- Prior art keywords
- groove
- region
- epitaxial layer
- silicon carbide
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 39
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了高可靠性平面栅型碳化硅MOSFET功率器件及其制造方法。该高可靠性平面栅型碳化硅MOSFET功率器件包括特征沟槽、第一衬底、第一外延层和第一源区、第一阱区。特征沟槽由相连通的第一沟槽、第二沟槽组成，于特征沟槽中填满特征介质层。本发明可以显著提升器件的短路特性，同时有效保护了栅介质，进而提升了器件的可靠性。本发明还公开了高可靠性平面栅型碳化硅MOSFET功率器件的制造方法。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及高可靠性平面栅型碳化硅MOSFET功率器件及其制造方法。
背景技术
电力电子系统的发展对功率半导体器件的性能提出了更高的要求。目前，硅基功率半导体器件占据了功率器件的主要市场份额，然而受到硅材料特性的限制，硅基功率器件的性能已经趋于理论极限。
相比硅材料，碳化硅（SiC）具有更大的禁带宽度、更高的临界击穿电场、更高的热导率等优点。因此，SiC功率器件在高功率、高温等领域具备明显优势，以平面栅结构为主的SiC MOSFET功率器件已实现商业化，其占有的市场份额也在不断扩大中。
然而SiC MOSFET功率 器件在应用领域仍存在如下几个问题， 一是更高的饱和电流密度使其短路耐量小于同规格的硅基功率器件；二是关断状态下的栅介质可靠性有待提升；三是较大的反馈电容引起明显的栅极开关瞬态震荡，不利于器件的动态可靠性。
发明内容
针对上述平面栅型SiC MOSFET器件的不足，本发明提供一种高可靠性平面栅型碳化硅MOSFET功率器件及其制造方法。本发明的目的是提升器件的短路能力并实现对栅介质的有效保护，进而提升器件可靠性。
高可靠性平面栅型碳化硅MOSFET功率器件，包括，
漏极电极；在漏极电极之上设有第一衬底；
在第一衬底之上设有第一外延层；
在第一外延层之中设有第一阱区，第一阱区为第二导电类型阱区；第一阱区之中设有第一源区，第一源区为第一导电类型源区；
在第一外延层之中、相邻第一阱区之间设有第一沟槽；第二沟槽位于所述第一沟槽的上方、并与所述第一沟槽相连通；第一沟槽与第二沟槽组成特征沟槽；
在特征沟槽之中设有特征介质层，特征介质层填满特征沟槽；
在所述第一外延层之上设有栅介质层；栅介质层之上设有栅极电极，栅极电极的边缘位于所述第一源区之上；
在第一外延层之上、栅极电极两侧及之上设有隔离介质层；隔离介质层完全包围栅极电极；在隔离介质层的两侧及之上设有源极电极。
根据以上任一所述高可靠性平面栅型碳化硅MOSFET功率器件的制造方法，包括以下步骤：
STEP1、在第一衬底之上制造第一外延层；
STEP2、在第一外延层之中制造第一阱区，在第一阱区之中制造第一源区；
STEP3、对第一外延层刻蚀形成第二沟槽；
STEP4、对第二沟槽底部刻蚀形成第一沟槽，第一沟槽与第二沟槽组成特征沟槽；
STEP5、在器件表面形成介质层，在特征沟槽内填充特征介质层；
STEP6、刻蚀介质层形成覆盖在第一外延层、特征沟槽、部分第一阱区和第一源区表面的栅介质层，在栅介质层之上形成栅极电极，栅极电极的边缘位于所述第一源区之上；
STEP7、在栅极电极两侧及之上形成隔离介质层，在隔离介质层两侧及之上形成源极电极，在第一衬底的底层形成漏极电极。
本发明采用上述技术方案，具有如下有益效果：
（1）本发明提出的高可靠性平面栅型碳化硅MOSFET功率器件，于第一阱区之间引入由第一沟槽和第二沟槽组成的特征沟槽，于特征沟槽之中填满特征介质。
（2）本发明提出的高可靠性平面栅型碳化硅MOSFET功率器件，通过特征沟槽及特征介质层的设置，既有效压制了器件的饱和电流密度、提升了短路耐受能力，又实现了对栅介质附近电场分布的调制，有效提升了器件可靠性。
（3）本发明提出的高可靠性平面栅型碳化硅MOSFET功率器件，特征介质层的设计可以有效减小器件的反馈电容，进而显著降低了器件的开关损耗。
附图说明
图1为实施例1的高可靠性平面栅型碳化硅MOSFET功率器件示意图；
图2为实施例2的高可靠性平面栅型碳化硅MOSFET功率器件示意图；
图3为实施例3的高可靠性平面栅型碳化硅MOSFET功率器件示意图；
图4为实施例4的高可靠性平面栅型碳化硅MOSFET功率器件示意图；
图5~图12为实施例1的高可靠性平面栅型碳化硅MOSFET功率器件的制备流程示意图；
附图标记说明：1、漏极电极；2、第一衬底；3、第一外延层；4、特征沟槽；4-1、第一沟槽；4-2、第二沟槽；5、第一阱区；6、第一源区；7、特征介质层；8、栅介质层；9、隔离介质层；10、栅极电极；11、源极电极；12、第一电流扩展区；13、第一柱区；14、第一重掺杂区。
具体实施方式
以下结合实施例对本发明作进一步的描述，实施例仅用于对本发明进行说明，并不构成对权利要求范围的限制，本领域技术人员可以想到的其他替代手段，均在本发明权利要求范围内。
此外,在本发明的描述中，需要说明的是，术语“中央”、“中心”、 “上”、“下”、左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
实施例1
如图1所示，高可靠性平面栅型碳化硅MOSFET功率器件，包括：
漏极电极1，在漏极电极1之上设有第一衬底2，第一衬底2为第一导电类型SiC衬底；
在第一衬底2之上设有第一外延层3，第一外延层3为第一导电类型SiC外延层；本发明中，第一导电类型为N型或P型，第二导电类型为P型或N型；
在第一外延层3之中设有第一阱区5，第一阱区5为第二导电类型阱区；第一阱区5之中设有第一源区6，第一源区6为第一导电类型源区；
在第一外延层3之中、相邻第一阱区5之间设有第一沟槽4-1；第二沟槽4-2位于所述第一沟槽4-1的上方、并与所述第一沟槽4-1相连通；第一沟槽4-1与第二沟槽4-2组成特征沟槽4；
在特征沟槽4之中设有特征介质层7，特征介质层7填满特征沟槽4；
在所述第一外延层3之上设有栅介质层8；栅介质层8之上设有栅极电极10，栅极电极10的边缘位于所述第一源区6之上；
在第一外延层3之上、栅极电极10两侧及之上设有隔离介质层9；隔离介质层9完全包围栅极电极10；在隔离介质层9的两侧及之上设有源极电极11。
本发明通过特征沟槽及特征介质层的设置，既有效压制了器件的饱和电流密度、提升了短路耐受能力，又实现了对栅介质附近电场分布的调制，有效提升了器件可靠性。特征介质层的设计可以有效减小器件的反馈电容，进而显著降低了器件的开关损耗。位于第一沟槽两侧的特征介质层可以有效压制器件的饱和电流密度，提升短路耐受能力。
如图5-图12所示，本实施例的高可靠性平面栅型碳化硅MOSFET功率器件的制造方法，包括以下步骤：
STEP1、如图5-图6所示，在第一衬底2之上制造第一外延层3，第一外延层3的掺杂浓度为1e15cm-3~ 1e17cm-3；第一外延层3通过外延生长的方式形成；
STEP2、如图7所示，在第一外延层3之中制造第一阱区5，在第一阱区5之中制造第一源区6，包括：在STEP1制备的第一外延层3的表面形成图形化的离子注入掩膜层，利用图形化的离子注入掩膜层进行离子注入，通过离子注入工艺形成第一阱区5；定义器件的深度方向为y方向，宽度方向为x方向，则第一阱区5的上表面与第一外延层3的上表面齐平，第一阱区在y方向的深度范围为0.7µm ~ 3.0µm，相邻第一阱区5在x方向的间距为0.5µm ~ 5.0µm；掺杂浓度为5e16cm-3~ 5e18cm-3，随后去除离子注入掩膜层，通过同样的方式形成第一源区6，随后去除离子注入掩膜层；第一阱区5的上表面与第一源区6的上表面齐平，第一阱区5的下表面高于第一源区6的下表面；
STEP3、如图8所示，对第一外延层3刻蚀形成第二沟槽4-2，包括：在STEP2制备而得的器件的表面形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对第一外延层3进行ICP（Inductive Coupled Plasma，电感耦合等离子体）刻蚀，形成第二沟槽4-2，随后去除刻蚀掩膜层。第二沟槽4-2在y方向的深度范围为0.2µm ~ 1.2µm，在x方向的宽度范围为0.2µm ~1.0µm，第二沟槽4-2在y方向的深度可以大于、等于或小于第一阱区5在y方向的深度，在本实施例中给出了第二沟槽4-2在y方向的深度不大于第一阱区5在y方向的深度的示例，第二沟槽4-2在y方向的深度不大于第一阱区5在y方向的深度时，二者之差不小于0.1µm；
STEP4、如图9所示，对第二沟槽4-2底部刻蚀形成第一沟槽4-1，第一沟槽4-1与第二沟槽4-2组成特征沟槽4；包括：在STEP 3制备而得的器件的表面及第二沟槽4-2的侧壁形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层，对第二沟槽4-2的底部进行各向同性干法刻蚀，形成与第二沟槽4-2连通的第一沟槽4-1，采用的刻蚀气体是SF6、HBr、Cl2、O2、Ar气体中的一种或多种组合。去除刻蚀掩膜层，第一沟槽4-1在y方向的深度范围为0.2µm ~ 2.0µm，在x方向的宽度范围为0.2µm ~1.5µm，第一沟槽4-1的宽度大于第二沟槽4-2的宽度，二者之差不小于0.2µm，所述第一沟槽4-1与所述第一阱区5在x方向的距离不小于0.2µm，第一沟槽4-1的底面不低于第一阱区5的下表面，二者之差不小于0.1µm；
STEP5、如图10所示，在器件表面形成介质层，在特征沟槽4内填充特征介质层7，包括：通过LPCVD（Low Pressure Chemical Vapor Deposition，低压化学气相沉积）工艺，在STEP 4制备而得的器件表面形成介质层，在特征沟槽4的内部形成特征介质层7，特征介质层7填满特征沟槽4，对介质层进行高温退火处理；特征介质层的材料可以是氧化硅、氮化硅、氧化铝等绝缘体。
STEP6、如图11所示，刻蚀介质层形成覆盖在第一外延层3、特征沟槽4、部分第一阱区5和第一源区6表面的栅介质层8，在栅介质层8之上形成栅极电极10，栅极电极10的边缘位于所述第一源区6之上；其中，通过LPCVD工艺，在STEP 5形成的器件表面淀积栅极电极材料，栅极电极材料选用多晶硅，通过光刻及刻蚀工艺形成栅介质层8及栅极电极10，对栅极电极10进行注入以及激活退火；
STEP7、如图12所示，在栅极电极10两侧及之上形成隔离介质层9，在隔离介质层9两侧及之上形成源极电极11，在第一衬底2的底层形成漏极电极1。具体地，在STEP 6制备而得的器件表面淀积隔离介质层9，隔离介质层9完全包围栅极电极10。在隔离介质层9的两侧及之上淀积源极金属，形成源极欧姆接触。在第一衬底2的底层淀积漏极金属，形成漏极欧姆接触。在源极欧姆接触表面形成源极电极11，在漏极欧姆接触表面形成漏极电极1。
本实施例中，栅极电极材料可以是金属或掺杂多晶硅。栅介质层材料可以是氧化硅、氮化硅、硼磷硅玻璃、氧化铝、蓝宝石或氧化铪。器件采用的半导体材料可以是3C-SiC、4H-SiC或6H-SiC。源极电极材料可以是Ti、Al、Ni、Pt等金属中的一种或多种。隔离介质层可以是二氧化硅或者氮化物或者二氧化硅与氮化物的复合物。
实施例2
本实施例的高可靠性平面栅型碳化硅MOSFET功率器件，如图2所示，与实施例1基本相同，区别在于在第一外延层3的顶部先通过离子注入形成了第一电流扩展区12，进而在第一电流扩展区12之中形成第一阱区5、第一源区6等结构，第一电流扩展区12为第一导电类型电流扩展区，第一电流扩展区12 在y方向的深度范围为0.4µm ~ 1.5µm，掺杂浓度为2e16cm-3~ 5e18cm-3，第一电流扩展区12可以进一步提升器件的正向导通特性。
实施例3
本实施例的高可靠性平面栅型碳化硅MOSFET功率器件，如图3所示，与实施例1基本相同，区别在于在第一外延层3的内部通过多次外延，或者深槽刻蚀结合外延回填的方式形成了第一柱区13，第一柱区13为第二导电类型柱区，第一柱区13的顶部与第一阱区5的底部接触，且第一阱区5位于第一外延层3之中；第一柱区13的底部与第一衬底2的顶部接触或不接触，第一柱区13的掺杂浓度为1e16cm-3~ 1e18cm-3，第一外延层3的掺杂浓度为1e16cm-3~ 1e18cm-3。第一柱区13与第一外延层3形成了超结结构，可以大幅降低器件的漂移区电阻，提升器件的正向导通特性。
实施例4
本实施例的高可靠性平面栅型碳化硅MOSFET功率器件，如图4所示，与实施例1基本相同，区别在于在第一阱区5之中通过离子注入形成了第一重掺杂区14，第一重掺杂区14为第二导电类型重掺杂区，第一重掺杂区14与第一源区6可以接触，也可以不接触；第一重掺杂区14的深度范围为0.1µm ~ 0.5µm，掺杂浓度为5e18cm-3~ 5e20cm-3，第一重掺杂区14可以有效改善器件的反向导通特性。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.高可靠性平面栅型碳化硅MOSFET功率器件，其特征在于，包括，
漏极电极；在漏极电极之上设有第一衬底；
在第一衬底之上设有第一外延层；
在第一外延层之中设有第一阱区，第一阱区为第二导电类型阱区；第一阱区之中设有第一源区，第一源区为第一导电类型源区；
在第一外延层之中、相邻第一阱区之间设有第一沟槽；第二沟槽位于所述第一沟槽的上方、并与所述第一沟槽相连通；第一沟槽与第二沟槽组成特征沟槽；
在特征沟槽之中设有特征介质层，特征介质层填满特征沟槽；
在所述第一外延层之上设有栅介质层；栅介质层之上设有栅极电极，栅极电极的边缘位于所述第一源区之上；
在第一外延层之上、栅极电极两侧及之上设有隔离介质层；隔离介质层完全包围栅极电极；在隔离介质层的两侧及之上设有源极电极。
2.根据权利要求1所述的高可靠性平面栅型碳化硅MOSFET功率器件，其特征在于，定义器件的深度方向为y方向，宽度方向为x方向，第一沟槽在y方向的深度范围为0.2µm ~ 2.0µm，在x方向的宽度范围为0.2µm ~1.5µm，所述第二沟槽在y方向的深度范围为0.2µm ~ 1.0µm，在x方向的宽度范围为0.2µm ~1.0µm，所述第一沟槽的宽度大于所述第二沟槽的宽度，二者之差不小于0.1µm。
3.根据权利要求1所述的高可靠性平面栅型碳化硅MOSFET功率器件，其特征在于，定义器件的深度方向为y方向，宽度方向为x方向，所述第一沟槽与所述第一阱区在x方向的距离不小于0.2µm，第一沟槽的底面不低于第一阱区的下表面，二者之差不小于0.1µm。
4.根据权利要求1所述的高可靠性平面栅型碳化硅MOSFET功率器件，其特征在于，定义器件的深度方向为y方向，宽度方向为x方向，所述第一阱区在y方向的深度范围为0.7µm ~3.0µm，相邻第一阱区在x方向的间距为0.5µm ~ 5.0µm。
5.根据权利要求1所述的高可靠性平面栅型碳化硅MOSFET功率器件，其特征在于，所述第一外延层的顶部通过离子注入形成第一电流扩展区。
6.根据权利要求1所述的高可靠性平面栅型碳化硅MOSFET功率器件，其特征在于，所述第一外延层的内部形成第一柱区，第一柱区为第二导电类型柱区，第一柱区与第一外延层形成超结结构。
7.根据权利要求1所述的高可靠性平面栅型碳化硅MOSFET功率器件，其特征在于，所述第一阱区之中形成了第一重掺杂区，第一重掺杂区为第二导电类型重掺杂区。
8.根据权利要求1-7任一所述高可靠性平面栅型碳化硅MOSFET功率器件的制造方法，其特征在于，包括以下步骤：
STEP1、在第一衬底之上制造第一外延层；
STEP2、在第一外延层之中制造第一阱区，在第一阱区之中制造第一源区；
STEP3、对第一外延层刻蚀形成第二沟槽；
STEP4、对第二沟槽底部刻蚀形成第一沟槽，第一沟槽与第二沟槽组成特征沟槽；
STEP5、在器件表面形成介质层，在特征沟槽内填充特征介质层；
STEP6、刻蚀介质层形成覆盖在第一外延层、特征沟槽、部分第一阱区和第一源区表面的栅介质层，在栅介质层之上形成栅极电极，栅极电极的边缘位于所述第一源区之上；
STEP7、在栅极电极两侧及之上形成隔离介质层，在隔离介质层两侧及之上形成源极电极，在第一衬底的底层形成漏极电极。
9.根据权利要求8所述的高可靠性平面栅型碳化硅MOSFET功率器件的制造方法，其特征在于，STEP1制造第一外延层之后，通过离子注入在第一外延层的顶部形成第一电流扩展区，第一电流扩展区在y方向的深度范围为0.4µm ~ 1.5µm，掺杂浓度为2e16cm-3 ~ 5e18cm-3。
10.根据权利要求8所述高可靠性平面栅型碳化硅MOSFET功率器件的制造方法，其特征在于，STEP2中，在第一外延层的内部通过多次外延，或者深槽刻蚀结合外延回填的方式形成了第一柱区，第一柱区的掺杂浓度为1e16cm-3 ~ 1e18cm-3，第一外延层的掺杂浓度为1e16cm-3 ~ 1e18cm-3；第一柱区与第一外延层形成超结结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410362477.8A CN117976698A (zh) | 2024-03-28 | 2024-03-28 | 高可靠性平面栅型碳化硅mosfet功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410362477.8A CN117976698A (zh) | 2024-03-28 | 2024-03-28 | 高可靠性平面栅型碳化硅mosfet功率器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117976698A true CN117976698A (zh) | 2024-05-03 |
Family
ID=90858069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410362477.8A Pending CN117976698A (zh) | 2024-03-28 | 2024-03-28 | 高可靠性平面栅型碳化硅mosfet功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117976698A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328345A (zh) * | 2000-06-07 | 2001-12-26 | 三菱电机株式会社 | 半导体器件 |
| US20120171850A1 (en) * | 2009-09-08 | 2012-07-05 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US20150311076A1 (en) * | 2012-11-28 | 2015-10-29 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing same |
| CN109119342A (zh) * | 2018-09-14 | 2019-01-01 | 深圳市心版图科技有限公司 | 一种功率器件及其制备方法 |
| CN109166909A (zh) * | 2018-09-13 | 2019-01-08 | 深圳市心版图科技有限公司 | 一种功率器件及其制备方法 |
| CN109427665A (zh) * | 2017-08-25 | 2019-03-05 | 比亚迪股份有限公司 | 半导体器件及其制备方法 |
-
2024
- 2024-03-28 CN CN202410362477.8A patent/CN117976698A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328345A (zh) * | 2000-06-07 | 2001-12-26 | 三菱电机株式会社 | 半导体器件 |
| US20120171850A1 (en) * | 2009-09-08 | 2012-07-05 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US20150311076A1 (en) * | 2012-11-28 | 2015-10-29 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing same |
| CN109427665A (zh) * | 2017-08-25 | 2019-03-05 | 比亚迪股份有限公司 | 半导体器件及其制备方法 |
| CN109166909A (zh) * | 2018-09-13 | 2019-01-08 | 深圳市心版图科技有限公司 | 一种功率器件及其制备方法 |
| CN109119342A (zh) * | 2018-09-14 | 2019-01-01 | 深圳市心版图科技有限公司 | 一种功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116682859B (zh) | 多沟道碳化硅mosfet器件及其制造方法 | |
| CN116130513B (zh) | 基于异质结的碳化硅槽栅mosfet及其制造方法 | |
| CN117747667A (zh) | 集成场板结构的平面栅型碳化硅mosfet功率器件及其制造方法 | |
| CN117276347B (zh) | 高可靠性双沟槽碳化硅mosfet器件及制造方法 | |
| CN118248555B (zh) | 集成异质结二极管的mosfet功率器件及其制造方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN115642088A (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN117894846B (zh) | 低功耗平面栅型碳化硅mosfet功率器件及其制造方法 | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN109119342A (zh) | 一种功率器件及其制备方法 | |
| CN117316769B (zh) | 一种自对准的碳化硅mosfet器件及其制备方法 | |
| CN116936621A (zh) | 适用于高频领域的碳化硅槽栅mosfet器件及制造方法 | |
| CN117316985A (zh) | 一种碳化硅半导体器件及其制备方法 | |
| CN114628525B (zh) | 一种沟槽型SiC MOSFET器件及其制造方法 | |
| JP3711989B2 (ja) | 半導体装置およびその製造方法 | |
| CN117976698A (zh) | 高可靠性平面栅型碳化硅mosfet功率器件及其制造方法 | |
| CN116110935A (zh) | 一种沟槽型碳化硅器件及其制备方法 | |
| CN115224111A (zh) | 沟槽栅器件的制备方法及沟槽栅器件 | |
| CN117613097B (zh) | 碳化硅mosfet功率器件及其制造方法 | |
| CN117637853B (zh) | 碳化硅槽栅mosfet元胞结构及其制造方法 | |
| CN112002751A (zh) | 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件 | |
| CN109065638A (zh) | 一种功率二极管器件 | |
| CN118116810B (zh) | 一种SiC沟槽MOSFET器件及其制作方法 | |
| KR100629020B1 (ko) | ＳｉＣ 측면 전계효과 트랜지스터, 그 제조 방법 및 상기 트랜지스터의 사용 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |