CN117976651A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，半导体结构包括：基底；第一介电层，位于基底上；第一互连结构，位于第一介电层中，第一互连结构的顶部低于第一介电层的顶部；保护层，位于第一介电层中并覆盖第一互连结构的顶部；第二介电层，位于第一介电层上并覆盖保护层；第二互连结构，贯穿第一互连结构顶部的第二介电层和保护层，第二互连结构与第一互连结构电连接。本发明使第一互连结构的顶部低于第一介电层的顶部，保护层覆盖第一互连结构，在增大形成第二互连结构的工艺窗口的同时，降低第二互连结构与相邻另一第一互连结构发生短接的概率，并易于使第二互连结构能够通过自对准的方式与第一互连结构顶部相连。

Description

半导体结构及其形成方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路的制造向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制造所需的互连线。为了配合元件缩小后所增加的互连线需求，利用金属互连线及通孔互连结构实现的两层以上的多层金属互连结构的设计，成为超大规模集成电路技术所必须采用的方法。

在半导体器件的后段制作过程中，不同金属线之间通过通孔互连(via)结构实现连接，但随着关键尺寸的不断缩小，导致通孔互连结构的的制备受到各种限制。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；第一介电层，位于所述基底上；第一互连结构，位于所述第一介电层中，所述第一互连结构的顶部低于所述第一介电层的顶部；保护层，位于所述第一介电层中并覆盖所述第一互连结构的顶部；第二介电层，位于所述第一介电层上并覆盖所述保护层；第二互连结构，贯穿所述第一互连结构顶部的第二介电层和保护层，所述第二互连结构与所述第一互连结构电连接。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有第一介电层以及位于所述第一介电层中的第一互连结构，所述第一互连结构的顶部低于所述第一介电层的顶部；形成覆盖所述第一互连结构顶部的保护层；在所述第一介电层上形成第二介电层，所述第二介电层覆盖所述保护层；形成贯穿所述第一互连结构顶部的第二介电层和保护层的第二互连结构，所述第二互连结构与所述第一互连结构电连接。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的半导体结构中，第一互连结构位于第一介电层中，且第一互连结构的顶部低于第一介电层的顶部，保护层覆盖第一互连结构，第二介电层覆盖保护层，第二互连结构贯穿待连接的第一互连结构顶部的第二介电层和保护层，则在形成第二互连结构的过程中，相邻另一第一互连结构顶部被保护层所覆盖，同时有利于降低第二互连结构与相邻另一第一互连结构发生短接的概率；而且，在形成用于容纳第二互连结构的第二互连开口时，即使形成第二互连结构的过程中发生套刻误差(overlay shift)，或者，第二互连结构靠近第一介电层顶面位置处的尺寸较大，也可以降低第二互连开口暴露相邻另一第一互连结构的概率，同时由于第一互连结构的顶部低于第一介电层的顶部，则第二互连结构位于第二介电层中、且靠近第一介电层顶面的部分与相邻另一第一互连结构之间的距离为斜线距离，斜线距离相比于直线距离更大，这相应降低了第二互连结构与相邻另一第一互连结构发生短接(bridge)的概率，从而增大了形成第二互连结构的工艺窗口；此外，由于第一互连结构顶部的部分保护层掩埋于第一介电层中，则在形成用于容纳第二互连结构的第二互连开口时，便于有选择性地去除该保护层，而确保待连接的第一互连结构被暴露，使得第二互连结构能够通过自对准的方式与第一互连结构电连接，从而降低了第二互连结构与第一互连结构实现对准的难度、提高了第二互连结构和第一互连结构的电连接性能；上述几个方面均能提高了半导体结构的性能。

附图说明

图1至图3一种半导体结构的形成方法中各步骤对应的结构示意图；

图4至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；

图15是本发明半导体结构一实施例的结构示意图。

具体实施方式

随着关键尺寸的不断缩小，导致通孔互连结构的制备受到各种限制，从而导致半导体结构的性能有待提高。现结合一种半导体结构，分析其性能仍有待提高的原因。

图1至图3一种半导体结构的形成方法中各步骤对应的结构示意图。

参考图1，提供基底10，基底10上形成有第一介电层20以及位于第一介电层20中的第一互连结构30，第一介电层20的顶部和第一互连结构30的顶部相齐平。

继续参考图1，形成覆盖第一互连结构30和第一介电层20的刻蚀停止层25、以及覆盖刻蚀停止层25的第二介电层40。

参考图2，形成贯穿第二介电层40和刻蚀停止层25的互连开口50，包括位于部分厚度的第二介电层40中的互连沟槽51，以及位于剩余厚度的第二介电层40和刻蚀停止层25中的通孔52，通孔52顶部与互连沟槽51底部相连通，互连开口50露出待连接的第一互连结构30。

参考图3，在互连开口50中形成第二互连结构60，包括位于互连沟槽51中的互连线61以及位于通孔52中的通孔互连结构62。

经研究发现，由于第一介电层20的顶部和第一互连结构30的顶部相齐平，如果通孔52的线宽过大，受到套刻误差的影响，通孔52暴露相邻另一第一互连结构30的风险变高，从而导致第二互连结构60与相邻另一第一互连结构30发生短接的风险变高。

为了降低通孔互连结构62与相邻另一第一互连结构30发生短接的概率，一种方式是减小通孔互连结构62的线宽，但如果通孔52的线宽过小，则容易增大通孔52与相对应的第一互连结构30之间实现对准的难度，从而影响第二互连结构60和第一互连结构30的电连接性能，且还容易导致通孔互连结构62的阻值过大。

为了解决技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，基底上形成有第一介电层以及位于第一介电层中的第一互连结构，第一互连结构的顶部低于第一介电层的顶部；形成覆盖第一互连结构顶部的保护层；在第一介电层上形成第二介电层，第二介电层覆盖保护层；形成贯穿第一互连结构顶部的第二介电层和保护层的第二互连结构，第二互连结构与第一互连结构电连接。

本发明实施例中，第一互连结构位于第一介电层中，且第一互连结构的顶部低于第一介电层的顶部，保护层覆盖第一互连结构，第二介电层覆盖保护层，第二互连结构贯穿待连接的第一互连结构顶部的第二介电层和保护层，则在形成第二互连结构的过程中，相邻另一第一互连结构顶部被保护层所覆盖，同时有利于降低第二互连结构与相邻另一第一互连结构发生短接的概率；而且，在形成用于容纳第二互连结构的第二互连开口时，即使形成第二互连结构的过程中发生套刻误差，或者，第二互连结构靠近第一介电层顶面位置处的尺寸较大，也可以降低第二互连开口暴露相邻另一第一互连结构的概率，同时由于第一互连结构的顶部低于第一介电层的顶部，则第二互连结构位于第二介电层中、且靠近第一介电层顶面的部分与相邻另一第一互连结构之间的距离为斜线距离，斜线距离相比于直线距离更大，这相应降低了第二互连结构与相邻另一第一互连结构发生短接的概率，从而增大了形成第二互连结构的工艺窗口；此外，由于第一互连结构顶部的部分保护层掩埋于第一介电层中，则在形成用于容纳第二互连结构的第二互连开口时，便于有选择性地去除该保护层，而确保待连接的第一互连结构被暴露，使得第二互连结构能够通过自对准的方式与第一互连结构电连接，从而降低了第二互连结构与第一互连结构实现对准的难度、提高了第二互连结构和第一互连结构的电连接性能；上述几个方面均能提高了半导体结构的性能。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

结合参考图4至图8，提供基底100，基底100上形成有第一介电层110以及位于第一介电层110中的第一互连结构120，第一互连结构120的顶部低于第一介电层110的顶部。

基底100为后续工艺提供工艺操作基础。根据实际工艺情况，基底100包括衬底以及形成于衬底上的功能结构，例如：功能结构可以包括MOS场效应晶体管等半导体器件、电阻结构等。

第一介电层110用于使第一互连结构120之间相互绝缘。

本实施例中，第一介电层110的介电常数为3至4。第一介电层110的介电常数较小，从而可以有效地降低第一互连结构120之间的寄生电容，进而减小器件的RC延迟。在一个具体实施例中，第一介电层110的材料包括SiCN(氮碳化硅)，SiCN中的C(碳)含量为30％-60％。

在其他实施例中，第一介电层110也可以选用其他介电常数较小的绝缘材料，例如，氢氧化硅(SiOH)、碳氢氧化硅(SiOCH)等。

后续还需形成第二互连结构，第一互连结构120作为第二互连结构的前层互连结构。例如，第一互连结构120可以为形成于接触孔插塞(CT)上的第一金属互连线(M1)，或者，第一互连结构120也可以包括位于第一金属互连线上的第一通孔(Via1)互连结构以及位于第一通孔互连结构上的第二金属互连线(M2)。

本实施例中，第一互连结构120的材料为钴。

当采用去除部分厚度的第一互连结构120的方式，使得第一互连结构120的顶部低于第一介电层110的顶部时，通过选用钴，易于回刻蚀第一互连结构120。

在其他实施例中，第一互连结构的材料也可以选取其它易于被回刻蚀的材料，例如，钌或钼等。

本实施例中，第一互连结构120的顶部低于第一介电层110的顶部，且第一互连结构120的顶部被第一介电层110暴露。

第一互连结构120的顶部低于第一介电层110的顶部，第一互连结构120和第一介电层110相应围成凹槽(未标示)，凹槽为后续形成保护层提供空间。

第一互连结构120和第一介电层110的顶部高度差D不宜过小，也不宜过大。如果第一互连结构120和第一介电层110的顶部高度差D过小，也就意味着第一互连结构120和第一介电层110相应围成凹槽的深度过小，则后续覆盖于第一互连结构120顶部的保护层厚度相应过小，容易导致保护层所起到的效果不佳；如果第一互连结构120和第一介电层110的顶部高度差D过大，则第一互连结构120的剩余厚度过小，从而容易对第一互连结构120自身的性能产生不良影响(例如，导致第一互连结构120的电阻值升高等)，进而影响半导体结构的整体性能。为此，本实施例中，第一互连结构120和第一介电层110的顶部高度差D为2nm至5nm。

本实施例中，在第一介电层110中形成顶部与第一介电层110相齐平的第一互连结构120后，去除部分厚度的第一互连结构120，使第一互连结构120的顶部低于第一介电层110的顶部。

先形成顶部与第一介电层110相齐平的第一互连结构120，使得厚度未减小的第一互连结构120的顶面平坦度较高，从而通过去除部分厚度的第一互连结构120的方式，相应提高了剩余厚度的第一互连结构120的顶面平坦度。

以下结合附图，对在第一介电层110中形成顶部与第一介电层110相齐平的第一互连结构120的步骤做详细说明。

结合参考图4和图5，形成覆盖基底100的第一介电层110后，在第一介电层110中形成第一互连开口115。

第一互连开口115用于为形成第一互连结构120提供空间位置。第一互连开口115可以为沟槽、通孔或两者的组合。

参考图6，形成保形覆盖第一互连开口115的底部和侧壁的种子层116，种子层116和第一介电层110相接触。

种子层116用于为第一互连结构120的形成提供生长基础，并提高第一互连结构120在第一互连开口115中的形成质量。

本实施例中，采用物理气相沉积工艺形成种子层116，种子层116形成于第一互连开口115的底部和侧壁上，且还覆盖第一介电层110的顶部。

种子层116与第一互连结构120的材料相同，从而能够基于种子层116表面形成第一互连结构120的材料。本实施例中，种子层116的材料为钴。在其他实施例中，根据第一互连结构的材料，种子层的材料也可以为钌或钼。

本实施例中，第一互连结构120的材料包括钴、钌或钼，与铜相比，这些材料向第一介电层110中扩散的能力更低，因此，可以省去扩散阻挡层，也即种子层116和第一介电层110相接触。

而且，种子层116与第一互连结构120的材料相同，则在去除部分厚度的第一互连结构120的过程中，可以同时降低种子层116的高度，使剩余种子层116和第一互连结构120的高度齐平，降低了去除部分厚度的第一互连结构120的工艺难度，例如，无需考虑扩散阻挡层和第一互连结构120的材料差异所带来的影响。

参考图7，在形成有种子层116的第一互连开口115中形成第一互连结构120。

具体地，采用电化学镀(electro chemical plating，ECP)工艺，向形成有种子层116的第一互连开口115中填充导电材料，充导电材料覆盖种子层116；对导电材料进行平坦化处理(例如，化学机械研磨处理)，以去除高于第一介电层110顶部的导电材料，第一互连开口115中的剩余导电材料作为第一互连结构120。

参考图8，去除部分厚度的第一互连结构120，使第一互连结构120的顶部低于第一介电层110的顶部。

本实施例中，去除部分厚度的第一互连结构120的工艺包括湿法刻蚀工艺。

湿法刻蚀工艺能够较为容易地刻蚀第一互连结构120，且减小对第一互连结构120的孙损伤。

具体地，第一互连结构120的材料为钴，因此湿法刻蚀工艺的刻蚀溶液包括盐酸溶液、氢氟酸溶液、硫酸溶液或氨水溶液。

需要说明的是，第一互连结构120和种子层116的材料相同，因此在去除部分厚度的第一互连结构120的过程中，还同时去除第一互连结构120侧壁上的部分高度的种子层116，使剩余第一互连结构120和种子层116的顶面相齐平。

参考图9和图10，形成覆盖第一互连结构120顶部的保护层130。

后续形成覆盖保护层130的第二介电层后，形成贯穿第一互连结构120顶部的第二介电层和保护层130的第二互连结构，则在形成第二互连结构的过程中，相邻另一第一互连结构120顶部被保护层130所覆盖，有利于降低第二互连结构与相邻另一第一互连结构120发生短接的概率，从而提高半导体结构的性能。

而且，后续形成用于容纳第二互连结构的第二互连开口时，利用保护层130和第一介电层110的材料之间具有刻蚀选择比的特性，刻蚀该保护层130的工艺对第一介电层110的刻蚀速率较小，即使形成第二互连结构的过程中发生套刻误差，或者，第二互连结构靠近第一介电层110顶面位置处的尺寸较大，也可以降低第二互连开口暴露相邻另一第一互连结构120的概率，同时由于第一互连结构的顶部低于第一介电层的顶部，则第二互连结构位于第二介电层中、且靠近第一介电层顶面的部分与相邻另一第一互连结构之间的距离为斜线距离，斜线距离相比于直线距离更大，这相应降低了第二互连结构与相邻另一第一互连结构120发生短接的概率，从而增大了形成第二互连结构的工艺窗口。

本实施例中，第一互连结构120的顶部低于第一介电层110的顶部，因此第一互连结构120顶部的部分保护层130掩埋于第一介电层110中，则在形成用于容纳第二互连结构的第二互连开口时，便于利用材料之间的刻蚀选择比(例如，保护层130和第一介电层110之间的刻蚀选择比)，有选择性地去除该保护层130，而确保待连接的第一互连结构120被暴露，使得第二互连结构能够通过自对准的方式与对应的第一互连结构120相连接，从而降低了第二互连结构与相对应的第一互连结构120实现对准的难度、提高了第二互连结构和相对应的第一互连结构120的电连接性能，相应提高了半导体结构的性能。

本实施例中，保护层130还覆盖第一互连结构120侧部的第一介电层110。

位于第一介电层110顶部的保护层130也能够起到刻蚀停止层的作用，后续在第二介电层中形成暴露保护层的初始开口时，能够根据需求增大初始开口的底部线宽。

本实施例中，形成覆盖第一互连结构120和第一介电层110的保护层130的工艺包括化学气相沉积工艺或原子层沉积工艺。

本实施例中，形成保护层130的步骤包括：如图9所示，形成覆盖第一互连结构120和第一介电层110的保护材料层135；如图10所示，对保护材料层135的顶面进行平坦化处理，保留覆盖第一互连结构120和第一介电层110的剩余厚度的保护材料层135，并使剩余保护材料层135的顶面为平面，剩余厚度的保护材料层135作为保护层130。

通过进行平坦化处理，有利于减小第一互连结构120和第一介电层110的顶面高度差对保护层130顶面平坦度的影响，以提高保护层130顶面平坦度，从而为后续膜层的形成提供平坦面。

在另一些实施例中，保护层仅形成在第一互连结构的顶部。相应的，形成保护层的步骤包括：形成覆盖第一互连结构和第一介电层的保护材料层；对保护材料层的顶面进行平坦化处理，以去除高于第一介电层顶部的保护层。

在其他实施例中，在形成覆盖第一互连结构和第一介电层的保护材料层后，也可以不进行平坦化处理，将保护材料层作为保护层。

本实施例中，形成保护材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。

需要说明的是，增大位于第一介电层110顶部的保护层130的厚度T(如图10所示)，有利于使得降低第二互连结构与相邻另一第一互连结构120发生短接的概率的效果更佳，且还有利于提升保护层130作为刻蚀停止层的效果。因此，本实施例中，为了确保获得较佳的抑制短接的效果、以及保护层130所起到的刻蚀停止的效果，位于第一介电层110顶部的保护层130的厚度T大于或等于

还需要说明的是，为了使保护层130能够与第一介电层110之间具有刻蚀选择比，以起到保护作用或者刻蚀停止作用，保护层130的材料的介电常数通常较高，如果位于第一介电层110顶部的保护层130的厚度T过大，则容易导致寄生电容过大，从而引起信号延迟的问题。

为此，本实施例中，位于第一介电层110顶部的保护层130的厚度T为至/>

本实施例中，保护层130的材料选取为：保护层130与第一介电层110之间具有刻蚀选择比。具体地，保护层130的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝和氮化铝中的一种或多种。

参考图11，在第一介电层上110形成覆盖保护层130的第二介电层140。

后续在第二介电层140中形成第二互连结构，第二介电层140用于使第二互连结构之间相互绝缘。

本实施例中，第二介电层140的材料与第一介电层110的材料相同。对第二介电层140的材料的描述，可参考第一介电层110的相关描述，不再赘述。

结合参考图12至图14，形成贯穿第一互连结构120顶部的第二介电层140和保护层130的第二互连结构170，第二互连结构170与第一互连结构120电连接。

第二互连结构170与相对应的第一互连结构120电连接，从而通过后段(BEOL)互连结构将形成在衬底上方的各类型器件的电性引出。

本实施例中，第二互连结构170的材料包括钴、钌或钼。

具体地，如图12所示，以保护层130的顶部作为停止位置，在第二介电层140中形成暴露保护层130的初始开口155，初始开口155的底部位于相对应的第一互连结构120的顶部上方。

先以保护层130的顶部作为停止位置，以确保初始开口155均贯穿第二介电层140，且在保护层130的保护作用下，降低第一互连结构120受损的概率。

初始开口155可以为单大马士革开口，也可以为双大马士革开口。

本实施例中，以初始开口155为双大马士革开口为例，则初始开口155包括：沟槽151，位于部分厚度的第二介电层140中；顶部通孔152，贯穿沟槽151底部的剩余厚度的第二介电层140、以及位于第一介电层110顶部的保护层130，顶部通孔152与沟槽151相连通。

如图13所示，去除初始开口155底部的保护层130，在第一介电层110中形成露出相对应的第一互连结构的底部通孔153，底部通孔153与初始开口155相连通，以构成贯穿第二介电层140和保护层130的第二互连开口160。

第二互连开口160为形成第二互连结构的材料提供空间位置。

可以看出，在保护层130的保护下，有利于抑制第二互连开口160暴露相邻另一第一互连结构120，这相应增大了形成初始开口155的工艺窗口(例如，可以降低光刻工艺的套刻精度要求)。

而且，在刻蚀该保护层130时，保护层130和第一介电层110的材料之间具有刻蚀选择比，第一介电层110受到损耗的概率较低，使得初始开口155(例如，初始开口155中的顶部通孔152)和底部通孔153的形貌、尺寸和位置均更可控；同时，去除初始开口155底部的保护层130后，第二互连开口160可以自动且精确地暴露待连接的第一互连结构120，以实现自对准的效果。

此外，在保护层130的保护下，可以根据实际需求，适当增大初始开口155的底部尺寸，从而降低第二互连结构的阻值，以满足实际的性能需求，并增大形成初始开口155的工艺窗口。

具体到本实施例中，初始开口155包括相互贯通的沟槽151和顶部通孔152，则去除初始开口155底部的保护层130后，顶部通孔152继续贯穿位于第一介电层110顶面的保护层130，因此，顶部通孔152的底部与底部通孔153的顶部相连通。

作为一种示例，采用干法刻蚀工艺，去除初始开口155底部的保护层130。干法刻蚀工艺具有各向异性刻蚀的特性，这有利于提高剩余保护层130的完好性，使得相邻另一第一互连结构120顶部能够较好地被保护层130所覆盖。在其他实施例中，也可以采用湿法刻蚀工艺，去除初始开口底部的保护层。

本实施例中，顶部通孔152的线宽大于第一互连结构的线宽，也即顶部通孔152的线宽大于底部通孔153的线宽，从而增大初始开口155的底部尺寸，以降低第二互连结构的阻值。

本实施例中，保护层130与第一介电层110之间的刻蚀选择比大于10，从而在确保嵌于第一介电层110中的保护层130能够被去除的同时，降低对第一介电层110的损耗，这有利于控制第二互连开口160的形貌和尺寸，并降低相邻的另一第一互连结构120被暴露的概率。

如图14所示，在第二互连开口160中形成第二互连结构170，第二互连结构170电连接第一互连结构120。

具体地，向第二互连开口160中填充导电材料后，对导电材料进行平坦化处理(例如，化学机械研磨处理)，去除高于第二介电层140顶面的导电材料，保留位于第二互连开口160中的剩余导电材料作为第二互连结构170。

相应的，本实施例中，第二互连结构170包括由上而下依次连接的互连线171、第一通孔互连结构172和第二通孔互连结构173。互连线171位于部分厚度的第二介电层140中，第一通孔互连结构172贯穿剩余厚度的第二介电层140、以及位于第一介电层110顶部的保护层130，第二通孔互连结构173贯穿嵌于第一介电层110中的保护层130。

图15是本发明半导体结构一实施例的结构示意图。

半导体结构包括：基底200；第一介电层210，位于基底200上；第一互连结构220，位于第一介电层210中，第一互连结构220的顶部低于第一介电层210的顶部；保护层230，位于第一介电层210中并覆盖第一互连结构220的顶部；第二介电层240，位于第一介电层210上并覆盖保护层230；第二互连结构270，贯穿第一互连结构220顶部的第二介电层240和保护层230，第二互连结构270与第一互连结构220电连接。

基底200为后续工艺提供工艺操作基础。根据实际工艺情况，基底200包括衬底以及形成于衬底上的功能结构，例如：功能结构可以包括MOS场效应晶体管等半导体器件、电阻结构等。

第一介电层210用于使第一互连结构220之间相互绝缘。

本实施例中，第一介电层210的介电常数为3至4。第一介电层210的介电常数较小，从而可以有效地降低第一互连结构220之间的寄生电容，进而减小器件的RC延迟。

本实施例中，第一介电层210的介电常数为3至4。第一介电层210的介电常数较小，从而可以有效地降低第一互连结构220之间的寄生电容，进而减小器件的RC延迟。在一个具体实施例中，第一介电层210的材料包括SiCN(氮碳化硅)，SiCN中的C(碳)含量为30％-60％。

在其他实施例中，第一介电层210也可以选用其他介电常数较小的绝缘材料，例如，氢氧化硅(SiOH)、碳氢氧化硅(SiOCH)等。

第一互连结构220作为第二互连结构270的前层互连结构。例如，第一互连结构220可以为形成于接触孔插塞(CT)上的第一金属互连线(M1)，或者，第一互连结构220也可以包括位于第一金属互连线上的第一通孔(Via1)互连结构以及位于第一通孔互连结构上的第二金属互连线(M2)。

本实施例中，第一互连结构220的材料为钴。

本实施例中，第一互连结构220的顶部低于第一介电层210的顶部，当采用去除部分厚度的第一互连结构220的方式，使得第一互连结构220的顶部低于第一介电层210的顶部时，通过选用钴，易于回刻蚀第一互连结构220。

在其他实施例中，第一互连结构的材料也可以选取其它易于被回刻蚀的材料，例如，钌或钼等。

本实施例中，第一互连结构220的顶部低于第一介电层210的顶部，且第一互连结构220的顶部被第一介电层210暴露。

第一互连结构220的顶部低于第一介电层210的顶部，第一互连结构220和第一介电层210相应围成凹槽(未标示)，凹槽为保护层230的形成提供空间。

第一互连结构220和第一介电层210的顶部高度差D不宜过小，也不宜过大。如果第一互连结构220和第一介电层210的顶部高度差D过小，也就意味着第一互连结构220和第一介电层210相应围成凹槽的深度过小，则覆盖于第一互连结构220顶部的保护层230厚度相应过小，容易导致保护层230所起到的效果不佳；如果第一互连结构220和第一介电层210的顶部高度差D过大，则第一互连结构220的剩余厚度过小，从而容易对第一互连结构220自身的性能产生不良影响(例如，导致第一互连结构220的电阻值升高等)，进而影响半导体结构的整体性能。为此，本实施例中，第一互连结构220和第一介电层210的顶部高度差D为2nm至5nm。

第一互连结构220可以为金属线、通孔互连结构或两者的组合。

本实施例中，半导体结构还包括：种子层216，覆盖第一互连结构220的侧壁和底部，种子层216和第一介电层210相接触，且种子层216和第一互连结构220的材料相同。

种子层216用于为第一互连结构220的形成提供生长基础，并提高第一互连结构220在第一介电层210中的形成质量。

种子层216与第一互连结构220的材料相同，从而能够基于种子层216表面形成第一互连结构220的材料。

种子层216与第一互连结构220的材料相同，从而能够基于种子层216表面形成第一互连结构220的材料。本实施例中，种子层216的材料为钴。

在其他实施例中，根据第一互连结构的材料，种子层的材料也可以为钌或钼。

本实施例中，第一互连结构220的材料包括钴、钌或钼，与铜相比，这些材料向第一介电层210中扩散的能力更低，因此，可以省去扩散阻挡层，也即种子层216和第一介电层210相接触。

而且，种子层216与第一互连结构220的材料相同，则在去除部分厚度的第一互连结构220的过程中，可以同时降低种子层216的高度，使剩余种子层216和第一互连结构220的高度齐平，降低了去除部分厚度的第一互连结构220的工艺难度，例如，无需考虑扩散阻挡层和第一互连结构220的材料差异所带来的影响。

保护层230位于第一介电层210中并覆盖第一互连结构220的顶部，在待连接的第一互连结构220顶部形成第二互连结构270的过程中，相邻另一第一互连结构220顶部被保护层230所覆盖，有利于降低第二互连结构270与相邻另一第一互连结构220发生短接的概率，从而提高半导体结构的性能。

而且，在形成用于容纳第二互连结构270的互连开口时，利用保护层230和第一介电层210的材料之间具有刻蚀选择比的特性，刻蚀该保护层230的工艺对第一介电层210的刻蚀速率较小，即使在形成用于容纳第二互连结构270的互连开口的过程中发生套刻误差，或者，该互连开口靠近第一介电层210顶面位置处的尺寸较大，也可以降低互连开口暴露相邻另一第一互连结构220的概率，同时由于第一互连结构220的顶部低于第一介电层210的顶部，则第二互连结构270位于第二介电层240中、且靠近第一介电层210顶面的部分与相邻另一第一互连结构220之间的距离为斜线距离，斜线距离相比于直线距离更大，这相应降低了第二互连结构270与相邻另一第一互连结构220发生短接的概率，从而增大了形成第二互连结构270的工艺窗口。

本实施例中，第一互连结构220的顶部低于第一介电层210的顶部，因此第一互连结构220顶部的部分保护层230掩埋于第一介电层210中，则在形成用于容纳第二互连结构270的互连开口时，便于利用材料之间的刻蚀选择比(例如，保护层230和第一介电层210之间的刻蚀选择比)，有选择性地去除该保护层230，而确保待连接的第一互连结构220被暴露，使得第二互连结构270能够通过自对准的方式与对应的第一互连结构220相连接，从而降低了第二互连结构270与相对应的第一互连结构220实现对准的难度、提高了第二互连结构270和对应的第一互连结构220的电连接性能，相应提高了半导体结构的性能。

本实施例中，保护层230还覆盖第一互连结构220侧部的第一介电层210。

位于第一介电层210顶部的保护层230也能够起到刻蚀停止层的作用，则在形成该半导体结构的过程中，在第二介电层240中形成暴露保护层230的初始开口时，能够根据需求增大初始开口的底部线宽。

具体地，保护层230的顶面为平面，从而为后续膜层的形成提供平坦面。保护层230经历过平坦化处理，从而减小第一互连结构220和第一介电层210的顶面高度差对保护层230顶面平坦度的影响，以提高保护层230顶面平坦度。

在另一些实施例中，保护层仅位于第一互连结构的顶部，也即保护层仅嵌于第一介电层中。具体地，保护层顶部与第一介电层顶部相齐平。

需要说明的是，增大位于第一介电层210顶部的保护层230的厚度T，有利于使得降低第二互连结构270与相邻另一第一互连结构120发生短接的概率的效果更佳，且还有利于提升保护层230作为刻蚀停止层的效果。因此，本实施例中，为了确保获得较佳的抑制短接的效果、以及保护层230所起到的刻蚀停止的效果，位于第一介电层210顶部的保护层230的厚度T大于或等于

还需要说明的是，为了使保护层230能够与第一介电层210之间具有刻蚀选择比，以起到保护作用或者刻蚀停止作用，保护层230的材料的介电常数通常较高，如果位于第一介电层210顶部的保护层230的厚度T过大，则容易导致寄生电容过大，从而引起信号延迟的问题。

为此，本实施例中，位于第一介电层210顶部的保护层230的厚度T为至/>

本实施例中，保护层230的材料选取为：保护层230与第一介电层210之间具有刻蚀选择比。具体地，保护层230的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝和氮化铝中的一种或多种。

本实施例中，保护层230的材料选取为：保护层230与第一介电层210的材料之间的刻蚀选择比大于10，从而在确保嵌于第一介电层210中的保护层230能够被去除的同时，降低对第一介电层210的损耗，这有利于控制用于容纳第二互连结构270的互连开口的形貌和尺寸，并降低相邻的另一第一互连结构220被暴露的概率。

第二介电层240用于使第二互连结构270之间相互绝缘。

本实施例中，第二介电层240的材料与第一介电层210的材料相同。

对第二介电层240的材料的描述，可参考第一介电层210的相关描述，再次不再赘述。

第二互连结构270与相对应的第一互连结构220电连接，从而通过后段(BEOL)互连结构将形成在衬底上方的各类型器件的电性引出。

本实施例中，第二互连结构270的材料包括钴、钌或钼。

第二互连结构270可以为单大马士革结构，也可以为双大马士革结构。

本实施例中，以第二互连结构270为双大马士革结构为例，第二互连结构270包括由上而下依次连接的互连线271、第一通孔互连结构272和第二通孔互连结构273。

其中，互连线271位于部分厚度的第二介电层240中，第一通孔互连结构272贯穿互连线271底部的剩余厚度的第二介电层240、以及位于第一介电层210顶部的保护层230，第二通孔互连结构273贯穿嵌于第一介电层210中的保护层230，互连线271底部的线宽大于第一通孔互连结构272顶部的线宽，第一通孔互连结构272的线宽大于第二通孔互连结构273的线宽。

可以看出，在保护层230的保护下，第一通孔互连结构272与相邻另一第一互连结构220短接的概率较低，这相应增大了形成第二互连结构270的工艺窗口(例如，可以降低光刻工艺的套刻精度要求)。

而且，保护层230和第一介电层210的材料之间具有刻蚀选择比，在刻蚀该保护层230时，第一介电层210受到损耗的概率较低，使得第一通孔互连结构272和第二通孔互连结构273的形貌、尺寸和位置均更可控；同时，利用保护层230和第一介电层210的材料之间的刻蚀选择比，去除保护层230后，可以自动且精确地暴露待连接的第一互连结构120，以实现自对准的效果。

此外，在保护层230的保护下，可以根据实际需求，适当增大第一通孔互连结构272的底部尺寸，使得第一通孔互连结构272的线宽大于第二通孔互连结构273的线宽，从而降低第二互连结构270的阻值，以满足实际的性能需求，并增大形成第二互连结构270的工艺窗口。

本实施例半导体结构可以采用前述实施例的形成方法所形成，也可以采用其他形成方法所形成。对本实施例半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：

基底；

第一介电层，位于所述基底上；

第一互连结构，位于所述第一介电层中，所述第一互连结构的顶部低于所述第一介电层的顶部；

保护层，位于所述第一介电层中并覆盖所述第一互连结构的顶部；

第二介电层，位于所述第一介电层上并覆盖所述保护层；

第二互连结构，贯穿所述第一互连结构顶部的第二介电层和保护层，所述第二互连结构与所述第一互连结构电连接。

2.如权利要求1所述的半导体结构，其特征在于，所述保护层还覆盖所述第一互连结构侧部的第一介电层。

3.如权利要求2所述的半导体结构，其特征在于，所述保护层的顶面为平面。

4.如权利要求2所述的半导体结构，其特征在于，位于所述第一介电层顶部的保护层的厚度为至/>

5.如权利要求2所述的半导体结构，其特征在于，所述第二互连结构包括：

互连线，位于部分厚度的第二介电层中；

第一通孔互连结构，贯穿所述互连线底部的剩余厚度的第二介电层、以及位于第一介电层顶部的保护层，所述第一通孔互连结构的顶部与互连线的底部相连；

第二通孔互连结构，贯穿嵌于第一介电层中的保护层，所述第二通孔互连结构的顶部与第一通孔互连结构的底部相连，所述第一通孔互连结构的线宽大于所述第二通孔互连结构的线宽。

6.如权利要求1所述的半导体结构，其特征在于，所述第一互连结构和所述第一介电层的顶部高度差为2nm至5nm。

7.如权利要求1所述的半导体结构，其特征在于，所述保护层的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝和氮化铝中的一种或多种。

8.如权利要求1所述的半导体结构，其特征在于，所述第一互连结构的材料包括钴、钌或钼。

9.如权利要求1或8所述的半导体结构，其特征在于，所述半导体结构还包括：种子层，覆盖所述第一互连结构的侧壁和底部，所述种子层和第一介电层相接触，且所述种子层和第一互连结构的材料相同。

10.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底上形成有第一介电层以及位于所述第一介电层中的第一互连结构，所述第一互连结构的顶部低于所述第一介电层的顶部；

形成覆盖所述第一互连结构顶部的保护层；

在所述第一介电层上形成第二介电层，所述第二介电层覆盖所述保护层；

形成贯穿所述第一互连结构顶部的第二介电层和保护层的第二互连结构，所述第二互连结构与所述第一互连结构电连接。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，在所述第一介电层中形成顶部与第一介电层相齐平的第一互连结构后，去除部分厚度的所述第一互连结构，使所述第一互连结构的顶部低于所述第一介电层的顶部。

12.如权利要求10或11所述的半导体结构的形成方法，其特征在于，在所述第一介电层中形成第一互连结构之前，还包括：在所述第一介电层中形成第一互连开口；在所述第一互连开口的底部和侧壁形成种子层，所述种子层和第一介电层相接触；

在形成有所述种子层的第一互连开口中形成第一互连结构，所述种子层和第一互连结构的材料相同。

13.如权利要求11所述的半导体结构的形成方法，其特征在于，去除部分厚度的所述第一互连结构的工艺包括湿法刻蚀工艺。

14.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一互连结构和所述第一介电层的顶部高度差为2nm至5nm。

15.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第二互连结构的步骤包括：以所述保护层的顶部作为停止位置，在所述第二介电层中形成暴露所述保护层的初始开口，所述初始开口的底部位于相对应的所述第一互连结构的顶部上方；

去除所述初始开口底部的保护层，在所述第一介电层中形成露出相对应的所述第一互连结构的底部通孔，所述底部通孔与初始开口相连通，以构成贯穿第二介电层和保护层的第二互连开口；

在所述第二互连开口中形成第二互连结构，所述第二互连结构电连接所述第一互连结构。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，形成覆盖所述第一互连结构顶部的保护层的步骤中，所述保护层还覆盖所述第一互连结构侧部的第一介电层；

在所述第二介电层中形成暴露所述保护层的初始开口的步骤中，所述初始开口包括：沟槽，位于部分厚度的第二介电层中；顶部通孔，贯穿所述沟槽底部的剩余厚度的第二介电层、以及位于第一介电层顶部的保护层，所述顶部通孔与沟槽相连通，所述顶部通孔的线宽大于所述第一互连结构的线宽。

17.如权利要求16所述的半导体结构的形成方法，其特征在于，形成覆盖所述第一互连结构顶部的保护层的步骤中，位于所述第一介电层顶部的保护层的厚度为至/>

18.如权利要求10或15所述的半导体结构的形成方法，其特征在于，所述保护层与所述第一介电层之间具有刻蚀选择比，所述保护层与所述第一介电层的刻蚀选择比大于10。

19.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：形成覆盖所述第一互连结构和第一介电层的保护材料层，所述保护材料层作为保护层；

或者，

形成所述保护层的步骤包括：形成覆盖所述第一互连结构和第一介电层的保护材料层；对所述保护材料层的顶面进行平坦化处理，保留覆盖所述第一互连结构和第一介电层的剩余厚度的所述保护材料层，并使剩余所述保护材料层的顶面为平面，剩余厚度的所述保护材料层作为保护层；

或者，

形成所述保护层的步骤包括：形成覆盖所述第一互连结构和第一介电层的保护材料层；对所述保护材料层的顶面进行平坦化处理，以去除高于第一介电层顶部的保护层。

20.如权利要求19所述的半导体结构的形成方法，其特征在于，形成所述保护材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。