CN117976543A - 一种具有复合型凹槽的soi耐压结构功率器件及制备方法 - Google Patents
一种具有复合型凹槽的soi耐压结构功率器件及制备方法 Download PDFInfo
- Publication number
- CN117976543A CN117976543A CN202410186541.1A CN202410186541A CN117976543A CN 117976543 A CN117976543 A CN 117976543A CN 202410186541 A CN202410186541 A CN 202410186541A CN 117976543 A CN117976543 A CN 117976543A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric
- soi
- semiconductor active
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 18
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 5
- 230000005684 electric field Effects 0.000 abstract description 20
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000012212 insulator Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种具有复合型凹槽的SOI耐压结构功率器件及制备方法，包括半导体衬底层、介质埋层、由多晶硅或金属构成的嵌入式电极层，以及半导体有源层，在介质埋层和半导体有源层的交界面的部分或者全部范围内设置有伸入介质埋层内部的多个介质凹槽，凹槽之间间距排列，每个凹槽底部设置有一定厚度的嵌入式电极层，在嵌入式电极层的上方存在着绝缘层，与半导体有源层相互隔离。通过嵌入式电极的引入增加了介质埋层中的横向电场，使得介质埋层中的综合电场大大增加，从而有效提高器件的击穿电压，且与常规的SOI CMOS兼容，其应用于SOI横向功率器件中，器件耐压由于介质埋层综合电场的显著增强而较常规结构SOI器件大大提高。
Description
技术领域
本申请涉及功率半导体领域，主要涉及一种具有复合型凹槽的SOI耐压结构功率器件及制备方法。
背景技术
由于SOI功率器件具有更高的工作速度和集成度、更好的绝缘性能、更强的抗辐射能力以及消除了自闩锁效应，在VLSI领域得到了非常广泛的应用。但是SOI器件较低的击穿电压和自热效应限制了其应用。SOI功率器件的击穿电压取决于横向击穿电压和纵向击穿电压的较低值。横向耐压上，目前可以采用比较成熟的横向耐压技术，比如RESURF原理和终端技术。因此，如何提高器件的纵向耐压，成为了SOI功率器件研究中的难点。纵向耐压随着半导体有源层和绝缘埋层厚度的增加而提高，且同样厚度的介质埋层耐压为半导体有源层的6倍，但是收到器件结构和工艺的限制，介质埋层和半导体有源层都不能太厚，这是因为如果半导体有源层太厚，将为介质隔离带来困难；介质埋层太厚，不仅工艺实施难度太大，而且不利于器件的散热。为了提高SOI器件的纵向耐压结构，一系列改进器件结构被相继提出。比如，在半导体有源层和介质埋层中间插入一层P+或者N+缓冲层，在增强介质埋层电场强度的同时屏蔽了介质埋层高电场对半导体有源层的影响，从而避免了器件过早在在Si/SiO2界面的Si侧击穿，这需要对缓冲层进行浓度和厚度进行精确控制，且耐压提高幅度不大。还有采用低k介质作为埋层而提高埋层电场和器件耐压，但是低k介质SOI与常规SOICMOS工艺兼容方面遇到难题。还有采用部分SOI结构加上介质槽，获得高耐压，同时由于Si窗口的存在缓解了自热效应。
发明内容
针对SOI功率器件纵向耐压低的特点，现有技术中存在需要N+或P+插入层精确厚度、掺杂浓度控制，并且耐压提高不大，以及低k埋层介质与常规SOI CMOS工艺难以兼容，自热现象严重的缺点，本发明提供一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，包括：
S100、清洗单晶硅片作为器件衬底；
S200、在所述器件衬底顶部生长介质埋层；
S300、在所述介质埋层刻蚀出间距排列的凹槽，其中，所述凹槽的底部未触及所述介质埋层的底部界面；
S400、在所述凹槽的内部沉积多晶硅或金属形成嵌入式电极层；
S500、在所述嵌入式电极层的表面沉积介质层作为绝缘层；
S600、将半导体有源层与所述介质埋层进行键合；
S700、在所述半导体有源层内进行离子注入和退火以形成器件的源区、漏区、阱区和阱接触区；
S800、在所述半导体有源层的表面沉积栅介质层，在所述栅介质层的表面沉积栅电极。
由于嵌入式电极的引入增加了介质埋层中的横向电场，使得介质埋层中的综合电场大大增加，从而有效提高器件的击穿电压，并且实现工艺简单，与常规的SOI CMOS兼容，将本发明结构应用于SOI横向功率器件中，其耐压由于介质埋层综合电场的显著增强而较常规结构SOI器件大大提高。
进一步地，S200包括：将硅片在反应炉中进行干法氧化和湿法氧化，生长厚度为10～20um的二氧化硅作为介质埋层。
进一步地，S300所述刻蚀的深度为8～15um，所述凹槽的宽度为1～4um。
进一步地，S400所述多晶硅的厚度在所述凹槽的高度以下。
进一步地，S400所述金属包括铝、铜和银，以及铝、铜和银至少两种结合成的合金。
进一步地，S500所述介质层的材料包括二氧化硅。
进一步地，S600所述键合包括以单晶硅层作为半导体有源层，利用注氧隔离将所述单晶硅层与所述介质埋层进行键合。
进一步地，S700包括：
S701：在所述半导体有源层内双扩散形成所述器件的源、漏、阱区域；
S702：在所述半导体有源层内进行离子注入形成阱的高浓度掺杂区，作为所述器件的阱接触区。
本发明还提供了一种具有复合型凹槽的SOI耐压结构功率器件，包括衬底、介质埋层和半导体有源层，以及由多晶硅或金属构成的嵌入式电极层，所述介质埋层设置在所述衬底的表面，所述介质埋层和所述半导体有源层的交界面部分或全部范围内设置有伸入介质埋层内部且间距排列的多个凹槽，所述嵌入式电极层设置在所述凹槽的底部，所述嵌入式电极层的表面设置有绝缘层。
进一步地，器件还包括设置在所述半导体有源层内的源区、漏区、阱区和阱接触区，以及设置在所述半导体有源层表面的栅介质层，设置在所述栅介质层表面的栅电极。
本发明提供的一种具有复合型凹槽的SOI耐压结构功率器件及制备方法，包括半导体衬底层、介质埋层、由多晶硅或金属构成的嵌入式电极层，以及半导体有源层，在介质埋层和半导体有源层的交界面的部分或者全部范围内设置有伸入介质埋层内部的多个介质凹槽，凹槽之间间距排列，每个凹槽底部设置有一定厚度的嵌入式电极层，在嵌入式电极层的上方存在着绝缘层，与半导体有源层相互隔离。通过嵌入式电极的引入增加了介质埋层中的横向电场，使得介质埋层中的综合电场大大增加，从而有效提高器件的击穿电压，且与常规的SOI CMOS兼容，其应用于SOI横向功率器件中，器件耐压由于介质埋层综合电场的显著增强而较常规结构SOI器件大大提高。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本发明的原理。将容易认识到其他实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。
图1为本发明一种实施例中制备方法的流程图；
图2为本发明一种实施例中衬底形成介质埋层后的结构示意图；
图3为本发明一种实施例中介质埋层内部刻蚀凹槽后的结构示意图；
图4为本发明一种实施例中凹槽内部沉积嵌入式电极层后的结构示意图；
图5为本发明一种实施例中嵌入式电极层表面沉积绝缘层的结构示意图；
图6为本发明一种实施例中键合半导体有源层后的结构示意图；
图7为本发明一种实施例中器件形成源区、漏区、阱区和阱接触区的结构示意图；
图8为本发明一实施例中器件形成栅介质层和栅电极的结构示意图。
标号说明：
1、衬底；2、介质埋层；3、嵌入式电极层；4、绝缘层；5、半导体有源层；6、源区；7、漏区；8、阱区；9、阱接触区；10、栅介质；11、栅电极。
具体实施方式
在以下详细描述中，参考附图，该附图形成详细描述的一部分，并且通过其中可实践本发明的说明性具体实施例来示出。对此，参考描述的图的取向来使用方向术语，例如“左”、“右”、“上”、“下”等。因为实施例的部件可被定位于若干不同取向中，为了图示的目的使用方向术语并且方向术语绝非限制。应当理解的是，可以利用其他实施例或可以做出逻辑改变，而不背离本发明的范围。因此以下详细描述不应当在限制的意义上被采用，并且本发明的范围由所附权利要求来限定。
本发明提出了一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，图1为本发明一种实施例中制备方法的流程图，如图1所示，该方法包括：
S100、清洗单晶硅片作为器件衬底1；
如图1和图2所示，步骤S100中的单晶硅片为<100>晶向的N型轻掺杂6～8英寸单晶硅片，其电阻率为100Ω·cm，使用RCA标准清洗工艺清洗硅片作为器件衬底1。该单晶硅片用于作为机械支撑。
S200、在所述器件衬底1顶部生长介质埋层2；
在本发明一实施例中，衬底形成介质埋层后的结构示意图如图2所示；该步骤具体包括：将硅片在反应炉中进行干法、湿法氧化，干法条件为900～1050℃，1～2小时，湿法条件为800～1000℃，生长目标厚度10～20um厚度的二氧化硅作为介质埋层2。
S300、在所述介质埋层2刻蚀出间距排列的凹槽，其中，所述凹槽的底部未触及所述介质埋层2的底部界面；
在本发明一实施例中，介质埋层内部刻蚀凹槽后的结构示意图如图3所示。并且步骤S300具体的刻蚀深度可以为8～15um厚度，刻蚀的凹槽宽度在1～4um宽度。
S400、在所述凹槽的内部沉积多晶硅或金属形成嵌入式电极层3；
在本发明一实施例中，凹槽内部沉积嵌入式电极层3后的结构示意图如图4所示。S400采用包括但不限于电镀、蒸镀等薄膜的沉积工艺，在凹槽底部沉积具有一定厚度的多晶硅或者金属，该金属可以是SOI CMOS工艺兼容的常见金属，包括但不限于铝、铜、银及其合金。其中，多晶硅的厚度可以为5～10um，多晶硅最终未超过凹槽的高度。S500、在所述嵌入式电极层3的表面沉积介质层作为绝缘层4；
在本发明一实施例中，嵌入式电极层3表面沉积绝缘层4的结构示意图如图5所示。该步骤介质层的材料可以为二氧化硅，在嵌入式电极层3的表面沉积二氧化硅，使得多晶硅或金属被包裹内嵌到介质埋层2内部，将嵌入式电极层3与后续需结合的半导体有源层隔离开。
通过步骤S500和步骤S600刻蚀凹槽，并在凹槽内设置嵌入式电极层3和绝缘层4，可以大大提高介质埋层2纵向电场以及横向切向电场，从而有效提高器件的耐压，工艺实现简单，与常规SOI CMOS工艺完全兼容。将该结构应用于SOI横向功率器件中，其耐压由于介质埋层2综合电场的显著增强而较常规结构SOI器件大大提高。
S600、将半导体有源层5与所述介质埋层2进行键合；
在本发明一实施例中，键合半导体有源层5后的结构示意图如图6所示。该步骤使用键合工艺、层转移技术，将半导体有源层5转移至上述S100-S500工艺制成后的衬底；其中，该键合工艺可包括采用SIMOX注氧隔离技术，将10～20um厚的单晶硅层与上述S100-S500工艺制成后的衬底进行直接键合，并开始如下常规横向SOI功率器件的制备。
S700、在所述半导体有源层5内进行离子注入和退火以形成器件的源区6、漏区7、阱区8和阱接触区9；
在本发明一实施例中，S700包括：
S701：在所述半导体有源层内双扩散形成所述器件的源6、漏7、P阱8区域；
S702：在所述半导体有源层内进行离子注入形成阱的高浓度掺杂区，作为所述器件的阱接触区P+9。器件形成源区6、漏区7、阱区8和阱接触区9的结构示意图如图7所示。
S800、在所述半导体有源层5的表面沉积栅介质层10，在所述栅介质层10的表面沉积栅电极11。
在本发明一实施例中，栅介质层10的材料包括但不限于二氧化硅，栅电极11包括但不限于多晶硅。器件形成栅介质层10和栅电极11的结构示意图如图8所示。
另一方面，如图6所示，本发明提供一种具有复合型凹槽的SOI耐压结构功率器件，包括衬底、介质埋层和半导体有源层，以及由多晶硅或金属构成的嵌入式电极层，所述介质埋层设置在所述衬底的表面，所述介质埋层和所述半导体有源层的交界面部分或全部范围内设置有伸入介质埋层内部且间距排列的多个凹槽，所述嵌入式电极层设置在所述凹槽的底部，所述嵌入式电极层的表面设置有绝缘层。由于嵌入式电极的引入增加了介质埋层中的横向电场，使得介质埋层中的综合电场大大增加，从而有效提高器件的击穿电压，且与常规的SOI CMOS兼容，其应用于SOI横向功率器件中，器件耐压由于介质埋层综合电场的显著增强而较常规结构SOI器件大大提高。
在本发明一实施例中，如图7所示，该器件还包括设置在所述半导体有源层内的源区、漏区、阱区和阱接触区，以及设置在所述半导体有源层表面的栅介质层，设置在所述栅介质层表面的栅电极。
本发明提出了一种具有复合型凹槽的SOI耐压结构功率器件及制备方法，其实现的技术效果为：包括半导体衬底层、介质埋层、由多晶硅或金属构成的嵌入式电极层，以及半导体有源层，在介质埋层和半导体有源层的交界面的部分或者全部范围内设置有伸入介质埋层内部的多个介质凹槽，凹槽之间间距排列，每个凹槽底部设置有一定厚度的嵌入式电极层，在嵌入式电极层的上方存在着绝缘层，与半导体有源层相互隔离。通过嵌入式电极的引入增加了介质埋层中的横向电场，使得介质埋层中的综合电场大大增加，从而有效提高器件的击穿电压，且与常规的SOI CMOS兼容，其应用于SOI横向功率器件中，器件耐压由于介质埋层综合电场的显著增强而较常规结构SOI器件大大提高。
在本发明的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。措词‘包括’并不排除在权利要求未列出的元件或步骤的存在。元件前面的措词‘一’或‘一个’并不排除多个这样的元件的存在。在相互不同从属权利要求中记载某些措施的简单事实不表明这些措施的组合不能被用于改进。在权利要求中的任何参考符号不应当被解释为限制范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
显然，本领域技术人员在不偏离本发明的精神和范围的情况下可以作出对本发明的实施例的各种修改和改变。以该方式，如果这些修改和改变处于本发明的权利要求及其等同形式的范围内，则本发明还旨在涵盖这些修改和改变。词语“包括”不排除未在权利要求中列出的其它元件或步骤的存在。某些措施记载在相互不同的从属权利要求中的简单事实不表明这些措施的组合不能被用于获利。权利要求中的任何附图标记不应当被认为限制范围。
Claims (10)
1.一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，其特征在于，包括：
S100、清洗单晶硅片作为器件衬底；
S200、在所述器件衬底顶部生长介质埋层；
S300、在所述介质埋层刻蚀出间距排列的凹槽，其中，所述凹槽的底部未触及所述介质埋层的底部界面；
S400、在所述凹槽的内部沉积多晶硅或金属形成嵌入式电极层；
S500、在所述嵌入式电极层的表面沉积介质层形成绝缘层；
S600、将半导体有源层与所述介质埋层进行键合；
S700、在所述半导体有源层内进行离子注入和退火以形成器件的源区、漏区、阱区和阱接触区；
S800、在所述半导体有源层的表面沉积栅介质层，在所述栅介质层的表面沉积栅电极。
2.根据权利要求1所述的一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，其特征在于，S200包括：将硅片在反应炉中进行干法氧化和湿法氧化，生长厚度为10～20um的二氧化硅作为介质埋层。
3.根据权利要求2所述的一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，其特征在于，S300所述刻蚀的深度为8～15um，所述凹槽的宽度为1～4um。
4.根据权利要求1所述的一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，其特征在于，S400所述多晶硅的厚度在所述凹槽的高度以下。
5.根据权利要求1所述的一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，其特征在于，S400所述金属包括铝、铜和银，以及铝、铜和银至少两种结合成的合金。
6.根据权利要求1所述的一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，其特征在于，S500所述介质层的材料包括二氧化硅。
7.根据权利要求1所述的一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，其特征在于，S600所述键合包括以单晶硅层作为半导体有源层，利用注氧隔离将所述单晶硅层与所述介质埋层进行键合。
8.根据权利要求1所述的一种具有复合型凹槽的SOI耐压结构功率器件的制备方法，其特征在于，S700包括：
S701：在所述半导体有源层内双扩散形成所述器件的源、漏、阱区域；
S702：在所述半导体有源层内进行离子注入形成阱的高浓度掺杂区，作为所述器件的阱接触区。
9.一种具有复合型凹槽的SOI耐压结构功率器件，其特征在于，包括衬底、介质埋层和半导体有源层，以及由多晶硅或金属构成的嵌入式电极层，所述介质埋层设置在所述衬底的表面，所述介质埋层和所述半导体有源层的交界面部分或全部范围内设置有伸入介质埋层内部且间距排列的多个凹槽，所述嵌入式电极层设置在所述凹槽的底部，所述嵌入式电极层的表面设置有绝缘层。
10.根据权利要求9所述的一种具有复合型凹槽的SOI耐压结构功率器件，其特征在于，所述器件还包括设置在所述半导体有源层内的源区、漏区、阱区和阱接触区，以及设置在所述半导体有源层表面的栅介质层，设置在所述栅介质层表面的栅电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410186541.1A CN117976543A (zh) | 2024-02-20 | 2024-02-20 | 一种具有复合型凹槽的soi耐压结构功率器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410186541.1A CN117976543A (zh) | 2024-02-20 | 2024-02-20 | 一种具有复合型凹槽的soi耐压结构功率器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117976543A true CN117976543A (zh) | 2024-05-03 |
Family
ID=90851041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410186541.1A Pending CN117976543A (zh) | 2024-02-20 | 2024-02-20 | 一种具有复合型凹槽的soi耐压结构功率器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117976543A (zh) |
-
2024
- 2024-02-20 CN CN202410186541.1A patent/CN117976543A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9275863B2 (en) | Method of fabricating semiconductor device | |
| KR101018835B1 (ko) | 매립 산화물층에서의 압축성 물질로 인한 인장 변형실리콘을 구비한 반도체 디바이스 | |
| JP3395603B2 (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| JPS6126261A (ja) | 縦形ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| US20220293786A1 (en) | An improved shielded gate trench mosfet with low on-resistance | |
| JPS63157475A (ja) | 半導体装置及びその製造方法 | |
| CN117976543A (zh) | 一种具有复合型凹槽的soi耐压结构功率器件及制备方法 | |
| KR100319615B1 (ko) | 반도체 장치에서의 소자격리방법 | |
| US7157772B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4260777B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| WO2023171134A1 (ja) | 半導体装置 | |
| JP4943394B2 (ja) | 半導体装置の製造方法 | |
| JP2023100097A (ja) | 半導体装置 | |
| JP2003124233A (ja) | 半導体装置の製造方法 | |
| CN116741797A (zh) | 半导体结构以及埋入式场板结构的制造方法 | |
| KR0166828B1 (ko) | 적층형 씨모스 소자의 구조 및 제조방법 | |
| JPH0645609A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP2006313937A (ja) | 半導体装置 | |
| JPH0653310A (ja) | 半導体装置およびその製造方法 | |
| KR960015944A (ko) | 횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |