CN117976010A - 感应放大器、数据读写方法、存储阵列结构及存储器 - Google Patents
感应放大器、数据读写方法、存储阵列结构及存储器 Download PDFInfo
- Publication number
- CN117976010A CN117976010A CN202410011094.6A CN202410011094A CN117976010A CN 117976010 A CN117976010 A CN 117976010A CN 202410011094 A CN202410011094 A CN 202410011094A CN 117976010 A CN117976010 A CN 117976010A
- Authority
- CN
- China
- Prior art keywords
- voltage
- unit
- signal
- node
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 90
- 238000002955 isolation Methods 0.000 claims abstract description 312
- 230000003321 amplification Effects 0.000 claims description 105
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 105
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000008030 elimination Effects 0.000 claims description 4
- 238000003379 elimination reaction Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 32
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 11
- 101001042415 Cratylia mollis Mannose/glucose-specific lectin Cramoll Proteins 0.000 description 10
- 102100029775 Eukaryotic translation initiation factor 1 Human genes 0.000 description 10
- 101001012787 Homo sapiens Eukaryotic translation initiation factor 1 Proteins 0.000 description 10
- 101000643378 Homo sapiens Serine racemase Proteins 0.000 description 10
- AIXMJTYHQHQJLU-UHFFFAOYSA-N chembl210858 Chemical group O1C(CC(=O)OC)CC(C=2C=CC(O)=CC=2)=N1 AIXMJTYHQHQJLU-UHFFFAOYSA-N 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001504505 Troglodytes troglodytes Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
本申请实施例提供了一种感应放大器、数据读写方法、存储阵列结构及存储器,涉及存储技术领域。该感应放大器包括:第一信号放大单元、第二信号放大单元、第三信号放大单元、第一隔离单元和第二隔离单元;感应放大器被配置为在写操作的写隔离阶段,第一信号端与第二信号放大单元的第三端断开,第二信号端与第三信号放大单元的第三端断开;位线的电压变为第一信号端的电压,以将第一信号端的电压写入存储单元,第一数据线的电压变为第二信号端的电压。本申请实施例的感应放大器可以减小芯片的尺寸,降低了芯片成本,且通过设置第一隔离单元和第二隔离单元解决了第二信号放大单元和第三信号放大单元对数据写的过程的影响。
Description
技术领域
本申请涉及存储技术领域,具体而言,本申请涉及一种感应放大器、数据读写方法、存储阵列结构及存储器。
背景技术
目前,DRAM(Dynamic Random Access Memory,动态随机存取存储器)大多采用开放位线结构open BL的模式减小芯片的尺寸,来降低芯片的成本。
但是,开放位线结构中每个位线的参考电压都来自于其邻近的另一侧的存储单元中,每次位线的信号的感应放大都需要参考电压。这种现有结构的缺点就是在存储阵列结构的每个存储单元的边缘都需要设置额外的参考阵列,并采用参考阵列对应的控制逻辑控制,从而使得整个芯片的面积较大,增加了芯片的尺寸。
发明内容
本申请针对现有方式的缺点,提出一种感应放大器、数据读写方法、存储阵列结构及存储器,用以解决现有技术存在的设置额外的参考阵列增加了芯片的尺寸的技术问题。
第一方面,本申请实施例提供一种感应放大器,包括:
第一信号放大单元,第一端、第二端分别用于与第一电压端、第二电压端电连接,第三端、第四端、第五端、第六端分别作为第一节点、第二节点、第三节点、第四节点;第一电压端用于输出第一电压,第二电压端用于输出第二电压;
第二信号放大单元,第一端、第二端、第三端分别用于与第三电压端、第四电压端、位线电连接,第四端与第一节点电连接,第三电压端的电压与第一电压端的电压相同,第四电压端的电压与第二电压端的电压相同;第二节点用于与位线电连接,位线用于与存储阵列结构的存储单元电连接;
第三信号放大单元,第一端、第二端、第三端分别用于与第五电压端、第六电压端、第一数据线电连接,第四端与第三节点电连接;第五电压端的电压与第一电压端的电压相同,第六电压端的电压与第二电压端的电压相同;第四节点用于与第一数据线电连接;
第一隔离单元,控制端、第一端分别用于与第一隔离信号线、位线电连接,第二端与第二信号放大单元的第三端电连接;位线用于与第一信号端电连接;
第二隔离单元,控制端、第一端用于与第二隔离信号线、第一数据线电连接,第二端与第三信号放大单元的第三端电连接;第一数据线用于与第二信号端电连接;
其中,感应放大器被配置为在写操作的写隔离阶段,第一隔离单元的第一端和第二端断开,第二隔离单元的第一端和第二端断开,使得第一信号端与第二信号放大单元的第三端断开,第二信号端与第三信号放大单元的第三端断开;第一信号端对位线充放电,位线的电压变为第一信号端的电压,以将第一信号端的电压写入存储单元,第二信号端对第一数据线充放电,第一数据线的电压变为第二信号端的电压。
第二方面,本申请实施例提供一种存储阵列结构,包括:多条位线、多条字线、多个呈矩阵分布的存储单元、以及多个第一方面的感应放大器;
一个位线对应与一列存储单元电连接;
一个字线对应与一行存储单元电连接;
每个位线对应与一个感应放大器的第二信号放大单元的第三端电连接。
第三方面,本申请实施例提供一种动态随机存取存储器,包括:第二方面的存储阵列结构。
第四方面,本申请实施例提供一种电子设备,包括:第二方面的存储阵列结构或第三方面的动态随机存取存储器。
第五方面,本申请实施例提供一种数据读写方法,应用于第一方面的感应放大器,包括:
写操作的写隔离阶段,第一隔离单元的第一端和第二端断开,第二隔离单元的第一端和第二端断开,使得第一信号端与第二信号放大单元的第三端断开,第二信号端与第三信号放大单元的第三端断开;第一信号端对位线充放电,位线的电压变为第一信号端的电压,以将第一信号端的电压写入存储单元,第二信号端对第一数据线充放电,第一数据线的电压变为第二信号端的电压。
本申请实施例提供的技术方案带来的有益技术效果包括:
本申请实施例的感应放大器可以基于感应放大器的第一信号放大单元、第二信号放大单元以及第三信号放大单元实现信号感应放大,将该感应放大器应用到存储器中时,就不需要在存储器的存储阵列结构的边缘设置参考阵列即可实现不需要参考存储单元条件下完成数据的读出写入功能,使得开放位线结构的边缘所需的参考阵列面积开销大大减小,从而减少芯片的尺寸。而且,本申请实施例的感应放大器可以是在现有的感应放大器中增加设计第二信号放大单元和第三信号放大单元,通过优化感应放大器的结构替代边缘参考阵列,进而减小芯片的尺寸,降低了芯片成本。此外,本申请实施例的感应放大器包括第一隔离单元和第二隔离单元,可以在写操作的写隔离阶段,将第一信号端与第二信号放大单元的第三端断开,第二信号端与第三信号放大单元的第三端断开,位线的电压变为第一信号端的电压,以将第一信号端的电压写入存储单元,第一数据线的电压变为第二信号端的电压,使得本申请实施例通过增加写操作的控制逻辑,解决第二信号放大单元和第三信号放大单元对数据写的过程的影响。
本申请附加的方面和优点将在下面的描述中部分给出,这些将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本申请实施例提供的第一种感应放大器的结构示意图;
图2为本申请实施例提供的第二种感应放大器的结构示意图;
图3为本申请实施例提供的第三种感应放大器的结构示意图;
图4为本申请实施例提供的第四种感应放大器的结构示意图;
图5为本申请实施例提供的第五种感应放大器的结构示意图;
图6为本申请实施例提供的第六种感应放大器的结构示意图;
图7为本申请实施例提供的第七种感应放大器的结构示意图;
图8为本申请实施例提供的第八种感应放大器的结构示意图;
图9为本申请实施例提供的一种感应放大器连接存储单元的结构示意图;
图10为本申请实施例提供的另一种感应放大器连接存储单元的结构示意图;
图11为本申请实施例提供的一种写操作的时序控制模块的原理示意图;
图12为本申请实施例提供的一种存储阵列结构的结构示意图;
图13为本申请实施例提供的一种数据读写方法的流程图;
图14为本申请实施例提供的第一种数据读操作方法的流程图;
图15为本申请实施例提供的第一种数据写操作方法的流程图;
图16为本申请实施例提供的第二种数据读操作方法的流程图;
图17为本申请实施例提供的第二种数据写操作方法的流程图;
图18为本申请实施例提供的第一种数据读操作方法的时序图;
图19为本申请实施例提供的第一种数据写操作方法的时序图;
图20为本申请实施例提供的第二种数据读操作方法的时序图;
图21为本申请实施例提供的第二种数据写操作方法的时序图。
附图标记:
10-感应放大器;
110-第一信号放大单元、111-第五开关模块、112-第六开关模块、113-第七开关模块、114-第八开关模块;
120-第二信号放大单元,121-第一开关模块,122-第二开关模块;
130-第三信号放大单元,131-第三开关模块,132-第四开关模块;
140-第一隔离单元;
150-第二隔离单元;
160-第三隔离单元;
170-第一预充电单元;
180-第二预充电单元;
190-第四隔离单元;
1100-偏移消除单元,1101-第十一开关模块,1102-第十二开关模块;
1200-第一信号端开关单元;
1300-第二信号端开关单元;
1400-列选译码单元;
1500-隔离译码单元;
1600-电平转换单元;
1700-第五隔离单元;
1800-第六隔离单元,1801-第九开关模块,1802-第十开关模块;
A-第一节点、B-第二节点、C-第三节点、D-第四节点;
20-存储单元。
具体实施方式
下面详细描述本申请,本申请的实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外,如果已知技术的详细描述对于示出的本申请的特征是不必要的,则将其省略。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能解释为对本申请的限制。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是,本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解,当我们称元件被“连接”或“耦接”到另一元件时,它可以直接连接或耦接到其他元件,或者也可以存在中间元件。此外,这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供一种感应放大器,参见图1所示,该感应放大器10包括:第一信号放大单元110、第二信号放大单元120、第三信号放大单元130、第一隔离单元140和第二隔离单元150。
第一信号放大单元110的第一端、第二端分别用于与第一电压端、第二电压端电连接,第一信号放大单元110的第三端、第四端、第五端、第六端分别作为第一节点A、第二节点B、第三节点C、第四节点D;第一电压端用于输出第一电压,第二电压端用于输出第二电压。
可选地,参见图1所示,第一电压端输出的电压信号为RTO,第二电压端输出的电压信号为SB。第一电压端和第二电压端为电源端,提供两个电源信号,第一电压端和第一信号放大单元110的第一端之间可以设置开关器件,开关器件导通时,第一电压端开启,处于工作状态。同理,第一信号放大单元110的第二端和第二电压端之间可以设置开关器件,开关器件导通时,第二电压端开启,处于工作状态。
可选地,RTO和SB处于不工作状态是中间电平,RTO处于工作状态是高电平,SB处于工作状态是低电平。例如:RTO处于不工作状态是0.5v,工作状态是1.0v,SB处于不工作状态是0.5v,工作状态是0v。处于工作状态,第一电压可以为1v,第二电压可以为0v。
第二信号放大单元120的第一端、第二端、第三端分别用于与第三电压端、第四电压端、位线电连接,第二信号放大单元120的第四端与第一节点A电连接,第三电压端的电压与第一电压端的电压相同,第四电压端的电压与第二电压端的电压相同;第二节点B用于与位线BL电连接,位线BL用于与存储阵列结构的存储单元20电连接。
结合图1和图8所示,位线BL(Bit-line,BL)用于与存储阵列结构的存储单元20电连接,位线可以用来传输数据和定位,位线BL还用于与第二节点B电连接。
可选地,参见图1所示,第三电压端输出的电压信号为RTO1、第四电压端输出的电压信号为SB1,第三电压端、第四电压端分别与第一电压端、第二电压端对应相同,也为电源端,提供两个电源信号。可选地,RTO1和SB1处于不工作状态是中间电平,RTO1处于工作状态是高电平,SB1处于工作状态是低电平。例如:RTO1与RTO相同,处于不工作状态是0.5v,工作状态是1.0v;SB1与SB相同,SB1处于不工作状态是0.5v,工作状态是0v;第三电压端的电压RTO1处于工作状态为第一电压,可以为1v;第四电压端的电压SB1处于工作状态为第二电压,可以为0v。
第三信号放大单元130的第一端、第二端、第三端分别用于与第五电压端、第六电压端、第一数据线电连接,第三信号放大单元130的第四端与第三节点C电连接;第五电压端的电压与第一电压端的电压相同,第六电压端的电压与第二电压端的电压相同;第四节点D用于与第一数据线BLB电连接。
参见图1所示,第五电压端输出的电压信号为RTO2、第六电压端输出的电压信号为SB2,第五电压端、第六电压端分别与第一电压端、第二电压端对应相同,也为电源端,提供两个电源信号。可选地,RTO2和SB2处于不工作状态是中间电平,RTO2处于工作状态是高电平,SB2处于工作状态是低电平。例如:RTO2与RTO相同,处于不工作状态是0.5v,工作状态是1.0v;SB2与SB相同,SB1处于不工作状态是0.5v,工作状态是0v;第五电压端的电压RTO2处于工作状态为第一电压,可以为1v;第六电压端的电压SB2处于工作状态为第二电压,可以为0v。
具体地,第三信号放大单元130和第二信号放大单元120的结构一致,第三信号放大单元130和第二信号放大单元120相当于两个逆变器结构,用于恢复数据。
第一隔离单元140的控制端、第一端分别用于与第一隔离信号线、位线电连接,第一隔离单元140的第二端与第二信号放大单元120的第三端电连接;位线BL用于与第一信号端电连接。
第二隔离单元150的控制端、第一端用于与第二隔离信号线、第一数据线电连接,第二隔离单元150的第二端与第三信号放大单元130的第三端电连接;第一数据线BLB用于与第二信号端电连接。
参见图1所示,第一隔离信号线接收的控制信号为ISO4,ISO4可以控制第一隔离单元140的第一端和第二端导通和断开,当第一隔离单元140的第一端和第二端断开时,位线BL和第二信号放大单元120的第三端断开。
参见图1所示,第二隔离单元150的设置与第一隔离单元140的设置原理一致,第二隔离信号线与第一隔离信号线电连接。第二隔离信号线接收的控制信号为ISO4,ISO4可以控制第二隔离单元150的第一端和第二端导通和断开,当第二隔离单元150的第一端和第二端断开时,第一数据线BLB和第三信号放大单元130的第三端断开。
具体地,第一信号端和第二信号端用于与下一级IO感应放大器电连接。
其中,感应放大器10被配置为在写操作的写隔离阶段,第一隔离单元140的第一端和第二端断开,第二隔离单元150的第一端和第二端断开,使得第一信号端与第二信号放大单元120的第三端断开,第二信号端与第三信号放大单元130的第三端断开;第一信号端对位线BL充放电,位线BL的电压变为第一信号端的电压,以将第一信号端的电压写入存储单元20,第二信号端对第一数据线BLB充放电,第一数据线BLB的电压变为第二信号端的电压。
目前,DRAM尺寸单元是1T1C结构,面积占比大制作工艺复杂,灵敏放大器一般是简单的mos管(Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体型场效应管)结构,制作简单面积小,由于DRAM的open BL每次感应放大都需要参考电压,所以普通的DRAM都需要在边缘做参考阵列,存储单元来作为读写时候的感应参考。本申请实施例提供的感应放大器10是一种新的结构设计,只利用单个感应放大器10就可以实现感应放大了,所以不需要再额外的制作参考阵列,因此减小了芯片面积。
本申请实施例的感应放大器10可以基于感应放大器10的第一信号放大单元110、第二信号放大单元120以及第三信号放大单元130实现信号感应放大,将该感应放大器10应用到存储器中时,就不需要在存储器的存储阵列结构的边缘设置参考阵列,使得开放位线结构的边缘所需的参考阵列面积开销大大减小,从而减少芯片的尺寸。而且,本申请实施例的感应放大器10可以是在现有的感应放大器10中增加设计第二信号放大单元120和第三信号放大单元130,通过优化感应放大器10的结构替代边缘参考阵列即可实现不需要参考存储单元条件下完成数据的读出写入功能,进而减小芯片的尺寸,降低了芯片成本。此外,本申请实施例的感应放大器10包括第一隔离单元140和第二隔离单元150,可以在写操作的写隔离阶段,将第一信号端与第二信号放大单元120的第三端断开,第二信号端与第三信号放大单元130的第三端断开,位线BL的电压变为第一信号端的电压,以将第一信号端的电压写入存储单元20,第一数据线BLB的电压变为第二信号端的电压,使得本申请实施例通过增加写操作的控制逻辑,解决第二信号放大单元120和第三信号放大单元130对数据写的过程的影响。
在一些实施例中,参见图2所示,感应放大器10还包括:第三隔离单元160和第四隔离单元190。
第三隔离单元160的控制端、第一端分别用于与第三隔离信号线、位线电连接,第三隔离单元160的第二端与第二节点B电连接;
第四隔离单元190的控制端、第一端用于与第四隔离信号线、第一数据线电连接,第四隔离单元190的第二端与第四节点D电连接。
参见图2所示,第三隔离信号线接收的控制信号为ISO2,ISO2可以控制第三隔离单元160的第一端和第二端导通和断开,当第三隔离单元160的第一端和第二端断开时,位线BL和第二节点B断开。
第四隔离单元190的设置与第三隔离单元160的设置原理一致,第四隔离信号线与第三隔离信号线电连接。第四隔离信号线接收的控制信号为ISO2,ISO2可以控制第四隔离单元190的第一端和第二端导通和断开,当第四隔离单元190的第一端和第二端断开时,第一数据线BLB和第四节点D断开。
由于,位线BL和第一数据线BLB分别与第一信号端和第二信号端连接,输出IO和IO的反信号IOB,通过控制信号ISO2控制第三隔离单元160和第四隔离单元190可以将感应放大器10与第一信号端和第二信号端断开,切断第一信号端和第二信号端的负载效应,避免影响读写的效果。
可选地,参见图1所示,第三信号放大单元130和第二信号放大单元120是在第一信号放大单元110两侧设置的对称结构。考虑到第一信号放大单元110两侧的位线BL和第一数据线BLB两端负载不一样,位线BL连接存储单元20,第一数据线BLB没有连接存储单元20,为了防止读出受到干扰而数据出错,所以采用第一次信号放大将位线BL和第一数据线BLB的较小压差感应并放大到了第一节点A和第三节点C上,然后第二次信号放大时,通过第二信号放大单元120和第三信号放大单元130放大位线BL和第一数据线BLB的电压信号,保证放大过程的可靠性。
在一些实施例中,感应放大器10还被配置为:
在写操作的写隔离阶段,第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,第一信号放大单元110的第三节点C和第二节点B导通,第一信号放大单元110的第四节点D和第一节点A导通,位线BL的电压通过第二节点B与第三节点C共享,第一数据线BLB的电压通过第四节点D与第一节点A共享。
本申请实施例的感应放大器10在写操作的写隔离阶段通过将第三节点C的电压变成位线BL的电压,将第一节点A的电压变成第一数据线BLB的电压,可以提高数据写入的速度。
在一些实施例中,感应放大器10还被配置为:
在写操作的第一信号放大阶段,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,第三隔离单元160的第一端和第二端断开,第四隔离单元190的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通且第一端、第三节点C和第二端导通,使得第一节点A的电压放大到第一电压或第二电压,第三节点C的电压放大到第二电压或第一电压;
在写操作的第二信号放大阶段,第二信号放大单元120在第一节点A控制下将第一端和第三端导通或第二端和第三端导通,以将第一电压或第二电压通过位线BL回写到存储单元20;第三信号放大单元130在第三节点C的控制下将第一端和第三端导通或将第二端和第三端导通,以将第一电压或第二电压回写到第一数据线BLB;间隔预设时间后,第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,以将位线BL的电压与第二节点B共享,第一数据线BLB的电压与第四节点D共享。
其中,写操作的第一信号放大阶段和写操作的第二信号放大阶段位于写操作的写隔离阶段之前。
具体地,作为一种示例,感应放大器10还可以被配置为在写操作的第一信号放大阶段,第一信号放大单元110的第一端、第一节点A和第二端导通,使得第一节点A的电压放大到第二电压;在第二信号放大阶段,第二信号放大单元120的第一端和第三端导通导通,使得位线BL的电压放大到第一电压,以将第一电压回写到存储单元20。感应放大器10还可以被配置为在写操作的第一信号放大阶段,第一信号放大单元110的第一端、第一节点A和第二端导通,使得第一节点A的电压放大到第一电压;在第二信号放大阶段,第二信号放大单元120的第二端和第三端导通,使得位线BL的电压放大到第二电压,以将第二电压回写到存储单元20。
具体地,作为一种示例,感应放大器10还被配置为在写操作的第一信号放大阶段,第一信号放大单元110的第一端、第三节点C和第二端导通,使得第三节点C的电压放大到第一电压;在第二信号放大阶段,第三信号放大单元130的第二端和第三端导通,使得第一数据线BLB的电压放大到第二电压。感应放大器10还被配置为在写操作的第一信号放大阶段,第一信号放大单元110的第一端、第三节点C和第二端导通,使得第三节点C的电压放大到第二电压;在第二信号放大阶段,第三信号放大单元130的第一端和第三端导通,使得第一数据线BLB的电压放大到第一电压。
可选地,若第一节点A的电压放大为第一电压,第一电压为高电平,则读1写0,位线BL电压是被第一节点A经过第二信号放大单元120的RTO1和SB1写入数据,然后再通过位线BL写入存储单元20。
在一些实施例中,感应放大器10还被配置为:
在读操作的第一信号放大阶段,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,第三隔离单元160的第一端和第二端断开,第四隔离单元190的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通且第一端、第三节点C和第二端导通,使得第一节点A的电压放大到第一电压或第二电压,第三节点C的电压放大到第二电压或第一电压;
在读操作的第二信号放大阶段,第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,以将位线BL的电压与第二节点B共享,第一数据线BLB的电压与第四节点D共享;第二信号放大单元120在第一节点A的控制下将第一端和第三端导通或第二端和第三端导通,以通过位线BL将第一电压或第二电压回写到存储单元20,位线BL对第一信号端充放电,使得第一信号端的电压变成位线BL的电压;第三信号放大单元130在第三节点C的控制下将第一端和第三端导通或第二端和第三端导通,使得第一数据线BLB的电压放大到第一电压或第二电压,第一数据线BLB对第二信号端充放电,使第二信号端的电压变成第一数据线BLB的电压;。
本申请实施例的感应放大器10可以在写操作和读操作的第一信号放大阶段,通过第一信号放大单元110使得第一节点A的电压放大到第二电压,在第二信号放大阶段,通过第二信号放大单元120,使得位线的电压放大到第一电压,从而可以将第一电压回写到存储单元20,提高了数据回写效果。同理,感应放大器10可以在写操作和读操作的第一信号放大阶段,通过第一信号放大单元110使得第一节点A的电压放大到第一电压,在第二信号放大阶段,通过第二信号放大单元120,使得位线的电压放大到第二电压,从而可以将第二电压回写到存储单元20,提高了数据回写效果。
作为一种示例,结合图7所示,在SABL(第一节点A)上的第一次感应放大过程中,SABL上的电压会由于存储单元20存储0和1有不同值,如果存储的是0,那么SABL上就是第一电压(RTO),第二次信号放大位线BL回写的就是SB1的电压。相反,如果存储单元20存储的是1,那么第一次SABL上就是第二电压(SB),第二次感应放大,BL回写RTO1电压。
在一些实施例中,参见图3所示,感应放大器10,还包括:第五隔离单元1700。
第五隔离单元1700的控制端用于与第五隔离信号线电连接,第五隔离单元1700的第一端、第二端分别用于与第一参考电压端、第一数据线电连接;第一参考电压端用于输出第一参考电压;
第五隔离单元1700被配置为在写操作的第一信号放大阶段、写操作的第二信号放大阶段和在写操作的写隔离阶段,保持第三隔离单元160的第一端和第二端断开。
参见图3所示,第五隔离信号线接收的控制信号为ISO3,第一参考电压端的参考电压为VBLEP;ISO3可以控制第五隔离单元1700的第一端和第二端导通和断开,当第五隔离单元1700的第一端和第二端断开时,第一数据线BLB的电压与第一参考电压端的参考电压VBLP隔离,不再受参考电压VBLEP的影响,从而消除了边缘参考电压信号问题。第一参考电压端可以是一个0.5v的电源,即VBLEP可以是0.5v。
在一些实施例中,参见图4所示,感应放大器10,还包括:第一预充电单元170、第二预充电单元180和第六隔离单元1800。
第一预充电单元170的控制端用于与第一信号线电连接,第一预充电单元170的第一端用于与第一参考电压端电连接,第二端与第三节点C电连接;
第二预充电单元180的控制端用于与第二信号线电连接,第二预充电单元180的第一端、第二端分别与第一节点A、第三节点C电连接;
第六隔离单元1800的控制端用于与第六隔离信号线电连接,第六隔离单元1800的第一端、第二端、第三端、第四端分别与第二节点B、第三节点C、第一节点A、第四节点D电连接。
参见图4所示,第一参考电压端输出的参考电压为VBLEP,第一信号线输出的控制信号为PRE,第二信号线输出的控制信号为EQ,第四隔离信号线输出的控制信号为ISO1。PRE可以控制第一预充电单元170的第一端和第二端的导通和断开,EQ可以控制第二预充电单元180的第一端和第二端的导通和断开,ISO1可以控制第六隔离单元1800第一端和第二端、第三端和第四端的导通,第一端和第二端、第三端和第四端的断开。
可选地,感应放大器10还被配置为第一预充电阶段,控制感应放大器10的第一预充电单元170的第一端和第二端导通,感应放大器10的第二预充电单元180的第一端和第二端导通,第一隔离单元140、第二隔离单元150、第三隔离单元160、第四隔离单元190的第一端和第二端均导通,感应放大器10的第五隔离单元1700的第一端和第二端导通,感应放大器10的第六隔离单元1800的第一端和第二端导通且第三端和第四端导通,以将第一节点A、第三节点C、位线和数据信号线预充电到预定电压;预定电压小于第一电压,第一电压大于第二电压。
可选地,感应放大器10还被配置为电荷共享阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,将位线的预定电压与存储单元20的电容进行电荷共享。
具体地,预定电压为参考电压,VBLEP可以为0.5v,第一电压,可以为1v,第二电压为0v。
具体地,结合图9所示,存储阵列结构的每个存储单元20是由1T1C的结构组成的,通过控制字线的控制信号WL,可以控制位线BL与存储单元20的电容进行电荷共享。位线BL上的负载电容和存储单元20的存储电容发生了电荷交流过程,将内部存储的电压共享到了位线BL上。位线BL经过电荷共享不再是0.5v,如果存储单元20存储的是0v,位线BL的电压就比0.5v小,如果存储单元20存储的是1v,那么位线BL的电压就比0.5v高。
在一些实施例中,参见图5所示,感应放大器10,还包括:偏移消除单元1100。
偏移消除单元1100的控制端用于与偏移消除信号线电连接,偏移消除单元1100的第一端、第二端、第三端、第四端,分别与第二节点B、第一节点A、第三节点C、第四节点D电连接。
参见图5所示,偏移消除信号线输出的控制信号为OC,OC可以控制偏移消除单元1100第一端和第二端、第三端和第四端的导通,第一端和第二端、第三端和第四端的断开。
可选地,感应放大器10还被配置为第三预充电阶段,控制感应放大器10的第一预充电单元170的第一端和第二端导通,感应放大器10的第二预充电单元180的第一端和第二端导通,感应放大器10的偏移消除单元1100的第一端和第二端导通且第三端和第四端导通,感应放大器10的第六隔离单元1800的第一端和第二端断开且第三端和第四端断开,第一隔离单元140、第二隔离单元150、第三隔离单元160、第四隔离单元190的第一端和第二端均导通,感应放大器10的第五隔离单元1700的第一端和第二端导通,以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压;
可选地,感应放大器10还被配置为在偏移消除阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通,第一信号放大单元110的第一端、第三节点C和第二端导通,以将第一信号放大单元110的第四端、第六端的开关器件的阈值电压的偏移消除;
可选地,感应放大器10还被配置为在第四预充电阶段,控制偏移消除单元1100的第一端和第二端断开且第三端和第四端断开,第一预充电单元170的第一端和第二端导通,第二预充电单元180的第一端和第二端导通,第一信号放大单元110的第一端、第一节点A和第二端断开,第一信号放大单元110的第一端、第三节点C和第二端断开,以将第一节点A、第三节点C预充电到预定电压;
可选地,感应放大器10还被配置为在电荷共享阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,第六隔离单元1800的第一端和第二端导通且第三端和第四端导通,将位线的预定电压与存储单元20的电容进行电荷共享。
参见图6所示,第二信号放大单元120和第三信号放大单元130采用反馈晶体管,是为了增强在BL信号感应放大以后BL对存储单元20的回写的能力,同时在数据输出过程中提升BL和BLB对第一信号端和第二信号端的充放电过程。第三隔离单元160和第四隔离单元190在信号放大过程中隔离BL和BLB上的不同的负载。第五隔离单元1700为了在感应放大过程中隔离VBLEP电源对感应放大过程的影响。第一信号端的电压IO和第二信号端的电压IOB连接到BLS和BLSB上通过控制ISO2在读写过程不同的时序控制来解决反馈晶体管对读写过程不同的影响。
在一些实施例中,参见图6所示,感应放大器10,还包括:第一信号端开关单元1200和第二信号端开关单元1300;第一信号端开关单元1200的第一端、第二端,分别用于与位线BL、第一信号端电连接;第二信号端开关单元1300的第一端、第二端,分别用于与第一数据线BLB、第二信号端电连接;第一信号端开关单元1200的控制端和第二信号端开关单元1300的控制端电连接。
在一些实施例中,参见图7所示,感应放大器10,还包括:列选译码单元1400。
列选译码单元1400与第一信号端开关单元1200的控制端和第二信号端开关单元1300的控制端均电连接,列选译码单元1400被配置为将接收的写命令和写地址进行解码,以在写操作的写隔离阶段向第一信号端开关单元1200的控制端和第二信号端开关单元1300的控制端输出第一控制信号,使得第一信号端开关单元1200的第一端和第二端导通,第二信号端开关单元1300的第一端和第二端导通。
在一些实施例中,参见图8所示,感应放大器10,还包括:隔离译码单元1500和电平转换单元1600;
隔离译码单元1500与电平转换单元1600电连接,隔离译码单元1500被配置为将接收的写命令和写地址进行解码,以在写操作的写隔离阶段向电平转换单元1600输出第二控制信号;
电平转换单元1600与第一隔离单元140的控制端和第二隔离单元150的控制端电连接,电平转换单元1600用于将第二控制信号转换为第三控制信号,使得第一隔离单元140的第一端和第二端断开,第二隔离单元150的第一端和第二端断开。
电平转换单元1600可以将第二控制信号转换为第三控制信号,例如:第二控制信号为高电平,第三控制信号为低电平,使得第一隔离单元140的第一端和第二端断开,第二隔离单元150的第一端和第二端断开。
具体地,电平转换单元1600可以在写操作的写隔离阶段将ISO4变成第三控制信号输出,使得第一隔离单元140的第一端和第二端断开,第二隔离单元150的第一端和第二端断开。
具体地,电平转换单元1600控制第一隔离单元140和第二隔离单元150的第一端和第二端导通的电压高于一般的开启电压,控制第一隔离单元140和第二隔离单元150的第一端和第二端断开的电压低于一般的关闭电压。结合图9和图10所示,电平转换单元1600输出的控制第二十一开关器件T21和第二十二开关器件T22导通的电压高于第二十一开关器件T21和第二十二开关器件T22的开启电压,电平转换单元1600输出的控制第二十一开关器件T21和第二十二开关器件T22断开的电压低于第二十一开关器件T21和第二十二开关器件T22的关闭电压。
本申请实施例的感应放大器10是读写状态不同的控制逻辑,在写状态给ISO4进行额外的信号使能,使写操作不会被反馈晶体管影响。
本申请实施例的感应放大器10增加了信号端的读写控制逻辑,来对数据读写进行区分,并且通过控制写模式的时序解决反馈晶体管对写过程的影响。本申请实施例的感应放大器10通过对读写过程设计了不同的控制时序,解决反馈晶体管对读写过程不同的影响。
在一些实施例中,参见图9所示,第二信号放大单元120包括第一开关模块121和第二开关模块122;
第一开关模块121的控制端、第二开关模块122的控制端共同作为第二信号放大单元120的第四端;
第一开关模块121的第一端作为第二信号放大单元120的第一端;
第二开关模块122的第二端作为第二信号放大单元120的第二端;
第一开关模块121的第二端和第二开关模块122的第一端共同作为第二信号放大单元120的第三端。
可选地,第一开关模块121包括第一开关器件T1,第二开关模块122包括第二开关器件T2,第一开关器件T1的栅极为第一开关模块121的控制端,第一开关器件T1的源漏两极为第一开关模块121的第一端和第二端,第二开关器件T2的栅极为第二开关模块122的控制端,第二开关器件T2的源漏两极为第二开关模块122的第一端和第二端,具体地开关器件的设置根据实际电路需求设置。
作为一种示例,第一开关器件T1可以为PMOS,第二开关器件T2可以为NMOS,第一开关模块121的第一端为PMOS的源极,第一开关模块121的第二端为PMOS的漏极,第二开关模块122的第一端为NMOS的漏极,第二开关模块122的第二端为NMOS的源极。
在一些实施例中,参见图9所示,第三信号放大单元130包括第三开关模块131和第四开关模块132;
第三开关模块131的控制端、第四开关模块132的控制端共同作为第三信号放大单元130的第四端;
第三开关模块131的第一端作为第三信号放大单元130的第一端;
第四开关模块132的第二端作为第三信号放大单元130的第二端;
第三开关模块131的第二端和第四开关模块132的第一端共同作为第三信号放大单元130的第三端。
可选地,参见图9所示,第三开关模块131包括第三开关器件T3,第四开关模块132包括第四开关器件T4,第三开关器件T3的栅极为第三开关模块131的控制端,第三开关器件T3的源漏两极为第三开关模块131的第一端和第二端,第四开关器件T4的栅极为第四开关模块132的控制端,第四开关器件T4的源漏两极为第四开关模块132的第一端和第二端,具体地电路连接根据实际电路需求设置。
本申请实施例的第二信号放大单元120和第三信号放大单元130采用反馈晶体管模式,通过设置第一隔离单元140和第二隔离单元150解决了第二信号放大单元120和第三信号放大单元130中的反馈晶体管对数据写的过程的影响,第一隔离单元140和第二隔离单元150还可以隔离第一信号端和第二信号端的高压信号。
作为一种示例,第三开关器件T3可以为PMOS,第四开关器件T4可以为NMOS,第三开关模块131的第一端为PMOS的源极,第三开关模块131的第二端为PMOS的漏极,第四开关模块132的第一端为NMOS的漏极,第四开关模块132的第二端为NMOS的源极。
在一些实施例中,参见图9所示,第一信号放大单元110包括第五开关模块111、第六开关模块112、第七开关模块113和第八开关模块114;
第五开关模块111的第一端和第六开关模块112的第一端,共同作为第一信号放大单元110的第一端;
第五开关模块111的第二端和第七开关模块113的第一端共同作为第一信号放大单元110的第三端,第六开关模块112的第二端和第八开关模块114的第一端共同作为第一信号放大单元110的第五端;
第七开关模块113的第二端和第八开关模块114的第二端共同作为第一信号放大单元110的第二端;
第五开关模块111的控制端和第三节点C电连接,第六开关模块112的控制端和第一节点A电连接;
第七开关模块113的控制端作为第一信号放大单元110的第四端,第八开关模块114的控制端作为第一信号放大单元110的第六端。
作为一种示例,参见图9所示,第五开关模块111包括第五开关器件T5,第六开关模块112包括第六开关器件T6、第七开关模块113包括第七开关器件T7,第八开关模块114包括第八开关器件T8。第五开关器件T5和第六开关器件T6可以为PMOS,第七开关器件T7和第八开关器件T8可以为NMOS。具体地开关器件的设置根据实际电路需求设置。
可选地,第五开关器件T5、第六开关器件T6、第七开关器件T7和第八开关器件T8的栅极分别为第五开关模块111、第六开关模块112、第七开关模块113和第八开关模块114的控制端,第五开关器件T5、第六开关器件T6、第七开关器件T7和第八开关器件T8的源漏两极对应为第五开关模块111、第六开关模块112、第七开关模块113和第八开关模块114的第一端、第二端。
可选地,参见图9所示,第一隔离单元140包括第二十一开关器件T21,第二隔离单元150包括第二十二开关器件T22,第二十一开关器件T21和第二十二开关器件T22的栅极分别为第一隔离单元140和第二隔离单元150的控制端,第二十一开关器件T21和第二十二开关器件T22的源漏两极分别对应为第一隔离单元140和第二隔离单元150的第一端、第二端,具体地开关器件的设置根据实际电路需求设置。
在一些实施例中,参见图9所示,第六隔离单元1800包括:第九开关模块1801和第十开关模块1802;
第九开关模块1801的控制端和第十开关模块1802的控制端,共同作为第六隔离单元1800的控制端;
第九开关模块1801的第一端、第二端,分别作为第六隔离单元1800的第二端、第一端;
第十开关模块1802的第一端、第二端,分别作为第六隔离单元1800的第三端、第四端。
作为一种示例,参见图8所示,第九开关模块1801包括第九开关器件T9,第十开关模块1802包括第十开关器件T10,第九开关器件T9和第十开关器件T10可以为NMOS。第九开关器件T9和第十开关器件T10的栅极分别为第九开关模块1801和第十开关模块1802的控制端,第九开关器件T9和第十开关器件T10的源漏两极对应为第九开关模块1801和第十开关模块1802的第一端、第二端。
在一些实施例中,参见图9所示,偏移消除单元1100包括:第十一开关模块1101和第十二开关模块1102;
第十一开关模块1101的控制端和第十二开关模块1102的控制端,共同作为偏移消除单元1100的控制端;
第十一开关模块1101的第一端、第二端,分别作为偏移消除单元1100的第二端、第一端;
第十二开关模块1102的第一端、第二端,分别作为偏移消除单元1100的第三端、第四端。
作为一种示例,参见图9所示,第十一开关模块1101包括第十一开关器件T11,第十二开关模块1102包括第十二开关器件T12,第十一开关器件T11和第十二开关器件T12可以为NMOS。第十一开关器件T11和第十二开关器件T12的栅极分别为第十一开关模块1101和第十二开关模块1102的控制端,第十一开关器件T11和第十二开关器件T12的源漏两极对应为第十一开关模块1101和第十二开关模块1102的第一端、第二端。
参见图9所示,第三隔离单元160包括第十四开关器件T14,第四隔离单元190包括第十五开关器件T15,第五隔离单元1700包括第十三开关器件T13,第十三开关器件T13、第十四开关器件T14和第十五开关器件T15的栅极分别为第五隔离单元1700、第三隔离单元160、第四隔离单元190的控制端,第十三开关器件T13、第十四开关器件T14和第十五开关器件T15的源漏两极分别对应为第五隔离单元1700、第三隔离单元160、第四隔离单元190的第一端、第二端。
参见图9所示,第一预充电单元170包括第十七开关器件T17,第二预充电单元180包括第十八开关器件T18,第十七开关器件T17的栅极为第一预充电单元170的控制端,第十七开关器件T17的源漏两极为第一预充电单元170的第一端和第二端,第十八开关器件T18的栅极为第二预充电单元180的控制端,第十八开关器件T18的源漏两极为第二预充电单元180的第一端和第二端,具体地开关器件的设置根据实际电路需求设置。
参见图9所示,第一信号端开关单元1200包括第十九开关器件T19,第二信号端开关单元1300包括第二十开关器件T20,第十九开关器件T19的栅极为第一信号端开关单元1200的控制端,第二十开关器件T20的栅极为第二信号端开关单元1300的控制端,第十九开关器件T19的源漏两极分别为第一信号端开关单元1200的第一端和第二端,第二十开关器件T20的源漏两极分别为第二信号端开关单元1300第一端和第二端,具体地开关器件的设置根据实际电路需求设置。
参见图9所示,感应放大器10的电路结构中,第一开关器件T1和第三开关器件T3可以为PMOS,其余开关器件可以采用NMOS。
参见图10所示,示出了感应放大器连接存储单元20的结构示意图,IOB是IO的相反信号,IO为第一信号端的电压,IOB为第二信号端的电压,第二信号放大单元120连接的RTO1和SB1,第三信号放大单元130连接的RTO2和SB2,一个提供IO一个提供IOB。在RTO1和SB1和RTO2和SB2同时打开的阶段,如果进行数据读操作,RTO1和SB1、RTO2和SB2可以提升信号端上的数据传输的效果。打开开关器件T19和T20之后还可以保证第一信号端的电压IO和第二信号端的电压IOB的数据的稳定性,打开第十九开关器件T19和第二十开关器件T20可以提供数据读出的功能,关闭第十九开关器件T19和第二十开关器件T20之后,可以隔离第一信号端和第二信号端的负载影响读写的效果。
参见图10所示,第二信号放大单元120和第三信号放大单元130的两个反馈晶体管均对数据读写有不同的作用。在读过程中,CSL高电平,第十九开关器件T19和第二十开关器件T20导通,BL数据共享给IO,此时反馈晶体管会增加读过程数据的传输效果。在写过程中,CSL高电平,第十九开关器件T19和第二十开关器件T20导通,打开IO数据共享给BL,此时反馈晶体管会抑制读过程数据的传输效果。
具体地,在读过程中,CSL高电平,第十九开关器件T19和第二十开关器件T20导通,BL数据共享给IO,此时反馈晶体管会增加读过程数据的传输效果,同时在读过程中給ISO4为高电压(1.4v-1.8v),保证反馈晶体管对数据的回写功能和IO的放电过程。在写过程中,CSL高电平,第十九开关器件T19和第二十开关器件T20导通,BL数据共享给IO,此时反馈晶体管会抑制读过程数据的传输效果。将ISO4设置为负电压(-0.3v左右),更好的隔离反馈晶体管对IO的影响。
参见图11所示,示出了写操作的时序控制模块的原理示意图,WR_CMD表示写命令,ADD表示写地址,CSL_Decoder表示列选译码单元1400,ISO_Decoder表示隔离译码单元1500,图中电平转换单元1600未示出。通过将写命令和写数据的地址进行译码,将其译码成不同的信号使能,在本申请实施例的ISO4控制使能上,要译码出一个ISO4_dis的无效信号,来确保在写CSL打开过程ISO4全程确保关闭,防止反馈晶体管对写过程驱动特性的影响。列选译码单元1400和隔离译码单元1500分别输出的第一控制信号和第二控制信号为高电平,电平转换单元1600将高电平反向为低电平输出,即第三控制信号为低电平。第二控制信号的信号持续时间比第一控制信号的信号持续时间长。
基于同一发明构思,本申请实施例提供一种存储阵列结构,参见图12所示,该存储阵列结构包括:多条位线、多条字线、多个呈矩阵分布的存储单元20、以及多个本申请实施例的感应放大器10。
一个位线对应与一列存储单元20电连接。
一个字线对应与一行存储单元20电连接。
每个位线对应与一个感应放大器10的第二信号放大单元120的第三端电连接。
结合图9至图10所示,存储单元20包括开关器件T16和电容,开关器件T16的控制端与字线电连接,通过控制字线的输出控制信号WL控制开关器件16的导通和断开,以控制存储单元20和位线BL的连接和断开。
本申请实施例提出了新的存储阵列结构解决了边缘参考电压问题,改进了感应放大器10结构使其可以适应于新的存储阵列结构,优化了参考电压隔离效果、感应放大器10的回写效果、信号端负载影响读写的效果。同时,本申请实施例的感应放大器10对读写过程设计了不同的控制时序,解决反馈晶体管对读写过程不同的影响。
需要说明的本申请电路连接方式仅作为本申请实施例提供的感应放大器的一种示例,各开关器件可以根据需要选择PMOS或NMOS等不同的晶体管,可适应地调整本申请实施例提供的感应放大器中各元件的电连接方式,适应地调整后的电连接方式仍然属于本申请实施例的保护范围。
基于同一发明构思,本申请实施例提供一种动态随机存取存储器,包括:本申请实施例的存储阵列结构。
基于同一发明构思,本申请实施例提供一种电子设备,包括:本申请实施例的存储阵列结构或本申请实施例的动态随机存取存储器。
电子设备可以为智能电话、笔记本电脑、数字广播接收器、PDA(个人数字助理)、PAD(平板电脑)、PMP(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如智能电视、台式计算机等等的固定终端。
基于同一发明构思,本申请实施例提供一种数据读写方法,应用于本申请实施例的感应放大器10,参见图13所示,该数据读写方法包括:步骤S1301。
S1301、在写操作的写隔离阶段,第一隔离单元140的第一端和第二端断开,第二隔离单元150的第一端和第二端断开,使得第一信号端与第二信号放大单元120的第三端断开,第二信号端与第三信号放大单元130的第三端断开;第一信号端对位线BL充放电,位线BL的电压变为第一信号端的电压,以将第一信号端的电压写入存储单元20,第二信号端对第一数据线BLB充放电,第一数据线BLB的电压变为第二信号端的电压。
在一些实施例中,写操作的写隔离阶段,还包括:第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,第一信号放大单元110的第三节点C和第二节点B导通,第一信号放大单元110的第四节点D和第一节点A导通,位线BL的电压通过第二节点B与第三节点C共享,第一数据线BLB的电压通过第四节点D与第一节点A共享。
在一些实施例中,写操作的写隔离阶段之前,还包括:
写操作的第一信号放大阶段,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,第三隔离单元160的第一端和第二端断开,第四隔离单元190的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通且第一端、第三节点C和第二端导通,使得第一节点A的电压放大到第一电压或第二电压,第三节点C的电压放大到第二电压或第一电压;
写操作的第二信号放大阶段,第二信号放大单元120在第一节点A控制下将第一端和第三端导通或第二端和第三端导通,以将第一电压或第二电压通过位线BL回写到存储单元20;第三信号放大单元130在第三节点C的控制下将第一端和第三端导通或将第二端和第三端导通,以将第一电压或第二电压回写到第一数据线BLB;间隔预设时间后,第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,以将位线BL的电压与第二节点B共享,第一数据线BLB的电压与第四节点D共享。
在一些实施例中,数据读写方法,还包括:
读操作的第一信号放大阶段,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,第三隔离单元160的第一端和第二端断开,第四隔离单元190的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通且第一端、第三节点C和第二端导通,使得第一节点A的电压放大到第一电压或第二电压,第三节点C的电压放大到第二电压或第一电压;
读操作的第二信号放大阶段,第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,以将位线BL的电压与第二节点B共享,第一数据线BLB的电压与第四节点D共享;第二信号放大单元120在第一节点A的控制下将第一端和第三端导通或第二端和第三端导通,以通过位线BL将第一电压或第二电压回写到存储单元20,位线BL对第一信号端充放电,使得第一信号端的电压变成位线BL的电压;第三信号放大单元130在第三节点C的控制下将第一端和第三端导通或第二端和第三端导通,使得第一数据线BLB的电压放大到第一电压或第二电压,第一数据线BLB对第二信号端充放电,使第二信号端的电压变成第一数据线BLB的电压;。
在一些实施例中,写操作的第一信号放大阶段和/或读操作的第一信号放大阶段之前,还包括:
第一预充电阶段,控制感应放大器10的第一预充电单元170的第一端和第二端导通,感应放大器10的第二预充电单元180的第一端和第二端导通,第一隔离单元140、第二隔离单元150、第三隔离单元160、第四隔离单元190的第一端和第二端均导通,感应放大器10的第五隔离单元1700的第一端和第二端导通,感应放大器10的第六隔离单元1800的第一端和第二端导通且第三端和第四端导通,以将第一节点A、第三节点C、位线和数据信号线预充电到预定电压;预定电压小于第一电压,第一电压大于第二电压;
电荷共享阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,将位线的预定电压与存储单元20的电容进行电荷共享。
在一些实施例中,写操作的第一信号放大阶段和/或读操作的第一信号放大阶段之前,还包括:
第三预充电阶段,控制感应放大器10的第一预充电单元170的第一端和第二端导通,感应放大器10的第二预充电单元180的第一端和第二端导通,感应放大器10的偏移消除单元1100的第一端和第二端导通且第三端和第四端导通,感应放大器10的第六隔离单元1800的第一端和第二端断开且第三端和第四端断开,第一隔离单元140、第二隔离单元150、第三隔离单元160、第四隔离单元190的第一端和第二端均导通,感应放大器10的第五隔离单元1700的第一端和第二端导通,以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压;
偏移消除阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通,第一信号放大单元110的第一端、第三节点C和第二端导通,以将第一信号放大单元110的第四端、第六端的开关器件的阈值电压的偏移消除;
第四预充电阶段,控制偏移消除单元1100的第一端和第二端断开且第三端和第四端断开,第一预充电单元170的第一端和第二端导通,第二预充电单元180的第一端和第二端导通,第一信号放大单元110的第一端、第一节点A和第二端断开,第一信号放大单元110的第一端、第三节点C和第二端断开,以将第一节点A、第三节点C预充电到预定电压;
电荷共享阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,第六隔离单元1800的第一端和第二端导通且第三端和第四端导通,将位线的预定电压与存储单元20的电容进行电荷共享。
在一些实施例中,写操作的写隔离阶段和/或读操作的第二信号放大阶段之后,还包括:
第二预充电阶段,控制第一信号放大单元110的第一端、第一节点A和第二端断开,第一信号放大单元110的第一端、第三节点C和第二端断开,第二信号放大单元120的第一端和第三端断开且第二端和第三端断开,第三信号放大单元130的第一端和第三端断开且第二端和第三端断开,位线与存储单元20断开电连接,第一预充电单元170的第一端和第二端导通,第二预充电单元180的第一端和第二端导通,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
作为一种示例,参见图14所示,提供第一种数据读操作方法,包括:步骤S1401至步骤S1405。
S1401、第一预充电阶段,控制感应放大器10的第一预充电单元170的第一端和第二端导通,感应放大器10的第二预充电单元180的第一端和第二端导通,第一隔离单元140、第二隔离单元150、第三隔离单元160、第四隔离单元190的第一端和第二端均导通,感应放大器10的第五隔离单元1700的第一端和第二端导通,感应放大器10的第六隔离单元1800的第一端和第二端导通且第三端和第四端导通,以将第一节点A、第三节点C、位线和数据信号线预充电到预定电压;预定电压小于第一电压,第一电压大于第二电压。
S1402、电荷共享阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,将位线的预定电压与存储单元20的电容进行电荷共享。
S1403、读操作的第一信号放大阶段,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,第三隔离单元160的第一端和第二端断开,第四隔离单元190的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通且第一端、第三节点C和第二端导通,使得第一节点A的电压放大到第一电压或第二电压,第三节点C的电压放大到第二电压或第一电压。
S1404、读操作的第二信号放大阶段,第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,以将位线BL的电压与第二节点B共享,第一数据线BLB的电压与第四节点D共享;第二信号放大单元120在第一节点A的控制下将第一端和第三端导通或第二端和第三端导通,以通过位线BL将第一电压或第二电压回写到存储单元20,位线BL对第一信号端充放电,使得第一信号端的电压变成位线BL的电压;第三信号放大单元130在第三节点C的控制下将第一端和第三端导通或第二端和第三端导通,使得第一数据线BLB的电压放大到第一电压或第二电压,第一数据线BLB对第二信号端充放电,使第二信号端的电压变成第一数据线BLB的电压。
S1405、第二预充电阶段,控制第一信号放大单元110的第一端、第一节点A和第二端断开,第一信号放大单元110的第一端、第三节点C和第二端断开,第二信号放大单元120的第一端和第三端断开且第二端和第三端断开,第三信号放大单元130的第一端和第三端断开且第二端和第三端断开,位线与存储单元20断开电连接,第一预充电单元170的第一端和第二端导通,第二预充电单元180的第一端和第二端导通,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
作为一种示例,参见图15所示,提供第一种数据写操作方法,包括:步骤S1501至步骤S1506。
S1501、第一预充电阶段,控制感应放大器10的第一预充电单元170的第一端和第二端导通,感应放大器10的第二预充电单元180的第一端和第二端导通,第一隔离单元140、第二隔离单元150、第三隔离单元160、第四隔离单元190的第一端和第二端均导通,感应放大器10的第五隔离单元1700的第一端和第二端导通,感应放大器10的第六隔离单元1800的第一端和第二端导通且第三端和第四端导通,以将第一节点A、第三节点C、位线和数据信号线预充电到预定电压;预定电压小于第一电压,第一电压大于第二电压。
S1502、电荷共享阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,将位线的预定电压与存储单元20的电容进行电荷共享。
S1503、写操作的第一信号放大阶段,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,第三隔离单元160的第一端和第二端断开,第四隔离单元190的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通且第一端、第三节点C和第二端导通,使得第一节点A的电压放大到第一电压或第二电压,第三节点C的电压放大到第二电压或第一电压。
S1504、写操作的第二信号放大阶段,第二信号放大单元120在第一节点A控制下将第一端和第三端导通或第二端和第三端导通,以将第一电压或第二电压通过位线BL回写到存储单元20;第三信号放大单元130在第三节点C的控制下将第一端和第三端导通或将第二端和第三端导通,以将第一电压或第二电压回写到第一数据线BLB;间隔预设时间后,第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,以将位线BL的电压与第二节点B共享,第一数据线BLB的电压与第四节点D共享。
S1505、写操作的写隔离阶段,第一隔离单元140的第一端和第二端断开,第二隔离单元150的第一端和第二端断开,使得第一信号端与第二信号放大单元120的第三端断开,第二信号端与第三信号放大单元130的第三端断开;第一信号端对位线BL充放电,位线BL的电压变为第一信号端的电压,以将第一信号端的电压写入存储单元20,第二信号端对第一数据线BLB充放电,第一数据线BLB的电压变为第二信号端的电压;第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,第一信号放大单元110的第三节点C和第二节点B导通,第一信号放大单元110的第四节点D和第一节点A导通,位线BL的电压通过第二节点B与第三节点C共享,第一数据线BLB的电压通过第四节点D与第一节点A共享。
S1506、第二预充电阶段,控制第一信号放大单元110的第一端、第一节点A和第二端断开,第一信号放大单元110的第一端、第三节点C和第二端断开,第二信号放大单元120的第一端和第三端断开且第二端和第三端断开,第三信号放大单元130的第一端和第三端断开且第二端和第三端断开,位线与存储单元20断开电连接,第一预充电单元170的第一端和第二端导通,第二预充电单元180的第一端和第二端导通,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
作为一种示例,参见图16所示,提供第二种数据读操作方法,包括:步骤S1601至步骤S1607。
S1601、第三预充电阶段,控制感应放大器10的第一预充电单元170的第一端和第二端导通,感应放大器10的第二预充电单元180的第一端和第二端导通,感应放大器10的偏移消除单元1100的第一端和第二端导通且第三端和第四端导通,感应放大器10的第六隔离单元1800的第一端和第二端断开且第三端和第四端断开,第一隔离单元140、第二隔离单元150、第三隔离单元160、第四隔离单元190的第一端和第二端均导通,感应放大器10的第五隔离单元1700的第一端和第二端导通,以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
S1602、偏移消除阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通,第一信号放大单元110的第一端、第三节点C和第二端导通,以将第一信号放大单元110的第四端、第六端的开关器件的阈值电压的偏移消除。
S1603、第四预充电阶段,控制偏移消除单元1100的第一端和第二端断开且第三端和第四端断开,第一预充电单元170的第一端和第二端导通,第二预充电单元180的第一端和第二端导通,第一信号放大单元110的第一端、第一节点A和第二端断开,第一信号放大单元110的第一端、第三节点C和第二端断开,以将第一节点A、第三节点C预充电到预定电压。
S1604、电荷共享阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,第六隔离单元1800的第一端和第二端导通且第三端和第四端导通,将位线的预定电压与存储单元20的电容进行电荷共享。
S1605、读操作的第一信号放大阶段,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,第三隔离单元160的第一端和第二端断开,第四隔离单元190的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通且第一端、第三节点C和第二端导通,使得第一节点A的电压放大到第一电压或第二电压,第三节点C的电压放大到第二电压或第一电压。
S1606、读操作的第二信号放大阶段,第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,以将位线BL的电压与第二节点B共享,第一数据线BLB的电压与第四节点D共享;第二信号放大单元120在第一节点A的控制下将第一端和第三端导通或第二端和第三端导通,以通过位线BL将第一电压或第二电压回写到存储单元20,位线BL对第一信号端充放电,使得第一信号端的电压变成位线BL的电压;第三信号放大单元130在第三节点C的控制下将第一端和第三端导通或第二端和第三端导通,使得第一数据线BLB的电压放大到第一电压或第二电压,第一数据线BLB对第二信号端充放电,使第二信号端的电压变成第一数据线BLB的电压。
S1607、第二预充电阶段,控制第一信号放大单元110的第一端、第一节点A和第二端断开,第一信号放大单元110的第一端、第三节点C和第二端断开,第二信号放大单元120的第一端和第三端断开且第二端和第三端断开,第三信号放大单元130的第一端和第三端断开且第二端和第三端断开,位线与存储单元20断开电连接,第一预充电单元170的第一端和第二端导通,第二预充电单元180的第一端和第二端导通,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
作为一种示例,参见图17所示,提供第二种数据写操作方法,包括:步骤S1701至步骤S1708。
S1701、第三预充电阶段,控制感应放大器10的第一预充电单元170的第一端和第二端导通,感应放大器10的第二预充电单元180的第一端和第二端导通,感应放大器10的偏移消除单元1100的第一端和第二端导通且第三端和第四端导通,感应放大器10的第六隔离单元1800的第一端和第二端断开且第三端和第四端断开,第一隔离单元140、第二隔离单元150、第三隔离单元160、第四隔离单元190的第一端和第二端均导通,感应放大器10的第五隔离单元1700的第一端和第二端导通,以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
S1702、偏移消除阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通,第一信号放大单元110的第一端、第三节点C和第二端导通,以将第一信号放大单元110的第四端、第六端的开关器件的阈值电压的偏移消除。
S1703、第四预充电阶段,控制偏移消除单元1100的第一端和第二端断开且第三端和第四端断开,第一预充电单元170的第一端和第二端导通,第二预充电单元180的第一端和第二端导通,第一信号放大单元110的第一端、第一节点A和第二端断开,第一信号放大单元110的第一端、第三节点C和第二端断开,以将第一节点A、第三节点C预充电到预定电压。
S1704、电荷共享阶段,控制第一预充电单元170的第一端和第二端断开,第二预充电单元180的第一端和第二端断开,第六隔离单元1800的第一端和第二端导通且第三端和第四端导通,将位线的预定电压与存储单元20的电容进行电荷共享。
S1705、写操作的第一信号放大阶段,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,第三隔离单元160的第一端和第二端断开,第四隔离单元190的第一端和第二端断开,第一信号放大单元110的第一端、第一节点A和第二端导通且第一端、第三节点C和第二端导通,使得第一节点A的电压放大到第一电压或第二电压,第三节点C的电压放大到第二电压或第一电压。
S1706、写操作的第二信号放大阶段,第二信号放大单元120在第一节点A控制下将第一端和第三端导通或第二端和第三端导通,以将第一电压或第二电压通过位线BL回写到存储单元20;第三信号放大单元130在第三节点C的控制下将第一端和第三端导通或将第二端和第三端导通,以将第一电压或第二电压回写到第一数据线BLB;间隔预设时间后,第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,以将位线BL的电压与第二节点B共享,第一数据线BLB的电压与第四节点D共享。
S1707、写操作的写隔离阶段,第一隔离单元140的第一端和第二端断开,第二隔离单元150的第一端和第二端断开,使得第一信号端与第二信号放大单元120的第三端断开,第二信号端与第三信号放大单元130的第三端断开;第一信号端对位线BL充放电,位线BL的电压变为第一信号端的电压,以将第一信号端的电压写入存储单元20,第二信号端对第一数据线BLB充放电,第一数据线BLB的电压变为第二信号端的电压;第三隔离单元160的第一端和第二端导通,第四隔离单元190的第一端和第二端导通,第一信号放大单元110的第三节点C和第二节点B导通,第一信号放大单元110的第四节点D和第一节点A导通,位线BL的电压通过第二节点B与第三节点C共享,第一数据线BLB的电压通过第四节点D与第一节点A共享。
S1708、第二预充电阶段,控制第一信号放大单元110的第一端、第一节点A和第二端断开,第一信号放大单元110的第一端、第三节点C和第二端断开,第二信号放大单元120的第一端和第三端断开且第二端和第三端断开,第三信号放大单元130的第一端和第三端断开且第二端和第三端断开,位线与存储单元20断开电连接,第一预充电单元170的第一端和第二端导通,第二预充电单元180的第一端和第二端导通,第一隔离单元140的第一端和第二端导通,第二隔离单元150的第一端和第二端导通,以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
本申请实施例应用于感应放大器10的控制方法可以包括第一种数据读操作方法和第二种数据读操作方法中的至少一种,以及第一种数据写操作方法、第二种数据写操作方法中的至少一种。
本申请实施例的数据读写方法是读写状态不同的控制逻辑,在写状态可以对ISO2进行额外的信号使能,使写操作不会被反馈晶体管影响。
参见图18所示,示出了第一种数据读操作方法的时序图,第一种数据读操作方法分为五个阶段:第一预充电阶段、电荷共享阶段、读操作的第一信号放大阶段、读操作的第二信号放大阶段、第二预充电阶段,分别对应state1、state2、state3、state4、state5。第一种数据读操作方法取消了OC的使能控制,即取消了不匹配的控制,只保留传统的信号放大。同时这种控制方式由于反馈晶体管对读写过程有不同的影响,本申请实施例的数据读写方法对读写过程采用了不同的隔离控制模式。
参见图19所示,示出了第一种数据写操作方法,第一预充电阶段、电荷共享阶段、写操作的第一信号放大阶段、写操作的第二信号放大阶段、写操作的写隔离阶段、第二预充电阶段,分别对应state1、state2、state3、state4、state5、state6。第一种数据写操作方法也取消了OC的使能控制。
结合图10、图14和图18所示,第一种数据读操作方法,包括:
第一预充电阶段:EQ、ISO1、ISO2、ISO3、ISO4和PRE为高电平,控制对应的开关器件导通,即T18、T9、T10、T14、T15、T13、T21、T22、T17导通,VBLEP将SABL和SABLB以及BL和BLB都预充电到0.5V。
电荷共享阶段:EQ、PRE为低电平,控制对应的开关器件断开,即,T18、T17断开,WL为高电平,ISO1、ISO2、ISO3、ISO4继续高电平,即T16、T9、T10、T14、T15、T13、T21、T22导通,进行电荷共享状态。
读操作的第一信号放大阶段:ISO2、ISO3变为低电平,T14、T15、T13断开,RTO,SB变为高电平,将SABL和SABLB利用感应放大器SA进行第一次信号放大。
读操作的第二信号放大阶段:ISO2变为高电平,T14和T15导通进行第二次信号感应放大,间隔1ns之后同时打开RTO1和SB1、RTO2和SB2开启数据回写功能,打开CSL提供数据读出的功能。
第二预充电阶段:WL变为低电平,间隔0.5ns关闭SA,即将RTO、RTO1、RTO2和SB、SB1、SB2变为低电平,保证回写数据正确,EQ和PRE变为高电平,将BL和BLB以及SABL和SABLB充电到0.5v,使DRAM回到理想状态,为下一次读写做准备。
结合图10、图15和图19所示,第一种数据写操作方法,包括:
第一预充电阶段:EQ、ISO1、ISO2、ISO3、ISO4和PRE为高电平,控制对应的开关器件导通,即T18、T9、T10、T14、T15、T13、T21、T22、T17导通,VBLEP将SABL和SABLB以及BL和BLB都预充电到0.5V。
电荷共享阶段:EQ、PRE为低电平,控制对应的开关器件断开,即,T18、T17断开,WL为高电平,ISO1、ISO2、ISO3、ISO4继续高电平,即T16、T9、T10、T14、T15、T13、T21、T22导通,进行电荷共享状态;
写操作的第一信号放大阶段:ISO2、ISO3变为低电平,T14、T15、T13断开,RTO,SB变为高电平,将SABL和SABLB利用感应放大器SA进行第一次信号放大;
写操作的第二信号放大阶段:ISO2变为高电平,T14和T15导通进行第二次信号感应放大,间隔1ns之后同时打开RTO1和SB1、RTO2和SB2将BL和BLB信号进行性放大,之后BL数据回写入存储单元20,打开CSL提供数据写入的功能。
写操作的写隔离阶段:在写使能来临时,将ISO4置为低电平,T21、T22断开,关闭第二信号放大单元120和第三信号放大单元130的反馈晶体管与第一信号端和第二信号端之间的通路,消除对写过程的影响。
第二预充电阶段:WL变为低电平,间隔0.5ns关闭SA,即将RTO、RTO1、RTO2和SB、SB1、SB2变为低电平,保证回写数据正确,EQ和PRE变为高电平,ISO4变为高电平,将BL和BLB以及SABL和SABLB充电到0.5v,使DRAM回到理想状态,为下一次读写做准备。
参见图20所示,示出了第二种数据读操作方法的时序图,第二种数据读操作方法分为七个阶段:第三预充电阶段、偏移消除阶段、第四预充电阶段、电荷共享阶段、读操作的第一信号放大阶段、读操作的第二信号放大阶段、第二预充电阶段,依次对应附图20中EQ、OC、EQ、CS、FS、SS、PRE。第二种数据读操作方法包含了不匹配取消的BLSA时序的控制方式,在第一种数据读操作方法的时序控制基础上增加了OC阶段。
参见图21所示,示出了第二种数据写操作方法,第二种数据写操作方法分为八个阶段:第三预充电阶段、偏移消除阶段、第四预充电阶段、电荷共享阶段、写操作的第一信号放大阶段、写操作的第二信号放大阶段、写操作的写隔离阶段、第二预充电阶段,依次对应附图21中EQ、OC、EQ、CS、FS、SS、WREN、PRE。第二种数据写操作方法包含了不匹配取消的BLSA时序的控制方式,在第一种数据写操作方法的时序控制基础上增加了OC阶段。
结合图10、图16和图20所示,第二种数据读操作方法,包括:
第三预充电阶段:EQ、ISO2、ISO3、ISO4、PRE、OC为高电平,控制对应的开关器件导通,即T18、T14、T15、T13、T21、T22、T17、T11、T12导通,ISO1为低电平,T9、T10断开,VBLEP将SABL和SABLB以及BL和BLB都预充电到0.5V。
偏移消除阶段:EQ、PRE变为低电平,SB、RTO变为高电平打开,进行不匹配取消过程,读取不匹配电压。
第四预充电阶段:OC变为低电平,EQ、PRE变为高电平,RTO、SB变为低电平,对SABL和SABLB预充电到0.5V。
电荷共享阶段:EQ、PRE为低电平,控制对应的开关器件断开,即,T18、T17断开,WL为高电平,ISO1变为高电平,ISO2、ISO3继续高电平,即T16、T9、T10、T14、T15、T13导通,进行电荷共享状态。
读操作的第一信号放大阶段:ISO2、ISO3变为低电平,T14、T15、T13断开,RTO,SB变为高电平,将SABL和SABLB利用感应放大器SA进行第一次信号放大。
读操作的第二信号放大阶段:ISO2变为高电平,T14和T15导通进行第二次信号感应放大,间隔1ns之后同时打开RTO1和SB1、RTO2和SB2开启数据回写功能,打开CSL提供数据读出的功能。
第二预充电阶段:WL变为低电平,间隔0.5ns关闭SA,即将RTO、RTO1、RTO2和SB、SB1、SB2变为低电平,第二信号放大单元120和第三信号放大单元130不工作,保证回写数据正确,EQ和PRE变为高电平,将BL和BLB以及SABL和SABLB充电到0.5v,使DRAM回到理想状态,为下一次读写做准备。
结合图10、图17和图21所示,第二种数据写操作方法,包括:
第三预充电阶段:EQ、ISO2、ISO3、ISO4、PRE、OC为高电平,控制对应的开关器件导通,即T18、T14、T15、T13、T21、T22、T17、T11、T12导通,ISO1为低电平,T9、T10断开,VBLEP将SABL和SABLB以及BL和BLB都预充电到0.5V。
偏移消除阶段:EQ、PRE变为低电平,SB、RTO变为高电平打开,进行不匹配取消过程,读取不匹配电压。
第四预充电阶段:OC变为低电平,EQ、PRE变为高电平,RTO,SB变为低电平,对SABL和SABLB预充电到0.5V。
电荷共享阶段:EQ、PRE为低电平,控制对应的开关器件断开,即,T18、T17断开,WL为高电平,ISO1变为高电平,ISO2、ISO3继续高电平,即T16、T9、T10、T14、T15、T13导通,进行电荷共享状态。
写操作的第一信号放大阶段:ISO2、ISO3变为低电平,T14、T15、T13断开,RTO,SB变为高电平,将SABL和SABLB利用感应放大器SA进行第一次信号放大;
写操作的第二信号放大阶段:ISO2变为高电平,T14和T15导通进行第二次信号感应放大,间隔1ns之后同时打开RTO1和SB1、RTO2和SB2将BL和BLB信号进行性放大,之后BL数据回写入存储单元20,打开CSL提供数据写入的功能。
写操作的写隔离阶段:在写使能来临时,将ISO4置为低电平,T21、T22断开,关闭第二信号放大单元120和第三信号放大单元130的反馈晶体管与第一信号端和第二信号端之间的通路,消除对写过程的影响。
第二预充电阶段:WL变为低电平,间隔0.5ns关闭SA,即将RTO、RTO1、RTO2和SB、SB1、SB2变为低电平,第二信号放大单元120和第三信号放大单元130不工作,保证回写数据正确,EQ和PRE变为高电平,ISO4变为高电平,将BL和BLB以及SABL和SABLB充电到0.5v,使DRAM回到理想状态,为下一次读写做准备。
第一种数据读操作方法和第一种数据写操作方法,取消了OC的使能模式,第二种数据读操作方法和第二种数据写操作方法,保留了OC的使能模式。
本技术领域技术人员可以理解,本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地,具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地,现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本说明书的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是,虽然附图的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,其可以以其他的顺序执行。而且,附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,其执行顺序也不必然是依次进行,而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (26)
1.一种感应放大器,其特征在于,包括:
第一信号放大单元,第一端、第二端分别用于与第一电压端、第二电压端电连接,第三端、第四端、第五端、第六端分别作为第一节点、第二节点、第三节点、第四节点;第一电压端用于输出第一电压,第二电压端用于输出第二电压;
第二信号放大单元,第一端、第二端、第三端分别用于与第三电压端、第四电压端、位线电连接,第四端与所述第一节点电连接,所述第三电压端的电压与所述第一电压端的电压相同,所述第四电压端的电压与所述第二电压端的电压相同;所述第二节点用于与所述位线电连接,所述位线用于与存储阵列结构的存储单元电连接;
第三信号放大单元,第一端、第二端、第三端分别用于与第五电压端、第六电压端、第一数据线电连接,第四端与所述第三节点电连接;所述第五电压端的电压与所述第一电压端的电压相同,所述第六电压端的电压与所述第二电压端的电压相同;所述第四节点用于与所述第一数据线电连接;
第一隔离单元,控制端、第一端分别用于与第一隔离信号线、所述位线电连接,第二端与所述第二信号放大单元的第三端电连接;所述位线用于与第一信号端电连接;
第二隔离单元,控制端、第一端用于与第二隔离信号线、所述第一数据线电连接,第二端与所述第三信号放大单元的第三端电连接;所述第一数据线用于与第二信号端电连接;
其中,所述感应放大器被配置为在写操作的写隔离阶段,所述第一隔离单元的第一端和第二端断开,所述第二隔离单元的第一端和第二端断开,使得所述第一信号端与所述第二信号放大单元的第三端断开,所述第二信号端与所述第三信号放大单元的第三端断开;所述第一信号端对所述位线充放电,所述位线的电压变为第一信号端的电压,以将所述第一信号端的电压写入所述存储单元,所述第二信号端对所述第一数据线充放电,所述第一数据线的电压变为第二信号端的电压。
2.根据权利要求1所述的感应放大器,其特征在于,还包括:
第三隔离单元,控制端、第一端分别用于与第三隔离信号线、位线电连接,第二端与所述第二节点电连接;
第四隔离单元,控制端、第一端用于与第四隔离信号线、第一数据线电连接,第二端与所述第四节点电连接。
3.根据权利要求2所述的感应放大器,其特征在于,所述感应放大器还被配置为:
在写操作的写隔离阶段,所述第三隔离单元的第一端和第二端导通,所述第四隔离单元的第一端和第二端导通,所述第一信号放大单元的第三节点和所述第二节点导通,所述第一信号放大单元的第四节点和所述第一节点导通,所述位线的电压通过所述第二节点与所述第三节点共享,所述第一数据线的电压通过所述第四节点与所述第一节点共享。
4.根据权利要求2所述的感应放大器,其特征在于,所述感应放大器还被配置为:
在写操作的第一信号放大阶段,所述第一隔离单元的第一端和第二端导通,所述第二隔离单元的第一端和第二端导通,所述第三隔离单元的第一端和第二端断开,所述第四隔离单元的第一端和第二端断开,所述第一信号放大单元的第一端、第一节点和第二端导通且第一端、第三节点和第二端导通,使得所述第一节点的电压放大到所述第一电压或所述第二电压,所述第三节点的电压放大到所述第二电压或所述第一电压;
在写操作的第二信号放大阶段,所述第二信号放大单元在所述第一节点控制下将第一端和第三端导通或第二端和第三端导通,以将所述第一电压或所述第二电压通过所述位线回写到所述存储单元;所述第三信号放大单元在所述第三节点的控制下将第一端和第三端导通或将第二端和第三端导通,以将所述第一电压或所述第二电压回写到所述第一数据线;间隔预设时间后,所述第三隔离单元的第一端和第二端导通,所述第四隔离单元的第一端和第二端导通,以将所述位线的电压与所述第二节点共享,所述第一数据线的电压与所述第四节点共享;
所述写操作的第一信号放大阶段和所述写操作的第二信号放大阶段位于所述写操作的写隔离阶段之前。
5.根据权利要求2所述的感应放大器,其特征在于,所述感应放大器还被配置为:
在读操作的第一信号放大阶段,所述第一隔离单元的第一端和第二端导通,所述第二隔离单元的第一端和第二端导通,所述第三隔离单元的第一端和第二端断开,所述第四隔离单元的第一端和第二端断开,所述第一信号放大单元的第一端、第一节点和第二端导通且第一端、第三节点和第二端导通,使得所述第一节点的电压放大到所述第一电压或第二电压,所述第三节点的电压放大到所述第二电压或第一电压;
在读操作的第二信号放大阶段,所述第三隔离单元的第一端和第二端导通,所述第四隔离单元的第一端和第二端导通,将所述位线的电压与所述第二节点共享,所述第一数据线的电压与所述第四节点共享;所述第二信号放大单元在所述第一节点的控制下将第一端和第三端导通或第二端和第三端导通,以通过所述位线将所述第一电压或所述第二电压回写到所述存储单元,所述位线对所述第一信号端充放电,使得所述第一信号端的电压变成所述位线的电压;所述第三信号放大单元在所述第三节点的控制下将第一端和第三端导通或第二端和第三端导通,使得所述第一数据线的电压放大到第一电压或第二电压,所述第一数据线对所述第二信号端充放电,使所述第二信号端的电压变成所述第一数据线的电压。
6.根据权利要求1所述的感应放大器,其特征在于,还包括:
第五隔离单元,控制端用于与第五隔离信号线电连接,第一端、第二端分别用于与第一参考电压端、第一数据线电连接;所述第一参考电压端用于输出第一参考电压;
所述第五隔离单元被配置为在写操作的写隔离阶段,所述第五隔离单元的第一端和第二端断开。
7.根据权利要求1所述的感应放大器,其特征在于,所述第二信号放大单元包括第一开关模块和第二开关模块;
所述第一开关模块的控制端、所述第二开关模块的控制端共同作为所述第二信号放大单元的第四端;
所述第一开关模块的第一端作为所述第二信号放大单元的第一端;
所述第二开关模块的第二端作为所述第二信号放大单元的第二端;
所述第一开关模块的第二端和所述第二开关模块的第一端共同作为所述第二信号放大单元的第三端。
8.根据权利要求1所述的感应放大器,其特征在于,所述第三信号放大单元包括第三开关模块和第四开关模块;
所述第三开关模块的控制端、所述第四开关模块的控制端共同作为所述第三信号放大单元的第四端;
所述第三开关模块的第一端作为所述第三信号放大单元的第一端;
所述第四开关模块的第二端作为所述第三信号放大单元的第二端;
所述第三开关模块的第二端和所述第四开关模块的第一端共同作为所述第三信号放大单元的第三端。
9.根据权利要求1所述的感应放大器,其特征在于,所述第一信号放大单元包括第五开关模块、第六开关模块、第七开关模块和第八开关模块;
所述第五开关模块的第一端和第六开关模块的第一端,共同作为所述第一信号放大单元的第一端;
所述第五开关模块的第二端和所述第七开关模块的第一端共同作为所述第一信号放大单元的第三端,所述第六开关模块的第二端和所述第八开关模块的第一端共同作为所述第一信号放大单元的第五端;
所述第七开关模块的第二端和所述第八开关模块的第二端共同作为所述第一信号放大单元的第二端;
所述第五开关模块的控制端和所述第三节点电连接,所述第六开关模块的控制端和所述第一节点电连接;
所述第七开关模块的控制端作为所述第一信号放大单元的第四端,第八开关模块的控制端作为所述第一信号放大单元的第六端。
10.根据权利要求1所述的感应放大器,其特征在于,还包括:
第一预充电单元,控制端用于与第一信号线电连接,第一端用于与第一参考电压端电连接,第二端与第三节点电连接;
第二预充电单元,控制端用于与第二信号线电连接,第一端、第二端分别与第一节点、第三节点电连接;
第六隔离单元,控制端用于与第六隔离信号线电连接,第一端、第二端、第三端、第四端分别与第二节点、第三节点、第一节点、第四节点电连接。
11.根据权利要求10所述的感应放大器,其特征在于,还包括:
偏移消除单元,控制端用于与偏移消除信号线电连接,第一端、第二端、第三端、第四端,分别与第二节点、第一节点、第三节点、第四节点电连接。
12.根据权利要求10所述的感应放大器,其特征在于,所述第六隔离单元包括:第九开关模块和第十开关模块;
所述第九开关模块的控制端和所述第十开关模块的控制端,共同作为所述第六隔离单元的控制端;
所述第九开关模块的第一端、第二端,分别作为所述第六隔离单元的第二端、第一端;
所述第十开关模块的第一端、第二端,分别作为所述第六隔离单元的第三端、第四端。
13.根据权利要求11所述的感应放大器,其特征在于,所述偏移消除单元包括:第十一开关模块和第十二开关模块;
所述第十一开关模块的控制端和所述第十二开关模块的控制端,共同作为所述偏移消除单元的控制端;
所述第十一开关模块的第一端、第二端,分别作为所述偏移消除单元的第二端、第一端;
所述第十二开关模块的第一端、第二端,分别作为所述偏移消除单元的第三端、第四端。
14.根据权利要求1所述的感应放大器,其特征在于,还包括:第一信号端开关单元和第二信号端开关单元;
所述第一信号端开关单元的第一端、第二端,分别用于与所述位线、第一信号端电连接;
所述第二信号端开关单元的第一端、第二端,分别用于与所述第一数据线、第二信号端电连接;
所述第一信号端开关单元的控制端和所述第二信号端开关单元的控制端电连接。
15.根据权利要求14所述的感应放大器,其特征在于,还包括:
列选译码单元,与所述第一信号端开关单元的控制端和所述第二信号端开关单元的控制端均电连接,被配置为将接收的写命令和写地址进行解码,以在写操作的写隔离阶段向所述第一信号端开关单元的控制端和所述第二信号端开关单元的控制端输出第一控制信号,使得所述第一信号端开关单元的第一端和第二端导通,所述第二信号端开关单元的第一端和第二端导通。
16.根据权利要求1所述的感应放大器,其特征在于,还包括:隔离译码单元和电平转换单元;
隔离译码单元,与所述电平转换单元电连接,被配置为将接收的写命令和写地址进行解码,以在写操作的写隔离阶段向所述电平转换单元输出第二控制信号;
电平转换单元,与所述第一隔离单元的控制端和所述第二隔离单元的控制端电连接,用于将所述第二控制信号转换为第三控制信号,使得所述第一隔离单元的第一端和第二端断开,所述第二隔离单元的第一端和第二端断开。
17.一种存储阵列结构,其特征在于,包括:多条位线、多条字线、多个呈矩阵分布的存储单元、以及多个如权利要求1-16中任一项所述的感应放大器;
一个所述位线对应与一列所述存储单元电连接;
一个所述字线对应与一行所述存储单元电连接;
每个所述位线对应与一个所述感应放大器的第二信号放大单元的第三端电连接。
18.一种动态随机存取存储器,其特征在于,包括:如权利要求17所述的存储阵列结构。
19.一种电子设备,其特征在于,包括:如权利要求17所述的存储阵列结构或如权利要求18所述的动态随机存取存储器。
20.一种数据读写方法,应用于如权利要求1-16中任一项所述的感应放大器,其特征在于,包括:
写操作的写隔离阶段,第一隔离单元的第一端和第二端断开,第二隔离单元的第一端和第二端断开,使得第一信号端与第二信号放大单元的第三端断开,第二信号端与第三信号放大单元的第三端断开;所述第一信号端对位线充放电,所述位线的电压变为第一信号端的电压,以将所述第一信号端的电压写入所述存储单元,所述第二信号端对第一数据线充放电,所述第一数据线的电压变为第二信号端的电压。
21.根据权利要求20所述的数据读写方法,其特征在于,所述写操作的写隔离阶段,还包括:
第三隔离单元的第一端和第二端导通,第四隔离单元的第一端和第二端导通,所述第一信号放大单元的第三节点和所述第二节点导通,所述第一信号放大单元的第四节点和所述第一节点导通,所述位线的电压通过所述第二节点与所述第三节点共享,所述第一数据线的电压通过所述第四节点与所述第一节点共享。
22.根据权利要求20所述的数据读写方法,其特征在于,所述写操作的写隔离阶段之前,还包括:
在写操作的第一信号放大阶段,所述第一隔离单元的第一端和第二端导通,所述第二隔离单元的第一端和第二端导通,第三隔离单元的第一端和第二端断开,第四隔离单元的第一端和第二端断开,所述第一信号放大单元的第一端、第一节点和第二端导通且第一端、第三节点和第二端导通,使得所述第一节点电压放大到所述第一电压或所述第二电压,所述第三节点的电压放大到所述第二电压或所述第一电压;
在写操作的第二信号放大阶段,所述第二信号放大单元在所述第一节点控制下将第一端和第三端导通或第二端和第三端导通,以将所述第一电压或所述第二电压通过所述位线回写到所述存储单元;所述第三信号放大单元在所述第三节点的控制下将第一端和第三端导通或将第二端和第三端导通,以将所述第一电压或所述第二电压回写到所述第一数据线;间隔预设时间后,所述第三隔离单元的第一端和第二端导通,所述第四隔离单元的第一端和第二端导通,以将所述位线的电压与所述第二节点共享,所述第一数据线的电压与所述第四节点共享。
23.根据权利要求22所述的数据读写方法,其特征在于,还包括:
在读操作的第一信号放大阶段,所述第一隔离单元的第一端和第二端导通,所述第二隔离单元的第一端和第二端导通,所述第三隔离单元的第一端和第二端断开,所述第四隔离单元的第一端和第二端断开,所述第一信号放大单元的第一端、第一节点和第二端导通且第一端、第三节点和第二端导通,使得所述第一节点电压放大到所述第一电压或第二电压,所述第三节点的电压放大到所述第二电压或第一电压;
在读操作的第二信号放大阶段,所述第三隔离单元的第一端和第二端导通,所述第四隔离单元的第一端和第二端导通,以将所述位线的电压与所述第二节点共享,所述第一数据线的电压与所述第四节点共享;所述第二信号放大单元在所述第一节点的控制下将第一端和第三端导通或第二端和第三端导通,以通过所述位线将所述第一电压或所述第二电压回写到所述存储单元,所述位线对所述第一信号端充放电,使得所述第一信号端的电压变成所述位线的电压;所述第三信号放大单元在所述第三节点的控制下将第一端和第三端导通或第二端和第三端导通,使得所述第一数据线的电压放大到第一电压或第二电压,所述第一数据线对所述第二信号端充放电,使所述第二信号端的电压变成所述第一数据线的电压。
24.根据权利要求23所述的数据读写方法,其特征在于,所述写操作的第一信号放大阶段和/或读操作的第一信号放大阶段之前,还包括:
第一预充电阶段,控制感应放大器的第一预充电单元的第一端和第二端导通,感应放大器的第二预充电单元的第一端和第二端导通,第一隔离单元、第二隔离单元、第三隔离单元、第四隔离单元的第一端和第二端均导通,感应放大器的第五隔离单元的第一端和第二端导通,感应放大器的第六隔离单元的第一端和第二端导通且第三端和第四端导通,以将第一节点、第三节点、位线和数据信号线预充电到预定电压;所述预定电压小于所述第一电压,所述第一电压大于所述第二电压;
电荷共享阶段,控制所述第一预充电单元的第一端和第二端断开,所述第二预充电单元的第一端和第二端断开,将所述位线的预定电压与存储单元的电容进行电荷共享。
25.根据权利要求23所述的数据读写方法,其特征在于,所述写操作的第一信号放大阶段和/或读操作的第一信号放大阶段之前,还包括:
第三预充电阶段,控制感应放大器的第一预充电单元的第一端和第二端导通,感应放大器的第二预充电单元的第一端和第二端导通,感应放大器的偏移消除单元的第一端和第二端导通且第三端和第四端导通,感应放大器的第六隔离单元的第一端和第二端断开且第三端和第四端断开,第一隔离单元、第二隔离单元、第三隔离单元、第四隔离单元的第一端和第二端均导通,感应放大器的第五隔离单元的第一端和第二端导通,以将第一节点、第三节点、位线和第一数据信号线预充电到预定电压;
偏移消除阶段,控制第一预充电单元的第一端和第二端断开,第二预充电单元的第一端和第二端断开,第一信号放大单元的第一端、第一节点和第二端导通,第一信号放大单元的第一端、第三节点和第二端导通,以将所述第一信号放大单元的第四端、第六端的开关器件的阈值电压的偏移消除;
第四预充电阶段,控制偏移消除单元的第一端和第二端断开且第三端和第四端断开,第一预充电单元的第一端和第二端导通,第二预充电单元的第一端和第二端导通,第一信号放大单元的第一端、第一节点和第二端断开,第一信号放大单元的第一端、第三节点和第二端断开,以将第一节点、第三节点预充电到预定电压;
电荷共享阶段,控制第一预充电单元的第一端和第二端断开,第二预充电单元的第一端和第二端断开,第六隔离单元的第一端和第二端导通且第三端和第四端导通,将所述位线的预定电压与存储单元的电容进行电荷共享。
26.根据权利要求24或25所述的数据读写方法,其特征在于,所述写操作的写隔离阶段和/或读操作的第二信号放大阶段之后,还包括:
第二预充电阶段,控制第一信号放大单元的第一端、第一节点和第二端断开,第一信号放大单元的第一端、第三节点和第二端断开,第二信号放大单元的第一端和第三端断开且第二端和第三端断开,第三信号放大单元的第一端和第三端断开且第二端和第三端断开,位线与存储单元断开电连接,第一预充电单元的第一端和第二端导通,第二预充电单元的第一端和第二端导通,所述第一隔离单元的第一端和第二端导通,所述第二隔离单元的第一端和第二端导通,以将第一节点、第三节点、位线和第一数据信号线预充电到预定电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410011094.6A CN117976010A (zh) | 2024-01-03 | 2024-01-03 | 感应放大器、数据读写方法、存储阵列结构及存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410011094.6A CN117976010A (zh) | 2024-01-03 | 2024-01-03 | 感应放大器、数据读写方法、存储阵列结构及存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117976010A true CN117976010A (zh) | 2024-05-03 |
Family
ID=90863603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410011094.6A Pending CN117976010A (zh) | 2024-01-03 | 2024-01-03 | 感应放大器、数据读写方法、存储阵列结构及存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117976010A (zh) |
-
2024
- 2024-01-03 CN CN202410011094.6A patent/CN117976010A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11024365B1 (en) | Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices | |
US8310884B2 (en) | Semiconductor memory device | |
US7489570B2 (en) | Semiconductor memory device with hierarchical bit line structure | |
US7417911B2 (en) | Semiconductor memory device having hierarchically structured data lines and precharging means | |
US7525854B2 (en) | Memory output circuit and method thereof | |
US8797786B2 (en) | Static RAM | |
US9159401B2 (en) | Semiconductor device having hierarchical bit line structure | |
US8520449B2 (en) | Semiconductor device and control method thereof | |
US9019782B2 (en) | Dual rail memory architecture | |
US8988920B2 (en) | Semiconductor memory device | |
KR20180054755A (ko) | 감소된 누설을 위한 sram 아키텍처들 | |
CN113760173A (zh) | 读写转换电路以及存储器 | |
JP2007504594A (ja) | ダイナミック・メモリー、センス増幅器回路、ワード線駆動回路、制御信号px駆動回路、信号センス又はリストア方法、及び漏れ電流低減方法 | |
KR100351083B1 (ko) | 소비 전력을 저감할 수 있는 반도체 장치 | |
US9171606B2 (en) | Semiconductor device having complementary bit line pair | |
JP5116588B2 (ja) | ダイナミック型半導体記憶装置 | |
CN115565564B (zh) | 读出电路结构 | |
US8542547B2 (en) | Semiconductor device and data processing system | |
CN117976010A (zh) | 感应放大器、数据读写方法、存储阵列结构及存储器 | |
US8971139B2 (en) | Semiconductor device and data processing system | |
CN117976009A (zh) | 感应放大器、数据读写方法、存储阵列结构及存储器 | |
CN117497023B (zh) | 感应放大器及其控制方法、存储阵列结构及存储器 | |
US7808852B2 (en) | Semiconductor memory device and layout method thereof | |
JP4934897B2 (ja) | メモリ装置 | |
CN115565568B (zh) | 读出电路结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |