CN117953948A - 存储器装置及其操作方法 - Google Patents

Abstract

本申请涉及存储器装置及其操作方法。一种存储器装置包括：存储器单元，其连接到被选字线；外围电路，其被配置为执行将每个存储器单元的阈值电压编程到小于目标阈值电压的预阈值电压的第一编程操作，并且在执行第一编程操作之后执行将每个存储器单元的阈值电压编程到目标阈值电压的第二编程操作；以及控制逻辑，其被配置为控制外围电路，使得在第一编程操作和第二编程操作中，当向被选字线施加编程电压时，向相邻字线依次施加第一通过电压和第二通过电压。在第一编程操作中第二通过电压的幅度可以大于在第二编程操作中第二通过电压的幅度。

Description

存储器装置及其操作方法

技术领域

本公开涉及电子装置，并且更具体地，涉及存储器装置及其操作方法。

背景技术

储存装置是在诸如计算机或智能电话之类的主机装置的控制下存储数据的装置。储存装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可以是易失性存储器装置或非易失性存储器装置。

易失性存储器装置是仅在供电时存储数据并且在供电中断时存储的数据丢失的装置。易失性存储器装置包括诸如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等的易失性存储器。

非易失性存储器装置是即使切断电源也不会丢失数据的装置。非易失性存储器装置包括诸如只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存等的非易失性存储器。

发明内容

本公开的实施方式可以提供在编程操作之后具有改进的阈值电压分布的存储器装置。

根据本公开的实施方式，一种存储器装置可以包括：存储器单元，其连接到多条字线当中的被选字线；外围电路，其被配置为执行将存储器单元当中的要被编程的存储器单元中的每一个的阈值电压编程到小于目标阈值电压的预阈值电压的第一编程操作，并且在执行第一编程操作之后执行将要被编程的存储器单元中的每一个的阈值电压编程到目标阈值电压的第二编程操作；以及控制逻辑，其被配置为控制外围电路，使得在第一编程操作和第二编程操作中，当向被选字线施加编程电压时，向与被选字线相邻的相邻字线依次施加第一通过电压和第二通过电压。在第一编程操作中向相邻字线施加的第二通过电压的幅度可以大于在第二编程操作中向相邻字线施加的第二通过电压的幅度。

根据本公开的是一种操作存储器装置的方法，该存储器装置对连接到多条字线当中的被选字线的存储器单元执行编程操作。该方法可以包括：执行将连接到被选字线的存储器单元当中的要被编程的存储器单元中的每一个的阈值电压编程到小于目标阈值电压的预阈值电压的第一编程操作；以及在执行第一编程操作之后，执行将要被编程的存储器单元中的每一个的阈值电压编程到目标阈值电压的第二编程操作。第一编程操作和第二编程操作中的每一个可以包括向被选字线施加编程电压以及向与被选字线相邻的相邻字线依次施加第一通过电压和第二通过电压。在第一编程操作中向相邻字线施加的第二通过电压的幅度可以大于在第二编程操作中向相邻字线施加的第二通过电压的幅度。

根据本公开的实施方式，一种存储器装置可以包括：存储器单元，其连接到多条字线当中的被选字线；外围电路，其被配置执行为将存储器单元当中的要被编程的存储器单元中的每一个的阈值电压编程到小于目标阈值电压的预阈值电压的第一编程操作，并且在执行第一编程操作之后执行将要被编程的存储器单元中的每一个的阈值电压编程到目标阈值电压的第二编程操作；以及控制逻辑，其被配置为控制外围电路，以在第一编程操作中向被选字线施加编程电压并且向与被选字线相邻的相邻字线施加通过电压，并且在第二编程操作中向被选字线施加编程电压并且向相邻字线依次施加第一通过电压和第二通过电压。在第一编程操作中向相邻字线施加的第二通过电压的幅度可以大于或等于在第二编程操作中向相邻字线施加的第二通过电压的幅度。

附图说明

图1是例示了根据实施方式的储存装置的图。

图2是例示了图1的存储器装置的结构的图。

图3是例示了图2的存储块BLK1至BLKz当中的任一存储块BLKa的电路图。

图4是例示了根据实施方式的编程操作的图。

图5是例示了根据实施方式的编程操作的序列的图。

图6是例示了根据实施方式的第一编程操作和第二编程操作的图。

图7是例示了根据实施方式的在完成第一编程操作之后已编程存储器单元的电荷俘获膜内俘获的电子的分布的图。

图8是在编程操作中向被选字线和相邻字线施加的编程电压和通过电压的定时图。

图9A是在实施方式中的第一编程操作期间向被选字线和相邻字线施加的编程电压和通过电压的定时图。

图9B是在实施方式中的第二编程操作期间向被选字线和相邻字线施加的编程电压和通过电压的定时图。

图10是在另一实施方式中的第一编程操作期间向被选字线和相邻字线施加的编程电压和通过电压的定时图。

图11是在又一实施方式中的第一编程操作期间向被选字线和相邻字线施加的编程电压和通过电压的定时图。

图12是例示了根据实施方式的编程操作的序列的图。

图13是例示了图1的存储器控制器的实施方式的图。

图14是例示了应用根据本公开的实施方式的储存装置的存储卡系统的框图。

具体实施方式

根据本说明书或本申请中公开的概念的实施方式的具体结构或功能描述仅是为了描述根据本公开的概念的实施方式而例示的。根据本公开的概念的实施方式可以以各种形式来实施，并且不应被解释为限于在本说明书或本申请中描述的实施方式。

在下文中，通过参照附图描述本公开的有限数量的可能实施方式来详细描述本公开。在下文中，将参照附图详细描述本公开的实施方式。

图1是例示了根据实施方式的储存装置的示意图。

参照图1，储存装置50可以包括存储器装置100和控制存储器装置100的操作的存储器控制器200。

储存装置50可以根据作为与主机的通信方法的主机接口而制造为各种类型的储存装置中的一种。另外，储存装置50可以被制造为各种类型的封装件中的任一种。

存储器装置100可以存储数据。存储器装置100在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页。在实施方式中，页可以是用于将数据存储在存储器装置100中或读取存储器装置100中存储的数据的单位。存储块可以是用于擦除数据的单位。

存储器装置100被配置为从存储器控制器200接收命令和地址并且访问存储器单元阵列的由地址所选择的区域。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。

在实施方式中，存储器装置100可以对被选区域依次执行第一编程操作和第二编程操作。第一编程操作可以是将多个存储器单元当中的连接到被选字线的每个存储器单元的阈值电压编程到擦除状态或者多个中间状态中的任一状态的操作。第二编程操作可以是在执行第一编程操作之后对每个被选存储器单元的阈值电压进行编程，使得阈值电压对应于多个状态当中的目标状态的操作。

在实施方式中，存储器装置100可以在向被选字线施加编程电压时，在向相邻字线施加第一通过电压之后，在经过预定时间之后，向相邻字线施加与第一通过电压相比幅度增加了预定幅度的偏移电压的第二通过电压。

存储器控制器200控制储存装置50的整体操作。

当向储存装置50施加电力时，存储器控制器200可以执行固件(FW)。当存储器装置100是闪存装置时，存储器控制器200可以操作诸如闪存转换层(FTL)之类的固件，来控制主机和存储器装置100之间的通信。

在实施方式中，存储器控制器200可以从主机接收数据和逻辑块地址(LBA)，并将LBA转换成物理块地址(PBA)，物理块地址PBA指示存储器装置100中所包括的数据要存储于其中的存储器单元的地址。

存储器控制器200可以响应于主机的请求而控制存储器装置100执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、PBA和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和PBA。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和PBA。

在实施方式中，存储器控制器200可以在没有来自主机的请求的情况下向存储器装置100提供命令、地址和数据，以独立地执行诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作之类的后台操作。在实施方式中，存储器控制器200可以根据交织方法控制至少两个或更多个存储器装置100。

主机可以使用各种通信方法中的至少一种与储存装置50进行通信。

图2是例示了图1的存储器装置的结构的图。

参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。

存储器单元阵列110包括多个存储块BLK1至BLKz。存储器装置100的每个存储器单元可以被配置为存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)、或存储四个数据位的四级单元(QLC)。

外围电路120可以包括行解码器121、电压发生器122、读写电路123、数据输入/输出电路124和感测电路125。例如，外围电路120可以驱动存储器单元阵列110，以执行编程操作、读取操作和擦除操作。

行解码器121通过行线RL连接到存储器单元阵列110。行线RL可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。

行解码器121被配置为对从控制逻辑130接收的行地址RADD进行解码。行解码器121根据解码后的地址选择存储块BLK1至BLKz当中的至少一个存储块。另外，行解码器121可以根据解码后的地址选择被选存储块的至少一条字线，以向至少一条字线施加由电压发生器122生成的电压。

例如，在编程操作期间，行解码器121可以向被选字线施加编程电压并且向未选字线施加电平低于编程电压的电平的编程通过电压。在编程验证操作期间，行解码器121可以向被选字线施加验证电压并且向未选字线施加大于验证电压的验证通过电压。

电压发生器122被配置为使用提供给存储器装置100的外部电源电压生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个未选读取电压。

读写电路123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm分别通过第一位线BL1至第m位线BLm连接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm与数据输入/输出电路124通信数据DATA。

数据输入/输出电路124连接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124从外部控制器(未示出)接收要存储的数据DATA，或者向外部控制器输出从第一页缓冲器PB1至第m页缓冲器PBm传送的数据DATA。

在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130生成的允许位VRYBIT的信号而生成参考电流，并且可以将从读写电路123接收到的感测电压VPB与由参考电流生成的参考电压进行比较，以将通过信号PASS或失败信号FAIL输出到控制逻辑130。

在实施方式中，外围电路120可以对存储器单元依次执行第一编程操作和第二编程操作。

控制逻辑130可以实现为硬件、软件、或者硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。控制逻辑130可以连接到行解码器121、电压发生器122、读写电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以响应于命令CMD和地址ADDR而生成操作信号OPSIG、行地址RADD、读写电路控制信号PBSIGNALS和允许位VRYBIT，以控制外围电路120。

在实施方式中，控制逻辑130可以控制外围电路120在第一编程操作和第二编程操作中向被选字线施加编程电压并且向相邻字线施加第一通过电压和第二通过电压。

控制逻辑130可以控制外围电路120，使得在第一编程操作中向相邻字线施加的第二通过电压的幅度大于在第二编程操作中向相邻字线施加的第二通过电压的幅度。

图3是例示了图2的存储块BLK1至BLKz当中的任一存储块BLKa的电路图。

参照图3，存储块BLKa可以包括多个串SR。多个串SR可以分别连接到多条位线BL1至BLn。每个串SR可以包括源极选择晶体管SST、存储器单元MC和漏极选择晶体管DST。每个串SR的源极选择晶体管SST可以连接在存储器单元MC和公共源极线CSL之间。多个串SR的源极选择晶体管SST可以共同连接到公共源极线CSL。每个串SR的漏极选择晶体管DST可以连接在存储器单元MC和位线BL之间。多个串SR的漏极选择晶体管DST可以分别连接到多条位线BL1至BLn。在每个串SR中，多个存储器单元MC设置在源极选择晶体管SST和漏极选择晶体管DST之间。在每个串SR中，多个存储器单元MC可以串联连接。

在多个串SR中，从公共源极线CSL起以相同次序定位的存储器单元MC可以共同连接到一条字线。多个串SR的存储器单元MC可以连接到多条字线WL1至WLn。

在行方向布置的多个串SR中的连接到相同字线的存储器单元可以配置一个页PAGE。例如，在多个串SR中，连接到第一字线WL1的存储器单元可以配置第一页PAGE 1。连接到第二字线WL2的存储器单元可以配置第二页PAGE 2。连接到第三字线WL3的存储器单元可以配置第三页PAGE 3。连接到第n字线WLn的存储器单元可以配置第n页PAGE n。

存储器装置可以响应于从存储器控制器提供的编程命令而对被选存储器单元执行编程操作。可以以对应于字线WL1至WLn中的每一条的页为单位执行编程操作。

在实施方式中，可以根据与每个页相对应的字线的位置依次对多个页执行与存储器控制器的编程命令相对应的编程操作。例如，存储器控制器可以选择第一页PAGE 1至第n页PAGE n作为编程目标页。存储器控制器可以控制存储器装置，使得编程操作从第一页PAGE 1到第n页PAGE n依次被执行。

本实施方式不限制对多个页的编程操作的次序，并且存储器控制器可以控制存储器装置，使得编程操作从第n页PAGE n到第1页PAGE 1依次被执行。

图4是例示了根据实施方式的编程操作的图。

参照图4，编程操作可以包括多个编程循环PL1至PLn。存储器装置可以执行多个编程循环PL1至PLn，以将被选存储器单元编程为具有多个编程状态当中的任一编程状态。

多个编程循环PL1至PLn中的每一个可以包括施加编程电压的编程电压施加步骤PGM Step和通过施加验证电压确定存储器单元是否被编程的验证步骤Verify Step。

在编程电压施加步骤中，可以执行向连接到被选存储器单元的被选字线施加编程电压的编程电压施加操作。通过编程电压施加操作，被选存储器单元可以被编程为第一状态至第n(n是自然数)状态当中的任一编程状态。

在实施方式中，可以根据增量步进脉冲编程(ISPP)方法来确定编程电压。也就是说，随着编程循环的重复，编程电压的电平可以以步长电压逐步增加或减小。可以根据存储器控制器的控制，以各种方式来确定在每个编程循环中使用的编程电压的施加次数、电压电平、电压施加时间等。

可以向作为除了被选字线之外的字线的未选字线施加通过电压。在实施方式中，可以向未选字线施加具有相同电平的通过电压。在实施方式中，通过电压可以根据字线的位置而具有不同的电平。

可以向连接到要被编程的存储器单元的被选位线施加接地电压，作为编程允许电压。可以向作为与除了要被编程的存储器单元之外的存储器单元连接的位线的未选位线施加编程禁止电压。

在编程验证步骤中，存储器装置可以向被选字线施加验证电压，并且向未选字线施加验证通过电压。存储器装置可以感测通过连接到被选字线的存储器单元分别连接至的位线输出的电压或电流，并基于感测结果确定验证步骤是通过还是失败。

在验证步骤中，可以对第一编程状态至第n编程状态中的至少一个编程状态执行编程验证操作。例如，当要被编程到第k(k是等于或大于1且等于或小于n的自然数)状态的存储器单元通过与第k状态相对应的验证电压而被读取为截止单元时，对第k状态的编程验证操作可以通过。

在图4中，当被选存储器单元是存储两个数据位的MLC时，被选存储器单元可以被编程为擦除状态和第一编程状态至第三编程状态当中的任一编程状态。存储器单元中存储的数据位的数量不限于本实施方式。

当执行第一编程循环PL1时，在施加第一编程电压Vpgm1之后，依次施加第一验证电压V_vfy1至第三验证电压V_vfy3，以验证多个存储器单元的编程状态。此时，可以通过第一验证电压V_vfy1来验证目标状态为第一编程状态的存储器单元，可以通过第二验证电压V_vfy2来验证目标状态为第二编程状态的存储器单元，并且可以通过第三验证电压V_vfy3来验证目标状态为第三编程状态的存储器单元。验证电压的数量不限于本实施方式。

通过各个验证电压V_vfy1至V_vfy3验证通过的存储器单元可以被确定为具有目标状态，然后可以在第二编程循环PL2中被编程禁止。可以向连接到被编程禁止的存储器单元的位线施加编程禁止电压。在第二编程循环PL2中向被选字线施加比第一编程电压Vpgm1高单位电压ΔVpgm的第二编程电压Vpgm2。

此后，与第一编程循环PL1的验证操作等同地执行验证操作。例如，验证通过表示存储器单元通过相应的验证电压而被读取为截止单元。

如上所述，当存储器装置编程MLC时，存储器装置使用第一验证电压V_vfy1至第三验证电压V_vfy3验证相应编程状态为目标状态的存储器单元。

图5是例示了根据实施方式的编程操作的序列的图。

在实施方式中，存储器装置可以对被选存储器单元依次执行第一编程操作和第二编程操作。例如，第一编程操作和第二编程操作中的每一个可以包括多个编程循环。如参照图4所描述的，多个编程循环中的每一个可以包括编程电压施加步骤和验证步骤。编程电压施加步骤可以是向连接到被选存储器单元的被选字线施加编程电压的步骤。每当编程循环增加时，编程电压可以增加步长电压。验证步骤可以是确认被选存储器单元是否被编程到目标编程状态的步骤。

在第一编程操作和第二编程操作的编程电压施加步骤中，可以向被选字线施加编程电压，并且可以向未被选字线施加通过电压。可以向未选字线当中的与被选字线相邻的字线依次施加第一通过电压和第二通过电压。也就是说，在施加第一通过电压之后经过预定时间之后，可以向相邻字线施加与第一通过电压相比幅度增加了预定幅度的偏移电压的第二通过电压。

图6是例示了根据实施方式的第一编程操作和第二编程操作的图。

参照图6，横轴代表存储器单元的阈值电压，而纵轴代表存储器单元的数量。在图6中，一个存储器单元可以被配置为存储三位数据的TLC。然而，本公开不限于此，并且可以以各种方式设置存储器装置中所包括的每个存储器单元可存储的数据位的数量。

在实施方式中，第一编程操作可以是模糊编程操作，而第二编程操作可以是精细编程操作。存储器单元可以通过执行模糊编程操作和精细编程操作来存储数据。图6是例示了对配置一个页的存储器单元执行模糊编程操作和精细编程操作的情况的阈值电压分布的图。具体来说，虚线表示在执行模糊编程操作之后存储器单元的阈值电压分布，而实线表示在执行精细编程操作之后存储器单元的阈值电压分布。

编程操作可以划分为模糊编程操作和精细编程操作，并且可以执行二者。也就是说，可以要求对存储器单元执行模糊编程操作和精细编程操作二者，以完成编程操作。当编程操作完成时，每个存储器单元可以具有与根据存储在相应存储器单元中的数据而划分的多个编程状态中的任一个相对应的阈值电压。

例如，存储器单元可以被编程为擦除状态E和第一编程状态P1至第七编程状态P7中的任一个。存储器单元被编程可以意味着具有属于相应状态的阈值电压分布的阈值电压。

存储器单元可以通过模糊编程操作而具有属于擦除状态E或第一中间状态I1至第七中间状态I7的阈值电压分布中的任一个的阈值电压。例如，要被编程到第一编程状态P1的存储器单元可以具有第一中间状态I1的阈值电压。要被编程到第二编程状态P2至第七编程状态P7的存储器单元可以具有分别对应于第二中间状态I2至第七中间状态I7的阈值电压。在实施方式中，中间状态的阈值电压可以是预阈值电压。预阈值电压的幅度可以小于目标阈值电压的幅度。

在模糊编程操作期间，可以执行使用模糊验证电压Vfo1至Vfo7的验证操作。在精细编程操作期间，可以执行使用精细验证电压Vfi1至Vfi7的验证操作。

在执行模糊编程操作之后，可以执行精细编程操作。精细编程操作可以是将存储器单元编程为具有目标阈值电压的操作。目标阈值电压可以是对应于与要存储在存储器单元中的数据相对应的状态的阈值电压。也就是说，精细编程操作可以是将存储器单元编程为具有对应于与要存储在存储器单元中的数据相对应的状态的阈值电压的操作。当执行精细编程操作时，每个存储器单元可以具有对应于擦除状态E和第一编程状态P1至第七编程状态P7中的任一个的阈值电压。

在实施方式中，模糊编程操作可以对应于第一编程操作，而精细编程操作可以对应于第二编程操作。也就是说，存储器装置可以对被选存储器单元执行模糊编程操作作为第一编程操作。当对被选存储器单元的模糊编程操作完成时，存储器装置可以对被选存储器单元执行精细编程操作作为第二编程操作。

第一编程操作和第二编程操作可以不限于上述的模糊编程操作和精细编程操作，并且可以以各种形式来实现。

例如，第一编程操作可以用于将被选存储器单元预编程到中间状态，而第二编程操作可以用于将被选存储器单元主编程到目标编程状态。

图7是例示了根据实施方式的在完成第一编程操作之后已编程存储器单元的电荷俘获膜内俘获的电子的分布的图。

图7中的上图示出了图3所示的多个存储器单元当中的任一个存储器单元的结构。参照图7的上图，存储器单元可以包括控制栅Control Gate和电荷俘获膜CTN。控制栅Control Gate可以连接到字线WL。当存储器装置对存储器单元执行编程操作时，可以通过字线WL向控制栅Control Gate施加编程电压。当在存储器单元的编程操作中向控制栅Control Gate施加编程电压时，多个电子可以被俘获在电荷俘获膜CTN内部。随着存储器单元中俘获的电子数量增加，存储器单元的阈值电压可以增加。

图7的下图例示了在电荷俘获膜CTN内部俘获的电子的分布的示例。参照图7的下图，被俘获在电荷俘获膜CTN内部的电子可以形成具有其中电子浓度从电荷俘获膜CTN的两端向中心增加的高斯形状的分布。

位于电荷俘获膜CTN两端的电子可能导致早期滞留。由于在对存储器单元的编程操作之后俘获在存储器单元的电荷俘获膜中的电子在短时间内从电荷俘获膜逃逸的现象，导致可能出现早期滞留。当电子从电荷俘获膜中逃逸时，已编程存储器单元的阈值电压可以偏移。

在实施方式中，存储器装置可以调整编程操作的条件，使得在对被选存储器单元的第一编程操作完成之后，在被选存储器单元的电荷俘获膜中俘获的电子的分布更宽地形成。换句话说，存储器装置可以调整编程条件，使得在完成第一编程操作之后相对更多的电子位于电荷俘获膜的两端。随着在执行第一编程操作之后位于电荷俘获膜两端的电子数量增加，在执行第二编程操作之前从电荷俘获膜逃逸的电子数量可以增加。此时，随着从电荷俘获膜逃逸的电子数量增加，在第二编程操作完成之后被选存储器单元的阈值电压分布可以变窄。在实施方式中，第一编程操作和第二编程操作可以分别是指参照图6描述的模糊编程操作和精细编程操作。

在实施方式中，存储器装置可以增加向相邻字线施加的通过电压的幅度或者增加向相邻字线施加通过电压的时间段，以使被选存储器单元的电荷俘获膜中俘获的电子的分布更宽地形成。

在实施方式中，为了使被选存储器单元的电荷俘获膜中俘获的电子的分布更宽地形成，存储器装置可以在第一编程操作中向相邻字线施加具有一个电平的通过电压并且在第二编程操作中向相邻字线施加分两步增加的通过电压。

图8是在编程操作中向被选字线和相邻字线施加的编程电压和通过电压的定时图。

图8的上图例示了被选字线Selected WL和相邻字线Adjacent WLs的电路图，并且下图是例示了向被选字线Selected WL和相邻字线Adjacent WLs施加的电压的幅度的定时图。

参照上图，被选字线Selected WL可以是与由存储器控制器选择的执行编程操作的页相对应的字线。在编程操作的编程期间，可以对连接到被选字线Selected WL的存储器单元进行编程。在编程操作期间，可以向被选字线Selected WL施加编程电压Vpgm。相邻字线Adjacent WLs可以是指与被选字线相邻的字线。在编程操作期间，可以向与相邻字线WL施加通过电压Vpass。

参照下图，向被选字线Selected WL施加的电压可以是分两步增加的电压。例如，在向被选字线Selected WL施加第一通过电压Vpass1之后，可以在经过预定时间之后施加大于第一通过电压Vpass1的编程电压Vpgm。向相邻字线Adjacent WLs施加的电压可以是分两步增加的电压。例如，在向相邻字线Adjacent WLs施加第一通过电压Vpass1之后经过了预定时间之后，可以在经过了预定时间之后施加与第一通过电压Vpass1相比幅度增加了预定幅度的偏移电压Voffset的第二通过电压Vpass2。

具体来说，在t1，可以向被选字线Selected WL和相邻字线Adjacent WLs施加第一通过电压Vpass1。

在向被选字线Selected WL和相邻字线Adjacent WLs施加第一通过电压Vpass1之后经过了预定时间之后，在t2，可以向被选字线Selected WL施加编程电压Vpgm。在t3，被选字线Selected WL的电位可以达到编程电压Vpgm。在t4，可以向相邻字线Adjacent WLs施加第二通过电压Vpass2。在t5，相邻字线Adjacent WLs的电位可以达到第二通过电压Vpass2。

参照图8描述的编程电压Vpgm、第一通过电压Vpass1和第二通过电压Vpass2的幅值可以是在编程操作期间作为向被选字线Selected WL或相邻字线Adjacent WLs施加的电压而设置为默认值的幅度。另外，在编程操作期间，施加编程电压Vpgm、第一通过电压Vpass1和第二通过电压Vpass2的时间段可以是设置为默认值的时间段。

默认值可以是通过实验预先确定的值，使得在对被选存储器单元的单次编程操作完成之后，完成编程操作的存储器单元的阈值电压分布形成最理想分布。例如，默认值可以是预先确定的值，使得被选存储器单元的阈值电压分布形成得窄。不同于参照图5描述的实施方式，单次编程操作可以是指仅用一次编程操作完成编程操作的操作。单次编程操作可以包括多个程序循环。

图9A是在实施方式中的第一编程操作期间向被选字线和相邻字线施加的编程电压和通过电压的定时图。

图9B是在实施方式中的第二编程操作期间向被选字线和相邻字线施加的编程电压和通过电压的定时图。

在图9A和图9B中，因为向被选字线Selected WL施加的电压的幅度和施加时间点与参照图8描述的相同，所以这里省略其重复描述。

在图9A中，第一编程操作可以是模糊编程操作。模糊编程操作可以是将连接到被选字线的每个存储器单元的阈值电压编程为对应于与多个状态中的各个状态相对应的多个中间状态当中的任意一个中间状态或擦除状态的操作。

在图9B中，第二编程操作可以是精细编程操作。精细编程操作可以是在执行模糊编程操作之后将每个被选存储器单元的阈值电压编程为对应于多个状态当中的目标状态的操作。

参照图9A，在第一编程操作中向相邻字线Adjacent WLs施加的电压可以是分两步增加的电压。具体来说，在ta1，可以向相邻字线Adjacent WLs施加第一通过电压Vpass1，并且在ta4，可以向相邻字线Adjacent WLs施加与第一通过电压相比增加了第一偏移电压Voffset1的第二通过电压Vpass2′。

参照图9B，在第二编程操作中向相邻字线Adjacent WLs施加的电压可以是分两步增加的电压。具体来说，在ta1′时，可以向相邻字线Adjacent WLs施加第一通过电压Vpass1，并且在ta4′，可以向相邻字线Adjacent WLs施加第二通过电压Vpass2。

参照图8和图9A，在根据实施方式的第一编程操作中向相邻字线Adjacent WLs施加的第二通过电压Vpass2′的幅度可以大于图8中设置为默认值的第二通过电压Vpass2的幅度。参照图8和图9B，在第二编程操作中向相邻字线Adjacent WLs施加的第二通过电压Vpass2的幅度可以与图8中设置为默认值的第二通过电压Vpass2的幅度相同。

如参照图9A和图9B所描述的，在根据实施方式的第一编程操作中，可以向相邻字线的Adjacent WLs施加大于设置为默认值的第二通过电压的电压。在这种情况下，在完成第一编程操作之后在被选存储器单元的电荷俘获膜中俘获的电子的分布可以形成得更宽。通过将在完成第一编程操作之后在被选存储器单元的电荷俘获膜中俘获的电子的分布形成得更宽，可以使在完成第二编程操作之后被选存储器单元的阈值电压分布形成得更窄。

图10是在另一实施方式中的第一编程操作期间向被选字线和相邻字线施加的编程电压和通过电压的定时图。

在图10中，因为向被选字线Selected WL施加的电压的幅度和施加时间点与参照图8所描述的相同，所以这里省略其重复描述。因为在第二编程操作期间向相邻字线Adjacent WLs施加的通过电压的幅度和施加时间点与参照图9B描述的相同，所以这里省略其重复描述。第一编程操作可以是模糊编程操作，而第二编程操作可以是精细编程操作。

参照图10，在第一编程操作中向相邻字线Adjacent WLs施加的电压可以是分两步增加的电压。具体来说，在tb1，可以向相邻字线Adjacent WLs施加第一通过电压Vpass1，并且在tb4，可以向相邻字线Adjacent WLs施加与第一通过电压相比增加了第二偏移电压Voffset2的第二通过电压Vpass2。第二通过电压Vpass2的幅度可以与图8中设置为默认值的第二通过电压Vpass2的幅度相同。作为施加第二通过电压Vpass2的时间点的时间点tb4可以早于图8中作为施加第二通过电压的时间点的时间点t4。在这种情况下，在第一编程操作中向相邻字线Adjacent WLs施加第二通过电压Vpass2的时间长度可以长于在第二编程操作中施加第二通过电压Vpass2的时间长度。此外，在第一编程操作中，向相邻字线Adjacent WLs施加第二通过电压的时间段可以长于向相邻字线Adjacent WLs施加第一通过电压的时间段，而在第二编程操作中，向相邻字线Adjacent WLs施加第二通过电压的时间段可以短于向相邻字线Adjacent WLs施加第一通过电压的时间段。因为在第一编程操作中长时间地向相邻字线Adjacent WLs施加第二通过电压Vpass2，所以在第一编程操作完成之后在被选存储器单元的电荷俘获膜中俘获的电子的分布可以形成得更宽。通过将在完成第一编程操作之后在被选存储器单元的电荷俘获膜中俘获的电子的分布形成得更宽，可以使在完成第二编程操作之后被选存储器单元的阈值电压分布形成得更窄。

图11是在又一实施方式中的第一编程操作期间向被选字线和相邻字线施加的编程电压和通过电压的定时图。

在图11中，因为向被选字线Selected WL施加的电压的幅度和施加时间点与参照图8描述的相同，所以这里省略其重复描述。因为在第二编程操作期间向相邻字线AdjacentWLs施加的通过电压的幅度和施加时间点与参照图9B描述的相同，所以这里省略其重复描述。第一编程操作可以是模糊编程操作，而第二编程操作可以是精细编程操作。

参照图11，在实施方式中，在第一编程操作中可以向相邻字线Adjacent WLs施加具有一个电平的通过电压。也就是说，不同于参照图8至图10所描述的，在tc1向相邻字线Adjacent WLs施加第一通过电压Vpass1′之后，可以保持所施加的第一通过电压Vpass1′。此时，第一通过电压Vpass1′的幅度可以大于图8中设置为默认值的第一通过电压Vpass1的幅度。

因为在第一编程操作中向相邻字线Adjacent WLs施加具有一个电平的通过电压，所以在第一编程操作完成之后在被选存储器单元的电荷俘获膜中俘获的电子的分布可以形成得更宽。通过将在完成第一编程操作之后在被选存储器单元的电荷俘获膜中俘获的电子的分布形成得更宽，可以使在完成第二编程操作之后被选存储器单元的阈值电压分布形成得更窄。

图12是例示了根据实施方式的编程操作的序列的图。

在图12中，纵轴可以表示字线的物理位置，而横轴可以表示执行编程操作的时间。

参照图12，第k字线WLk、第(k+1)字线WLk+1和第(k+2)字线WLk+2可以是存储块中彼此相邻的3条字线。可以在从第k字线WLk到第(k+2)字线WLk+2的方向上执行编程操作。

在实施方式中，存储器装置可以对连接到相邻字线的存储器单元交替地执行第一编程操作和第二编程操作。例如，代替在对连接到被选字线的存储器单元执行第一编程操作之后立即执行第二编程操作，可以首先对连接到相邻字线的存储器单元执行第一编程操作。

具体来说，可以在td1期间对连接至第k字线WLk的存储器单元执行第一编程操作。第一编程操作可以是模糊编程操作。

在对连接到第k字线WLk的存储器单元的第一编程操作完成之后，可以在td2期间执行对连接到第(k+1)字线WLk+1的存储器单元的第一编程操作。

在对连接到第(k+1)字线WLk+1的存储器单元的第一编程操作完成之后，可以在td3期间对连接到第k字线WLk的存储器单元执行第二编程操作。第二编程操作可以是精细编程操作。

在对连接到第k字线WLk的存储器单元的第二编程操作完成之后，可以在td4期间执行对连接至第(k+2)字线WLk+2的存储器单元的第一编程操作。

在对连接到第(k+2)字线WLk+2的存储器单元的第一编程操作完成之后，可以在td5期间执行对连接至第(k+1)字线WLk+1的存储器单元的第二编程操作。此后，尽管未示出，但是在对连接到第(k+2)字线WLk+2的存储器单元执行第二编程操作之前，可以对连接到第(k+3)字线WLk+3的存储器单元执行第一编程操作。

如参照图12所描述的，当对连接到相邻字线的存储器单元交替地执行第一编程操作和第二编程操作时，在第一编程操作完成之后直到执行第二编程操作的时间期间被俘获在电荷俘获膜中的电子的分布可以形成得更宽。通过将在完成第一编程操作之后在被选存储器单元的电荷俘获膜中俘获的电子的分布形成得更宽，可以使在完成第二编程操作之后被选存储器单元的阈值电压分布形成得更窄。

图13是例示了可以代表图1的存储器控制器200的、存储器控制器1000的实施方式的图。

参照图13，存储器控制器1000连接到主机和存储器装置。存储器控制器1000被配置为响应于来自主机的请求而访问存储器装置。例如，存储器控制器1000被配置为控制存储器装置的写入操作、读取操作、擦除操作和后台操作。存储器控制器1000被配置为提供存储器装置和主机之间的接口。存储器控制器1000被配置为驱动用于控制存储器装置的固件。

存储器控制器1000可以包括处理器1010、存储器缓冲器1020、纠错电路(ECC)1030、主机接口1040、缓冲器控制器1050、存储器接口1060和总线1070。

总线1070可以被配置为提供存储器控制器1000的组件之间的通道。

处理器1010可以控制存储器控制器1000的整体操作并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信并且通过存储器接口1060与存储器装置通信。另外，处理器1010可以通过缓冲器控制器1050与存储器缓冲器1020通信。处理器1010可以使用存储器缓冲器1020作为操作存储器、高速缓存存储器或缓冲存储器来控制储存装置的操作。

处理器1010可以执行FTL的功能。处理器1010可以通过FTL将主机提供的LBA转换成PBA。FTL可以使用映射表接收LBA并将LBA转换成PBA。闪存转换层的地址映射方法可以包括根据映射单元的各种方法。代表性的地址映射方法包括页映射方法、块映射方法和混合映射方法。

处理器1010被配置为对从主机接收到的数据进行随机化。例如，处理器1010可以使用随机化种子对从主机接收到的数据进行随机化。随机化后的数据作为要存储的数据提供给存储器装置，并被编程到存储器单元阵列。

处理器1010被配置为在读取操作期间对从存储器装置接收到的数据进行去随机化。例如，处理器1010可以使用去随机化种子，对从存储器装置接收到的数据进行去随机化。去随机化后的数据可以被输出至主机。

作为实施方式，处理器1010可以通过驱动软件或固件来执行随机化和去随机化。

存储器缓冲器1020可以用作处理器1010的操作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC 1030可以执行纠错。ECC 1030可以基于要通过存储器接口1060写入存储器装置的数据执行纠错编码(ECC编码)。纠错编码后的数据可以通过存储器接口1060传送给存储器装置。ECC 1030可以对通过存储器接口1060从存储器装置接收到的数据执行纠错解码(ECC解码)。例如，ECC 1030可以作为存储器接口1060的组件而被包括于存储器接口1060中。

主机接口1040被配置为在处理器1010的控制下与外部主机进行通信。主机接口1040可以被配置为使用诸如以下的各种通信方法中的至少一种执行通信：通用串行总线(USB)、串行AT附件(SATA)、串行附加SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI-快速)、快速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和减载的DIMM(LRDIMM)。

缓冲器控制器1050被配置为在处理器1010的控制下控制存储器缓冲器1020。

存储器接口1060被配置为在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道与存储器装置通信命令、地址和数据。

例如，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制器1050。

例如，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从存储器控制器1000内部提供的非易失性存储器装置(例如，只读存储器)加载代码。作为另一示例，处理器1010可以通过存储器接口1060从存储器装置加载代码。

例如，存储器控制器1000的总线1070可以划分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000内传输数据，并且控制总线可以被配置为在存储器控制器1000内传输诸如命令和地址之类的控制信息。数据总线和控制总线可以彼此分开并且可以彼此不干扰，或者彼此不影响。数据总线可以连接到主机接口1040、缓冲器控制器1050、ECC 1030和存储器接口1060。控制总线可以连接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1020以及存储器接口1060。

图14是例示了应用根据本公开的实施方式的储存装置的存储卡系统2000的框图。存储卡系统2000可以是使用图1的储存装置50实现的系统的示例。

参照图14，存储卡系统2000包括存储器控制器2100、存储器装置2200和连接器2300。

存储器控制器2100可以与参照图1描述的存储器控制器200等同地实现。

例如，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和ECC之类的部件。

存储器控制器2100可以通过连接器2300与外部装置进行通信。存储器控制器2100可以根据特定通信标准与外部装置(例如，主机)进行通信。例如，存储器控制器2100被配置为通过诸如以下的各种通信标准中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、快速PCI(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子器件(IDE)、FireWire(火线)、通用闪存(UFS)、Wi-Fi、Bluetooth(蓝牙)和NVMe。例如，连接器2300可以由上述各种通信标准中的至少一种来定义。

存储器控制器2100和存储器装置2200可以集成到一个半导体装置中以配置存储卡。例如，存储器控制器2100和存储器装置2200可以集成到一个半导体装置中以配置诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)和通用闪存(UFS)。

相关申请的交叉引用

本申请要求于2022年10月27日向韩国知识产权局提交的韩国专利申请No.10-2022-0140673的优先权，其全部公开内容通过引用并入本文中。

Claims (16)

1.一种存储器装置，该存储器装置包括：

存储器单元，所述存储器单元连接到多条字线当中的被选字线；

外围电路，该外围电路执行将所述存储器单元当中的要被编程的存储器单元中的每一个的阈值电压编程到小于目标阈值电压的预阈值电压的第一编程操作，并且在执行所述第一编程操作之后，执行将所述要被编程的存储器单元中的每一个的阈值电压编程到所述目标阈值电压的第二编程操作；以及

控制逻辑，该控制逻辑控制所述外围电路，使得在所述第一编程操作和所述第二编程操作中，当向所述被选字线施加编程电压时，向与所述被选字线相邻的相邻字线依次施加第一通过电压和第二通过电压，

其中，在所述第一编程操作中向所述相邻字线施加的第二通过电压的幅度大于在所述第二编程操作中向所述相邻字线施加的第二通过电压的幅度。

2.根据权利要求1所述的存储器装置，其中，所述控制逻辑控制所述外围电路，以对连接到第一被选字线的存储器单元执行所述第一编程操作，然后在对连接到所述第一被选字线的存储器单元执行所述第二编程操作之前，对连接到第二被选字线的存储器单元执行所述第一编程操作。

3.根据权利要求2所述的存储器装置，其中，所述控制逻辑还控制所述外围电路，以在对连接到所述第一被选字线的存储器单元执行所述第二编程操作之后且在对连接到所述第二被选字线的存储器单元执行所述第二编程操作之前，对连接到第三被选字线的存储器单元执行所述第一编程操作。

4.根据权利要求1所述的存储器装置，其中，在所述第一编程操作中向所述相邻字线施加所述第二通过电压的时间段长于在所述第二编程操作中向所述相邻字线施加所述第二通过电压的时间段。

5.根据权利要求4所述的存储器装置，其中，在所述第一编程操作中，向所述相邻字线施加所述第二通过电压的时间段长于向所述相邻字线施加所述第一通过电压的时间段，并且

在所述第二编程操作中，向所述相邻字线施加所述第二通过电压的时间段短于向所述相邻字线施加所述第一通过电压的时间段。

6.根据权利要求1所述的存储器装置，其中，在所述第一编程操作中向所述相邻字线施加的所述第二通过电压的幅度和在所述第二编程操作中向所述相邻字线施加的所述第二通过电压的幅度大于所述第一通过电压的幅度。

7.一种操作存储器装置的方法，该存储器装置对连接到多条字线当中的被选字线的存储器单元执行编程操作，该方法包括以下步骤：

执行将连接到所述被选字线的存储器单元当中的要被编程的存储器单元中的每一个的阈值电压编程到小于目标阈值电压的预阈值电压的第一编程操作；以及

在执行所述第一编程操作之后，执行将所述要被编程的存储器单元中的每一个的阈值电压编程到所述目标阈值电压的第二编程操作，

其中，所述第一编程操作和所述第二编程操作中的每一个包括向所述被选字线施加编程电压以及向与所述被选字线相邻的相邻字线依次施加第一通过电压和第二通过电压，并且

其中，在所述第一编程操作中向所述相邻字线施加的第二通过电压的幅度大于在所述第二编程操作中向所述相邻字线施加的第二通过电压的幅度。

8.根据权利要求7所述的方法，该方法还包括以下步骤：

在执行对连接到所述被选字线的存储器单元的所述第一编程操作之后，对连接到在选择所述被选字线之前选择的字线的存储器单元执行所述第二编程操作。

9.根据权利要求8所述的方法，该方法还包括以下步骤：

在执行对连接到在选择所述被选字线之前选择的字线的存储器单元的所述第二编程操作之后，对连接到在所述被选字线之后选择的字线的存储器单元执行所述第一编程操作。

10.根据权利要求7所述的方法，其中，在所述第一编程操作中向所述相邻字线施加的所述第二通过电压的幅度和在所述第二编程操作中向所述相邻字线施加的所述第二通过电压的幅度大于所述第一通过电压的幅度。

11.根据权利要求7所述的方法，其中，在所述第一编程操作中向所述相邻字线施加所述第二通过电压的时间段长于在所述第二编程操作中向所述相邻字线施加所述第二通过电压的时间段。

12.根据权利要求11所述的方法，其中，在所述第一编程操作中，向所述相邻字线施加所述第二通过电压的时间段长于向所述相邻字线施加所述第一通过电压的时间段，并且

在所述第二编程操作中，向所述相邻字线施加所述第二通过电压的时间段短于向所述相邻字线施加所述第一通过电压的时间段。

13.一种存储器装置，该存储器装置包括：

存储器单元，所述存储器单元连接到多条字线当中的被选字线；

外围电路，该外围电路执行将所述存储器单元当中的要被编程的存储器单元中的每一个的阈值电压编程到小于目标阈值电压的预阈值电压的第一编程操作，并且在执行所述第一编程操作之后，执行将所述要被编程的存储器单元中的每一个的阈值电压编程到所述目标阈值电压的第二编程操作；以及

控制逻辑，该控制逻辑控制所述外围电路，以在所述第一编程操作中向所述被选字线施加编程电压并且向与所述被选字线相邻的相邻字线施加通过电压，并且在所述第二编程操作中向所述被选字线施加所述编程电压并且向所述相邻字线依次施加第一通过电压和第二通过电压，

其中，在所述第一编程操作中向所述相邻字线施加的第二通过电压的幅度大于或等于在所述第二编程操作中向所述相邻字线施加的第二通过电压的幅度。

14.根据权利要求13所述的存储器装置，其中，所述控制逻辑控制所述外围电路，以对连接到第一被选字线的存储器单元执行所述第一编程操作，此后在对连接到所述第一被选字线的存储器单元执行所述第二编程操作之前，对连接到第二被选字线的存储器单元执行所述第一编程操作。

15.根据权利要求14所述的存储器装置，其中，所述控制逻辑还控制所述外围电路，以在对连接到所述第一被选字线的存储器单元执行所述第二编程操作之后且在对连接到所述第二被选字线的存储器单元执行所述第二编程操作之前，对连接到第三被选字线的存储器单元执行所述第一编程操作。

16.根据权利要求13所述的存储器装置，其中，在所述第一编程操作中向所述相邻字线施加的所述第二通过电压的幅度和在所述第二编程操作中向所述相邻字线施加的所述第二通过电压的幅度大于所述第一通过电压的幅度。