CN117936490A - 半导体器件和制造这种半导体器件的方法 - Google Patents

半导体器件和制造这种半导体器件的方法 Download PDF

Info

Publication number
CN117936490A
CN117936490A CN202311380304.0A CN202311380304A CN117936490A CN 117936490 A CN117936490 A CN 117936490A CN 202311380304 A CN202311380304 A CN 202311380304A CN 117936490 A CN117936490 A CN 117936490A
Authority
CN
China
Prior art keywords
semiconductor die
clip
leadframe
corrugated portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311380304.0A
Other languages
English (en)
Inventor
阿内尔·塔杜兰
里卡多·杨多克
霍默·马尔维达
安东尼奥·迪马诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexperia BV
Original Assignee
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexperia BV filed Critical Nexperia BV
Publication of CN117936490A publication Critical patent/CN117936490A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开提出了一种半导体器件，包括：引线框架，其包括第一引线框架表面和与第一引线框架表面相对的第二引线框架表面；半导体管芯，其包括第一半导体管芯表面和与第一半导体管芯表面相对的第二半导体管芯表面；夹，其包括平坦部分和波纹部分，其中波纹部分包括至少一个峰部和至少一个谷部；以及模制化合物，其中第二引线框架表面连接到第一半导体管芯表面，并且第二半导体管芯表面连接到夹的波纹部分，其中模制化合物封装半导体管芯和夹的波纹部分的至少一个谷部，使得模制化合物形成半导体器件的外表面，至少一个峰部、平坦部分的至少一部分以及第一引线框架表面被暴露。本公开还涉及制造这种半导体器件的方法。

Description

半导体器件和制造这种半导体器件的方法
技术领域
本公开涉及功率封装中的散热控制。因此，提出了一种用于制造半导体器件的新颖方法，以及具有改进的散热的这种新颖半导体器件。
背景技术
功率封装会引起散热问题，大多数MOSFET器件使用漏极或源极端子作为附接在印刷电路板(PCB)上的暴露的(exposed)散热元件。连续操作这种封装会导致封装或PCB过度疲劳。不过，目前已经有各种方法通过双侧冷却(封装的顶部和底部)来缓解这一问题，通过环境散热防止PCB吸收过多热量。
US2017/047274A1公开了一种系统、方法和硅芯片封装，其使用结合到一个或多个管芯的“W”形框架来提供结构强度、散热和电连接性，其中当结合有一个或多个管芯时，“W”形框架为硅芯片封装提供抗压强度，并且在一个或多个管芯与硅芯片封装的引线之间提供导电性，并且为硅芯片封装提供散热。
因此，本公开的目的是提供一种具有改进的散热的新颖的功率封装。
发明内容
根据本公开的第一示例，提出了一种半导体器件。该半导体器件包括：引线框架，所述引线框架包括第一引线框架表面和与所述第一引线框架表面相对的第二引线框架表面；半导体管芯，所述半导体管芯包括第一半导体管芯表面和与所述第一半导体管芯表面相对的第二半导体管芯表面；以及夹(clip)，所述夹包括平坦部分和波纹部分，其中所述波纹部分包括至少两个峰部和至少一个谷部。
特别地，引线框架的第二引线框架表面连接到半导体管芯的第一半导体管芯表面，并且半导体管芯的第二半导体管芯表面连接到夹的波纹部分，并且使用模制化合物(mold compound)来封装半导体管芯、以及夹的波纹部分的至少一个谷部，使得模制化合物连同以下暴露的部分形成半导体器件的外表面：夹的波纹部分的至少两个峰部、夹的平坦部分的至少一部分、以及引线框架的第一引线框架表面。
夹的暴露的波纹部分和平坦部分有效地用作增大的散热表面，特别是在半导体器件的上表面或顶面。通常，在操作半导体器件期间产生的热量从具有高(热)温度的区域向具有低(冷)温度的区域消散。因此，除了由漏极端子接线片形成的通常使用的散热器之外，由夹的暴露的波纹部分和平坦部分所形成的额外散热器功能的存在，在半导体器件的上表面提供了额外的散热。因此，这种构造导致了例如形成为MOSFET或晶体管的半导体器件的提高的电效率。
在优选示例中，通过焊接、烧结(sintering)或超声波键合，所述引线框架的所述第二引线框架表面连接到所述半导体管芯的所述第一半导体管芯表面，和/或所述半导体管芯的所述第二半导体管芯表面连接到所述夹的所述波纹部分。根据该示例，焊接是推荐的工艺，因为焊接允许施加所需的均匀的焊料体积，这防止了焊料空隙和/或焊料不足。
优选地，所述模制化合物和所述夹的所述波纹部分的所述至少一个峰部成单个平面，从而构成具有改进的散热的最佳散热器表面。
在根据本公开的优选示例中，所述引线框架和/或所述夹由导电金属片制成，例如由铜片或铝片制成。
特别地，其中所述夹由金属片制成，所述金属片优选具有200μm的宽度或厚度。优选地，所述波纹部分的宽度或厚度是所述金属片的宽度的两倍。这将提供靠近封装顶部的夹轮廓，并允许模制化合物渗透到波纹部分上，以防止空隙或分层。
为了增大夹的散热表面，所述夹的所述波纹部分包括三个或四个峰部。
本公开还涉及一种制造根据本公开的半导体器件的方法。该方法可以包括以下步骤：
i)形成包括平坦部分和波纹部分的夹，其中所述波纹部分包括至少两个峰部和至少一个波谷部，
ii)将包括第一半导体管芯表面和与所述第一半导体管芯表面相对的第二半导体管芯表面的半导体管芯连接到包括第一引线框架表面和与所述第一引线框架表面相对的第二引线框架表面的引线框架，使得所述引线框架的所述第二引线框架表面连接到所述半导体管芯的所述第一半导体管芯表面，
iii)将所述夹连接到所述半导体器件，使得所述半导体管芯的所述第二半导体管芯表面连接到所述夹的所述波纹部分，
iv)用模制化合物进行封装，使得所述夹的所述波纹部分的所述至少两个峰部、所述夹的所述平坦部分的至少一部分、以及所述引线框架的所述第一引线框架表面被暴露。
这些方法步骤产生这样的半导体器件：其中夹的暴露的波纹部分和平坦部分有效地用作增大的散热表面，特别是在半导体器件的上表面或顶面。
在根据本公开的方法的优选示例中，连接步骤ii)和iii)还包括以下子步骤：
v)在所述引线框架的所述第二引线框架表面与所述半导体管芯的所述第一半导体管芯表面之间，和/或在所述半导体管芯的所述第二半导体管芯表面与所述夹的所述波纹部分之间，通过焊接、烧结或超声波键合而施加连接。
优选地，执行焊接连接，因为焊接是根据该示例的推荐工艺，因为焊接允许实施所需的均匀焊料体积，这防止了焊料空隙和/或焊料不足。
在优选的实例中，封装步骤iv)之后是以下步骤：
vi)抛光，使得所述模制化合物和所述夹的所述波纹部分的所述至少一个峰部成单个平面。该方法步骤使得半导体器件具有有效、平坦的散热器上表面，该散热器上表面具有改进的散热。
在根据本公开的方法的示例中，所述夹通过冲压金属片或通过成型金属片而制成。
在最终的步骤中，将半导体器件从所述引线框架中切单出(singulated)。
附图说明
现在将参照附图讨论本公开，附图中：
图1a至图1d以示意方式绘出了制造根据本公开的半导体器件的示例的顺序步骤；
图2a至图2g以另一种示意方式绘出了制造根据本公开的半导体器件的方法的顺序步骤；
图3描述了根据本公开的半导体器件的示例；
图4a至图4d以示意方式绘出了制造用于根据本发明的半导体器件的波纹状夹的示例的顺序步骤。
具体实施方式
为了正确理解本公开，在下面的详细描述中，在附图中本公开的相应元件或部分将用相同的附图标记表示。
图1a至图1d连同图2a至图2g以示意方式绘出了制造根据本公开的半导体器件的示例的顺序步骤。根据本公开的方法的这些顺序步骤提出了针对诸如MOSFET器件的功率封装中的散热问题的解决方案。为了减轻这种担忧，本公开的主要目的是提供一种具有改进的散热的新颖的功率封装。
如图1a至图1d的各个局部视图所示，也结合图3，给出了根据本公开的半导体器件的示例。在图1d和图3中示出了最终的封装，半导体器件用附图标记10表示。半导体器件包括引线框架1以及半导体管芯3(图1b)，引线框架1具有第一引线框架表面1a和与第一引线框架表面1a相对的第二引线框架表面1b，半导体管芯3包括第一半导体管芯表面3a和与第一半导体管芯表面3a相对的第二半导体管芯表面3b。此外，还应用了由平坦部分4a和波纹部分4b组成的夹4。
波纹部分4b包括至少一个峰部4b’和至少一个谷部4b”。如例如图1a的示例所示，夹4的波纹部分4b包括至少两个峰部4b’，更特别地，三个峰部4b’。然而，也可以使用多于两个的峰部4b’，例如使用四个峰部4b’。峰部4b’的数量对于夹4的散热表面的增大有所贡献。
使用将在具体实施方式中进一步描述的连接技术，引线框架1的第二引线框架表面1b被连接到半导体管芯3的第一半导体管芯表面3a，并且半导体管芯3的第二半导体管芯表面3b被连接到夹4的波纹部分4b。
由半导体管芯3、夹4的波纹部分4b的至少一个谷部4b”、以及引线框架1所形成的完整组件通过模制化合物5来封装。在图1d中示出了封装的最终产品或封装10，并且示出了在封装之后，模制化合物5连同以下几个暴露的部分形成了半导体器件10的外表面：夹4的波纹部分4b的至少一个峰部4b’、夹4的平坦部分4a的至少一部分、以及引线框架1的第一引线框架表面1a。
封装10的这些暴露的元件(部分)有效地用作增大的散热表面，特别是在半导体器件10的上表面或顶面10b。引线框架1的暴露的第一引线框架表面1a还形成半导体器件10的(第一)下表面10a，并且有效地用作漏极端子接线片(也用附图标记1a表示)。通常，在操作半导体器件10期间产生的热量从具有高(热)温度的区域向具有低(冷)温度的区域消散。因此，除了由漏极端子接线片1a形成的通常使用的散热器之外，由夹4的暴露的波纹部分4b’和平坦部分4a所形成的额外散热器功能的存在，在半导体器件10的上表面10b处提供了额外的散热。因此，这种构造导致了例如形成为MOSFET或晶体管的半导体器件10的提高的电效率。
通过焊接、烧结或超声波键合，引线框架1的第二引线框架表面1b连接到半导体管芯3的第一半导体管芯表面3a，和/或半导体管芯3的第二半导体管芯表面3b连接到夹4的波纹部分4b。根据该示例，焊接是推荐的工艺，因为这允许施加所需的均匀的焊料体积，这防止了焊料空隙和/或焊料不足。在图1b以及图2b和图2d中，借助于附图标记2(指示例如焊膏)示意性地示出了引线框架1与半导体管芯3之间以及半导体管芯3与夹4之间的连接。
如图1d和图3中更详细示出的，模制化合物5连同夹4的波纹部分4b的至少一个峰部4b’形成半导体器件10的单个平面(上表面)10b，从而构成具有改进的散热的最佳散热器表面。
优选地，引线框架1和/或夹4由导电金属片制成，例如由铜片或铝片制成。特别地，在夹4由导电金属片制成的示例中，该金属片优选地具有200μm的宽度，参见图4a。优选地，波纹部分4b的宽度或厚度w是峰部4b’之间的金属片的宽度/厚度v的两倍，参见图4d。
图2a至图2g连同图1a至图1d和图4a-4d示出了制造根据本公开的半导体器件的方法的示例的各个步骤。
该方法可以包括形成夹4的步骤，夹4包括平坦部分4a和波纹部分4b，其中波纹部分包括至少一个峰部4b’和至少一个谷部4b”。这种夹4的形成过程在图4a至图4b中示出，并且开始于具有一定厚度D的起始带材40(图4a)，该厚度可以是200μm。将起始带材40放置在两个预成型板或压模P1和P2之间，这两个预成型板或压模P1和P2具有预成型形状，参见图4b。两个压模P1和P2彼此相向移动(图4c)，并将起始带材40成型或冲压成最终的夹4(图4d)，夹4由平坦部分4a和波纹部分4b组成，其中波纹部分包括至少一个峰部4b’和至少一个谷部4b”。如上所述，波纹部分4b的宽度或厚度w是峰部4b’之间的金属片的宽度/厚度v的两倍。
替代性地，如图2e至图2g所示，每个波纹状夹4容纳在所谓的夹矩阵(clipmatrix)400中，夹矩阵400包含多个波纹状夹4。
利用如此获得的预成型的夹4，制造半导体器件10的方法继续至步骤ii)：将半导体管芯3连接到引线框架1。引线框架1在图2a中示出，并且特别地，引线框架1被绘出为适于在一个序列中制造多个半导体器件的引线框架矩阵(也用附图标记1表示)。引线框架1设置有几个管芯贴装焊盘(die attach paddles)1z，这些管芯贴装焊盘1z用作半导体管芯3的安装表面。
如这些图中所示，引线框架1包括第一引线框架表面1a和与第一引线框架表面1a相对的第二引线框架表面1b。同样，半导体管芯3包括第一半导体管芯表面3a和与第一半导体管芯表面3a相对的第二半导体管芯表面3b。参见图2c，当在相应的管芯贴装焊盘1z上安装或连接半导体管芯3时，引线框架1的第二引线框架表面1b连接到半导体管芯3的第一半导体管芯表面3a。
在图2e所示的下一步骤iii)中，将夹4连接到半导体器件3，使得半导体管芯3的第二半导体管芯表面3b连接到夹4的波纹部分4b。步骤iii)可以通过将包含多个波纹状夹4的夹矩阵400安装到引线框架矩阵1上而变得容易，这样，夹4的矩阵与多个半导体管芯3精确重叠，每个半导体管芯被安装到管芯贴装焊盘1z上。
连接步骤ii)和iii)可以通过多种连接技术来实现，诸如在引线框架1的第二引线框架表面1b与半导体管芯3的第一半导体管芯表面3a之间和/或半导体管芯3的第二半导体管芯表面3b与夹4的波纹部分4b之间的焊接、烧结或超声波键合。
在图2b和图2d中，这些连接部通过附图标记2示意性地示出，这些连接部可以包括焊膏和焊料。优选地，执行焊接连接，因为焊接是根据本示例的推荐工艺，由于焊接允许施加所需的均匀的焊料体积，这防止了焊料空隙和/或焊料不足。
图2f绘出了下一个方法步骤iv)，用模制化合物5封装每个由半导体管芯3、夹4的波纹部分4b的至少一个谷部4b”、以及引线框架1形成的组件。在图2f中示出了所得的密封剂封装，其中夹4的波纹部分4b的至少一个峰部4b’、夹4的平坦部分4a的至少一部分、以及引线框架1的第一引线框架表面1a是暴露的。还参见图1d和图3。
通常，封装步骤iv)导致夹4的波纹部分4b的至少一个峰部4b’也被模制化合物5覆盖。这也在图1c以及图2f中示出，其中每个夹4的波纹部分4b被模制化合物5覆盖，该覆盖通过用虚线绘出的峰部4b’来说明，并且峰部的阴影比模制化合物5的阴影稍浅。
相应地，在峰部4b’被模制化合物5封装的情况下，不能实现散热。因此，封装步骤iv)之后可以是抛光步骤vi)，参见图2g和图1d，使得夹4的波纹部分4b的至少一个峰部4b’暴露出来，并且模制化合物5和夹4的波纹部分4b的至少一个峰部4b’形成单个平面。这使得半导体器件具有有效的、平坦的散热器上表面10b，该散热器上表面10b具有改进的散热。
在最后的步骤中，通过用已知技术去除多余的引线框架部分1x和夹矩阵部分400x，将半导体器件从引线框架矩阵1和夹矩阵400中切单出(参见图2g)。这获得了单个化的半导体器件10(图3)，其中，夹的暴露的波纹部分4b’和平坦部分4a有效地用作增大的散热表面，特别是在半导体器件10的上表面或顶面10b处有效地用作增大的散热表面。
附图标记列表
1 引线框架/引线框架矩阵
1a 第一引线框架表面
1b 第二引线框架表面
1x 多余的引线框架部件
1z 管芯贴装焊盘
2 焊膏/焊料
3 半导体管芯
3a 第一半导体管芯表面
3b 第二半导体管芯表面
4 夹
4a 平坦部分
4b 波纹部分
4b’ 峰部
4b” 谷部
40 用于夹4的起始带材
400 夹矩阵
400x 多余的夹矩阵部分
5 模制化合物
10 切单的半导体器件
10a 半导体器件的第一表面，或称下表面
10b 半导体器件的第二表面，或称上表面或顶面
P1-P2 压板或压模

Claims (12)

1.一种半导体器件(10)，包括：
引线框架(1)，所述引线框架(1)包括第一引线框架表面(1a)和与所述第一引线框架表面(1a)相对的第二引线框架表面(1b)；
半导体管芯(3)，所述半导体管芯(3)包括第一半导体管芯表面(3a)和与所述第一半导体管芯表面(3a)相对的第二半导体管芯表面(3b)；
夹(4)，所述夹(4)包括平坦部分(4a)和波纹部分(4b)，其中所述波纹部分包括至少两个峰部(4b’)和至少一个谷部(4b”)；
模制化合物(5)，
其中所述引线框架(1)的所述第二引线框架表面(1b)连接到所述半导体管芯(3)的所述第一半导体管芯表面(3a)，并且其中所述半导体管芯(3)的所述第二半导体管芯表面(3b)连接到所述夹(4)的所述波纹部分(4b)，并且
其中模制化合物(5)封装所述半导体管芯(3)、以及所述夹(4)的所述波纹部分(4b)的至少一个谷部(4b”)，使得所述模制化合物(5)连同以下暴露的部分形成所述半导体器件(10)的外表面：所述夹(4)的所述波纹部分(4b)的至少两个峰部(4b’)、所述夹(4)的所述平坦部分(4a)的至少一部分、以及所述引线框架(1)的所述第一引线框架表面(1a)。
2.根据权利要求1所述的半导体器件，其中通过焊接、烧结或超声波键合，所述引线框架(1)的所述第二引线框架表面(1b)连接到所述半导体管芯(3)的所述第一半导体管芯表面(3a)，和/或所述半导体管芯(3)的所述第二半导体管芯表面(3b)连接到所述夹(4)的所述波纹部分(4b)。
3.根据权利要求1或2所述的半导体器件，其中所述模制化合物(5)和所述夹(4)的所述波纹部分(4b)的至少一个峰部(4b”)形成单个平面。
4.根据前述权利要求中任一项所述的半导体器件，其中所述引线框架(1)和/或所述夹(4)由导电金属片制成，例如由铜片或铝片制成。
5.根据前述权利要求中任一项所述的半导体器件，其中所述夹(4)由金属片制成，所述金属片优选具有200μm的宽度，并且其中所述波纹部分(4b)的宽度是所述金属片的宽度的两倍。
6.根据前述权利要求中任一项所述的半导体器件，其中所述夹(4)的所述波纹部分(4b)包括三个或四个峰部(4b’)。
7.一种制造根据权利要求1至6中任一项所述的半导体器件的方法，包括以下步骤：
i)形成包括平坦部分(4a)和波纹部分(4b)的夹(4)，其中所述波纹部分包括至少两个峰部(4b’)和至少一个谷部(4b”)，
ii)将包括第一半导体管芯表面(3a)和与所述第一半导体管芯表面(3a)相对的第二半导体管芯表面(3b)的半导体管芯(3)连接到包括第一引线框架表面(1a)和与所述第一引线框架表面(1a)相对的第二引线框架表面(1b)的引线框架(1)，使得所述引线框架(1)的所述第二引线框架表面(1b)连接到所述半导体管芯(3)的所述第一半导体管芯表面(3a)，
iii)将所述夹(4)连接到所述半导体器件(3)，使得所述半导体管芯(3)的所述第二半导体管芯表面(3b)连接到所述夹(4)的所述波纹部分(4b)，
iv)用模制化合物(5)进行封装，使得所述夹(4)的所述波纹部分(4b)的所述至少两个峰部(4b)、所述夹(4)的所述平坦部分(4a)的至少一部分以及所述引线框架(1)的所述第一引线框架表面(1a)被暴露。
8.根据权利要求7所述的方法，其中连接步骤ii)和iii)还包括以下子步骤：
v)在所述引线框架(1)的所述第二引线框架表面(1b)与所述半导体管芯(3)的所述第一半导体管芯表面(3a)之间和/或在所述半导体管芯(3)的所述第二半导体管芯表面(3b)与所述夹(4)的所述波纹部分(4b)之间，通过焊接、烧结或超声波键合而实施连接。
9.根据权利要求7或8所述的方法，其中封装步骤iv)之后是以下步骤：
vi)抛光，使得所述模制化合物(5)与所述夹(4)的所述波纹部分(4b)的所述至少一个峰部(4b’)形成单个平面。
10.根据权利要求7至9中任一项所述的方法，其中所述夹(4)通过冲压金属片而制成。
11.根据权利要求7至9中任一项所述的方法，其中所述夹(4)通过成型金属片而制成。
12.根据权利要求7至11中任一项所述的方法，还包括最终步骤：
对所述半导体器件(10)进行切单。
CN202311380304.0A 2022-10-26 2023-10-24 半导体器件和制造这种半导体器件的方法 Pending CN117936490A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22203855.6A EP4362084A1 (en) 2022-10-26 2022-10-26 A semiconductor device and a method for manufacturing such semiconductor device
EP22203855.6 2022-10-26

Publications (1)

Publication Number Publication Date
CN117936490A true CN117936490A (zh) 2024-04-26

Family

ID=84044176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311380304.0A Pending CN117936490A (zh) 2022-10-26 2023-10-24 半导体器件和制造这种半导体器件的方法

Country Status (3)

Country Link
US (1) US20240145354A1 (zh)
EP (1) EP4362084A1 (zh)
CN (1) CN117936490A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170047274A1 (en) * 2015-08-12 2017-02-16 Texas Instruments Incorporated Double Side Heat Dissipation for Silicon Chip Package

Also Published As

Publication number Publication date
US20240145354A1 (en) 2024-05-02
EP4362084A1 (en) 2024-05-01

Similar Documents

Publication Publication Date Title
US9425132B2 (en) Stacked synchronous buck converter having chip embedded in outside recess of leadframe
US7166496B1 (en) Method of making a packaged semiconductor device
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US8350369B2 (en) High power semiconductor package
WO2009017999A2 (en) Dual side cooling integrated power device package and module and methods of manufacture
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
CN111276447B (zh) 双侧冷却功率模块及其制造方法
US11830856B2 (en) Semiconductor package and related methods
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
EP3108503B1 (en) Converter having partially thinned leadframe with stacked chips and interposer
JP2012182250A (ja) 半導体装置
CN117936490A (zh) 半导体器件和制造这种半导体器件的方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
JPH10256455A (ja) ダイ・パッドをオフセットさせた半導体パッケージ及びその製造方法
US20240222234A1 (en) Package with low-warpage carrier
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
US20240178094A1 (en) Semiconductor package
CN118263139A (zh) 具有低翘曲的载体的封装体
JP2001250880A (ja) 金属ベース回路基板と電子モジュールの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication