CN117914324A - 一种基于运算放大器切换delta-sigma调制器的离散型低功耗积分器 - Google Patents

Abstract

本发明请求保护一种用于delta‑sigma调制器的离散型低功耗积分器，属于集成电路领域，包括第一反馈模块、第二反馈模块、积分放大器模块、信号输入模块，所述的积分器模块包含第一运放和第二运放，其输入端，分别与信号输入和第一、第二反馈模块相连。其第一、第二运放的输出也分别连接到积分器输出。后级量化器产生的结果对所述的第一反馈模块、第二反馈模块进行控制，其时钟输入CLK1,CLK2,CLK1S,CLK2S对信号输入模块和积分器模块进行控制。delta‑sigma ADC第一级积分器最为重要，其中运放要求最高，功耗最大。利用本发明的积分器可使整个调制器的功耗极大降低。

Description

一种基于运算放大器切换delta-sigma调制器的离散型低功 耗积分器

技术领域

本发明属于集成电路领域，更具体的涉及一种基于运放切换delta-sigma调制器的离散型低功耗积分器。

背景技术

模数转换器(ADC)在信号处理起到了连接数字和模拟世界桥梁的重要作用。在数字音频、图像编码、频率合成以及各类传感器领域有着广泛的应用。根据采样频率与输入信号带宽的比例不同，ADC大致可分为奈奎斯特ADC与sigma delta ADC两种。目前基于过采样和噪声整形技术的delta-sigma ADC主要用于高精度、低压低功耗的系统中。Delta-sigma调制器结构主要由三大模块构成：1)环形滤波器，决定了噪声传递函数；2)量化器，通常使用1位量化器，多位量化器虽然可以提高系统的噪声整形能力，但是会产生非线性影响，需要增加额外的动态器件匹配逻辑电路，用于校正改善线性度；3)反馈数模转换器(DAC)，通常量化器的位数和DAC的位数相同，大于1位时会产生非线性问题。

基于环形滤波器中滤波器的工作模式，delta-sigma调制器的结构主要分为两类：1)连续时间(CT)delta-sigma调制，其带宽大、功耗低且自带抗混叠滤波器电路，减小了电路的复杂度，但是精度较低，对时钟抖动以及反馈延迟十分敏感，由工艺引起的电阻电容失配对性能也有严重的影响。2)开关电容(SC)delta-sigma调制，其相比于连续时间delta-sigma调制器，带宽较小(<1MHz)，但是精度高，设计方法和工艺技术都比较成熟。

对于广泛使用的开关电容delta-sigma调制器，核心部分在于积分器的设计，在多级delta-sigma调制器中，第一级的积分器最为重要，为满足高精度的要求下，使用的运放电流较大，导致功耗也大。

为降低delta-sigma调制器的功耗，本发明提出一种基于运放切换delta-sigm调制器的离散型低功耗积分器，专门针对大功耗积分器，可以使用两个不同功耗全差分运放放大器进行切换，在满足精度和摆幅的设计规格下同时降低功耗。

CN110875742B，一种用于delta-sigma调制器的离散型低功耗积分器，包括时钟产生子模块、第一反馈积分子模块、第二反馈积分子模块以及积分放大器，所述的时钟产生子模块包括第一输出端、第二输出端、第三输出端和第四输出端，所述时钟产生子模块电路通过其输出端与第一反馈积分子模块、第二反馈积分子模块以及积分放大器相连，并产生不同相位频率的时钟脉冲对所述的第一反馈积分子模块、第二反馈积分子模块以及积分放大器进行控制。本发明还提供了一种用时钟控制积分放大器使能端的方法，用于减小积分器的功耗。本发明的积分器可有效减少非线性失真，还能大大降低开关引起的电压过冲问题，利用本发明的积分器可使整个调制器的功耗极大降低。

CN110875742B，一种用于delta-sigma调制器的离散型低功耗积分器。根据该专利的描述，可以控制放大器使能端的方法，用于减小积分器的功耗。但在采样的时候，存在以下问题：引入了多于的电容和电阻，会影响整体ADC的精度，多的电容产生电容失配的问题，进而降低精度。本发明则提供了全差分放大器使能端如图1中的开关S9,S14来控制全差分运算放大器的工作状态，在采样和保持状态下提前打开，使用一对非交叠时钟CLK1S,CLK2S来控制只有一个全差分运算放大器工作，并没有引入多的电容和电阻，利用本发明的积分器可使整个调制器的功耗极大降低。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种基于运算放大器切换delta-sigma调制器的离散型低功耗积分器。本发明的技术方案如下：

一种基于运算放大器切换delta-sigma调制器的离散型低功耗积分器，其特征在于，包括：第一反馈模块、第二反馈模块、积分放大器模块、信号输入模块，所述积分放大器模块包括第一运算放大器和第二运算放大器，第一运算放大器的输入端分别与信号输入模块、第一反馈模块相连接，第二运算放大器的输入端分别与信号输入模块、第二反馈模块相连接，第一运算放大器的输出端、第二运算放大器的输出端分别与积分放大器模块的输出端相连接；第一、第二反馈模块用于积分器的负反馈输入，积分放大器模块用于对输入信号的比例积分，信号输入模块用于信号输入，后级量化器产生的结果对所述的第一反馈模块、第二反馈模块进行控制，时钟输入CLK1,CLK2,CLK1S,CLK2S对信号输入模块和积放大器模块进行控制；所述CLK1,CLK2是具有相位差的时钟为非交叠时钟，CLK1S,CLK2S是具有相位差的时钟为非交叠时钟。

进一步的，所述积分放大器包括两个全差分运算放大器、第一采样电容、第二采样电容、第一积分电容、第二积分电容、第三开关-第十六开关；所述第一积分电容的一端以及第三开关的一端与两个全差分运算放大器的反相端相连：所述第一反馈模块、信号输入的一端连接到第一采样电容的一端，第一采样电容的另一端与所述的第三开关的另一端相连；所述第一积分电容另一端与两个全差分运算放大器的正输出端相连；所述第二积分电容的一端以及第四开关的一端与两个全差分运算放大器的正相端相连：所述第二反馈模块、与信号输入的另一端连接到第二采样电容的一端：第二采样电容的另一端与所述的第四开关的另一端相连；所述第二积分电容另一端与两个全差分运算放大器的负输出端相连；所述两个全差分运算放大器在CLK1S与CLK2S控制下选择一个放大器工作。

进一步的，所述积分放大器的输入端分别与第一全差分运算放大器、第二全差分运算放大器相连接，第一全差分运算放大器、第二全差分运算放大器也连接到积分放大器的输出端，通过提前到来高电平CLK1S,与CLK2S控制的第七开关-第十六开关的开关的闭合或断开，这十个开关都在时钟脉冲为高电平时闭合。

进一步的，所述第五开关的一端连接第一采样电容以及第三开关：第五开关的另一端连接共模电压VCM：第六开关的一端连接第二采样电容以及第三开关：第六开关的另一端连接共模电压VCM。

进一步的，所述第一运算放大器包括第七、第八、第九、第十、第十一开关：第七、第八、第十、第十一开关通过CLK2S的电平来控制第一运算放大器的工作状态，高电平时工作：所述第九开关与电源电压的VDD相连；所述CLK2S比CLK2的高电平提前到来：第二运算放大器包括第十二、第十三、第十四、第十五、第十六开关：第十二、第十三、第十五、第十六开关通过CLK1S的电平来控制第二运算放大器的工作状态，高电平时工作：所述第十四开关与电源电压的VDD相连；所述CLK1S与CLK1相比高电平提前到来。

进一步的，所述CLK1S与CLK2S是一对非交叠时钟：所述中的第一全差分运算放大器和第二全差分运算放大器只有一个工作：在delta-sigma调制器中第一级积分器要求最高：但在CLK1采样阶段时，积分器使用低功耗的全差分运算放大器，在CLK2积分时候就切换为高功耗全差分运算放大器完成比例积分：即在一个周期的全差分运算放大器功耗为两个全差分运算放大器的功耗之和。

进一步的，所述delta-sigma调制器为一个四阶CIFF结构的delta-sigma调制器，假定输入频率为fin，信号带宽为fB时钟频率为fs，cs1,cs2为采样电容，根据设定的21bit的要求进行计算，其计算公式如下：

根据ENOB＝21bit算出电路信噪比SNR>130dB,其中是第一级积分放大器的摆幅，fb是信号带宽，fs是采样频率，再根据fb,fs求出OSR，/>取OSR＝1024，求出均方噪声电压平方/>再根据/>得出cs1,cs2；再根据比例系数求出cf1，cf2。其中K为玻尔兹曼常数，T是温度，C就是所求电容。

本发明的优点及有益效果如下：

与传统技术相比，本发明改变了在一个时钟周期内用一个高功耗的运放来进行工作，转而在采样时刻使用低功耗运放，积分时刻使用高功耗运放，相对于传统积分器，实现了一定的功耗降低。

与传统技术相比，没有在采样时添加其他的电容电阻模块，在不降低调制器精度的前提下，降低了调制器功耗，调制器的运放功耗占整个的60％-70％。

附图说明

图1是本发明提供优选实施例开关电容积分器的示例电路结构图。

图2是本发明实施例中控制时钟CLK1,CLK2,CLK1S,CLK2S的信号波形图。

图3是四阶delta-sigma调制器下使用本发明积分器的电流原理图。

图4是使用本发明实例四阶delta-sigma调制器完成设定精度21位的波形图和FFT结果。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

本发明解决上述技术问题的技术方案是：

图1是本发明实施例提供的运放切换积分器的示例电路结构图，如图1发明公开了一种用于delta-sigma调制器的离散型低功耗积分器，包括第一反馈模块、第二反馈模块、积分器模块、信号输入模块，所述的积分器模块包含第一运放和第二运放，其输入端，分别与信号输入和第一、第二反馈模块相连。其第一、第二运放的输出也分别连接到积分器输出。后级量化器产生的结果对所述的第一反馈模块、第二反模块进行控制，其时钟输入CLK1,CLK2,CLK1S,CLK2S对信号输入模块和积分器模块进行控制。其中CLK1S与CLK2S如图2，相比于CLK1，CLK2提前到来高电平，来控制运放工作状态。sigma delta ADC第一级积分器最为重要，其中运放要求最高，功耗最大。利用本发明的积分器可使整个调制器的功耗极大降低。如图2，CLK1,CLK2是一对非交叠时钟，其中的延迟Td在1ns～5ns。CLK1S,CLK2S也是一对非交叠时钟，控制整个电路的采样和积分的工作状态。所述的第一反馈模块和第二反馈模块均与delta-sigma调制器电路的反馈端和积分放大器相连，所述的积分放大器对所述的第一反馈模块、第二反馈模块电路输出的电压信号按设定的比例系数积分；

所述的积分放大器包括两个全差分运算放大器OP1、OP2、第一、第二采样电容、第一、第二积分电容、第三、第四、第五、第六、第七、第八、第九、第十、第十一、第十二、第十三、第十四、第十五、第十六开关；；所述的第一积分电容cf1的一端以及第三开关S3的一端与两个全差分运算放大器的反相端相连：所述的第一反馈模块、信号输入的一端连接到第一采样电容cs1的一端，第一采样电容cs1的另一端与所述的第三开关S3的另一端相连；所述的第一积分电容cf1另一端与两个全差分运算放大器的正输出端相连。所述的第二积分电容cf2的一端以及第四开关S4的一端与两个全差分运算放大器的正相端相连：所述的第二反馈模块、与信号输入的另一端连接到第二采样电容的一端：第二采样电容cs2的另一端与所述的第四开关S4的另一端相连；所述的第二积分电容cf2另一端与两个全差分运算放大器的负输出端相连。所述的两个全差分运算放大器OP1、OP2在其CLK1S与CLK2S控制下选择一个放大器工作。

如图1、所述的积分器输入端分别与第一、第二全差分运算放大器OP1、OP2相连接，第一、第二全差分运算放大器也连接到积分器输出，通过提前到来高电平CLK1S,与CLK2S控制的第七、第八、第十六开关的开关的闭合或断开，这十个开关都在时钟脉冲为高电平时闭合。

所述的第一反馈模块包括第十七开关S17、第十八开关S18、所述的第十七开关与delta-sigma调制器电路的正反馈端相连，第十八开关与delta sigma调制器电路的负反馈端相连。所述的第五开关S5的一端连接第一采样电容以及第三开关S3：第五开关的另一端连接共模电压VCM：第六开关S6的一端连接第二采样电容以及第三开关：第六开关的另一端连接共模电压VCM。

所述的第一第一全差分运算放大器的包括第七、第八、第九、第十、第十一开关：第七、第八、第十、第十一开关通过CLK2S的电平来控制第一运放的工作状态，高电平时工作：所述中第九开关与电源电压的VDD相连。所述中的CLK2S与CLK2相比高电平提前到来：第二第一全差分运算放大器的包括第十二、第十三、第十四、第十、第十六开关：第十二、第十三、第十五、第十六开关通过CLK1S的电平来控制第二运放的工作状态，高电平时工作：所述中第十四开关与电源电压的VDD相连。所述中的CLK1S与CLK1相比高电平提前到来。所述中的第一全差分运算放大器和第二全差分运算放大器只有一个工作：在delta-sigma调制器中第一级积分器要求最高：但在CLK1采样阶段时，积分器可使用较低要求低功耗的全差分运算放大器，在CLK2积分时候就切换为高要求，高功耗全差分运算放大器完成比例积分：即在一个周期的全差分运算放大器功耗为两个全差分运算放大器的功耗之和，与高功耗全差分运算放大器工作一个周期相比功耗大大降低。

如图3搭建一个四阶CIFF结构的delta-sigma调制器，假定输入频率为fin，信号带宽为fB时钟频率为fs，cs1,cs2为采样电容，根据设定的21bit的要求进行计算。其计算公式如下：

根据ENOB＝21bit算出电路信噪比SNR>130dB,其中是第一级积分放大器的摆幅，fb是信号带宽，fs是采样频率，再根据fb,fs求出OSR，/>取OSR＝1024，求出均方噪声电压/>再根据/>得出cs1,cs2；再根据比例系数求出cf1，cf2。其中K为玻尔兹曼常数，T是温度，C就是所求电容。

与传统技术相比，本发明改变的在一个时钟周期内的运放使用结构，在采样时使用低要求低功耗运放，积分时使用高要求高功耗运放，通过第七、第八、第九、第十、第十一、第十二、第十三、第十四、第十五、第十六开关的控制下始终只有一个运放工作，在不添加多的电容影响精度下，完成一个低功耗的运放，因为delta-sigma调制器其中％50左右的功耗都在其第一级积分器中，在本实例中使用了一个140uA电流的全差分运算放大器和一个20uA电流的全差分运算放大器，在一个周期内相当于使用的是一个80uA电流的全差分运算放大器，在不影响设计规格下，比起传统结构一直使用140uA电流的全差分运算放大器极大的降低了功耗。最终仿真结果如图4，左边是DAC的输出，右边是FFT后的结果，可见最终为21.3bit，完成了设计规格和效能。

本发明所采用技术使用了两个全差分运算放大器，同时其输出可以与传统的开关电容型积分器进行等效。采用本发明的积分器所设计的delta-sigma调制器功耗将大大减小。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (7)

1.一种基于运算放大器切换delta-sigma调制器的离散型低功耗积分器，其特征在于，包括：第一反馈模块、第二反馈模块、积分放大器模块、信号输入模块，所述积分放大器模块包括第一运算放大器和第二运算放大器，第一运算放大器的输入端分别与信号输入模块、第一反馈模块相连接，第二运算放大器的输入端分别与信号输入模块、第二反馈模块相连接，第一运算放大器的输出端、第二运算放大器的输出端分别与积分放大器模块的输出端相连接；第一、第二反馈模块用于积分器的负反馈输入，积分放大器模块用于对输入信号的比例积分，信号输入模块用于信号输入，后级量化器产生的结果对所述的第一反馈模块、第二反馈模块进行控制，时钟输入CLK1,CLK2,CLK1S,CLK2S对信号输入模块和积放大器模块进行控制；所述CLK1,CLK2是具有相位差的时钟为非交叠时钟，CLK1S,CLK2S是具有相位差的时钟为非交叠时钟。

2.根据权利要求1所述的基于运算放大器切换delta-sigma调制器的离散型低功耗积分器，其特征在于，所述积分放大器包括两个全差分运算放大器、第一采样电容、第二采样电容、第一积分电容、第二积分电容、第三开关-第十六开关；所述第一积分电容的一端以及第三开关的一端与两个全差分运算放大器的反相端相连：所述第一反馈模块、信号输入的一端连接到第一采样电容的一端，第一采样电容的另一端与所述的第三开关的另一端相连；所述第一积分电容另一端与两个全差分运算放大器的正输出端相连；所述第二积分电容的一端以及第四开关的一端与两个全差分运算放大器的正相端相连：所述第二反馈模块、与信号输入的另一端连接到第二采样电容的一端：第二采样电容的另一端与所述的第四开关的另一端相连；所述第二积分电容另一端与两个全差分运算放大器的负输出端相连；所述两个全差分运算放大器在CLK1S与CLK2S控制下选择一个放大器工作。

3.根据权利要求2所述的基于运算放大器切换delta-sigma调制器的离散型低功耗积分器，其特征在于，所述积分放大器的输入端分别与第一全差分运算放大器、第二全差分运算放大器相连接，第一全差分运算放大器、第二全差分运算放大器也连接到积分放大器的输出端，通过提前到来高电平CLK1S,与CLK2S控制的第七开关-第十六开关的开关的闭合或断开，这十个开关都在时钟脉冲为高电平时闭合。

4.根据权利要求3所述的基于运算放大器切换delta-sigma调制器的离散型低功耗积分器，其特征在于，所述第五开关的一端连接第一采样电容以及第三开关：第五开关的另一端连接共模电压VCM：第六开关的一端连接第二采样电容以及第三开关：第六开关的另一端连接共模电压VCM。

5.根据权利要求4所述的基于运算放大器切换delta-sigma调制器的离散型低功耗积分器，其特征在于，所述第一运算放大器包括第七、第八、第九、第十、第十一开关：第七、第八、第十、第十一开关通过CLK2S的电平来控制第一运算放大器的工作状态，高电平时工作：所述第九开关与电源电压的VDD相连；所述CLK2S比CLK2的高电平提前到来：第二运算放大器包括第十二、第十三、第十四、第十五、第十六开关：第十二、第十三、第十五、第十六开关通过CLK1S的电平来控制第二运算放大器的工作状态，高电平时工作：所述第十四开关与电源电压的VDD相连；所述CLK1S与CLK1相比高电平提前到来。

6.根据权利要求5所述的基于运算放大器切换delta-sigma调制器的离散型低功耗积分器，其特征在于，所述CLK1S与CLK2S是一对非交叠时钟：所述中的第一全差分运算放大器和第二全差分运算放大器只有一个工作：在delta-sigma调制器中第一级积分器要求最高：但在CLK1采样阶段时，积分器使用低功耗的全差分运算放大器，在CLK2积分时候就切换为高功耗全差分运算放大器完成比例积分：即在一个周期的全差分运算放大器功耗为两个全差分运算放大器的功耗之和。

7.根据权利要求6所述的基于运算放大器切换delta-sigma调制器的离散型低功耗积分器，其特征在于，所述delta-sigma调制器为一个四阶CIFF结构的delta-sigma调制器，假定输入频率为fin，信号带宽为fB时钟频率为fs，cs1,cs2为采样电容，根据设定的21bit的要求进行计算，其计算公式如下：

根据ENOB＝21bit算出电路信噪比SNR>130dB,其中是第一级积分放大器的摆幅，fb是信号带宽，fs是采样频率，再根据fb,fs求出OSR，/>取OSR＝1024，求出均方噪声电压/>再根据/>得出cs1,cs2；再根据比例系数求出cf1，cf2。其中K为玻尔兹曼常数，T是温度，C就是所求电容。