CN117913033A - 半导体装置及其预成型适配器和制造方法 - Google Patents
半导体装置及其预成型适配器和制造方法 Download PDFInfo
- Publication number
- CN117913033A CN117913033A CN202211249551.2A CN202211249551A CN117913033A CN 117913033 A CN117913033 A CN 117913033A CN 202211249551 A CN202211249551 A CN 202211249551A CN 117913033 A CN117913033 A CN 117913033A
- Authority
- CN
- China
- Prior art keywords
- preformed
- semiconductor device
- package
- leadframe
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000004806 packaging method and process Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 44
- 238000001746 injection moulding Methods 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 26
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 33
- 239000000047 product Substances 0.000 description 30
- 239000003989 dielectric material Substances 0.000 description 23
- 238000009826 distribution Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种用于半导体封装的预成型适配器包含至少一导线架以及与导线架接合的至少一封装外壳。导线架与封装外壳各自具有依据半导体装置的默认封装外观提供的预成型外型。
Description
技术领域
本发明涉及一种半导体装置，特别涉及一种半导体装置的预成型适配器和制造方法。
背景技术
半导体封装技术涉及将芯片容置于包含针脚以及外壳的封装结构中，甚至进一步以非导电材料包覆芯片以阻隔水气，以保护芯片不受外界的水气、灰尘、静电等影响。所述芯片可为通过切割晶圆获得其上具有集成电路的独立芯片。封装结构的外壳可由塑料、玻璃或者陶瓷制成。
通常，封测厂执行的半导体封装制程的步骤系先将芯片与导线架接合，然后在依据产品端(客户端)的要求形成符合产品需求的封装外壳。举例来说，现有的半导体封装制程通常是将金属片贴附于暂时性基板上，接着藉由对此金属片进行蚀刻以制成导线架，然后依序进行芯片与导线架的接合以及封装外壳的形成，其中封装外壳的形成通常是以环氧树脂包覆芯片与部分导线架。
然而，由于同一种芯片可能用于不同型号与规格的终端产品，因此当面临终端产品的型号与规格众多的情况时，上述半导体封装制程的变更弹性明显不足。举例来说，一种芯片目前被产品端使用于车用电子产品，因此封测厂的生产线系将此芯片封装至用于前述车用电子产品的封装结构内。然而，若产品端要求将此芯片使用于手机用电子产品，则封测厂可能为此必需建立另一条生产线，从而导致生产成本高昂。
发明内容
鉴于上述问题，本发明提供一种预成型适配器、包含其半导体装置和半导体装置的制造方法，藉此解决面临终端产品的型号众多时现有半导体封装制程的变更弹性不足的问题。
本发明所揭露的用于半导体封装的预成型适配器包含至少一导线架以及与导线架接合的至少一封装外壳。导线架与封装外壳各自具有依据半导体装置的默认封装外观提供的预成型外型。
本发明所揭露的半导体装置包含预成型适配器以及芯片。预成型适配器包含导线架以及与导线架接合的封装外壳，且导线架与封装外壳各自具有依据半导体装置的默认封装外观提供的预成型外型。芯片设置于预成型适配器，且芯片与导线架电连接。
本发明所揭露的半导体装置的制造方法包含：藉由预成型制程提供预成型适配器，其中预成型适配器包含至少一导线架以及与导线架接合的至少一封装外壳，且导线架与封装外壳各自具有依据半导体装置的默认封装外观提供的预成型外型；以及于预成型制程完成之后，设置芯片于预成型适配器，其中芯片与导线架电连接。
根据本发明揭露的预成型适配器、半导体装置及其制造方法，预成型适配器的导线架和封装外壳各自具有依据半导体装置的默认封装外观提供的预成型外型。在封装结构被预成型后，芯片才会被封装至封装外壳内而得到半导体装置。藉此，能够视产品端(客户端)需求提供外型适合的预成型适配器之后再封装芯片，有助于降低制造成本。举例来说，若产品端要求将同一种芯片用于制造另一种型号的半导体装置，封测厂只需要在原有生产在线替换预成型适配器，而不需要开设另一条生产线专门生产所述另一种型号的半导体装置。
以上关于本发明内容的说明及以下实施方式的说明系用以示范与解释本发明的原理，并为本发明的保护范围提供更进一步的解释。
附图说明
图1为根据本发明第一实施例的半导体装置的示意图。
图2至图7为图1的半导体装置的制造方法的流程示意图。
图8为根据本发明第二实施例的半导体装置的示意图。
图9至图14为图8的半导体装置的制造方法的流程示意图。
图15为根据本发明第三实施例的半导体装置的示意图。
图16至图21为图15的半导体装置的制造方法的流程示意图。
图22为根据本发明第四实施例的半导体装置的示意图。
图23至图28为图22的半导体装置的制造方法的流程示意图。
【附图标记说明】
1、1a、1b、1c：半导体装置
2：上模具
3：下模具
4：注塑件
5：金属件
10、10a、10b、10c：预成型适配器
110、110a、110b、110c：导线架
111：弯折部
112、112a、112b、112c：焊接图案
120、120a、120b、120c：封装外壳
121、121a、121b、121c：容置腔
122：斜面段
123：底面
20：芯片
210：半导体层
220：导线重配层
230：锡球
240：晶粒保护层
30：底部填充剂
40：介电材料
具体实施方式
于以下实施方式中详细叙述本发明的详细特征及优点，其内容足以使本领域普通技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、保护范围及附图，本领域普通技术人员可轻易理解本发明。以下实施例系进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
请参照图1，为根据本发明第一实施例的半导体装置的示意图。在本实施例中，半导体装置1包含预成型适配器10、芯片20以及底部填充剂30。
预成型适配器10包含导线架110以及与导线架接合的封装外壳120。导线架110与封装外壳120各自具有依据半导体装置1的默认封装外观提供的预成型外型。详细来说，在将芯片封装至预成型适配器10内之前，导线架110与封装外壳120已经依据产品端提供的产品外观被预成型。在本实施例中，产品端提供的半导体装置1的外观具有弯折的针脚(Pin)，因此导线架110的预成型外型包含至少一弯折部111。此外，产品端提供的半导体装置1的外观具有特定厚度的封装外壳120以容纳芯片20和底部填充剂30，因此封装外壳120的预成型外型包含尺寸足以容纳芯片20的容置腔121。关于制造预成型适配器10的方法将于后续进一步说明。
芯片20设置于预成型适配器10，且芯片20与导线架110电连接。详细来说，芯片20可以是裸晶粒或是藉由芯片级封装(Chip Scale Package，CSP)技术制作出的电子元件。图1示例性绘制藉由芯片级封装制作出的电子元件作为芯片20，其可以包含半导体层210(又可称作裸晶粒)、导线重配层220、锡球230以及晶粒保护层240，且半导体层210介于导线重配层220与晶粒保护层240之间。导线架110的预成型外型包含对应芯片20的电连接点的焊接图案112。具体来说，在芯片20系由芯片级封装制成的情况中，于芯片被封装至预成型适配器10内之前，导线架110已经依据芯片20的锡球230(即电连接点)的分布而被裁切成特定的外型，其中导线架110贯穿封装外壳120，并且导线架110其中一端于容置腔121内暴露于外而形成对应锡球230的分布的焊接图案112。在本实施例中，芯片级封装技术可采用晶圆级封装(Wafer Level Packaging)来实现。此外，本实施例以锡球作为电连接点的示例，然而在其他实施例中的电连接点可以是用于打线接合的接垫。
底部填充剂30可为环氧树脂，其容置于封装外壳120的容置腔121内。底部填充剂30包覆芯片20的锡球230(即电连接点)且未包覆裸晶粒(即半导体层)。底部填充剂30有助于提高芯片20与导线架110之间连接的机械强度，确保芯片20满足机械冲击要求。
以下说明半导体装置1的制造方法。请一并参照图2至图7，为图1的半导体装置的制造方法的流程示意图。首先，系藉由预成型制程提供预成型适配器10。
所述预成型制程包含依据半导体装置1的默认封装外观提供具有预成型外型的导线架110。如图2所示，金属结构(例如具有孔洞的金属片)可被预先切割而形成独立的多个导线架110，并且每个导线架110被弯折而得到末端适合作为针脚的预成型外型。此外，每个导线架110的预成型外型还包含焊接图案112，其对应芯片上的锡球的分布，并且所述焊接图案112的形成可通过冲压制程或蚀刻制程实现。
预成型制程进一步包含藉由注塑成型制程于导线架110形成具有预成型外型的封装外壳120。如图2和图3所示，导线架110被置于上模具2和下模具3之间。上模具2和下模具3压合，并且热固性介电材料被灌入模具内，从而形成单件式的注塑件4。于注塑成型制程完成之后，脱模以获得预成型适配器10。注塑件4在随后的步骤可被切割以获得多个封装外壳120，并且注塑件4包含用以容纳芯片的多个容置腔121。
接着，将芯片20设置于预成型适配器10。如图4所示，于预成型制程完成之后，多个芯片20分别置入这些容置腔121中。各个芯片20的锡球230与焊接图案112接合，从而使得芯片20与导线架110电连接。锡球230与焊接图案112的接合可以采用回流焊接(Reflow)来实现。
如图5所示，液态的底部填充剂30被填入注塑件4的各个容置腔121中。底部填充剂30冷却凝固而包覆芯片20的导线重配层220与锡球230，并且芯片20的半导体层210和晶粒保护层240未被底部填充剂30包覆而显露于外。显露在外的半导体层210有助于散热。
如图6所示，可选择性地以激光刻印(Laser Marking)形成标记在注塑件4上或是芯片20的晶粒保护层上。所述的标记可以表示半导体装置1的产品信息，例如产品型号。此外，还可选择性地于导线架110的表面电镀锡以增加导电度，且此电镀锡的制程可接续在导线架110的预成型制程之后或是接续在底部填充剂30的填充之后。
如图7所示，藉由切割制程将注塑件4切割成独立的多个封装外壳120。各个封装外壳120具有容置腔121，并且这些封装外壳120分别与这些导线架110接合。通过图2至图7的制造方法可生产出包含导线架110、封装外壳120以及芯片20的半导体装置1。此外，所述切割制程只切割注塑件4而不切割导线架110，藉此避免导线架110的末端有金属毛边，进而能确保将半导体装置1与其他电子零部件组装时，导线架110不会刮伤其他电子零部件。导线架110的外表面可具有注塑痕。
图1示例性绘出将芯片20封装以得到特定产品型号的半导体装置1，其例如但不限于是用于服务器、车载装置或高阶智能型手机等电子装置。然而，芯片20也可应用于制造其他产品型号的半导体装置。根据本发明揭露的内容，若产品端需求的是包含封装芯片20的具有第一产品型号的半导体装置1时，可依据第一产品型号的外观确定导线架110与封装外壳120的外型，并且在芯片20的封装之前就先将导线架110与封装外壳120预成型。若产品端需求的是包含封装芯片20的具有不同于第一产品型号的第二产品型号的半导体装置时，可在芯片20的封装之前先依据第二产品型号的外观将导线架与封装外壳预成型。
包含封装芯片20的另一半导体装置的例子请参照图8，为根据本发明第二实施例的半导体装置的示意图。在本实施例中，半导体装置1a包含预成型适配器10a、芯片20以及介电材料40。半导体装置1a例如但不限于是用于服务器、车载装置或高阶智能型手机等电子装置，其外型可不同于图1中的半导体装置1。
预成型适配器10a包含导线架110a以及与导线架接合的封装外壳120a。导线架110a与封装外壳120a各自具有依据半导体装置1a的默认封装外观提供的预成型外型。关于制造预成型适配器10a的方法将于后续进一步说明。
芯片20设置于预成型适配器10a，且芯片20与导线架110a电连接。关于芯片20的构造可参照与第一实施例有关的描述，此处不再赘述。介电材料40可为聚合物，其容置于封装外壳120a的容置腔121a内并且包覆芯片20。介电材料40可改善半导体装置1a的电磁兼容性(EMC)。
图9至图14为图8的半导体装置的制造方法的流程示意图。首先，系藉由预成型制程提供预成型适配器10a。
所述预成型制程包含依据半导体装置1a的默认封装外观提供具有预成型外型的导线架110a。如图9所示，单件式的金属件5被弯折，并且此金属件5可于后续被切割而获得具有适合作为针脚的预成型外型的多个导线架110a。此外，金属件5的预成型外型还包含焊接图案112a，其对应芯片上的锡球的分布。
预成型制程进一步包含藉由注塑成型制程于金属件5形成具有预成型外型的封装外壳120a。如图9和图10所示，金属件5被置于上模具2和下模具3之间。上模具2和下模具3压合，并且热固性介电材料被灌入模具内，从而形成多个独立的封装外壳120a。每个封装外壳120a的外表面可具有注塑痕。于注塑成型制程完成之后，脱模以获得预成型适配器10a。各个封装外壳120a包含用以容纳芯片的容置腔121a。
接着，将芯片20设置于预成型适配器10a。如图11所示，于预成型制程完成之后，多个芯片20分别置入这些容置腔121a中。各个芯片20的锡球230与焊接图案112a接合。锡球230与焊接图案112a的接合可以采用回流焊接来实现。
如图12所示，液态的介电材料40被填入封装外壳120a的容置腔121a中。介电材料40固化并且包覆芯片20的半导体层210、导线重配层220与锡球230。
如图13所示，可选择性地以激光刻印形成标记在各个封装外壳120a上或是介电材料40上。所述的标记可以表示半导体装置1a的产品信息，例如产品型号。此外，还可选择性地于金属件5的表面电镀锡以增加导电度。
如图14所示，藉由切割制程将金属件5切割成独立的多个导线架110a，并且这些封装外壳120a分别与这些导线架110a接合。通过图9至图14的制造方法可生产出包含导线架110a、封装外壳120a以及芯片20的半导体装置1a。此外，所述切割制程只切割金属件5而不切割封装外壳120a。
包含封装芯片20的又另一半导体装置的例子请参照图15，为根据本发明第三实施例的半导体装置的示意图。在本实施例中，半导体装置1b包含预成型适配器10b、芯片20以及介电材料40。半导体装置1b例如但不限于是用于服务器、车载装置或高阶智能型手机等装置，其外型可不同于图1和图8中的半导体装置。
预成型适配器10b包含导线架110b以及与导线架接合的封装外壳120b。芯片20设置于预成型适配器10b，且芯片20与导线架110b电连接。关于芯片20的构造可参照与第一实施例有关的描述，此处不再赘述。介电材料40可为聚合物，其容置于封装外壳120b的容置腔121b内并且包覆芯片20。
图16至图21为图15的半导体装置的制造方法的流程示意图。首先，系藉由预成型制程提供预成型适配器10a。
所述预成型制程包含依据半导体装置1b的默认封装外观提供具有预成型外型的导线架110b。如图16所示，单件式的金属件5被弯折，并且此金属件5可于后续被切割而获得具有适合作为针脚的预成型外型的多个导线架110b。此外，金属件5的预成型外型还包含焊接图案112b，其对应芯片上的锡球的分布。
预成型制程进一步包含藉由注塑成型制程于金属件5形成具有预成型外型的封装外壳120b。如图16和图17所示，金属件5被置于上模具2和下模具3之间。上模具2和下模具3压合，并且热固性介电材料被灌入模具内，从而形成多个独立的封装外壳120b。每个封装外壳120b的外表面可具有注塑痕。于注塑成型制程完成之后，脱模以获得预成型适配器10b。各个封装外壳120b包含用以容纳芯片的容置腔121b。
接着，将芯片20设置于预成型适配器10b。如图18所示，于预成型制程完成之后，多个芯片20分别置入这些容置腔121b中。各个芯片20的锡球230与焊接图案112b接合。
如图19所示，液态的介电材料40被填入封装外壳120a的容置腔121a中。介电材料40固化而包覆芯片20的半导体层210、导线重配层220与锡球230。可选择性地以后熟化(Post-mold cure)制程处理容置腔121a中的介电材料40。
如图20所示，可选择性地以激光刻印形成标记在各个封装外壳120b上或是介电材料40上。所述的标记可以表示半导体装置1b的产品信息，例如产品型号。此外，还可选择性地于金属件5的表面电镀锡以增加导电度。
如图21所示，藉由切割制程将金属件5切割成独立的多个导线架110b，并且这些封装外壳120b分别与这些导线架110b接合。通过图16至图21的制造方法可生产出包含导线架110b、封装外壳120b以及芯片20的半导体装置1b。此外，所述切割制程只切割金属件5而不切割封装外壳120b。
包含封装芯片20的再另一的半导体装置的例子请参照图22，为根据本发明第四实施例的半导体装置的示意图。在本实施例中，半导体装置1c包含预成型适配器10c、芯片20以及介电材料40。半导体装置1c例如但不限于是用于服务器、车载装置或高阶智能型手机等电子装置，其外型可不同于图1、图8和图15中的半导体装置。
预成型适配器10c包含导线架110c以及与导线架接合的封装外壳120c。芯片20设置于预成型适配器10c，且芯片20与导线架110c电连接。相较于图1、图8和图15中的导线架，本实施例的导线架110c可不具有弯折部而为平贴型针脚。关于芯片20的构造可参照与第一实施例有关的描述，此处不再赘述。介电材料40可为聚合物，其设置于封装外壳120c的其中一表面上并且包覆芯片20的导线重配层220以及锡球230。
图23至图28为图22的半导体装置的制造方法的流程示意图。首先，系藉由预成型制程提供预成型适配器10c。
所述预成型制程包含依据半导体装置1c的默认封装外观提供具有预成型外型的导线架110c。如图23所示，金属结构(例如具有孔洞的金属片)可被预先切割而形成独立的多个导线架110c。导线架110c具有平坦的上下表面，并且每个导线架110c的预成型外型包含焊接图案112c，其对应芯片上的锡球的分布。
预成型制程进一步包含藉由注塑成型制程于导线架110c形成具有预成型外型的封装外壳120c。如图23和图24所示，导线架110c被置于上模具2和下模具3之间。上模具2和下模具3压合，并且热固性介电材料被灌入模具内，从而形成单件式的注塑件4。于注塑成型制程完成之后，脱模以获得预成型适配器10c。注塑件4在随后的步骤可被切割以获得多个封装外壳120c，并且注塑件4包含用以容纳芯片的多个容置腔121c。
接着，将芯片20设置于预成型适配器10c。如图25所示，于预成型制程完成之后，多个芯片20分别置入这些容置腔121c中。各个芯片20的锡球230与焊接图案112c接合，从而使得芯片20与导线架110c电连接。
如图26所示，液态的介电材料40被填入封装外壳120c的容置腔121c中。介电材料40固化而包覆芯片20的导线重配层220以及锡球230，并且显露至少一部份的半导体层210。可选择性地以后熟化(Post-mold cure)制程处理容置腔121c中的介电材料40。
如图27所示，可选择性地以激光刻印形成标记在注塑件4上或是介电材料40上。所述的标记可以表示半导体装置1c的产品信息，例如产品型号。再者，还可选择性地于金属件5的表面电镀锡以增加导电度。
如图28所示，藉由切割制程将注塑件4切割成独立的多个封装外壳120c，并且这些封装外壳120c分别与这些导线架110c接合。通过图23至图28的制造方法可生产出包含导线架110c、封装外壳120c以及芯片20的半导体装置1c。此外，所述切割制程只切割注塑件4而不切割导线架110c。
于上述各实施例中，容置腔121、121a、121b、121c中设置有单个芯片20，但本发明不以此为限。于其他实施例中，依产品端的需求，各封装外壳的容置腔中也可设置多个芯片20。
综上所述，本发明揭露的半导体装置的制造方法包含预成型制程提供预成型适配器的步骤。进一步来说，预成型适配器的导线架和封装外壳各自具有依据半导体装置的默认封装外观提供的预成型外型。在封装结构被预成型后，芯片才会被封装至封装外壳内而得到半导体装置。藉此，能够视产品端(客户端)需求提供外型适合的预成型适配器之后再封装芯片，有助于降低制造成本。举例来说，若产品端要求将同一种芯片用于制造另一种型号与规格的半导体装置，封测厂只需要在原有生产在线替换预成型适配器，而不需要开设另一条生产线专门生产所述另一种型号与规格的半导体装置。
此外，由于封装结构的导线架可先被预成型成适合当作针脚的外型，在后续的切割制程只需要切割封装外壳而不会切割导线架，有助于避免导线架的末端有金属毛边，进而能确保将半导体装置与其他电子零部件组装时，导线架不会刮伤其他电子零部件。
Claims (10)
1.一种用于半导体封装的预成型适配器，其特征在于，包含至少一导线架以及与该至少一导线架接合的至少一封装外壳，且该至少一导线架与该至少一封装外壳各自具有依据一半导体装置的默认封装外观提供的一预成型外型。
2.如权利要求1所述的预成型适配器，其特征在于，该至少一导线架的数量为多个且各自独立，该至少一封装外壳为单件式的一注塑件。
3.如权利要求1所述的预成型适配器，其特征在于，该封装外壳的数量为多个且各自独立，且该至少一导线架为单件式的一金属件。
4.如权利要求1所述的预成型适配器，其特征在于，该至少一封装外壳包含一芯片容置腔。
5.一种半导体装置，其特征在于，包含：
一预成型适配器，包含一导线架以及与该导线架接合的一封装外壳，且该导线架与该封装外壳各自具有依据一半导体装置的默认封装外观提供的一预成型外型；以及
一芯片，设置于该预成型适配器，且该芯片与该导线架电连接。
6.如权利要求5所述的半导体装置，其特征在于，该导线架的该预成型外型包含至少一弯折部。
7.如权利要求5所述的半导体装置，其特征在于，该导线架的该预成型外型包含对应该芯片的至少一电连接点的一焊接图案。
8.一种半导体装置的制造方法，其特征在于，包含：
藉由一预成型制程提供一预成型适配器，其中该预成型适配器包含至少一导线架以及与该至少一导线架接合的至少一封装外壳，且该至少一导线架与该至少一封装外壳各自具有依据一半导体装置的默认封装外观提供的一预成型外型；以及
于该预成型制程完成之后，设置一芯片于该预成型适配器，其中该芯片与该至少一导线架电连接。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，该至少一导线架的数量为多个且各自独立，该预成型制程包含：
依据该半导体装置的默认封装外观提供具有该预成型外型的多个该导线架；以及
藉由一注塑成型制程于多个该导线架形成单件式的一注塑件，且该注塑件包含具有该预成型外型的该至少一封装外壳。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，该至少一封装外壳的数量为多个，该方法更包含：
于该注塑成型制程完成之后，藉由一切割制程将该注塑件切割而形成独立的多个该封装外壳，其中多个该封装外壳分别与多个该导线架接合，且
该切割制程不切割多个该导线架。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211249551.2A CN117913033A (zh) | 2022-10-12 | 2022-10-12 | 半导体装置及其预成型适配器和制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211249551.2A CN117913033A (zh) | 2022-10-12 | 2022-10-12 | 半导体装置及其预成型适配器和制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117913033A true CN117913033A (zh) | 2024-04-19 |
Family
ID=90691154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211249551.2A Pending CN117913033A (zh) | 2022-10-12 | 2022-10-12 | 半导体装置及其预成型适配器和制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117913033A (zh) |
-
2022
- 2022-10-12 CN CN202211249551.2A patent/CN117913033A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319753B1 (en) | Semiconductor device having lead terminals bent in J-shape | |
| EP1855316B1 (en) | Stackable integrated circuit package | |
| US7240847B2 (en) | Chip card | |
| US7893547B2 (en) | Semiconductor package with a support structure and fabrication method thereof | |
| US20070066139A1 (en) | Electronic plug unit | |
| US20020027273A1 (en) | Semiconductor package and fabricating method thereof | |
| US20020131251A1 (en) | Semiconductor card and method of fabrication | |
| KR101006621B1 (ko) | 전자 회로 장치 및 이의 제조 방법 | |
| CN102119333B (zh) | 具有装入传感器壳体中的芯片组件的电子传感器或传感器装置、尤其是加速度传感器 | |
| CN112385024B (zh) | 扇出封装方法及扇出封装板 | |
| CN111276461A (zh) | 一种方形扁平无引脚封装结构及其制备方法、以及电子器件 | |
| CN101145526A (zh) | 具有电磁屏蔽的半导体封装结构及其制作方法 | |
| CN110010559B (zh) | 具有空气腔体的半导体封装件 | |
| TWI658518B (zh) | 電路零件的製造方法及電路零件 | |
| JP2000329632A (ja) | 圧力センサーモジュール及び圧力センサーモジュールの製造方法 | |
| CN117913033A (zh) | 半导体装置及其预成型适配器和制造方法 | |
| TWI847300B (zh) | 半導體裝置及其預成型適配器和製造方法 | |
| US7999197B1 (en) | Dual sided electronic module | |
| US7358598B2 (en) | Process for fabricating a semiconductor package and semiconductor package with leadframe | |
| CN108242434B (zh) | 基板结构及其制造方法 | |
| CN109427698A (zh) | 组装qfp型半导体器件的方法 | |
| EP4135028A1 (en) | Electronic component with moulded package | |
| US20010007371A1 (en) | IC package and method of making the same | |
| KR100656476B1 (ko) | 접속 강도를 높인 시스템 인 패키지 및 그 제조방법 | |
| KR100239703B1 (ko) | 3차원 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |