KR101006621B1 - 전자 회로 장치 및 이의 제조 방법 - Google Patents

전자 회로 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101006621B1
KR101006621B1 KR1020080096069A KR20080096069A KR101006621B1 KR 101006621 B1 KR101006621 B1 KR 101006621B1 KR 1020080096069 A KR1020080096069 A KR 1020080096069A KR 20080096069 A KR20080096069 A KR 20080096069A KR 101006621 B1 KR101006621 B1 KR 101006621B1
Authority
KR
South Korea
Prior art keywords
circuit board
protrusion
casing
electronic
gap
Prior art date
Application number
KR1020080096069A
Other languages
English (en)
Other versions
KR20090033811A (ko
Inventor
게이이찌 스기모또
미쯔루 나까가와
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20090033811A publication Critical patent/KR20090033811A/ko
Application granted granted Critical
Publication of KR101006621B1 publication Critical patent/KR101006621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C9/00—Individual registration on entry or exit
    • G07C9/00174—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys
    • G07C9/00944—Details of construction or manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10037—Printed or non-printed battery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10651—Component having two leads, e.g. resistor, capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lock And Its Accessories (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

전자 회로 장치의 제조 방법은 적어도 하나의 돌기부(33)를 갖는 전자 부품(3, 3A, 3B)을 준비하는 공정과, 돌기부(33)가 실질적으로 회로 기판(2)의 제1 측면(21)과 점 접촉하여 유지되어 회로 기판(2)과 전자 부품(3, 3A, 3B) 사이에 갭을 형성하는 형태로 회로 기판(2)의 제1 측면(21)에만 전자 부품(3, 3A, 3B)을 실장하는 공정과, 회로 기판(2)의 제2 측면(22)이 공동(104)의 내면(102a)과 밀착되어 유지되는 형태로 금형 공동(104) 내에 회로 기판(2)을 위치시키는 공정을 포함한다. 방법은 갭이 수지 재료(110)에 의해서 충전되도록 공동(104)을 수지 재료(110)로 충전함으로써 케이싱(4) 내에 회로 기판(2)을 캡슐화하는 공정을 더 포함한다.
Figure R1020080096069
돌기부, 전자 부품, 회로 기판, 제1 측면, 금형 공동

Description

전자 회로 장치 및 이의 제조 방법 {ELECTRONIC CIRCUIT DEVICE AND METHOD OF MAKING THE SAME}
본 발명은 전자 회로 장치 및 전자 회로 장치의 제조 방법에 관한 것이다.
일본공개특허 제2006-303327호 공보에 대응하는 미국 제2007/0161269호에는 전자 키 송수신기로 구성된 전자 회로 장치가 개시되어 있다. 전자 회로 장치는 서로 대향하는 제1 및 제2 측면을 갖는 회로 기판을 포함한다. 전자 부품은 회로 기판의 제1 측면에만 실장된다. 회로 기판은 회로 기판의 제2 측면이 케이싱의 외표면으로 노출되는 형태로 케이싱 내에 캡슐화된다. 따라서, 회로 기판의 제2 측면이 케이싱의 외표면의 일부를 형성한다.
전자 회로 장치의 제조 방법은 위치시키는 공정 및 위치시키는 공정에 이은 캡슐화 공정을 포함한다. 위치시키는 공정에서, 회로 기판의 제2 측면이 공동의 내면과 밀착되어 유지될 수 있도록 금형(즉, 다이)의 공동 내에 위치된다. 캡슐화 공정에서, 액체 수지 재료가 금형의 공동 내로 가압 주입된 후 경화된다(즉, 고화된다).
회로 기판이 금형의 내면과 밀착되어 유지되므로, 회로 기판은 캡슐화 공정 에서 회로 기판에 가해지는 압력과 열에 의해서 크게 변형되는 것이 방지될 수 있다.
전술된 방법에서, 수지 재료가 공동으로 주입된 후, 전자 부품과 회로 기판 사이의 갭 내에 공기가 잔류할 수도 있다. 갭 내에 갇힌 공기는 압력과 열에 의해서 팽창하여 회로 기판의 제2 측면에 팽출(bulge)[범프(bump) 등]을 유발할 수 있다. 회로 기판의 제2 측면이 케이싱의 외표면으로 노출되기 때문에, 팽출부는 전자 키 송수신기의 외관을 훼손한다.
상술된 문제점을 고려하여, 본 발명은 회로 기판의 노출 표면에 팽출부가 나타나는 것을 방지하는 전자 회로 장치 및 전자 회로 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 태양에 따르면, 전자 회로 장치의 제조 방법은 돌기부를 갖는 전자 부품을 준비하는 공정과, 돌기부가 실질적으로 회로 기판의 제1 측면과 점 접촉하여 유지되어 회로 기판과 전자 부품 사이에 갭을 형성하는 형태로 회로 기판의 제1 측면에만 전자 부품을 실장하는 공정과, 회로 기판의 제2 측면이 공동의 내면과 밀착되어 유지되는 형태로 금형의 공동 내에 회로 기판을 위치시키는 공정을 포함한다. 제2 측면은 제1 측면에 대향한다. 방법은 갭이 수지 재료에 의해서 충전되도록 공동을 수지 재료로 충전함으로써 케이싱 내에 회로 기판 및 전자 부품을 캡슐화하는 공정을 더 포함한다. 회로 기판의 제2 측면은 케이싱의 외표면으로 노출되어 케이싱의 외표면의 일부를 형성한다.
본 발명의 다른 태양에 따르면, 전자 회로 장치는 서로 대향하는 제1 및 제2 측면을 갖는 회로 기판과, 돌기부를 갖고 상기 돌기부가 실질적으로 회로 기판의 제1 측면과 점 접촉하여 유지되어 회로 기판과 전자 부품 사이에 갭을 형성하는 형태로 회로 기판의 제1 측면에만 실장된 전자 부품과, 회로 기판과 전자 부품을 캡슐화하도록 구성된 수지 케이싱을 포함한다. 회로 기판의 제2 측면이 케이싱의 외표면으로 노출되어 케이싱의 외표면의 일부를 형성한다. 케이싱의 일 부분으로 갭이 충전된다.
본 발명의 상술한 및 다른 목적, 특징 및 이점이 첨부된 도면을 참조하여 행해진 후속 상세한 설명으로부터 보다 명확해질 것이다.
본 발명에 따르면, 회로 기판의 노출 표면에 팽출부가 나타나는 것을 방지할 수 있는 전자 회로 장치 및 전자 회로 장치의 제조 방법이 제공된다.
아래에서 도1 내지 도6b를 참조하여, 본 발명의 일 실시예에 따른 전자 키 송수신기(1)를 설명한다. 도5는 최종 제품으로서 전자 키 송수신기(1)를 도시한다. 전자 키 송수신기(1)는 회로 기판(2), 회로 기판(2)에 실장된 전자 부품(3), 및 수지 재료로 만들어진 케이싱(4)을 포함한다. 예를 들어, 전자 키 송수신기(1)는 차량 전자 키 시스템에 사용되고 차량의 운전자에 의해 휴대되도록 설계될 수 있다.
도1에 상세하게 도시된 것과 같이, 양극 및 음극 단자(5, 6)가 회로 기판(2)에 납땜된다. 회로 기판(2), 전자 부품(3) 및 각각의 양극 및 음극 단자(5, 6)와 회로 기판(2) 사이의 땜납 접합부는 케이싱(4) 내에 캡슐화된다.
회로 기판(2)은 예를 들어 유리섬유 에폭시 기판과 같은 전기 절연체 기재에 전기 도전체 트레이스 패턴(예를 들어, 구리 포일)을 형성함으로써 만들어질 수 있다. 실시예에서, 회로 기판(2)은 기재로서 유리섬유 강화 에폭시 기판을 채용한다. 다르게는, 회로 기판의 기재는 유리섬유 강화 에폭시 기판 이외의 다른 기판일 수 있다.
회로 기판(2)은 서로 대향하는 제1 및 제2 측면(21, 22)을 갖는다. 전자 부품(3)은 회로 기판(2)의 제2 측면(22)이 편평할 수 있도록 회로 기판(2)의 제1 측면에만 실장된다. 전자 부품(3)의 예는 저항, 콘덴서, 다이오드, 트랜지스터, 집적 회로(IC) 모듈, 안테나 등일 수 있다.
회로 기판(2)은 배터리(도시 생략)가 수용되는 배터리 공간을 형성하는 절결부(23)를 갖는다. 예를 들어, 배터리는 버튼형 배터리일 수 있다. 양극 단자(5)는 절결부(23)에 걸쳐있고 각 단부에서 회로 기판(2)의 트레이스 패턴에 납땜되어 있다. 마찬가지로, 음극 단자(6)는 절결부(23)에 걸쳐있고 각 단부에서 회로 기판(2)의 트레이스 패턴에 납땜되어 있다. 배터리가 배터리 공간에 수용되면, 배터리의 양극 및 음극은 각각 음극 및 양극 단자(5, 6)와 접촉한다. 이와 같이, 전자 키 송수신기(1)는 배터리 공간 내에 수용된 배터리에 의해서 전력을 공급받을 수 있다.
전자 키 송수신기(1)의 케이싱(4)은 도2에 도시된 금형(예를 들어, 다이)을 이용함으로써 제조된다. 전자 부품(3) 및 양극 및 음극 단자(5, 6)가 실장되는 회로 기판(2)은 회로 기판(2)의 제2 측면(22)이 공동(104)의 내면과 밀착되어 유지될 수 있는 방식으로 금형(100)의 공동(104) 내에 위치된다.
금형(100)은 상부 금형(101), 하부 금형(102) 및 슬라이드 코어(도시 생략)를 포함한다. 슬라이드 코어는 때때로 "측면 코어"로서 참조된다. 슬라이드 코어는 양극 및 음극 단자(5, 6)의 중앙부를 덮어서 배터리 공간을 형성한다. 상부 및 하부 금형(101, 102)은 성형기(도시 생략)의 가동 또는 고정 플래튼에 고정된다.
금형(100)의 상부 금형(101)은 스프루(즉, 런너)(107)를 갖는다. 포트(105)가 스프루(107)의 상류측에 위치되고, 게이트(108)가 스프루(107)의 하류측에 위치된다. 성형기의 플런저(106)(즉, 피스톤)는 플런저(106)가 포트(105)에 들어가고 나올수 있도록 포트(105) 위에 위치된다. 고체 수지 재료로서 태블릿(110; tablet)이 포트(105) 내에 장입되고, 그런 후 플런저(106)가 포트(105)로 들어간다. 그 결과, 태블릿(110)은 액체 수지 재료로 변화될 수 있다. 액체 수지 재료는 스프루(107) 및 게이트(108)를 통과함으로써 포트(105)로부터 공동(104)으로 유동한다.
금형(100)의 하부 금형(102)은 표면(102a)에 노출된 흡입 구멍(109)을 갖는다. 흡입 구멍(109)은 진공 펌프와 같은 외부 흡입원(도시 생략)에 파이프(도시 생략)를 통해서 연결된다.
도2 내지 도6b를 참조하여 전자 키 송수신기(1)의 제조 방법을 이하에서 설명한다. 방법은 도6a 및 도6b에 도시된 갭 형성 공정과, 형성 공정에 이어지고 도2에 도시된 위치시키는 공정과, 위치시키는 공정에 이어지고 도3에 도시된 캡슐화 공정과, 캡슐화 공정에 이어지고 도4에 도시된 제거 공정을 포함한다.
우선, 도2를 참조하여 위치시키는 공정을 이하에서 설명한다. 위치시키는 공정에서, 회로 기판(2)의 제2 측면(22)은 회로 기판(2)이 흡입 구멍(109) 상에 위치될 수 있도록 하부 금형(102)의 표면(102a) 상에 위치된다. 그런 후, 상부 금형(101) 및 하부 금형(102)이 조립되고 함께 클램핑되어 공동(104)을 형성한다. 그 결과, 회로 기판(2)이 금형(100)의 공동(104) 내에 위치된다. 이 때, 흡입 구멍(109)은 공동(104)에 대하여 흡입원에 의한 부압으로 유지되어 회로 기판(2)의 제2 측면(22)이 공동(104)의 내면에 밀착되어 유지될 수 있다.
그런 후, 케이싱(4)용 수지 재료로서 태블릿(110)이 금형(100)의 포트(105) 내로 장입된다.
태블릿(110)은 열경화성 수지로 만들어질 수 있다. 실시예에서, 태블릿(110)은 에폭시 수지로 만들어진다. 예를 들어, B-스테이지(즉, 반경화된) 에폭시 수지 분말이 태블릿(110)으로 압축될 수 있다. 태블릿(110)의 사용(즉, 액체 재료 대신에 고체 재료의 사용)은 전자 키 송수신기(1)의 생산성을 개선할 수 있고 또한 기포가 전자 키 송수신기(1)의 케이싱(4) 내에 잔류하는 것을 방지하는 것을 도울 수 있다. 필요하다면, 태블릿(110)은 포트(105)로 장입되기 전에 예열될 수도 있다.
금형(100)의 온도는 에폭시 수지의 경화 반응을 일으키도록 조정될 필요가 있다. 또한, 전자 부품(3) 및 양극 및 음극 단자(5, 6)가 땜납에 의해서 회로 기판(2)에 접합되기 때문에, 금형(100)의 온도는 땜납의 융점 미만일 필요가 있다. 실시예에서, 땜납은 대략 240℃의 융점을 가지고 에폭시 수지는 대략 170℃의 경화 반응 온도를 갖는다. 따라서, 예를 들어, 금형(100)의 온도는 대략 200℃로 조정될 수 있다.
전술된 것과 같이, 전자 키 송수신기(1)의 케이싱(4)은 에폭시 수지로 만들어진다. 에폭시 수지가 높은 내열성 및 높은 기계 강도를 갖기 때문에, 전자 키 송수신기(1)는 손상에 대하여 적절하게 보호될 수 있다. 따라서, 전자 키 송수신기(1)가 항상 운전자에게 휴대되더라도 전자 키 송수신기(1)의 신뢰성은 확보될 수 있다.
수지 재료의 경화 반응 온도가 땜납의 융점 미만이라면, 전자 키 송수신기(1)의 케이싱(4)용 수지 재료는 에폭시 수지 이외의 다른 열경화성 수지일 수 있다. 예를 들어, 수지 재료는 페놀 수지, 불포화 폴리에스테르 수지 등일 수 있다.
다음으로, 도3을 참조하여 위치시키는 공정에 이어지는 캡슐화 공정을 설명한다. 캡슐화 공정에서, 플런저(106)가 아래로 이동하여 포트(105)로 들어가서, 포트(105) 내에 위치된 태블릿(110)이 액체 에폭시 수지로 변화될 수 있다. 액체 에폭시 수지가 스프루(107) 및 게이트(108)를 통해 공동(104) 내로 주입되어 공동(104)이 액체 에폭시 수지로 채워질 수 있다. 공동(104) 내의 액체 에폭시 수지는 금형(100)으로부터 열을 받는다. 열은 액체 에폭시 수지의 경화 반응을 일으킨 다. 그 결과, 액체 에폭시 수지는 경화되어 케이싱(4)으로 성형된다. 이 방식으로, 회로 기판(2)은 에폭시 수지로 만들어진 케이싱(4) 내에 캡슐화된다.
다음으로, 도4를 참조하여 캡슐화 공정에 이어지는 제거 공정을 이하에서 설명한다. 제거 공정에서, 금형(100)이 개방되고, 케이싱(4) 내에 캡슐화된 회로 기판(2)이 성형기의 배출 기구(도시 생략)를 이용함으로써 금형(100)으로부터 제거된다. 그런 후, 케이싱(4)은 게이트(108)를 따라 절단되어 포트(105) 및 스프루(107)에 대응하는 불필요한 부분을 제거한다. 이 방식으로, 도5에 도시된 전자 키 송수신기(1)가 제조될 수 있다. 회로 기판(2)의 제2 측면(22)이 캡슐화 공정 동안 공동(104)의 내면과 밀착되어 유지되기 때문에, 회로 기판(2)의 제2 측면(22)은 도5에 도시된 것과 같이 케이싱(4)의 외표면에 노출된다.
필요하다면, 도장(코팅)과 같은 표면 처리가 전자 키 송수신기(1)의 외표면에 적용된다. 이러한 방법에서, 회로 기판(2)의 노출 측면(즉, 제2 측면(22))은 전자 키 송수신기(1)가 양호한 외관을 갖도록 도장된다.
케이싱(4)은 회로 기판(2) 상에 실장된 전자 부품(3), 회로 기판(2)의 제1 측면(21) 및 측면(24), 및 각각의 양극 및 음극 단자(5, 6)와 회로 기판(2) 사이의 땜납 접합부를 캡슐화한다. 따라서, 전자 키 송수신기(1)의 회로는 케이싱(4) 내에 밀봉될 수 있어, 전자 키 송수신기(1)가 방수로 만들어질 수 있다.
회로 기판(2)의 제2 측면(22)은 케이싱(4)의 외표면으로 노출되어 케이싱(4)의 외측면과 연결되어 평탄한 연속적인 표면을 형성한다. 따라서, 회로 기판(2)의 제2 측면(22)은 케이싱(4)의 외표면의 일부를 형성한다.
실시예에서, 전자 키 송수신기(1)는 카드와 같은 직사각형 형상을 갖는다. 예를 들어, 전자 키 송수신기(1)는 두께를 제외하고는 ID-1 포맷(85.60×53.98㎜)을 실질적으로 만족하도록 된 크기를 가질 수 있다. ID-1 포멧은 일반적으로 신용 카드, 은행 카드 등에 사용된다.
최종적으로, 도6a를 참조하여 위치시키는 공정 전에 수행되는 갭 형성 공정을 이하에서 설명한다. 갭 형성 공정은 준비 공정 및 실장 공정을 포함한다. 준비 공정에서, 전자 부품(3)이 준비된다. 실장 공정에서, 준비된 전자 부품(3)이 회로 기판(2)에 실장된다.
도6a에 도시된 것과 같이, 전자 부품(3)은 하우징(32) 및 리드 단자(31)를 포함한다. 예를 들어, 하우징(32)은 에폭시 수지, 액정 폴리머 등으로 만들어질 수 있다. 하우징(32)은 하우징(32)과 일체로 형성된 돌기부(33)를 갖는다. 실시예에서, 돌기부(33)는 원추 형상을 갖는다. 즉, 돌기부(33)는 만곡된 면에 의해서 정상부에 결합되는 원형 기부를 갖는다. 돌기부(33)의 정상부는 돌기부(33)의 기부보다 하우징(32)으로부터 더 멀리 위치된다.
전자 부품(3)은 회로 기판(2)의 트레이스 패턴에 땜납 등을 통해 접합된 랜드(341)에 리드 단자(31)를 전기적으로 접속함으로써 회로 기판(2) 상에 실장된다. 또한, 전자 부품(3)은 하우징(32)의 돌기부(33)의 정상부가 회로 기판(2)의 제1 측면(21)과 접촉하여 유지될 수 있는 형태로 회로 기판(2)에 실장된다. 즉, 전자 부품(3)의 돌기부(33)는 회로 기판(2)의 제1 측면(21)과 실질적으로 점 접촉하여 유지된다.
"실질적으로 점 접촉"은 하우징(32)의 돌기부(33)의 정상부가 아주 작은 평면부를 가질 수 있어서 돌기부(33)와 회로 기판(2) 사이의 접촉 면적이 아주 작을 수 있다는 것을 의미할 수 있다.
전자 부품(3)의 돌기부(33)의 정상부가 회로 기판(2)과 접촉하기 때문에, 회로 기판(2)과 전자 부품(3) 사이에 갭이 형성될 수 있다. 갭의 폭은 돌기부(33)의 길이에 의해 결정된다. 돌기부(33)의 길이는 정상부와 기부 사이의 길이이다. 돌기부(33)의 길이는 캡슐화 공정에서 공동(104)에 주입되는 액체 수지 재료가 갭에 유입하여 갭을 충전하도록 조정된다.
돌기부(33)의 길이가 0.1 밀리미터 미만이면, 갭은 너무 좁아서 액체 수지 재료가 갭에 유입하여 이를 충전할 수 없다. 돌기부(33)의 길이가 0.3 밀리미터보다 크면, 액체 수지 재료는 갭에 매끄럽게 유입되어 이를 충전한다. 그러나, 돌기부(33)의 길이가 커짐에 따라, 전자 키 송수신기(1)의 크기가 더 커진다. 따라서, 돌기부(33)의 길이는 0.1 밀리미터 내지 0.3 밀리미터인 것이 바람직하다. 실시예에서, 돌기부(33)의 길이는 0.2 밀리미터로 설정된다.
캡슐화 공정 이전에 갭 형성 공정을 수행함으로써, 회로 기판(2)과 전자 부품(3) 사이의 갭이 캡슐화 공정 동안 공동(104) 내로 주입된 액체 수지 재료로 충전될 수 있다. 즉, 도6b에 도시된 것과 같이, 케이싱(4)의 일 부분이 회로 기판(2)과 전자 부품(3) 사이의 갭을 충전하여 갭으로부터 공기를 방출시킨다.
돌기부(33)의 정상부 각이 크면, 액체 수지 재료는 돌기부(33)의 정상부에 도달할 수 없어, 공기는 돌기부(33)의 정상 근처에 남을 수도 있다. 따라서, 갭을 액체 수지 재료로 완전하게 충전하기 위하여, 돌기부(33)의 정상부 각은 가능한한 작은 것이 바람직하다. 다시 말해, 갭을 액체 수지 재료로 완전하게 충전하기 위하여, 돌기부(33)의 기부의 직경에 대한 돌기부(33)의 길이의 비가 가능한 한 큰 것이 바람직하다.
그러나, 돌기부(33)의 기부의 직경에 대한 돌기부(33)의 길이의 비가 너무 크면, 돌기부(33)는 캡슐화 공정에서 가해지는 압력과 같은 외력에 기인하여 변형될 수 있다. 따라서, 실시예에서, 돌기부(33)의 길이는 돌기부(33)의 기부의 직경과 동일하도록 설정된다.
돌기부(33)는 정원추 형상 이외의 형상을 가질 수 있다. 예를 들어, 원추 형상의 모선은 내향으로 또는 외향으로 만곡될 수 있다.
전술된 것과 같이, 실시예에 따르면, 캡슐화 공정 이전에 갭 형성 공정이 수행된다. 갭 형성 공정에서, 돌기부(33)를 갖는 전자 부품(3)이 준비된다. 전자 부품(3)은 돌기부(33)의 정상부가 회로 기판(2)과 접촉하여 유지될 수 있도록 회로 기판(2)에 실장된다. 이러한 방법으로, 전자 부품(3)의 돌기부(33)는 회로 기판(2)과 실질적으로 점 접촉하여 유지되어 회로 기판(2)과 전자 부품(3) 사이에 갭이 형성될 수 있다. 따라서, 케이싱(4)의 일 부분이 회로 기판(2)과 전자 부품(3) 사이의 갭을 충전하여 갭으로부터 공기를 방출시킬 수 있다.
실시예에 따르면, 돌기부(33)는 원추와 같은 형상을 갖고 돌기부(33)의 정상부가 회로 기판(2)과 접촉된다. 이러한 방법으로, 수지 재료는 돌기부(33)의 정상부 근처에 도달할 수 있어 회로 기판(2)과 전자 부품(3) 사이의 갭으로부터 공기를 확실하게 방출시킬 수 있다.
돌기부(33)의 정상부 근처의 갭에 공기가 남아있더라도, 갭에 남아있는 공기의 양이 아주 적다. 또한, 돌기부(33)의 원추 형상 때문에 공기는 회로 기판(2)에 평행한 방향으로 팽창하기 쉽다. 따라서, 팽창된 공기에 의해 회로 기판(2)에 가해지는 응력은 감소될 수 있다.
이런 식으로, 회로 기판(2)과 전자 부품(3) 사이의 갭은 캡슐화 공정 동안 케이싱(4)의 부분으로 충전된다. 따라서, 갭으로부터 공기가 방출되어 공기에 의해 회로 기판(2)에 가해지는 응력이 방지될 수 있다. 이와 같이, 회로 기판(2)의 노출된 표면(즉, 제2 측면(22))은 기판을 갖지 않아 전자 키 송수신기(1)는 양호한 외관을 가질 수 있다.
돌기부(33)는 비교적 단순한 형상인 원추 형상을 갖는다. 따라서, 돌기부(33)는 전자 부품(3)의 하우징(32)과 일체로 용이하게 형성될 수 있다.
회로 기판(2)의 제2 측면(22)은 케이싱(4)의 외표면의 일부를 형성한다. 이러한 방법으로, 전자 키 송수신기(1)의 두께는 감소될 수 있다.
회로 기판(2)은 유리섬유 강화 에폭시 기판을 이용한다. 이러한 방법으로, 전자 키 송수신기(1)는 강성 및 인성을 모두 가질 수 있다.
전술된 실시예는 다양하게 변형될 수 있다. 예를 들어, 도7에 도시된 것과 같이, 전자 부품(3A)은 다수의 돌기부(33)를 가질 수 있다. 돌기부(33)는 미리 정해진 패턴으로 배열될 수 있다. 예를 들어, 돌기부(33)는 행렬로 배열될 수 있다. 돌기부(33)는 일정 간격으로 배열되는 것이 바람직하다. 이러한 방법으로, 돌기부(33)의 정상부에 가해지는 힘은 동일하게 분배되어 캡슐화 공정에서 돌기부(33)의 정상부의 변형이 방지될 수 있다. 이와 같이, 회로 기판(2)과 전자 부품(3A) 사이의 갭이 캡슐화 공정에서 수지 재료로 충전될 수 있다.
돌기부(33)는 원추 형상 이외의 형상을 가질 수 있다. 예를 들어, 도8에 도시된 것과 같이, 전자 부품(3B)은 반구형 형상을 갖는 돌기부(33)를 가질 수 있다.
전자 부품(3, 3A, 3B)은 이중 직렬 패키지(DIP) 부품 이외의 부품일 수 있다. 예를 들어, 전자 부품(3, 3A, 3B)는 단일 직렬 패키지(SIP) 부품, 표면 실장 패키지 부품 등일 수 있다.
케이싱(4)은 전사 성형 기술 이외의 다른 성형 기술을 이용하여 제조될 수 있다. 예를 들어, 케이싱(4)은 주입 성형 기술, 압축 성형 기술 등을 이용함으로써 제조될 수 있다.
전자 키 송수신기(1)(즉, 케이싱(4))은 카드 이외의 다른 형상을 가질 수 있다. 본 발명은 전자 키 송수신기 이외의 다른 전자 회로 장치에 적용될 수 있다.
이러한 변경 및 변형은 첨부된 청구범위에 의해서 한정되는 본 발명의 범위 내인 것으로 이해되어야만 한다.
도1은 본 발명의 실시예에 따른 전자 키 송수신기의 회로 기판의 평면도를 나타내는 다이어그램.
도2는 전자 키 송수신기의 제조 방법의 위치시키는 공정의 단면도를 나타내는 다이어그램.
도3은 전자 키 송수신기의 제조 방법의 캡슐화 공정의 단면도를 나타내는 다이어그램.
도4는 전자 키 송수신기의 제조 방법의 제거 공정의 단면도를 나타내는 다이어그램.
도5는 전자 키 송수신기의 단면도를 나타내는 다이어그램.
도6a는 전자 키 송수신기의 제조 방법의 갭 형성 공정의 단면도를 나타내는 다이어그램.
도6b는 전자 키 송수신기의 케이싱 내에 캡슐화된 전자 부품의 단면도를 나타내는 다이어그램.
도7은 실시예의 일 변형예에 따른 전자 키 송수신기의 전자 부품의 단면도를 나타내는 다이어그램.
도8은 실시예의 다른 변형예에 따른 전자 키 송수신기의 전자 부품의 단면도를 나타내는 다이어그램.
<도면의 주요 부분에 대한 부호의 설명>
1 : 전자 키 송수신기
2 : 회로 기판
3, 3A, 3B : 전자 부품
4 : 케이싱
21 : 제1 측면

Claims (8)

  1. 전자 회로 장치의 제조 방법이며,
    적어도 하나의 돌기부(33)를 갖는 전자 부품(3, 3A, 3B)을 준비하는 공정과,
    적어도 하나의 돌기부(33)가 회로 기판(2)의 제1 측면(21)과 점 접촉하여 유지되어 회로 기판(2)과 전자 부품(3, 3A, 3B) 사이에 갭을 형성하는 형태로 회로 기판(2)의 제1 측면(21)에만 전자 부품(3, 3A, 3B)을 실장하는 공정과,
    상기 제1 측면(21)에 대향하는 회로 기판(2)의 제2 측면(22)이 공동(104)의 내면(102a)과 밀착되어 유지되는 형태로 금형(100)의 공동(104) 내에 회로 기판(2)을 위치시키는 공정과,
    갭이 수지 재료(110)에 의해서 충전되도록 공동(104)을 수지 재료(110)로 충전함으로써 케이싱(4) 내에 회로 기판(2) 및 전자 부품(3, 3A, 3B)을 캡슐화하는 공정을 포함하고,
    회로 기판(2)의 제2 측면(22)은 케이싱(4)의 외표면으로 노출되어 케이싱(4)의 외표면의 일부를 형성하고,
    상기 적어도 하나의 돌기부(33)는 일정 간격으로 배열된 복수의 돌기부(33)인, 전자 회로 장치의 제조 방법.
  2. 제1항에 있어서, 전자 부품(3, 3A, 3B)의 돌기부(33)는 원추 형상을 갖고,
    돌기부(33)의 정상부는 회로 기판(2)의 제1 측면(21)과 접촉되어 유지되는 전자 회로 장치의 제조 방법.
  3. 삭제
  4. 제1항 또는 제2항에 있어서, 상기 케이싱(4)은 직사각형 형상을 갖는 전자 회로 장치의 제조 방법.
  5. 전자 회로 장치이며,
    서로 대향하는 제1 및 제2 측면(21, 22)을 갖는 회로 기판(2)과,
    적어도 하나의 돌기부(33)를 갖고 상기 적어도 하나의 돌기부(33)가 회로 기판(2)의 제1 측면과 점 접촉하여 유지되어 회로 기판(2)과 전자 부품(3, 3A, 3B) 사이에 갭을 형성하는 형태로 회로 기판(2)의 제1 측면(21)에만 실장된 전자 부품(3, 3A, 3B)과,
    회로 기판(2)과 전자 부품(3)을 캡슐화하도록 구성된 수지 케이싱(4)을 포함하고,
    회로 기판(2)의 제2 측면(22)이 케이싱(4)의 외표면으로 노출되어 케이싱(4)의 외표면의 일부를 형성하고,
    케이싱(4)의 일 부분으로 갭이 충전되고,
    상기 적어도 하나의 돌기부(33)는 일정 간격으로 배열된 복수의 돌기부(33)인, 전자 회로 장치.
  6. 제5항에 있어서, 전자 부품(3, 3A, 3B)의 돌기부(33)는 원추 형상을 갖고,
    돌기부(33)의 정상부는 회로 기판(2)의 제1 측면(21)과 접촉하여 유지되는 전자 회로 장치.
  7. 삭제
  8. 제5항 또는 제6항에 있어서, 상기 케이싱(4)은 직사각형 형상을 갖는 전자 회로 장치.
KR1020080096069A 2007-10-01 2008-09-30 전자 회로 장치 및 이의 제조 방법 KR101006621B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00257842 2007-10-01
JP2007257842A JP4518128B2 (ja) 2007-10-01 2007-10-01 電子回路装置の製造方法および電子回路装置

Publications (2)

Publication Number Publication Date
KR20090033811A KR20090033811A (ko) 2009-04-06
KR101006621B1 true KR101006621B1 (ko) 2011-01-07

Family

ID=40459155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080096069A KR101006621B1 (ko) 2007-10-01 2008-09-30 전자 회로 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US7667976B2 (ko)
JP (1) JP4518128B2 (ko)
KR (1) KR101006621B1 (ko)
CN (1) CN101404861B (ko)
DE (1) DE102008049404A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100107183A (ko) * 2009-03-25 2010-10-05 삼성전자주식회사 인쇄회로기판 조립체 및 그 연결방법
JP5077275B2 (ja) * 2009-03-25 2012-11-21 株式会社デンソー 電子装置の製造方法及び電子装置
JP5334821B2 (ja) * 2009-12-07 2013-11-06 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
JP5445977B2 (ja) 2011-08-10 2014-03-19 株式会社デンソー カードキー
KR200467410Y1 (ko) 2011-08-19 2013-06-12 (주)아모레퍼시픽 안면 마사지기
WO2013085329A1 (ko) 2011-12-07 2013-06-13 콘티넨탈 오토모티브 시스템 주식회사 차량용 카드형 무선 송수신기 및 그 제조 방법
CN103917063A (zh) * 2013-01-07 2014-07-09 华为终端有限公司 电子设备
JP5907129B2 (ja) * 2013-08-22 2016-04-20 株式会社デンソー 電子回路基板内蔵コネクタ、及び、電子回路基板内蔵コネクタの製造方法
US9407740B2 (en) * 2014-07-18 2016-08-02 Google Technology Holdings LLC Mobile electronic device circuit board with cutout
TWI795918B (zh) * 2015-01-15 2023-03-11 美商Ｍｋｓ儀器公司 製造測量裝置之方法
KR102172632B1 (ko) * 2015-06-30 2020-11-03 삼성전기주식회사 반도체 패키지 모듈 제조장치 및 제조방법
KR102410713B1 (ko) * 2016-03-31 2022-06-20 삼성전자주식회사 방수 구조를 갖는 전자 펜 및 그것으로 포함하는 전자 장치
JP2021174954A (ja) * 2020-04-30 2021-11-01 Tdk株式会社 電子部品、電子部品の製造方法、電子部品パッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167948A (ja) 1997-08-08 1999-03-09 Nec Corp 半導体パッケージ及びパッケージトレイ
JPH11151648A (ja) 1997-11-19 1999-06-08 Canon Inc 光学素子保持方法および保持治具

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463147U (ko) * 1990-10-04 1992-05-29
JPH07105420B2 (ja) * 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
JPH06151648A (ja) * 1992-11-06 1994-05-31 Hitachi Ltd 半導体装置
US6177636B1 (en) * 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JPH1120358A (ja) 1997-07-01 1999-01-26 Oki Electric Ind Co Ltd Ｉｃカード用半導体装置の樹脂封止装置及び樹脂封止方法
JPH11145339A (ja) 1997-11-04 1999-05-28 Seiko Epson Corp 半導体装置および実装基板
JP3652488B2 (ja) * 1997-12-18 2005-05-25 Ｔｄｋ株式会社 樹脂パッケージの製造方法
JP3494593B2 (ja) 1999-06-29 2004-02-09 シャープ株式会社 半導体装置及び半導体装置用基板
US6849806B2 (en) * 2001-11-16 2005-02-01 Texas Instruments Incorporated Electrical apparatus having resistance to atmospheric effects and method of manufacture therefor
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
JP4502690B2 (ja) * 2004-04-13 2010-07-14 富士通株式会社 実装基板
JP4451214B2 (ja) * 2004-05-21 2010-04-14 シャープ株式会社 半導体装置
JP4555119B2 (ja) * 2005-02-22 2010-09-29 アルプス電気株式会社 面実装型電子回路ユニット
JP4548199B2 (ja) * 2005-04-22 2010-09-22 株式会社デンソー 電子回路装置の製造方法
US7375975B1 (en) * 2005-10-31 2008-05-20 Amkor Technology, Inc. Enhanced durability memory card

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167948A (ja) 1997-08-08 1999-03-09 Nec Corp 半導体パッケージ及びパッケージトレイ
JPH11151648A (ja) 1997-11-19 1999-06-08 Canon Inc 光学素子保持方法および保持治具

Also Published As

Publication number Publication date
CN101404861B (zh) 2014-06-04
US7667976B2 (en) 2010-02-23
DE102008049404A1 (de) 2009-04-23
JP2009088352A (ja) 2009-04-23
KR20090033811A (ko) 2009-04-06
CN101404861A (zh) 2009-04-08
US20090086447A1 (en) 2009-04-02
JP4518128B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
KR101006621B1 (ko) 전자 회로 장치 및 이의 제조 방법
KR101006666B1 (ko) 전자 회로 장치 및 이의 제조 방법
KR101065525B1 (ko) 전자 회로 장치 및 이의 제조 방법
JP4548199B2 (ja) 電子回路装置の製造方法
US7240847B2 (en) Chip card
US6764882B2 (en) Two-stage transfer molding method to encapsulate MMC module
JP5146382B2 (ja) 電子装置の製造方法
JP4595655B2 (ja) 電子回路装置およびその製造方法
JP2004133516A (ja) Ｉｃカードおよびその製造方法
US20040201969A1 (en) Method for packaging small size memory cards
US20100246146A1 (en) Electronic device and method of producing the same
CN108321092B (zh) 电路部件的制造方法和电路部件
US20240128185A1 (en) Semiconductor device and pre-forming adaptor thereof
CN112712153A (zh) 记忆卡结构及其制造方法
JPH04135719A (ja) プリント回路基板の射出成形方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 9