CN117897001A - 显示面板 - Google Patents

Abstract

提供了一种显示面板，所述显示面板包括：基体层；电路层，在基体层上，并且包括像素电路；以及发光元件层，在电路层上，其中，发光元件层包括：第一电极，在电路层上；发光图案，在第一电极上；第二电极，在发光图案上；以及上像素限定层，在电路层上，并且其中限定有上开口，其中，上像素限定层包括电连接到第二电极的第一部件和与第一部件电绝缘的第二部件，并且第二部件在平面图中被第一部件围绕。

Description

显示面板

本申请要求于2022年10月14日提交的第10-2022-0132215号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。

技术领域

本公开的一些实施例的方面在这里涉及一种显示面板。

背景技术

显示面板用于诸如电视、移动电话、平板计算机或游戏机的各种多媒体装置中，以提供图像信息。显示面板通常包括发光元件和用于驱动发光元件的像素电路。包括在显示面板中的发光元件响应于从像素电路施加的电压而发射光并产生图像。

在该背景技术部分中公开的以上信息仅用于增强对背景技术的理解，因此在该背景技术部分中讨论的信息不必构成现有技术。

发明内容

这里本公开的一些实施例的方面涉及显示面板，并且例如涉及可以使用像素限定层的一部分作为电容器电极以减小像素电路的面积的显示面板。

本公开的一些实施例的方面包括具有相对小的像素电路面积的显示面板。

根据本公开的一些实施例，显示面板包括：基体层；电路层，包括像素电路，并且在基体层上；以及发光元件层，在电路层上，其中，发光元件层包括：第一电极，在电路层上；发光图案，在第一电极上；第二电极，在发光图案上；以及上像素限定层，在其中限定有上开口，并且在电路层上，其中，上像素限定层包括电连接到第二电极的第一部件和与第一部件电绝缘的第二部件，并且第二部件在平面图中被第一部件围绕。

根据一些实施例，电路层还可以包括电连接到第二部件的连接金属。

根据一些实施例，发光元件层还可以包括下像素限定层，下像素限定层在其中限定有发光区域并且在上像素限定层下面。

根据一些实施例，电路层还可以包括第一盖金属，第一盖金属在平面图中与第二部件的至少一部分叠置并且在第二部件下面。

根据一些实施例，像素电路可以包括：驱动晶体管；以及电容器，连接在驱动晶体管的栅电极与提供驱动电压的驱动电压线之间，并且第二部件和第一盖金属可以构成电容器。

根据一些实施例，电路层还可以包括在第一电极下面和下像素限定层下面的至少一个绝缘层，其中至少一个绝缘层和下像素限定层中的每个在平面图中与第二部件的至少一部分叠置。

根据一些实施例，可以在下像素限定层中限定开口，并且第二部件可以接触由下像素限定层的开口暴露的至少一个绝缘层。

根据一些实施例，第一盖金属与第一部件之间的距离可以大于第一盖金属与第二部件之间的距离。

根据一些实施例，电路层还可以包括第二盖金属，第二盖金属在平面图中与第一盖金属的至少一部分叠置并且在第一盖金属下面。

根据一些实施例，相同的信号可以提供到第二盖金属和第二部件。

根据一些实施例，第一盖金属可以包括第1-1盖金属以及连接到第1-1盖金属并且与第1-1盖金属位于不同层的第1-2盖金属。

根据一些实施例，显示面板还可以包括封装层，封装层包括有机封装层并且在发光元件层上，其中，有机封装层填充第一部件与第二部件之间的空间并且覆盖发光元件层。

根据一些实施例，上像素限定层可以包括第一导电层和在第一导电层上的第二导电层。

根据一些实施例，在第一部件中，第二导电层的侧表面可以比第一导电层的侧表面进一步朝向发光区域的中心方向突出。

根据一些实施例，显示面板还可以包括：保护图案，被构造为覆盖第一电极的顶表面的至少一部分。

根据本公开的一些实施例，一种显示面板包括：基体层；电路层，包括像素电路，并且在基体层上；发光元件层，在电路层上；以及封装层，在发光元件层上，其中，像素电路包括：驱动晶体管；以及电容器，连接在驱动晶体管的栅电极与提供驱动电压的驱动电压线之间，并且其中，所述发光元件层包括：第一电极，在电路层上，并且电连接到像素电路；发光图案，在第一电极上；第二电极，在发光图案上；以及上像素限定层，其中限定有上开口，并且在电路层上，其中，上像素限定层包括电连接到第二电极的第一部件和构成电容器的第二部件。

根据一些实施例，狭缝可以限定在上像素限定层的第一部件与第二部件之间，并且狭缝的形状在平面图中为多边形或环形。

根据一些实施例，封装层可以包括有机封装层，并且狭缝可以被有机封装层填充。

根据一些实施例，电路层还可以包括电连接到第二部件的连接金属。

附图说明

附图被包括以提供对本公开的进一步理解，并且被并入本说明书中并构成本说明书的一部分。附图示出了本公开的实施例，并且与描述一起用于解释根据本公开一些实施例的原理。在附图中：

图1是根据本公开的一些实施例的电子装置的组合透视图；

图2是根据本公开的一些实施例的电子装置的分解透视图；

图3是根据本公开的一些实施例的电子装置的框图；

图4是根据本公开的一些实施例的显示面板的平面图；

图5是根据本公开的一些实施例的像素的等效电路图；

图6是根据本公开的一些实施例的显示面板的剖视图；

图7是根据本公开的一些实施例的有效区域的一部分的放大平面图；

图8A和图8B是根据本公开的一些实施例的信号的相应示意图；

图9是根据本公开的一些实施例的显示面板的剖视图；

图10是根据本公开的一些实施例的显示面板的剖视图；

图11是根据本公开的一些实施例的显示面板的剖视图；

图12A和图12B是根据本公开的一些实施例的信号的相应示意图；以及

图13是根据本公开的一些实施例的显示面板的剖视图。

具体实施方式

本发明的一些实施例的方面可以以各种形式不同地修改和实现，因此一些实施例的方面将在附图中示出并在下文中更详细地描述。然而，将理解的是，根据本发明的实施例不旨在限于这里阐述的特定形式，并且包括本发明的技术范围和精神中包括的所有改变、等同物和替换。

还将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，它意味着所述元件或层可以直接位于所述另一元件或层上/直接连接到/直接结合到所述另一元件或层，或者第三元件可以位于所述元件或层与所述另一元件或层之间。

同时，“直接位于……上”可以意味着在层、膜、区域、板等与另一层、膜、区域、板等之间不存在额外的层、膜、区域、板等。例如，“直接位于……上”可以意味着在两个层或两个构件之间不使用额外构件(诸如粘合构件)的情况下执行两个层或两个构件的附着。

附图中同样的附图标记指示同样的元件。另外，在附图中，为了有效地描述技术内容，夸大了元件的厚度和比例以及尺寸。

术语“和/或”包括相关联构造可以限定的一个或更多个的所有组合。

诸如第一、第二等的术语可以用于描述各种元件，但是这些元件不应受术语限制。术语仅用于将一个元件与另一元件区分开。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件，而不脱离公开的示例实施例的范围。单数表达包括复数表达，除非上下文另有明确规定。

另外，使用诸如“在……下方”、“下”、“在……上方”、“上”等的术语来描述在附图中示出的构造的关系。术语被作为相对概念使用，并且参照在附图中指示的方向来描述。在本说明书中，术语“位于……上”不仅可以指任何构件的上部，而且可以指其下部。

应理解的是，术语“包括”或“具有”意图说明在公开中存在所陈述的特征、整体、步骤、操作、元件、组件或其组合，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件或其组合。

除非这里另有定义或暗示，否则这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员所通常理解的含义相同的含义。另外，还将理解的是，术语(诸如在通用字典中定义的术语)应被解释为具有与它们在相关领域的背景下的含义一致的含义，而将不以理想化的或过于形式化的含义进行解释，除非在这里如此明确地定义。

在下文中，将参照附图更详细地描述本公开的一些实施例的方面。

图1是根据本公开的一些实施例的电子装置EDE的组合透视图。

参照图1，根据本公开的一些实施例的电子装置EDE可以包括由第一方向DR1和与第一方向DR1交叉的第二方向DR2限定的(或平行于由第一方向DR1和与第一方向DR1交叉的第二方向DR2限定的平面的)显示表面DS。电子装置EDE可以通过显示表面DS显示图像IM。

显示表面DS可以包括显示区域DA和显示区域DA周围的非显示区域NDA。显示区域DA可以显示图像IM，非显示区域NDA可以不显示图像IM。非显示区域NDA可以围绕显示区域DA。然而，本公开的实施例不限于此，并且可以修改显示区域DA和非显示区域NDA的形状。根据本公开的一些实施例，可以省略非显示区域NDA。

在下文中，与由第一方向DR1和第二方向DR2限定的平面基本上竖直交叉(例如，相对于由第一方向DR1和第二方向DR2限定的平面垂直或正交)的方向被定义为第三方向DR3。另外，在本说明书中，表述“在平面图中”可以指从第三方向DR3朝向显示表面DS观看的状态。

感测区域ED-SA可以限定在电子装置EDE的显示区域DA中。在图1中，示出了一个示例感测区域ED-SA，但是感测区域ED-SA的数量不限于此。感测区域ED-SA可以被显示区域DA围绕。因此，电子装置EDE可以不通过感测区域ED-SA显示图像。

电子模块可以位于与感测区域ED-SA叠置的区域中。电子模块可以接收通过感测区域ED-SA传递的外部输入，或者通过感测区域ED-SA提供输出。例如，电子模块可以是被构造为测量距离的传感器(诸如相机模块或接近传感器)、被构造为识别用户的一部分(例如，指纹、虹膜或面部)的传感器或被构造为输出光的小灯，但是不特别限于此。在下文中，将描述与感测区域ED-DA叠置的示例电子模块是相机模块的情况。

在图1中，示出了示例条型(或不可弯曲的、平面的)电子装置EDE，但是本公开的实施例不限于此。例如，本公开的实施例还可以应用于柔性电子装置(诸如可折叠电子装置、可卷曲电子装置或可滑动电子装置)。

图2是根据本公开的一些实施例的电子装置EDE的分解透视图。图3是根据本公开的一些实施例的电子装置EDE的框图。

参照图2和图3，电子装置EDE可以包括显示装置DD、电子模块EM、电源模块PM和外壳EDC。

显示装置DD包括窗模块WM和显示模块DM。窗模块WM可以提供电子装置EDE的前表面。显示模块DM可以至少包括显示面板DP。显示模块DM可以产生图像并检测外部输入。

在图2中，显示模块DM被示出为与显示面板DP相同，但是显示模块DM基本上可以是层叠有包括显示面板DP的多个组件的层叠结构。

显示面板DP可以包括分别对应于显示区域DA(见图1)和非显示区域NDA(见图1)的显示区域DP-DA和非显示区域DP-NDA。在说明书中，“区域/部分对应于区域/部分”意味着叠置，并且叠置不限于具有相同的面积。

孔DP-H可以限定在显示面板DP中。例如，可以通过去除显示面板DP的一部分来限定孔DP-H。显示面板DP的显示区域DP-DA可以围绕孔DP-H。

孔DP-H可以与电子装置EDE的感测区域ED-SA(见图1)叠置或对应。根据一些实施例，孔DP-H以圆形形状示出，但是孔DP-H可以具有包括多边形、椭圆形、具有至少一条弯曲边的图形或非典型形状的各种形状，并且不限于任何一个实施例。

根据本公开的一些实施例，可以省略孔DP-H。换言之，感测区域ED-SA(见图1)可以是显示区域DP-DA的一部分。因此，电子装置EDE(见图1)可以通过感测区域ED-SA显示图像。在这种情况下，与相机模块CMM叠置的区域的透射率可以高于周围区域的透射率。

显示面板DP可以包括显示层100和传感器层200。

显示层100可以是被构造为基本上产生图像的组件。显示层100可以是发射显示层，例如，有机发光显示层、无机发光显示层、有机-无机发光显示层、量子点显示层、微LED显示层或纳米LED显示层。

传感器层200可以感测从外部施加的外部输入。外部输入可以是用户输入。用户输入包括各种类型的外部输入，外部输入包括用户的身体的一部分、光、热、笔、压力等。

显示模块DM可以包括位于非显示区域DP-NDA中的驱动芯片DIC。显示模块DM还可以包括结合到非显示区域DP-NDA的柔性电路膜FCB。

驱动芯片DIC可以包括驱动元件，例如，用于驱动显示面板DP的像素的数据驱动电路。图2示出了驱动芯片DIC安装在显示面板DP上的结构，但是本公开的实施例不限于此。例如，驱动芯片DIC可以安装在柔性电路膜FCB上。

电源模块PM可以供应电子装置EDE的整体操作所需的电力。电源模块PM可以包括典型的电池模块。

电子模块EM可以包括用于操作电子装置EDE的各种功能模块。电子模块EM可以直接安装在电连接到显示面板DP的母板上，或者安装在通过连接器电连接到母板的单独板上。

电子模块EM可以包括控制模块CM、无线通信模块TM、图像输入模块IIM、声学输入模块AIM、存储器MM、外部接口IF、声学输出模块AOM、发光模块LTM、光接收模块LRM、相机模块CMM等。

控制模块CM可以控制电子装置EDE的整体操作。控制模块CM可以是微处理器。例如，控制模块CM可以激活或停用显示面板DP。控制模块CM可以基于从显示面板DP接收的触摸信号来控制诸如图像输入模块IIM或声学输入模块AIM的其他模块。

无线通信模块TM可以通过第一网络(例如，诸如蓝牙、WiFi直连或红外数据协会(IrDA)的短程通信网络)或第二网络(例如，诸如蜂窝网络、互联网或计算机网络(例如，LAN或WAN)的远程网络)与外部电子装置通信。包括在无线通信模块TM中的通信模块可以集成为一个组件(例如，单个芯片)中，或者用多个单独的组件(例如，多个芯片)来实现。无线通信模块TM可以使用通用通信线路发送/接收语音信号。无线通信模块TM可以包括被构造为调制要发送的信号并发送调制的信号的发送单元TM1以及被构造为解调接收的信号的接收单元TM2。

图像输入模块IIM可以处理图像信号以将处理的图像信号转换为可在显示模块DM上显示的图像数据。声学输入模块AIM可以在录音模式、语音识别模式等下通过麦克风接收外部声学信号，以将声学信号转换为电语音数据。

外部接口IF可以包括使电子装置EDE和外部电子装置物理地连接的连接器。例如，外部接口IF可以用作连接到外部充电器、有线/无线数据端口或用于卡(例如，存储卡、SIM/UIM卡)的插槽等的接口。

声学输出模块AOM可以转换从无线通信模块TM接收或存储在存储器MM中的声学数据，并且向外部输出转换的结果。

发光模块LTM可以产生并输出光。发光模块LTM可以输出红外光。发光模块LTM可以包括LED元件。光接收模块LRM可以感测红外光。当感测到规定水平或更高水平的红外光时，光接收模块LRM可以被激活。光接收模块LRM可以包括CMOS传感器。在输出发光模块LTM中产生的红外光之后，红外光被外部物体(例如，用户的手指或面部)反射，并且反射的红外光入射到光接收模块LRM。

相机模块CMM可以捕获静态图像或运动图像。相机模块CMM可以设置为多个。相机模块CMM之中，一些相机模块CMM可以与孔DP-H叠置。外部输入(例如，光)可以通过孔DP-H提供到相机模块CMM。例如，相机模块CMM可以通过孔DP-H接收自然光以捕获外部图像。

外壳EDC可以容纳显示模块DM、电子模块EM和电源模块PM。外壳EDC可以保护容纳在外壳EDC中的组件(诸如显示模块EM、电子模块EM、电源模块PM等)。外壳EDC可以组合到窗模块WM。

图4是根据本公开的一些实施例的显示面板DP的平面图。

参照图4，显示面板DP可以包括基体层110、像素PX、扫描驱动单元SDV、数据驱动单元和光发射驱动单元EDV。

显示区域DP-DA和显示区域DP-DA周围的非显示区域DP-NDA可以限定在显示面板DP中。显示区域DP-DA和非显示区域DP-NDA可以通过多个像素PX的存在或不存在来划分。像素PX可以位于显示区域DP-DA中。扫描驱动单元SDV、数据驱动单元和光发射驱动单元EDV可以位于非显示区域DP-NDA中。数据驱动单元可以是设置在驱动芯片DIC中的部分电路。

第一区域110A1和第二区域110A2可以限定在基体层110中。基体层110中的第一区域110A1可以与显示区域DP-DA叠置，第二区域110A2可以与非显示区域DP-NDA叠置。换言之，基体层110中的第一区域110A1可以是设置有位于显示区域DA中的组件的基体表面，第二区域110A2可以是设置有位于非显示区域DP-NDA中的组件的基体表面。

显示面板DP可以包括沿着第一方向DR1限定的第一面板区域AA1、弯曲区域BA和第二面板区域AA2。第二面板区域AA2和弯曲区域BA可以是非显示区域DP-NDA的部分区域。弯曲区域BA位于第一面板区域AA1与第二面板区域AA2之间。

第一面板区域AA1对应于图1的显示表面DS。弯曲区域BA的平行于第二方向DR2的宽度和第二面板区域AA2的平行于第二方向DR2的宽度(或长度)可以小于第一面板区域AA1的平行于第二方向DR2的宽度(或长度)。在弯曲轴的方向上具有较短长度的区域可以更容易地弯曲。

显示面板DP可以包括像素PX、初始化扫描线GIL1至GILm、补偿扫描线GCL1至GCLm、写入扫描线GWL1至GWLm、黑色扫描线GBL1至GBLm、光发射控制线ECL1至ECLm、数据线DL1至DLn、第一控制线CSL1和第二控制线CSL2、驱动电压线PL以及多个垫(pad，或被称为“焊盘”)PD。这里，m和n可以是至少为2的自然数。

像素PX可以连接到初始化扫描线GIL1至GILm、补偿扫描线GCL1至GCLm、写入扫描线GWL1至GWLm、黑色扫描线GBL1至GBLm、光发射控制线ECL1至ECLm以及数据线DL1至DLn。

初始化扫描线GIL1至GILm、补偿扫描线GCL1至GCLm、写入扫描线GWL1至GWLm以及黑色扫描线GBL1至GBLm可以在第二方向DR2上延伸以电连接到扫描驱动单元SDV。数据线DL1至DLn可以在第一方向DR1上延伸，以经由弯曲区域BA电连接到驱动芯片DIC。光发射控制线ECL1至ECLm可以在第二方向DR2上延伸以电连接到光发射驱动单元EDV。

驱动电压线PL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分。在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分可以位于不同层。驱动电压线PL的在第一方向DR1上延伸的部分可以经由弯曲区域BA延伸到第二面板区域AA2。驱动电压线PL可以向像素PX提供驱动电压。

第一控制线CSL1可以连接到扫描驱动单元SDV并且经由弯曲区域BA朝向第二面板区域AA2的下端延伸。第二控制线CSL2可以连接到光发射驱动单元EDV并且经由弯曲区域BA朝向第二面板区域AA2的下端延伸。

在平面图中，垫PD可以定位为与第二面板区域AA2的下端相邻。驱动芯片DIC、驱动电压线PL、第一控制线CSL1和第二控制线CSL2可以电连接到垫PD。柔性电路膜FCB可以通过各向异性导电粘合剂层电连接到垫PD。

图5是根据本公开的一些实施例的像素PXij的等效电路图。

图5示出了多个像素PX(见图3)中的一个像素PXij的示例等效电路图。因为多个像素PX具有相同的电路结构，所以关于像素PXij的电路结构的描述可以应用于剩余的像素PX。

参照图4和图5，像素PXij可以连接到数据线DL1至DLn之中的第i数据线DLi、初始化扫描线GIL1至GILm之中的第j初始化扫描线GILj、补偿扫描线GCL1至GCLm之中的第j补偿扫描线GCLj、写入扫描线GWL1至GWLm之中的第j写入扫描线GWLj、黑色扫描线GBL1至GBLm之中的第j黑色扫描线GBLj、光发射控制线ECL1至ECLm之中的第j光发射控制线ECLj、第一驱动电压线VL1和第二驱动电压线VL2以及第一初始化电压线VL3和第二初始化电压线VL4。这里，i是1至n的整数，并且j是1至m的整数。

像素PXij可以包括发光元件ED和像素电路PDC。发光元件ED可以包括发光二极管。根据本公开的一些实施例，发光元件ED可以是包括有机发光层的有机发光二极管，但是根据本公开的实施例不限于此。像素电路PDC可以与数据信号Di对应地控制流过发光元件ED的电流量。发光元件ED可以发射具有与从像素电路PDC提供的电流量对应的规定亮度的光。

像素电路PDC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7以及第一电容器Cst、第二电容器Cbst和第三电容器Nbst。根据本公开的一些实施例的像素电路PDC的构造不限于图5中所示的实施例。图5中所示的像素电路PDC仅是示例，并且像素电路PDC的构造可以被修改和实现。例如，在第一电容器Cst、第二电容器Cbst和第三电容器Nbst之中，可以省略第二电容器Cbst和第三电容器Nbst。

第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的至少一个可以是具有低温多晶硅(LTPS)半导体层的晶体管。第一晶体管T1至第七晶体管T7中的至少一个可以是氧化物晶体管。例如，第三晶体管T3和第四晶体管T4可以是氧化物晶体管，并且第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以是LTPS晶体管。

例如，直接影响显示装置的亮度的第一晶体管T1可以被构造为包括由高可靠性多晶硅构成的半导体层，从而实现具有高分辨率的显示装置。同时，氧化物半导体具有高载流子迁移率和低漏电流，因此尽管驱动时间长，但是电压降不大。换言之，即使在低频驱动期间，图像的颜色根据电压降的改变也不大，因此低频驱动是可行的。以此方式，氧化物半导体可以有漏电流小的优点，因此第四晶体管T4和连接到第一晶体管T1的栅电极的第三晶体管T3中的至少一个可以采用氧化物半导体，以防止或减少流到栅电极的漏电流并降低功耗。

第一晶体管T1至第七晶体管T7中的一些可以是P型晶体管，并且其他晶体管可以是N型晶体管。例如，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以是P型晶体管，第三晶体管T3和第四晶体管T4可以是N型晶体管。

根据本公开的一些实施例的像素电路PDC的构造不限于图5中所示的实施例。图5中所示的像素电路PDC仅是示例，并且像素电路PDC的构造可以被修改和实现。例如，第一晶体管T1至第七晶体管T7中的全部可以是P型晶体管或N型晶体管。可选地，第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6可以是P型晶体管，第三晶体管T3、第四晶体管T4和第七晶体管T7可以是N型晶体管。

第j初始化扫描线GILj、第j补偿扫描线GCLj、第j写入扫描线GWLj、第j黑色扫描线GBLj和第j光发射控制线ECLj可以分别向像素PXij传送第j初始化扫描信号GIj、第j补偿扫描信号GCj、第j写入扫描信号GWj、第j黑色扫描信号GBj和第j发光控制信号EMj。第i数据线DLi可以将第i数据信号Di传送到像素PXij。第i数据信号Di可以具有对应于输入到显示装置DD(见图2)的图像信号的电压电平。

第一驱动电压线VL1和第二驱动电压线VL2可以分别向像素PXij传送第一驱动电压ELVDD和第二驱动电压ELVSS。另外，第一初始化电压线VL3和第二初始化电压线VL4可以分别向像素PXij传送第一初始化电压VINT和第二初始化电压VANIT。

第一晶体管T1可以连接在接收第一驱动电压ELVDD的第一驱动电压线VL1与发光元件ED之间。第一晶体管T1可以包括经由第五晶体管T5连接到第一驱动电压线VL1的第一电极、经由第六晶体管T6电连接到发光元件ED的像素电极(或被称为阳极)的第二电极、以及连接到第一电容器Cst的一端的第三电极(例如，栅电极)。第一晶体管T1可以根据第二晶体管T2的开关操作接收通过第i数据线DLi传送的第i数据信号Di，并且向发光元件ED提供驱动电流Id。

第二晶体管T2可以连接在数据线DLi与第一晶体管T1的第一电极之间。第二晶体管T2可以包括连接到数据线DLi的第一电极、连接到第一晶体管T1的第一电极的第二电极、以及连接到第j写入扫描线GWLj的第三电极(例如，栅电极)。第二晶体管T2可以响应于通过第j写入扫描线GWLj传送的第j写入扫描信号GWj而导通，以向第一晶体管T1的第一电极传送从第i数据线DLi传送的第i数据信号Di。第二电容器Cbst的一端可以连接到第二晶体管T2的第三电极，并且另一端可以连接到第一节点N1。

第三晶体管T3连接在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3可以包括连接到第一晶体管T1的第三电极的第一电极、连接到第一晶体管T1的第二电极的第二电极、以及连接到第j补偿扫描线GCLj的第三电极(例如，栅电极)。第三晶体管T3可以响应于通过第j补偿扫描线GCLj传送的第j补偿扫描信号GCLj而导通，以使第一晶体管T1的第三电极和第二电极连接以二极管连接第一晶体管T1。第三电容器Nbst的一端可以连接到第三晶体管T3的第三电极，并且另一端可以连接到第一节点N1。

第四晶体管T4连接在第一节点N1与施加有第一初始化电压VINT的第一初始化电压线VL3之间。第四晶体管T4可以包括连接到传送有第一初始化电压VINT的第一初始化电压线VL3的第一电极、连接到第一节点N1的第二电极、以及连接到第j初始化扫描线GILj的第三电极(例如，栅电极)。第四晶体管T4可以响应于通过第j初始化扫描线GILj传送的第j初始化扫描信号GIj而导通。导通的第四晶体管T4向第一节点N1传送第一初始化电压VINT，以使第一晶体管T1的第三电极的电位(即，第一节点N1的电位)初始化。

第五晶体管T5可以包括连接到第一驱动电压线VL1的第一电极、连接到第一晶体管T1的第一电极的第二电极、以及连接到第j光发射控制线ECLj的第三电极(例如，栅电极)。第六晶体管T6可以包括连接到第一晶体管T1的第二电极的第一电极、连接到发光元件ED的像素电极的第二电极、以及连接到第j光发射控制线ECLj的第三电极(例如，栅电极)。

第五晶体管T5和第六晶体管T6可以响应于通过第j光发射控制线ELj传送的第j光发射控制信号EMj而基本上同时导通。通过导通的第五晶体管T5施加的第一驱动电压ELVDD可以通过二极管连接的第一晶体管T1来补偿，然后传送到发光元件ED。

第七晶体管T7可以包括连接到传送有第二初始化电压VAINT的第二初始化电压线VL4的第一电极、连接到第六晶体管T6的第二电极的第二电极、以及连接到第j黑色扫描线GBLj的第三电极(例如，栅电极)。第二初始化电压VAINT可以具有比第一初始化电压VINT低的电平。

第一电容器Cst的一端连接到第一晶体管T1的第三电极，另一端连接到第一驱动电压线VL1。发光元件ED的阴极可以连接到传送第二驱动电压ELVSS的第二驱动电压线VL2。第二驱动电压ELVSS可以具有比第一驱动电压ELVDD低的电平。

尽管关于图5示出并描述了各种组件，但是根据本公开的实施例不限于此。例如，根据一些实施例，在不脱离根据本公开的实施例的精神和范围的情况下，像素PXij可以包括额外组件或较少的组件。

图6是根据本公开的一些实施例的显示面板DP的剖视图。图7是根据本公开的一些实施例的有效区域AA的一部分的放大平面图。图8A和图8B是根据本公开的一些实施例的信号的相应示意图。

图6可以是沿图4的线I-I'截取的剖视图。另外，图6可以是沿着图7的线I-I'截取的示例剖视图。

参照图6，显示面板DP可以包括显示层100、传感器层200和防反射层300。显示层100可以包括基体层110、阻挡层120、电路层130、发光元件层140和封装层150。

基体层110可以包括第一子基体层111、第二子基体层112和第三子基体层113。第一子基体层111和第三子基体层113中的每个可以包括聚酰亚胺类树脂、丙烯酸酯类树脂、甲基丙烯酸酯类树脂、聚异戊二烯类树脂、乙烯基类树脂、环氧类树脂、氨基甲酸酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和苝类树脂之中的至少一种。此外，在本公开中，“～～”类树脂意味着包括“～～”的官能团。例如，第一子基体层111和第三子基体层113中的每个可以包括聚酰亚胺。

第二子基体层112可以具有单层或多层结构。例如，第二子基体层112可以包括无机材料，并且包括氧化硅、氮化硅、氮氧化硅和非晶硅之中的至少一种。例如，第二子基体层112可以包括氮氧化硅和层叠在其上的氧化硅。

阻挡层120可以位于基体层110上。阻挡层120可以具有单层结构或多层结构。阻挡层120可以包括氧化硅、氮化硅、氮氧化硅和非晶硅之中的至少一种。

阻挡层120还可以包括第一下光屏蔽层BML1。例如，当阻挡层120具有多层结构时，第一下光屏蔽层BML1可以位于构成阻挡层120的层之间。然而，本公开的实施例不限于此，并且第一下光屏蔽层BML1可以位于基体层110与阻挡层120之间，或者位于阻挡层120上。根据一些实施例，可以省略第一下光屏蔽层BML1。第一下光屏蔽层BML1可以被称为第一下层、第一下金属层、第一下电极层、第一下阻挡层、第一光屏蔽层、第一金属层、第一阻挡层或第一叠置层。

缓冲层BFL可以位于阻挡层120上。缓冲层BFL可以防止或减少金属原子、杂质或污染物扩散到第一半导体图案的现象。另外，缓冲层BFL可以通过在结晶工艺期间调节热速度来使第一半导体图案被均匀地设置。

缓冲层BFL可以包括多个无机层。例如，缓冲层BFL可以包括第一子缓冲层和位于第一子缓冲层上并且包括氧化硅的第二子缓冲层。

发光元件层140可以位于电路层130上。像素PX可以包括像素电路PDC和电连接到像素电路PDC的发光元件ED。像素电路PDC可以包括在电路层130中，发光元件ED可以包括在发光元件层140中。

图6示出了像素电路PDC的示例硅薄膜晶体管S-TFT和示例氧化物薄膜晶体管O-TFT。硅薄膜晶体管S-TFT可以是第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7之中的一个，并且氧化物薄膜晶体管O-TFT可以是第三晶体管T3和第四晶体管T4中的一个。

第一半导体图案可以位于缓冲层BFL上。第一半导体图案可以包括硅半导体。例如，硅半导体可以包括非晶硅、多晶硅等。例如，第一半导体图案可以包括低温多晶硅。

图6仅示出了位于缓冲层BFL上的第一半导体图案的一部分，并且其他第一半导体图案还可以位于另一区域中。第一半导体图案可以以特定规则跨像素布置。第一半导体图案可以根据其是否被掺杂而具有不同的电性质。第一半导体图案可以包括具有高导电率的第一区域和具有低导电率的第二区域。第一区域可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管包括掺杂有P型掺杂剂的掺杂区，N型晶体管包括掺杂有N型掺杂剂的掺杂区。第二区域可以是非掺杂区域，或者以与第一区域相比低的浓度掺杂。

第一区域可以具有比第二区域大的导电率，并且基本上作为电极或信号线工作。第二区域可以基本上对应于晶体管的有源区(或沟道)。换言之，半导体图案的一部分可以是晶体管的有源区，另一部分可以是晶体管的源极或漏极，另一部分可以是连接电极或信号连接线。

硅薄膜晶体管S-TFT的源区SE1、有源区AC1和漏区DE1可以由第一半导体图案提供。源区SE1和漏区DE1可以在剖面上从有源区AC1在彼此相反的方向上延伸。

图6示出了由第一半导体图案提供的信号连接线CSL的一部分。信号连接线CSL在平面图中可以连接到第六晶体管T6(见图5)的第二电极。

电路层130可以包括多个无机层和多个有机层。根据一些实施例，顺序地层叠在缓冲层BFL上的第一绝缘层10、第二绝缘层20、第三绝缘层30第四绝缘层40、第五绝缘层50和第六绝缘层60可以是无机层，并且第六绝缘层60可以是有机层。

第一绝缘层10可以位于缓冲层BFL上。第一绝缘层10可以覆盖第一半导体图案。第一绝缘层10可以包括无机材料和/或有机材料，并且具有单层结构或多层结构。第一绝缘层10可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪之中的至少一种。根据一些实施例，第一绝缘层10可以是单个氧化硅层。不仅第一绝缘层10而且电路层130的其他绝缘层可以具有单层结构或多层结构。

硅薄膜晶体管S-TFT的栅电极GT1可以位于第一绝缘层10上。栅电极GT1可以是金属图案的一部分。栅电极GT1可以与有源区AC1叠置。栅电极GT1可以在用于掺杂第一半导体图案的工艺中用作掩模。栅电极GT1可以包括钛、银、包含银的合金、钼、包含钼的合金、铝、包含铝的合金、氮化铝、钨、氮化钨、铜、氧化铟锡、氧化铟锌等，但是不特别限于此。

第二绝缘层20可以位于第一绝缘层10上并覆盖栅电极GT1。第二绝缘层20可以是无机材料，并且具有单层结构或多层结构。第二绝缘层20可以包括氧化硅、氮化硅和氮氧化硅之中的至少一种。根据一些实施例，第二绝缘层20可以具有包括氮化硅层的单层结构。

第三绝缘层30可以位于第二绝缘层20上。第三绝缘层30可以是无机层，并且具有单层结构或多层结构。例如，第三绝缘层30可以具有包括氧化硅层和氮化硅层的多层结构。

第二半导体图案可以位于第三绝缘层30上。第二半导体图案可以包括金属氧化物半导体。金属氧化物半导体可以包括根据金属氧化物是否被还原而划分的多个区域。与金属氧化物不被还原的区域(在下文中，非还原区域)相比，金属氧化物被还原的区域(在下文中，还原区域)具有高导电性。还原区域可以基本上用作晶体管的源极/漏极或信号线。非还原区基本上对应于晶体管的有源区(或半导体区、沟道)。换言之，第二半导体图案的一部分可以是晶体管的有源区，另一部分可以是晶体管的源区/漏区，并且又另一部分可以是信号传送区域。

氧化物薄膜晶体管O-TFT的源区SE2、有源区AC2和漏区DE2可以由第二半导体图案提供。源区SE2和漏区DE2可以在剖面上从有源区AC2在彼此相反的方向上延伸。

第四绝缘层40可以位于第三绝缘层30上。第四绝缘层40可以覆盖第二半导体图案。第四绝缘层40可以是无机层，并且具有单层结构或多层结构。第四绝缘层40可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪之中的至少一种。根据一些实施例，第四绝缘层40可以具有包括氧化硅的单层结构。

氧化物薄膜晶体管O-TFT的栅电极GT2可以位于第四绝缘层40上。栅电极GT2可以是金属图案的一部分。栅电极GT2可以与有源区AC2叠置。栅电极GT2可以在用于还原第二半导体图案的工艺中用作掩模。

第二光屏蔽层BML2可以位于氧化物薄膜晶体管O-TFT下面。第二光屏蔽层BML2可以位于第二绝缘层20与第三绝缘层30之间。

第五绝缘层50可以位于第四绝缘层40上并覆盖栅电极GT2。第五绝缘层50可以是无机层和/或有机层，并且具有单层结构或多层结构。例如，第五绝缘层50可以具有包括氧化硅层和氮化硅层的多层结构。

第一连接电极CNE10可以位于第五绝缘层50上。第一连接电极CNE10可以通过穿透第一绝缘层10、第二绝缘层20、第三绝缘层30、第四绝缘层40和第五绝缘层50的第一接触孔CH1连接到信号连接线CSL。

第六绝缘层60可以位于第五绝缘层50上。发光元件层140的第一电极LE可以位于第六绝缘层60上。第一电极LE可以通过穿透第六绝缘层60的第二接触孔CH2连接到第一连接电极CNE10。

第六绝缘层60可以是有机层。例如，第六绝缘层60可以包括通用聚合物(诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有苯酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、烯丙基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其共混物。

发光元件层140可以位于电路层130上。发光元件层140可以包括发光元件ED、下像素限定层LDL和上像素限定层UDL。下像素限定层LDL可以被称为第一堤层、像素限定层或第一堤绝缘层。上像素限定层UDL可以被称为第二堤层、导电堤层、壁或导电壁。

发光元件ED可以包括第一电极LE、发光图案EP和第二电极UE。发光图案EP可以包括发光层和功能层。例如，发光图案EP可以是功能层，并且包括选自电子注入层、电子传输层、空穴控制层、空穴注入层、空穴传输层和电子控制层之中的至少一种。功能层和第二电极UE可以针对像素PX公共地设置。第一电极LE可以被称为像素电极或阳极，第二电极UE可以被称为共电极或阴极。

第一电极LE可以位于第六绝缘层60上。第一电极LE可以通过穿透第六绝缘层60的第二接触孔CH2连接到与像素电路PDC电连接的第一连接电极CNE10。

第一电极LE可以是(半)透光电极或反射电极。根据一些实施例，第一电极LE可以包括由银、镁、铝、铂、钯、金、镍、钕、铱、铬或其化合物或混合物构成的反射层以及设置在反射层上的透明电极层或半透明电极层。透明电极层或半透明电极层可以包括选自由氧化铟锡、氧化铟锌、氧化铟镓锌、氧化锌、氧化铟和掺铝氧化锌组成的组中的至少一种。例如，第一电极LE可以包括顺序地层叠的氧化铟锡、银和氧化铟锡的多层结构。

下像素限定层LDL可以位于第六绝缘层60上。下像素限定层LDL可以具有光吸收性质，并且具有例如黑颜色。下像素限定层LDL可以包括黑色着色剂。黑色着色剂可以包括黑色染料或黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其氧化物。

暴露第一电极LE的一部分的开口可以限定在下像素限定层LDL中，并且对应于发光区域PXA。下像素限定层LDL可以覆盖第一电极LE的边缘，并且发光区域PXA可以被限定。

在图6中，在第一发光开口OPE1、第二发光开口OPE2和第三发光开口OPE3(见图7)之中，仅示出了第一发光开口OPE1。第一发光开口OPE1、第二发光开口OPE2和第三发光开口OPE3可以对应于第一发光区域PXA-R、第二发光区域PXA-G和第三发光区域PXA-B。在图6中，第一发光开口OPE1、第二发光开口OPE2和第三发光开口OPE3集体地示出为发光区域PXA。

上像素限定层UDL可以位于电路层130上。对应于发光区域PXA的上开口OPU可以由上像素限定层UDL限定。

上像素限定层UDL可以包括电连接到第二电极UE的第一部件PT1和与第一部件PT1电绝缘的第二部件PT2。另外，如图7中所示，第二部件PT2可以被第一部件PT1围绕。第一部件PT1是接收第二驱动电压ELVSS的部分，并且可以被称为驱动电压传送单元或驱动电压传送壁。第二部件PT2是构成图5中所示的第一电容器Cst的电极，并且可以被称为岛电极或电容器电极。

电路层130还可以包括与第二部件PT2电连接的连接金属CNM。连接金属CNM可以向第二部件PT2传送信号。下像素限定层LDL可以包括第二部件PT2可以接触连接金属CNM的开口。

电路层130还可以包括位于第二部件PT2下面的第一盖金属CPM1。在图6中，第一盖金属CPM1被示出为位于第五绝缘层50的顶表面上，但是不限于此。例如，第一盖金属CPM1可以位于第四绝缘层40与第五绝缘层50之间，或者位于第三绝缘层30与第四绝缘层40之间。

第一盖金属CPM1在平面图中可以与第二部件PT2的至少一部分叠置。因此，第二部件PT2和第一盖金属CPM1可以构成具有盖电容Cap的第一电容器Cst(见图5)。

例如，参照图5和图8A，第二部件PT2可以是连接到提供第一驱动电压ELVDD的第一驱动电压线VL1的第一电容器电极Cst1，第一盖金属CPM1可以是经由第一节点N1连接到第一晶体管T1的栅电极的第二电容器电极Cst2。

相反，参照图5和图8B，第二部件PT2可以是经由第一节点N1连接到第一晶体管T1的栅电极的第二电容器电极Cst2，第一盖金属CPM1可以是连接到提供第一驱动电压ELVDD的第一驱动电压线VL1的第一电容器电极Cst1。

根据本公开的一些实施例，上像素限定层UDL可以包括导电材料。因此，通过借助于上像素限定层UDL的一部分，可以实现构成像素电路PDC(见图5)的第一电容器Cst(见图5)的电容器电极。因此，可以减小定位有像素电路PDC的区域的面积。

同时，开口可以限定在至少一个绝缘层中。例如，如图6中所示，开口60-OP可以限定在第六绝缘层60中。下像素限定层LDL可以接触由第六绝缘层60暴露的第一盖金属CPM1。

在这种情况下，第一盖金属CPM1与第一部件PT1之间的距离可以大于第一盖金属CPM1与第二部件PT2之间的距离。第一盖金属CPM1与第一部件PT1之间的距离大于第一盖金属CPM1与第二部件PT2之间的距离可以意味着第一盖金属CPM1距第一部件PT1最远。

图7可以是根据本公开的一些实施例的在第三方向DR3上向下看的有效区域AA的放大视图。在图7中，上像素限定层UDL用填充线示出。在上像素限定层UDL中，可以限定与对应于第一发光区域PXA-R的第一发光开口OPE1、对应于第二发光区域PXA-G的第二发光开口OPE2和对应于第三发光区域PXA-B的第三发光开口OPE3叠置的上开口OPU(见图6)。

上像素限定层UDL可以包括位于第一部件PT1与第一发光区域PXA-R、第二发光区域PXA-G和第三发光区域PXA-B之间的第二部件PT2。狭缝SLT可以限定在上像素限定层UDL中，并且第二部件PT2可以通过狭缝SLT与第一部件PT1间隔开。在图7中，狭缝SLT的形状在平面图中示出为矩形，但是不限于此。具体地，狭缝SLT的形状可以是多边形或环形。例如，如图7中所示，狭缝SLT可以具有通过使两个矩形叠置而形成的形状。可选地，狭缝SLT可以具有通过使两个圆形叠置而形成的环型形状。

第二部件PT2可以通过狭缝SLT与第一部件PT1电绝缘。狭缝SLT可以填充有有机封装层152。另外，如图7中所示，第一部件PT1未被划分为多个分开的部分，而是形成为一体的类型。

有效区域AA可以包括第一发光区域PXA-R、第二发光区域PXA-G和第三发光区域PXA-B以及非发光区域NPXA。非发光区域NPXA在平面图中可以对应于第一部件PT1、第二部件PT2和狭缝SLT。

同时，上像素限定层UDL可以包括位于电路层130上的第一导电层CDL1和位于第一导电层CDL1上的第二导电层CDL2。第二电极UE可以接触第一导电层CDL1的侧表面的至少一部分。具体地，第二电极UE可以接触第一部件PT1的第一导电层CDL1的侧表面的至少一部分。因此，第二电极UE可以电连接到第一导电层CDL1。第一部件PT1可以与传送第二驱动电压ELVSS的第二驱动电压线VL2电连接。第二电极UE可以经由第一部件PT1接收第二驱动电压ELVSS(见图5)。

第一导电层CDL1的厚度可以比第二导电层CDL2的厚度厚。对于第一部件PT1，第二导电层CDL2的侧表面可以比第一导电层CDL1的侧表面进一步朝向发光区域PXA的中心方向突出以包括末端。

第一导电层CDL1和第二导电层CDL2中的每个可以包括导电材料。第一导电层CDL1可以包括第一导电率的材料，第二导电层CDL2可以包括低于第一导电率的第二导电率的材料。

具体地，第一导电层CDL1和第二导电层CDL2中的每个可以包括金属材料。例如，第一导电层CDL1可以包括铝，第二导电层CDL2可以包括钛。

发光元件层140还可以包括保护图案TPL。保护图案TPL可以覆盖第一电极LE的顶表面的至少一部分。保护图案TPL可以防止或减少第一电极LE在用于使下像素限定层LDL图案化的蚀刻工艺中被损坏。

发光元件层140还可以包括位于第二电极UE上的盖层CPL。根据相消干涉的原理，盖层CPL可以用于增强光发射效率。盖层CPL可以包括相对于例如波长为589nm的光具有1.6或更大的折射率的材料。盖层CPL可以是包括有机材料的有机盖层、包括无机材料的无机盖层或者包括有机和无机材料的复合盖层。例如，盖层可以包括碳环化合物、杂环化合物、含胺基团的化合物、卟吩衍生物、酞菁衍生物、萘酞菁衍生物、碱金属络合物、碱土金属络合物或其任何组合。碳环化合物、杂环化合物和含胺基团的化合物可以任选地被包括O、N、S、Se、Si、F、Cl、Br、I或其任何组合的取代基取代。

同时，虚设图案可以位于上像素限定层UDL上。虚设图案可以包括包含与位于第一电极LE、第二电极UE和盖层CPL上的发光图案EP中所包含的材料相同的材料的层。

虚设图案的至少一部分可以被下面要描述的封装层150的第一无机封装层151覆盖。另外，虚设图案可以像上像素限定层UDL一样包括狭缝SLT。因此，位于第一部件PT1上的虚设图案可以与位于第二部件PT2上的虚设图案电绝缘。

封装层150可以位于发光元件层140上。封装层150可以包括顺序地层叠的第一无机封装层151、有机封装层152和第二无机封装层153。第一无机封装层151和第二无机封装层153保护发光元件层140免受湿气和氧的影响，并且有机封装层152可以保护发光元件层140免受诸如灰尘颗粒的异物的影响。

根据本公开的一些实施例，低折射率层可以进一步位于盖层CPL与封装层150之间。低折射率层可以包括氟化锂。低折射率层可以通过热沉积方法设置。

传感器层200可以位于显示层100上。传感器层200可以被称为传感器、输入感测层或输入感测面板。传感器层200可以包括传感器基体层210、第一传感器导电层220、传感器绝缘层230、第二传感器导电层240和传感器覆盖层250。

传感器基体层210可以直接位于显示层100上。传感器基体层210可以是包括氮化硅、氮氧化硅和氧化硅之中的至少任何一种的无机层。可选地，传感器基体层210可以是包括环氧树脂、丙烯酸树脂或酰亚胺类树脂的有机层。传感器基体层210可以具有单层结构或沿着第三方向DR3层叠的多层结构。

第一传感器导电层220和第二传感器导电层240中的每个可以具有单层结构或沿着第三方向DR3层叠的多层结构。

单层结构的导电层可以包括金属层或透明导电层。金属层可以包括钼、银、钛、铜、铝或其合金。透明导电层可以包括诸如氧化铟锡、氧化铟锌、氧化锌或氧化铟锌锡的透明导电氧化物。此外，透明导电层可以包括诸如PEDOT、金属纳米线或石墨烯的导电聚合物。

多层结构的导电层可以包括金属层。例如，金属层可以具有钛/铝/钛的三层结构。多层结构的导电层可以包括至少一个金属层和至少一个透明导电层。

传感器绝缘层230可以位于第一传感器导电层220与第二传感器导电层240之间。传感器绝缘层230可以包括无机膜。无机膜可以包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少任何一种。

传感器绝缘层230可以包括有机膜。有机膜可以包括丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯类树脂、乙烯基类树脂、环氧类树脂、氨基甲酸酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺树脂和聚对二甲苯类树脂之中的至少一种。

传感器覆盖层250可以位于传感器绝缘层230上并且覆盖第二传感器导电层240。第二传感器导电层240可以包括导电图案。传感器覆盖层250可以覆盖导电图案，并且减少或去除在后续工艺中导电图案将被损坏的可能性。传感器覆盖层250可以包括无机材料。例如，传感器覆盖层250可以包括氮化硅，但是不特别限于此。根据本公开的一些实施例，可以省略传感器覆盖层250。

防反射层300可以位于传感器层200上。防反射层300可以包括分割层310、多个滤色器320和平坦化层330。

分割层310可以布置为与第二传感器导电层240的导电图案叠置。传感器覆盖层250可以位于分割层310与第二传感器导电层240之间。分割层310可以防止或减少由于第二传感器导电层240引起的外部光的反射。如果构成分割层310的材料吸收光，则该材料可以不受特别限制。分割层310是具有黑色的层，并且根据一些实施例，分割层310可以包括黑色着色剂。黑色着色剂可以包括黑色染料或黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其氧化物。

分隔开口310op可以限定在分割层310中。分隔开口310op可以与发光图案EP叠置。滤色器320可以布置为对应于分隔开口310op。滤色器320可以透射从与滤色器320叠置的发光图案EP提供的光。

平坦化层330可以覆盖分割层310和滤色器320。平坦化层330可以包括有机材料，并且在平坦化层330的顶表面上提供平坦表面。根据本公开的一些实施例，可以省略平坦化层330。

根据本公开的一些实施例，防反射层300可以包括反射调节层而不是滤色器320。例如，在图6中可以省略滤色器320，并且反射调节层可以添加到省略滤色器320的位置。反射调节层可以选择性地吸收在显示面板和/或电子装置内部反射的光的部分频带中的光或从显示面板和/或电子装置的外部入射的光。

作为示例，反射调节层可以吸收在约490nm至约505nm的第一波段中和在约585nm至约600nm的第二波段中的光，以使在第一波段和第二波段中的透光率为约40％或更小。反射调节层可以吸收从发光图案EP发射的红色、绿色和蓝色光的波长范围之外的波长的光。以这种方式，反射调节层可以吸收不属于从发光图案EP发射的红光、绿光或蓝光的波长的光，从而防止、降低或最小化显示面板和/或电子装置的亮度降低。另外，还可以防止、降低或最小化显示面板和/或电子装置的光发射效率的劣化，并且可以相对地改善可见性。

反射调节层可以提供有包括染料、颜料或其组合的有机材料层。反射调节层可以包括四氮杂卟啉(TAP)类化合物、卟啉类化合物、金属卟啉类化合物、噁嗪类化合物、方酸鎓类化合物、三芳基甲烷类化合物、聚次甲基类化合物、蒽醌类化合物、酞菁类化合物、偶氮类化合物、苝类化合物、呫吨类化合物、二亚胺鎓类化合物、二吡咯亚甲基类化合物、花青类化合物或其组合。

根据一些实施例，反射调节层可以具有约64％至约72％的透光率。可以根据包括在反射调节层中的染料和/或颜料的含量来调节反射调节层的透光率。

根据本公开的一些实施例，防反射层300可以包括相位延迟器和/或偏振器。防反射层300可以至少包括偏振膜。在这种情况下，防反射层300可以经由粘合层附着到传感器层200。

参照图5和图8A，第二部件PT2可以是连接到提供第一驱动电压ELVDD的第一驱动电压线VL1的第一电容器电极Cst1，第一盖金属CPM1可以是通过第一节点N1连接到作为驱动晶体管的第一晶体管T1的栅电极的第二电容器电极Cst2。

相反，参照图5和图8B，第二部件PT2可以是通过第一节点N1连接到作为驱动晶体管的第一晶体管T1的栅电极的第二电容器电极Cst2，第一盖金属CPM1可以是连接到提供第一驱动电压ELVDD的第一驱动电压线VL1的第一电容器电极Cst1。

图9是根据本公开的一些实施例的显示面板DP的剖视图。图9可以是沿着图4的线I-I'截取的另一示例剖视图。另外，图9可以是沿着图7的线I-I'截取的另一示例剖视图。

参照图7，第六绝缘层60和下像素限定层LDL中的每个在平面图中可以与第二部件PT2的至少一部分叠置。第六绝缘层60和下像素限定层LDL可以包括第二部件PT2穿过其可以接触连接金属CNM的开口。第二部件PT2和第一盖金属CPM1可以构成具有盖电容Cap的第一电容器Cst(见图5)。

与图6中的第一盖金属CPM1通过第六绝缘层60的开口60-OP暴露以接触下像素限定层LDL的情况相比，图9所示的情况可以在第二部件PT2与第一盖金属CPM1之间具有更大的空间。因此，盖电容Cap可以很小。

对于像素电路的信号传送，可以相同地应用上面参照图8A和图8B描述的内容。

图10是根据本公开的一些实施例的显示面板DP的剖视图。图10可以是沿着图4的线I-I'截取的另一示例剖视图。另外，图10可以是沿着图7的线I-I'截取的另一示例剖视图。

参照图10，开口LDL-OP可以限定在下像素限定层LDL中。第二部件PT2可以接触由下像素限定层LDL的开口LDL-OP暴露的至少一个绝缘层。例如，第二部件PT2可以接触第六绝缘层60。

第二部件PT2和第一盖金属CPM1可以构成具有盖电容Cap的第一电容器Cst(见图5)。图10中的第二部件PT2与第一盖金属CPM1之间的距离可以与图6和图9中的第二部件PT2与第一盖金属CPM1之间的距离不同，因此，盖电容Cap也可以不同。

另外，第六绝缘层60可以包括开口，使得第二部件PT2可以接触连接金属CNM。

对于像素电路的信号传送，可以相同地应用上面参照图8A和图8B描述的内容。

图11是根据本公开的一些实施例的显示面板DP的剖视图。图11可以是沿着图4的线I-I'截取的另一示例剖视图。另外，图11可以是沿着图7的线I-I'截取的另一示例剖视图。

参照图11，电路层130还可以包括位于第一盖金属CPM1下面的第二盖金属CPM2。在图11中，第二盖金属CPM2被示出为位于第一绝缘层10的顶表面上，但是不限于此。例如，第二盖金属CPM2也可以位于第二绝缘层20与第三绝缘层30之间，或者位于第三绝缘层30与第四绝缘层40之间。

第二盖金属CPM2在平面图中可以与第一盖金属CPM1的至少一部分叠置。第二部件PT2、第一盖金属CPM1和第二盖金属CPM2可以构成具有盖电容Cap的第一电容器Cst(见图5)。在这种情况下，盖电容Cap可以计算为由于第二部件PT2和第一盖金属CPM1引起的第一盖电容Cap1以及由于第一盖金属CPM1和第二盖金属CPM2引起的第二盖电容Cap2之和。换言之，根据一些实施例，应用三电容结构，因此与图6相比，可以实现具有较小面积的相同盖电容Cap。

另外，第六绝缘层60可以包括开口，使得第二部件PT2可以接触连接金属CNM。

图12A和图12B是根据本公开的一些实施例的信号的相应示意图。图12A和图12B可以是示出图11的显示面板DP的第一电容器Cst的示例信号的相应示意图。

参照图5和图12A，第二部件PT2和第二盖金属CPM2中的每个可以是连接到提供第一驱动电压ELVDD的第一驱动电压线VL1的第一电容器电极Cst1，第一盖金属CPM1可以是通过第一节点N1连接到作为驱动晶体管的第一晶体管T1的栅电极的第二电容器电极Cst2。

相反，参照图5和图12B，第二部件PT2和第二盖金属CPM2可以是通过第一节点N1连接到作为驱动晶体管的第一晶体管T1的栅电极的第二电容器电极Cst2，第一盖金属CPM1可以是连接到提供第一驱动电压ELVDD的第一驱动电压线VL1的第一电容器电极Cst1。

图13是根据本公开的一些实施例的显示面板DP的剖视图。图13可以是沿着图4的线I-I'截取的另一示例剖视图。另外，图13可以是沿着图7的线I-I'截取的另一示例剖视图。

参照图13，第一盖金属CPM1可以包括第1-1盖金属CPM1-1和与第1-1盖金属CPM1-1位于不同层的第1-2盖金属CPM1-2。第1-2盖金属CPM1-2可以电连接到第1-1盖金属CPM1-1。

由于第1-2盖金属CPM1-2与第1-1盖金属CPM1-1位于不同的层，所以第一盖金属CPM1的实质厚度可以变厚。另外，第一盖金属CPM1与第二盖金属CPM2之间的距离可以变得较小，并且第二盖电容Cap2可以增大。

根据上述内容，根据本公开的显示面板可以根据上像素限定层的第二部件构成像素电路来减小像素电路的面积。

虽然已经参照本发明的一些示例实施例描述了本发明，但是发明所属领域的普通技术人员将清楚的是，在不脱离如所附权利要求及其等同物中限定的发明的精神和技术领域的情况下，可以对所描述的实施例进行各种改变和修改。

因此，根据本公开的实施例的范围不应受前述描述的约束或限制，而是由所附权利要求及其等同物的最广泛的允许解释来确定。

Claims (12)

1.一种显示面板，所述显示面板包括：

基体层；

电路层，在所述基体层上，并且包括像素电路；以及

发光元件层，在所述电路层上，

其中，所述发光元件层包括：第一电极，在所述电路层上；发光图案，在所述第一电极上；第二电极，在所述发光图案上；以及上像素限定层，在所述电路层上，并且其中限定有上开口，

所述上像素限定层包括电连接到所述第二电极的第一部件和与所述第一部件电绝缘的第二部件，并且

所述第二部件在平面图中被所述第一部件围绕。

2.根据权利要求1所述的显示面板，其中，所述电路层还包括电连接到所述第二部件的连接金属。

3.根据权利要求1所述的显示面板，其中，所述发光元件层还包括下像素限定层，所述下像素限定层在所述上像素限定层下面并且在其中限定有发光区域。

4.根据权利要求3所述的显示面板，其中，所述电路层还包括第一盖金属，所述第一盖金属在所述第二部件下面并且在平面图中与所述第二部件的至少一部分叠置。

5.根据权利要求4所述的显示面板，其中，所述像素电路包括：

驱动晶体管；以及

电容器，连接在所述驱动晶体管的栅电极与提供驱动电压的驱动电压线之间，并且

所述第二部件和所述第一盖金属构成电容器。

6.根据权利要求5所述的显示面板，其中，所述电路层还包括在所述第一电极下面和所述下像素限定层下面的至少一个绝缘层，并且

所述至少一个绝缘层和所述下像素限定层中的每个在平面图中与所述第二部件的至少一部分叠置。

7.根据权利要求6所述的显示面板，其中，在所述下像素限定层中限定开口，并且所述第二部件接触由所述下像素限定层的所述开口暴露的所述至少一个绝缘层。

8.根据权利要求6所述的显示面板，其中，在所述至少一个绝缘层中限定开口，并且所述下像素限定层接触由所述至少一个绝缘层的所述开口暴露的所述第一盖金属。

9.根据权利要求8所述的显示面板，其中，所述第一盖金属与所述第一部件之间的距离大于所述第一盖金属与所述第二部件之间的距离。

10.根据权利要求4所述的显示面板，其中，所述电路层还包括第二盖金属，所述第二盖金属在平面图中与所述第一盖金属的至少一部分叠置并且在所述第一盖金属下面。

11.根据权利要求10所述的显示面板，其中，相同的信号提供到所述第二盖金属和所述第二部件。

12.根据权利要求10所述的显示面板，其中，所述第一盖金属包括第1-1盖金属以及连接到所述第1-1盖金属并且与所述第1-1盖金属位于不同层的第1-2盖金属。