CN117894832A - 一种化合物异质结p型晶体管及其制备方法 - Google Patents

一种化合物异质结p型晶体管及其制备方法 Download PDF

Info

Publication number
CN117894832A
CN117894832A CN202311827977.6A CN202311827977A CN117894832A CN 117894832 A CN117894832 A CN 117894832A CN 202311827977 A CN202311827977 A CN 202311827977A CN 117894832 A CN117894832 A CN 117894832A
Authority
CN
China
Prior art keywords
layer
gate
channel layer
channel
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311827977.6A
Other languages
English (en)
Inventor
朱厉阳
李明哲
彭若诗
徐少东
袁俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Jiufengshan Laboratory
Original Assignee
Hubei Jiufengshan Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Jiufengshan Laboratory filed Critical Hubei Jiufengshan Laboratory
Priority to CN202311827977.6A priority Critical patent/CN117894832A/zh
Publication of CN117894832A publication Critical patent/CN117894832A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种化合物异质结p型晶体管及其制备方法,属于半导体器件技术领域。该p型晶体管包括衬底和依次叠加的缓冲层、第一沟道层、势垒层、第二沟道层形成的位于衬底上的有源区;第二沟道层的上层刻蚀有用于沉积栅极的栅极沟槽,源极和漏极位于栅极两侧;从栅极沟槽开口周围的第二沟道层上表面沿着栅极沟槽的侧壁至其底部紧邻侧壁的位置设置有与源、漏极均形成欧姆接触的欧姆金属层;源、漏极与第二沟道层的上表面、栅极与栅极沟槽的底部均通过第一介质层隔离;栅极与欧姆金属层之间设置有第二介质层;第二沟道层为p型氧化物层或/和p型氮化物层。该p型晶体管的结构能有效减小器件尺寸,提高其电流能力、开关速度和沟道中的空穴迁移率。

Description

一种化合物异质结p型晶体管及其制备方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种化合物异质结p型晶体管及其制备方法。
背景技术
传统的化合物异质结(例如,p-GaN/AlGaN/GaN异质结)平面中只有p-GaN/AlGaN界面上一层二维空穴气(two-dimensional holes gas,2DHG)和p-GaN构成的空穴沟道,受限于GaN中的空穴迁移率,其空穴电流密度受到极大限制。多层p型沟道(Multiple p-channels)通过在GaN缓冲层上周期性地重复外延p-GaN/AlGaN结构,形成多层2DHG沟道,并通过p型欧姆金属层将这些2DHG沟道相连。为了控制多层p型沟道中的深层沟道,器件采用了鳍形(Fin)栅,通过鳍形结构侧壁上的金属控制沟道中的2DHG,实现器件开关控制的同时也增加了有效栅宽。通过上述措施,多层p型沟道结构可以将器件电流密度增加到66mA/mm,其比导通电阻(Ron,sp)降低至86mΩ·mm,基本与现有的GaN n型晶体管相当。但该型器件所采用的外延结构无法兼容二维电子气(two-dimensional electron gas,2DEG)等电子输运结构,若不采用二次外延等方法制备相应异质结,则无法形成GaN n型晶体管。因此,该技术方案无法实现GaN CMOS电路。
由于刻蚀后的GaN沟道中具有较低的空穴迁移率(<12cm2/V·s),GaN p型晶体管栅沟道电阻率极高,增加了GaN p型晶体管导通电阻。如果可以缩小器件沟道长度,便可以有效降低器件导通电阻,提高器件的电流能力。但器件尺寸的缩小受到图形化、光刻等工艺的精度限制,例如,采用传统凹槽栅结构,栅极-源极间距、栅极-漏极间距、栅极长度等结构尺寸都受到光刻工艺关键尺寸的限制,增加了器件电流路径长度。因此,麻省理工学院的Nadim Chowdhury等在《First demonstration of a self-aligned GaN p-FET》(DOI:10.1109/IEDM19573.2019.8993569)中提出了利用p型欧姆金属作为硬掩模进行GaN材料刻蚀的方法制备GaN p型晶体管凹槽栅,通过这种方式,器件栅极沟槽紧邻漏、源极欧姆金属,消除了栅极-源极间距、栅极-漏极间距,图形化也不受套刻精度限制;同时,沟道长度仅受到欧姆金属间距限制,得以在不减小光刻关键尺寸的情况下极大缩小器件长度。该方案中在自对准的基础上,还可以将栅极制备成Fin结构,从而进一步提高器件电流密度。然而,Fin结构的制备需要采用可以实现更小关键尺寸的光刻方式,这对现有的功率半导体生产线要求更苛刻;如果采用电子束光刻等方式,虽然可以满足自对准结构图形化的需求,但对生产效率构成了极大挑战,不利于功率半导体器件的生产。而且,该结构依旧没有解决GaNp型晶体管沟道中空穴迁移率低的问题。
有学者基于第一性原理进行理论分析,在《Hole mobility of strained Ga Nfrom first principles》(DOI:https://doi.org/10.1103/PhysRevB.100.085204)中提出改变GaN中[0001]晶面中的双轴应力提高其中的空穴迁移率。根据该研究,当平面双轴应力从完全松弛增加2%时,空穴迁移率可以从42cm2/V·s增加到113cm2/V·s。《Highthreshold voltage enhancement-mode GaN p-FET with Si-ri ch LPCVD SiNx gateinsulator for high hole mobility》(DOI:10.1088/1674-4926/44/8/082801)中证实,在p-GaN/AlGaN/GaN异质结中通过采用富硅(Si-rich)LPCVD SiNx作为p型沟道栅介质时,获得了高达20cm2/V·s的沟道空穴迁移率。而在其他报道中,刻蚀后的GaN p型沟道中空穴迁移率大多低于12cm2/V·s。相较于采用金属氧化物栅介质和常规沟槽栅结构的器件,采用Si-rich LP CVD SiNx栅介质在相近器件尺寸下可获得更高电流密度。虽然现有的方案有效提高了沟道迁移率,在相近器件尺寸下取得了更高的电流密度。但实验也揭示了LPCVD沉积SiNx的高温过程会对p-GaN/AlGaN/GaN异质结的空穴输运能力造成消极影响。首先,高温过程使得p-GaN/AlGaN/GaN异质结上p型欧姆接触的接触电阻增加;其次,高温过程也使得p-GaN/AlGaN/GaN异质结方块电阻增加。这一现象表明,现有的空穴调制技术尚不完善,仍然存在较大的提升空间。在迁移率调制的基础上结合采用麻省理工学院自对准方案中的方式制备器件栅极,通过器件漏极、源极形成的欧姆金属层定义了器件栅极位置,使得器件中不存在栅源、栅漏联通区域,可以避免受到高温过程影响而恶化的栅源/栅漏区域电阻。但由于LPCVD SiNx沉积过程中的高温,该工艺过程无法兼容作为栅槽刻蚀硬掩模的欧姆金属,难以采用现有的自对准方法实现缩小器件尺寸的目的。
发明内容
为了解决上述现有技术中的问题,本发明提供一种化合物异质结p型晶体管。该化合物异质结p型晶体管能有效减小器件尺寸,提高器件的电流能力、开关速度和沟道中的空穴迁移率。
具体地,本发明采用如下技术方案来实现上述目的:
一种化合物异质结p型晶体管,由下至上依次包括衬底、缓冲层、第一沟道层、势垒层、第二沟道层,以及源极、漏极和栅极;所述缓冲层的上层、所述第一沟道层、所述势垒层、所述第二沟道层形成有源区,所述有源区周围为无源区;在所述有源区,所述第二沟道层背离所述势垒层的一侧刻蚀有栅极沟槽,所述栅极设置于所述栅极沟槽内,所述源极和所述漏极位于所述栅极两侧;从所述栅极沟槽开口周围的第二沟道层上表面沿着所述栅极沟槽的侧壁至所述栅极沟槽的底部紧邻侧壁的位置设置有欧姆金属层,所述源极和所述漏极均与所述第二沟道层形成欧姆接触;所述源极与所述第二沟道层的上表面之间、所述漏极与所述第二沟道层的上表面之间、所述栅极与所述栅极沟槽的底部内表面之间均设置有第一介质层;所述栅极与所述欧姆金属层之间设置有第二介质层;所述第二沟道层的材料为p型氧化物半导体材料或/和p型氮化物半导体材料。所述第一沟道层、所述势垒层、所述第二沟道层形成化合物半导体异质结。
在一些具体的实施方案中,所述欧姆金属层为Ni和Au双层金属层或Ni、Pb和Au三层金属层。
在一些具体的实施方案中,所述第二介质层为所述欧姆金属层中的金属在氧化退火过程中形成的氧化层。
在一些具体的实施方案中,所述第二介质层为通过沉积绝缘材料形成的绝缘层,所述绝缘层位于所述欧姆金属层与所述栅极之间以及所述栅极与所述第一介质层之间。
在一些具体的实施方案中,所述绝缘层为Si3N4层、SiO2层、SiON层、Al2O3层中的至少一种。
在一些具体的实施方案中,所述第一介质层的材料为Si3N4、SiO2、SiON、Al2O3中的至少一种。
在一些具体的实施方案中,所述衬底为硅衬底、碳化硅衬底、氮化镓衬底、氧化镓衬底或QST衬底中的任意一种。所述QST衬底是指由美国Qromis,Inc.开发的一种衬底技术生产的衬底。
在一些具体的实施方案中,所述势垒层的材料为氧化镓铝或/和氮化镓铝。
在一些具体的实施方案中,所述第一沟道层的材料为氧化镓或/和氮化镓。
在其他一些具体的实施方案中,所述第一沟道层的材料为氧化镓,所述势垒层的材料为氧化镓铝,所述第二沟道层的材料为p型氧化镓。因此,在所述化合物异质结p型晶体管中,所述第一沟道层、所述势垒层和所述第二沟道层形成p-GaO/AlGaO/GaO异质结结构。
在其他一些具体的实施方案中,所述第一沟道层的材料为氮化镓,所述势垒层的材料为氮化镓铝,所述第二沟道层的材料为p型氮化镓。因此,在所述化合物异质结p型晶体管中,所述第一沟道层、所述势垒层和所述第二沟道层形成p-GaN/AlGaN/GaN异质结结构。
在一些具体的实施方案中,所述缓冲层的材料为氧化镓或/和氮化镓。
在一些具体的实施方案中,在与所述源极到所述漏极方向垂直的方向上,多个所述栅极沟槽依次排列形成鳍形结构,所述栅极为鳍形栅。
本发明还提供上述任一项所述的化合物异质结p型晶体管的制备方法,包括以下步骤:
S1、准备具有异质结结构的外延片,所述外延片由下至上依次包括衬底、缓冲层、第一沟道层、势垒层和第二沟道层;所述第二沟道层的材料为p型氧化物半导体材料或/和p型氮化物半导体材料;
S2、进行台面工艺定义出有源区和无源区;
S3、在所述第二沟道层上刻蚀出栅极沟槽;
S4、在步骤S3得到的结构的上表面沉积第一介质层;
S5、刻蚀所述第一介质层,沉积欧姆金属材料得到欧姆金属层;
S6、对所述欧姆金属层退火,在所述欧姆金属层表面形成氧化层作为第二介质层;或对所述欧姆金属层退火,在退火后得到的结构的上表面沉积绝缘材料,形成的绝缘层作为第二介质层;
S7、在所述栅极沟槽中沉积栅极金属得到栅极;
S8、刻蚀所述第二介质层,在步骤S7得到的器件结构上表面沉积源极金属和漏极金属分别得到源极和漏极。
在一些具体的实施方案中,步骤S6中对欧姆金属层退火的条件为:在氧气气氛中或氮气与氧气混合气氛中以550℃退火5min。
在一些具体的实施方案中,所述氮气与氧气的混合气氛中,25%≤氧气的体积百分含量<100%。
在一些具体的实施方案中,所述欧姆金属层的材料为Ni和Au双层金属层或Ni、Pb和Au三层金属层。
在一些具体的实施方案中,步骤S6中所述绝缘材料为Si3N4、SiO2、SiON、Al2O3中的至少一种。
在一些具体的实施方案中,步骤S4中通过LPCVD、PECVD、PEALD、ALD任一种方式沉积Si3N4、SiO2、SiON、Al2O3中至少一种材料形成所述第一介质层。
在一些具体的实施方案中,所述势垒层的材料为氧化镓铝或/和氮化镓铝。
在一些具体的实施方案中,所述第一沟道层的材料为氧化镓或/和氮化镓。
在其他一些具体的实施方案中,所述第一沟道层的材料为氧化镓,所述势垒层的材料为氧化镓铝,所述第二沟道层的材料为p型氧化镓。因此,在所述化合物异质结p型晶体管中,所述第一沟道层、所述势垒层和所述第二沟道层形成p-GaO/AlGaO/GaO异质结结构。
在其他一些具体的实施方案中,所述第一沟道层的材料为氮化镓,所述势垒层的材料为氮化镓铝,所述第二沟道层的材料为p型氮化镓。因此,在所述化合物异质结p型晶体管中,所述第一沟道层、所述势垒层和所述第二沟道层形成p-GaN/AlGaN/GaN异质结结构。
在一些具体的实施方案中,所述缓冲层的材料为氧化镓或/和氮化镓。
在一些具体的实施方案中,步骤S3中在所述第二沟道层上依次刻蚀出多个栅极沟槽形成鳍形结构,步骤S7中制作得到的栅极为鳍形栅极。
本发明具有以下有益效果:1、本发明中的化合物异质结p型晶体管通过延伸至栅极沟槽中的欧姆金属层实现了器件自对准栅极结构,有效缩小了器件栅源、栅漏之间的间距,减小了器件尺寸,提高了器件的电流能力和开关速度。2、本发明中的化合物异质结p型晶体管的自对准方式使得器件可以兼容更多种类的介质层,通过采用有调制半导体空穴迁移率的介质材料,提高了沟道中的空穴迁移率,改善了器件沟道运输能力。
附图说明
图1为本发明实施例提供的一种化合物异质结p型晶体管的立体结构示意图;
图2为图1上沿源极到漏极方向的截面图;同时也是本发明实施例提供的一种化合物异质结p型晶体管的制备方法中步骤S8得到的化合物异质结p型晶体管的结构的截面示意图;
图3为本发明实施例提供的另一种化合物异质结p型晶体管的立体结构示意图;
图4为本发明实施例提供的另一种化合物异质结p型晶体管的俯视图,该化合物异质结p型晶体管的栅极为鳍形栅;
图5为图4上沿AA’方向的截面图;
图6为图4上沿BB’方向的截面图;
图7为本发明实施例提供的一种化合物异质结p型晶体管的制备方法中步骤S1得到的外延片的结构示意图;
图8为本发明实施例提供的一种化合物异质结p型晶体管的制备方法中步骤S2得到的结构的示意图;
图9为本发明实施例提供的一种化合物异质结p型晶体管的制备方法中步骤S3得到的结构的示意图;
图10为本发明实施例提供的一种化合物异质结p型晶体管的制备方法中步骤S4得到的结构的示意图;
图11为本发明实施例提供的一种化合物异质结p型晶体管的制备方法中步骤S5得到的结构的示意图;
图12为本发明实施例提供的一种化合物异质结p型晶体管的制备方法中步骤S6得到的结构的示意图;
图13为本发明实施例提供的一种化合物异质结p型晶体管的制备方法中步骤S7得到的结构的示意图;
图14为本发明实施例提供的一种化合物异质结p型晶体管的制备方法中步骤S8刻蚀第二介质层后得到的结构的示意图;
图15为本发明实施例提供的另一种化合物异质结p型晶体管的制备方法中步骤S6得到的结构的示意图;
图16为本发明实施例提供的另一种化合物异质结p型晶体管的制备方法中步骤S7得到的结构的示意图;
图17为本发明实施例提供的另一种化合物异质结p型晶体管的制备方法中步骤S8得到的化合物异质结p型晶体管的结构的截面示意图,同时也是图3上沿源极到漏极方向的截面图。
图中:101、衬底;102、缓冲层;103、第一沟道层;104、势垒层;105、第二沟道层;106、源极;107、漏极;108、栅极;109、栅极沟槽;110、欧姆金属层;111、第一介质层;112、第二介质层;C、有源区;D、无源区。
具体实施方式
以下内容结合实施例对本发明的技术方案进行清楚、完整地描述,以使本领域技术人员能够充分地理解本发明。显然,所描述的实施例只是本发明的一部分优选的实施例,而不是全部的实施例。本领域普通技术人员在没有付出创造性劳动的前提下,对以下实施方式所作的任何等效变换或替代,均属于本发明的保护范围之内。
本发明中提到的方向性术语,例如“上”、“下”、“内”、“外”、“底部”、“上表面”等所指示的方位或位置关系是基于说明书附图中的方位或位置关系,或是本发明的产品在使用时惯常摆放的方位或位置关系,仅是为了便于描述和理解本发明的产品结构,因此,方向性术语不能理解为对本发明的限制。在本发明中,除非另有明确的限定,第一特征在第二特征“上”、“之上”、“上方”和“上表面”之类的表述表示,第一特征和第二特征可以是直接接触,或是通过中间媒介间接接触;可以是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“下”、“之下”、“下方”和“下表面”之类的表述表示,第一特征和第二特征可以是直接接触,或是通过中间媒介间接接触;可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。本发明中使用的序数词,如“第一”、“第二”等仅用于描述目的以区别类似的对象,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。以下实施例中未详细描述的方法均为本领域技术人员所熟知的常规方法。
为了更好地理解本发明,下面结合图1~图17,对本发明的化合物异质结p型晶体管及其制备方法的具体实施例进行详细描述。
如图1和图2所示,为本发明实施例提供的一种化合物异质结p型晶体管的结构示意图,图2为图1沿源极到漏极方向的截面图。该化合物异质结p型晶体管由下至上依次包括衬底101、缓冲层102、第一沟道层103、势垒层104、第二沟道层105;缓冲层102的上层、第一沟道层103、势垒层104、第二沟道层105形成有源区C,有源区C周围为无源区D。在有源区C,第二沟道层105背离势垒层104的一侧刻蚀有栅极沟槽,栅极沟槽的底部位于第二沟道层105中。在与源极到漏极方向垂直的方向上,栅极沟槽为一个长条形的沟槽。栅极108沉积于栅极沟槽中。源极106和漏极107分别位于栅极108的两侧。从栅极沟槽开口周围的第二沟道层105的上表面沿着栅极沟槽的侧壁至栅极沟槽的底部紧邻侧壁的位置设置有欧姆金属层110,即欧姆金属层110设置在栅极沟槽开口周围的第二沟道层105的上表面、栅极沟槽的内壁以及栅极沟槽底部靠近侧壁的边缘位置。源极106和漏极107均与第二沟道层105形成欧姆接触。源极106与第二沟道层105的上表面之间、漏极107与第二沟道层105的上表面之间、栅极108的栅足与第二沟道层105之间均通过第一介质层111绝缘隔离。欧姆金属层110经过氧化退火在其表面形成一层氧化层,该氧化层作为第二介质层112,用于绝缘隔离栅极108与欧姆金属层110。其中,缓冲层102的材料为氧化镓(GaO),第一沟道层103的材料为GaO,势垒层104的材料为氧化镓铝(AlGaO),第二沟道层105的材料为p型氧化镓(p-GaO),栅极108的材料为金属(例如Ni/Au),第一介质层111的材料为Si3N4,欧姆金属层的材料为Ni和Au双层金属。栅极108与第一介质层111以及第二沟道层105形成金属-绝缘体-半导体结构。
如图3所示,在其他实施方式中,在欧姆金属层110的上表面、栅极沟槽内部沿壁(包括侧壁和底部内壁)沉积其他绝缘材料(例如SiO2)形成绝缘层作为第二介质层112。即在栅极沟槽底部,第二介质层112位于第一介质层111的上表面,栅极108的栅足与第二沟道层105之间通过第一介质层111和第二介质层112绝缘隔离;栅极108与欧姆金属层110之间通过第二介质层112绝缘隔离。其中,缓冲层102的材料为GaN,第一沟道层103的材料为氮化镓(GaN),势垒层104的材料为氮化镓铝(AlGaN),第二沟道层105的材料为p型氮化镓(p-GaN),栅极108的材料为金属(例如Ni/Au)。栅极108与第一介质层111、第二介质层112以及第二沟道层105形成金属-绝缘体-半导体结构。
可以理解的是,第一介质层111的材料也可以是其他绝缘材料,例如SiO2、SiON、Al2O3中任意一种或它们的组合或它们与Si3N4的组合。第二介质层112的绝缘材料也可以是Si3N4、SiON、Al2O3中任意一种或它们的组合或它们与SiO2的组合。
如图4~6所示,在其他实施方式中,在与源极到漏极的方向垂直的方向上,多个栅极沟槽依次排列形成鳍形结构,栅极108为鳍形栅。
如图7~13所示,本发明的实施例提供一种化合物异质结p型晶体管的制备方法,包括以下步骤:
S1、在衬底101上依次外延缓冲层102、第一沟道层103、势垒层104、第二沟道层105得到外延片(如图7所示);其中,衬底101的材料为碳化硅,缓冲层102的材料为GaO,第一沟道层103的材料GaO,势垒层104的材料为AlGaO,第二沟道层105的材料为p-GaO,因此,制备得到的外延片具有p-GaO/AlGaO/GaO异质结结构。
S2、进行台面工艺(mesa technique)定义出有源区C和无源区D,以截断异质结结构中载流子输运结构,实现器件间的电学隔离,使得器件可以相互隔离、独立工作,互不影响。例如,通过光刻工艺去除缓冲层102的上层的两端部分、第一沟道层103的两端部分、势垒层104的两端部分、第二沟道层105的两端部分来得到台面结构(即有源区C)。如图8所示,在优选的方案中,图案化的缓冲层102、图案化的第一沟道层103、图案化的势垒层104、图案化的第二沟道层105的宽度相等并且边缘对齐,未图案化的缓冲层102(即缓冲层102的下层)的宽度大于台面结构的宽度。
S3、在第二沟道层105的上层刻蚀出栅极沟槽109(见图9),栅极沟槽109的底部位于第二沟道层105中。
S4、在步骤S3得到的结构的上表面沉积第一介质层111(如图10所示)。沉积方法采用本领域的常规方法,例如LPCVD(低压化学气相沉积)、PECVD(等离子体增强化学气相沉积)、PEALD(等离子体增强原子层沉积)、ALD(原子层沉积)中任意一种方法。沉积的材料为Al2O3或Si3N4或SiO2或SiON或它们的组合。
S5、刻蚀第一介质层111,沉积欧姆金属材料(例如Ni和Au,Ni层厚度为15nm,Au层厚度为30nm)得到欧姆金属层110(如图11所示)。
S6、对欧姆金属层110退火,在欧姆金属层110的表面形成氧化层(例如镍氧化物层)作为第二介质层112(如图12所示)。退火后欧姆金属层110与第二沟道层105上表面、栅极沟槽109的侧壁和底部靠近侧壁的边缘均形成欧姆接触。退火条件为在氧气气氛或氮气与氧气混合气氛(例如氮气与氧气体积比为4:1、3:2、2:1……)中以550℃退火5min。
S7、在栅极沟槽109中沉积栅极金属,得到栅极108(见图13)。
S8、刻蚀第二介质层112(见图14),沉积源极金属和漏极金属分别得到源极106和漏极107,使源极106和漏极107分别与欧姆金属层110形成电连接(见图2)。
如图15~17所示,在其他的实施方案中,步骤S6中对欧姆金属层110退火后,在器件结构上表面通过LPCVD或PECVD或PEALD或ALD方法沉积绝缘材料(例如Si3N4或SiO2或SiON或Al2O3或它们的组合)得到绝缘层作为第二介质层112。即在欧姆金属层110暴露在外的表面上以及第一介质层111暴露在外的表面上均沉积有第二介质层112。因此,在栅极沟槽109的底部,第二介质层112位于第一介质层111的上表面;步骤S7中制作完成栅极108后,栅极108的栅足与第二沟道层105之间通过第一介质层111和第二介质层112绝缘隔离。步骤S8最终得到的晶体管的结构的截面示意图如图17所示,立体结构示意图如图3所示。
如图2和图17所示,本发明的化合物异质结p型晶体管的结构中,欧姆接触分为三个部分,分别位于:(1)第二沟道层105未被刻蚀的上表面;(2)栅极沟槽侧壁的第二沟道层105的表面上;(3)栅极沟槽底部的第二沟道层105的表面。受到刻蚀损伤的影响,(2)、(3)处的接触电阻高于(1)处的接触电阻;但三者同时向第二沟道层105中注入空穴,且欧姆接触紧邻栅极,不存在栅源或栅漏之间连通区域的电阻。因而通过一次性制造涵盖第二沟道层上表面、栅极沟槽侧壁和底部的欧姆金属层,实现以欧姆金属层定义栅极沟槽位置的自对准方案,可以消除栅源、栅漏之间的连通结构来提高器件电流能力和开关速度。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明的保护范围。对于任何熟悉本领域的技术人员来说,本发明可以有各种更改和变化。任何依据本发明申请保护范围及说明书内容所作的简单的等效变化和修饰,均应包含在本发明的保护范围之内。

Claims (10)

1.一种化合物异质结p型晶体管,其特征在于,由下至上依次包括衬底、缓冲层、第一沟道层、势垒层、第二沟道层,以及源极、漏极和栅极;所述缓冲层的上层、所述第一沟道层、所述势垒层、所述第二沟道层形成有源区,所述有源区周围为无源区;在所述有源区,所述第二沟道层背离所述势垒层的一侧刻蚀有栅极沟槽,所述栅极设置于所述栅极沟槽内,所述源极和所述漏极位于所述栅极两侧;从所述栅极沟槽开口周围的第二沟道层上表面沿着所述栅极沟槽的侧壁至所述栅极沟槽的底部紧邻侧壁的位置设置有欧姆金属层,所述源极和所述漏极均与所述第二沟道层形成欧姆接触;所述源极与所述第二沟道层的上表面之间、所述漏极与所述第二沟道层的上表面之间、所述栅极与所述栅极沟槽的底部内表面之间均设置有第一介质层;所述栅极与所述欧姆金属层之间设置有第二介质层;所述第二沟道层的材料为p型氧化物或/和p型氮化物。
2.根据权利要求1所述的化合物异质结p型晶体管,其特征在于,所述第二介质层为所述欧姆金属层中的金属在氧化退火过程中形成的氧化层。
3.根据权利要求1所述的化合物异质结p型晶体管,其特征在于,所述第二介质层为通过沉积绝缘材料形成的绝缘层,所述绝缘层位于所述欧姆金属层与所述栅极之间以及所述栅极与所述第一介质层之间。
4.根据权利要求1所述的化合物异质结p型晶体管,其特征在于,所述第一介质层的材料为Si3N4、SiO2、SiON、Al2O3中的至少一种。
5.根据权利要求1所述的化合物异质结p型晶体管,其特征在于,所述衬底为硅衬底、碳化硅衬底、氮化镓衬底、氧化镓衬底或QST衬底中的任意一种。
6.根据权利要求1所述的化合物异质结p型晶体管,其特征在于,所述势垒层的材料为氧化镓铝或/和氮化镓铝。
7.根据权利要求1所述的化合物异质结p型晶体管,其特征在于,所述第一沟道层的材料为氧化镓或/和氮化镓。
8.根据权利要求1所述的化合物异质结p型晶体管,其特征在于,在与所述源极到所述漏极方向垂直的方向上,多个所述栅极沟槽依次排列形成鳍形结构,所述栅极为鳍形栅。
9.权利要求1~8任一项所述的化合物异质结p型晶体管的制备方法,其特征在于,包括以下步骤:
S1、准备具有异质结结构的外延片,所述外延片由下至上依次包括衬底、缓冲层、第一沟道层、势垒层和第二沟道层;所述第二沟道层的材料为p型氧化物或/和p型氮化物;
S2、进行台面工艺定义出有源区和无源区;
S3、在所述第二沟道层上刻蚀出栅极沟槽;
S4、在步骤S3得到的结构的上表面沉积第一介质层;
S5、刻蚀所述第一介质层,沉积欧姆金属材料得到欧姆金属层;
S6、对所述欧姆金属层退火,在所述欧姆金属层表面形成氧化层作为第二介质层;或对所述欧姆金属层退火,在退火后得到的结构的上表面沉积绝缘材料,形成的绝缘层作为第二介质层;
S7、在所述栅极沟槽中沉积栅极金属得到栅极;
S8、刻蚀所述第二介质层,在步骤S7得到的器件结构上表面沉积源极金属和漏极金属分别得到源极和漏极。
10.根据权利要求9所述的制备方法,其特征在于,步骤S6中对欧姆金属层退火的条件为:在氧气气氛中或氮气与氧气混合气氛中以550℃退火5min。
CN202311827977.6A 2023-12-27 2023-12-27 一种化合物异质结p型晶体管及其制备方法 Pending CN117894832A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311827977.6A CN117894832A (zh) 2023-12-27 2023-12-27 一种化合物异质结p型晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311827977.6A CN117894832A (zh) 2023-12-27 2023-12-27 一种化合物异质结p型晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN117894832A true CN117894832A (zh) 2024-04-16

Family

ID=90643782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311827977.6A Pending CN117894832A (zh) 2023-12-27 2023-12-27 一种化合物异质结p型晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN117894832A (zh)

Similar Documents

Publication Publication Date Title
EP3326210B1 (en) Semiconductor device and method for fabricating semiconductor device
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
US20110227132A1 (en) Field-effect transistor
CN104106129B (zh) 半导体装置和半导体装置的制造方法
WO2006001369A1 (ja) 半導体装置
CN103972284A (zh) 半导体器件
EP2955755B1 (en) Nitride high-voltage component and manufacturing method therefor
US9076763B2 (en) High breakdown voltage III-nitride device
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
CN104347696A (zh) 半导体装置以及其制造方法
CN112635545B (zh) 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法
US20080142845A1 (en) HEMT including MIS structure
US10283598B2 (en) III-V heterojunction field effect transistor
CN113745331A (zh) Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
JP2003051508A (ja) GaN系半導体装置
CN116344586A (zh) 折叠沟道氮化镓基场效应晶体管及其制备方法
CN117894832A (zh) 一种化合物异质结p型晶体管及其制备方法
CN112820648B (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN113571516B (zh) 一种iii族氮化物半导体集成电路结构、制造方法及其应用
TW201929221A (zh) 半導體元件及其製作方法
CN112768358A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
CN111739800A (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN117650175B (zh) 一种垂直型GaN HEMT半导体器件及其制造方法
CN218414587U (zh) 插指栅结构的hemt射频器件
JP2007088186A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination