CN117872101A - 一种基于曼彻斯特解码的数字滤波电路测试的装置及方法 - Google Patents

Abstract

本申请实施例提供一种基于曼彻斯特解码的数字滤波电路测试的装置及方法，所述装置包括：解码单元算法预测模块，与待测试数字电路中的解码单元对应设置，用于对曼彻斯特解码数据的检测，其中，所述待测试数字电路为基于曼彻斯特解码器的数字电路sigma data filter；滤波算法预测模块，与所述待测试数字电路中的滤波单元对应设置，用于检测解码数据经过cic(cascaded integrator comb filter)算法时，在各阶累加和递减时对各个结果进行抽取比对。采用本申请实施例通过外部算法预测的方式解决对待测试数字电路sigma data filter的验证，实时检测在基于曼彻斯特解码的sinc多阶滤波器算法是否正常运行，以及被测模块是否满足协议本身的要求。

Description

一种基于曼彻斯特解码的数字滤波电路测试的装置及方法

技术领域

本申请涉及芯片前端验证领域，具体而言本申请实施例涉及一种基于曼彻斯特解码的数字滤波电路测试的装置及方法。

背景技术

数字电路sigma data filter包含了解码单元以及数字滤波单元，而解码单元需要把输入的单比特原码进行解码，再通过数字滤波单元对解码数据进行低通滤波处理，转换为包含数据属性的多比特数据。

基于曼彻斯特解码器的数字电路sigma data filter，输入信号是由曼彻斯特原码进行信号输入，通过原码的前导码生成译码时钟，对码元数据进行解码，因此不需要外部时钟信号的输入参与，即可对滤波器进行驱动。

相关技术缺乏对数字基于曼彻斯特解码器的sigma data filter数字电路的测试方案，导致相关基于曼彻斯特解码器的sigma data filter数字电路无法被有效测试。

发明内容

本申请实施例的目的在于提供一种基于曼彻斯特解码的数字滤波电路测试的装置及方法，采用本申请实施例通过外部算法预测的方式解决对待测试数字电路sigma datafilter的验证，实时检测在基于曼彻斯特解码的sinc多阶滤波器算法是否正常运行，以及被测模块是否满足协议本身的要求。

第一方面，本申请实施例提供一种基于曼彻斯特解码的数字滤波电路测试的装置，所述装置包括：解码单元算法预测模块，与待测试数字电路中的解码单元对应设置，用于对曼彻斯特解码数据的检测，其中，所述待测试数字电路为基于曼彻斯特解码器的数字电路sigma data filter；滤波算法预测模块，与所述待测试数字电路中的滤波单元对应设置，用于检测解码数据经过cic(cascaded integrator comb filter)算法时，在各阶累加和递减时对各个结果进行抽取比对。

在一些实施例中，所述解码单元包括快速粗估模块，所述快速粗估模块被配置为对前导码中的起始位进行识别并在确认所述起始位传输完成时计算待比较粗估分频比值；所述解码单元算法预测模块包括起始位识别模块，所述起始位识别模块被配置为对所述解码单元输入的码元进行监测，并根据与所述起始位对应的码元电平计算参考粗估分频比，之后抽取所述待比较粗估分频比并将抽取得到的分频比与所述参考粗估分频比进行比较。

在本申请的一些实施例中，所述起始位识别模块被配置为通过如下策略获取所述参考粗估分频比：通过系统时钟上升沿对原码采样识别前导码，以系统时钟上升沿对位于所述前导码中的起始位的11码和00码分别进行计数，并将高电平计数值存入高电平寄存器且将低电平计数值存储低电平寄存器中，根据所述高电平寄存器中的第一数值和所述低电平寄存器中的第二数值的大小确定快速粗估阶段的分频比，得到所述参考粗估分频比。

在一些实施例中，所述解码单元包括捕获模块，所述捕获模块被配置为在确认所述待比较粗估分频比值无误之后再对码元信号进行一个数据周期的分频比捕获，得到待比较捕获分频比；所述解码单元算法预测模块包括捕获分频值计数模块，所述捕获分频值计数模块被配置为在所述一个数据周期中对捕获码元电平进行计数，直到结束捕获码元后，将所述捕获码元高低电平计数值与所述起始位分频比相加，再做除法得到参考捕获分频比值，之后将所述待比较捕获分频比与所述参考捕获分频比值进行比较，若不相等则表示所述待测试数字电路在在捕获周期时出错，若相等则表示所述待测试数字电路在捕获周期功能准确。

在一些实施例中，所述解码单元包括追踪模块，所述追踪模块被配置为在确认所述待比较捕获分频比无误后在追踪阶段对所述码元信号进行8个数据周期的分频比追踪修正，得到待比较追踪分频比；所述解码单元算法预测模块包括追踪分频计数模块，所述追踪分频计数模块被配置为：对所述解码单元在所述追踪阶段的每个电平状态进行监测，通过系统时钟上升沿对八个数据周期中的每个数据周期时间进行计数，并在追踪的计数过程中将与所述每个数据周期对应的计数值放入到八个深度的数组矩阵中，直到完成对所述八个数据周期计数，之后对所述八个深度的数组矩阵中的所有数值进行累加，再加上所述待比较捕获分频比后做除法得出参考追踪分频比；比较所述待比较追踪分频比与所述参考追踪分频比，若不相等则表示所述解码单元在码元追踪阶段分频比计算出错，并提供所述八个深度的数组矩阵中的数据和所述待比较追踪分频比。

在一些实施例中，所述解码单元包括曼彻斯特解码模块，所述曼彻斯特解码模块被配置为在确认所述待比较追踪分频比无误后根据所述待比较追踪分频比进行译码，得到待比较译码；所述解码单元算法预测模块包括解码预测模块，所述解码预测模块被配置为根据所述待比较追踪分频比除以2对码元信号进行第一次采样，再经过一个分频比时间后进行第二次采样得到参考码元译码，并对所述待比较译码进行抽取将抽取得到的译码与所述参考码元译码进行比较，若不相等则确认所述解码单元的曼彻斯特解码阶段出现错误。

在一些实施例中，所述解码单元包括积分累加模块，所述积分累加模块被配置为对确认无误待比较译码进行积分累加，得到待验证三阶累加输出值；所述解码单元算法预测模块包括级联积分预测单元，所述级联积分预测单元被配置为采用第一线程获取三阶累加预测值，并比较所述三阶累加输出值和所述的三阶累加预测值，若不同则确认所述积分累加模块的功能存在缺陷。

在一些实施例中，所述解码单元包括向下抽取模块，所述向下抽取模块被配置为在确认所述三阶累加输出值无误后则对所述三阶累加输出值进行向下抽取，得到待验证向下抽取值；所述解码单元算法预测模块包括第一级联微分预测单元，所述第一级联微分预测单元被配置为采用第二线程检测在所述向下抽取模块完成一次向下抽取的过程将获取的各个三阶累加预测值锁存至对应的数组矩阵中，得到参考向下抽取值，比较所述参考向下抽取值和所述待验证向下抽取值，若不同则确认所述向下抽取模块存在缺陷。

在一些实施例中，所述解码单元包括微分递减模块，所述微分递减模块被配置为对所述通过验证的待比较向下抽取值进行微分递减得到待比较微分递减值；所述解码单元算法预测模块包括第二级联微分预测单元，所述第二级联微分预测单元被配置为等待n个所述待验证向下抽取值的分频比时间，将所述第一级联微分预测单元的抽取值存储值第一存储单元dack_data[0]，再通过微分递减得到一阶微分值dack_data[1]＝dack_data[0]-dack_data[1]，再进行微分得到二阶微分值为dack_data[2]＝dack_data[1]-dack_data[2]，最后得到三级微分值为dack_data[3]＝dack_data[2]-dack_data[3]，所述的三阶微分值dack_data[3]为参考微分递减值，比较所述待比较微分递减值与所述参考微分递减值，若不同则提示所述微分递减模块存在缺陷。

第二方面，本申请的一些实施例提供一种基于曼彻斯特解码的数字滤波电路测试的方法，所述方法包括：将曼彻斯特原码输入待测试数字电路以及如第一方面的任意一个实施例所述的装置中，其中，所述待测试数字电路为基于曼彻斯特解码器的数字电路sigmadata filter；从所述待测试数字电路中获取待比较数值，并从所述装置中获取参考数值；比较所述待比较数值和所述参考数值，以确认对所述待测试数字电路中是否存在缺陷。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的基于曼彻斯特解码的数字滤波电路测试的装置的组成框图之一；

图2为本申请实施例提供的数字电路测试的系统的组成框图之二。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

待测试数字电路及基于曼彻斯特码的数字滤波电路sigma data filter，首先需要通过解码器把单比特码元信号进行译码，且依照起始位进行时钟还原，解码器会根据还原的时钟对码元进行逐帧译码。还原时钟和译码信号输入到数字滤波单元中，数字滤波单元中的sinc滤波器会首先对译码信号积分累加，把结果值给到积分累加值integ_data存放，以进行向下抽取OSR，最后还要对抽取后的值，进行微分递减得到微分递减值diff_data()，diff_data同时是最终sigma data filter,cpu等主机设备就会读取diff_data以进行处理。

在解码、积分或微分的过程中需要算法进行处理，其中易发生编码或滤波错误，采用本申请实施例的基于曼彻斯特解码的数字滤波电路测试的装置可以在测试时对待测试数字电路在整个处理过程中的所有算法进行测试和监测，使得更快的发现在任意环节中对问题进行判断。

需要说明的是，在本申请的实施例中，为了确保sinc滤波器可以正常启动以及保持数据的持续准确的编码，需要对曼彻斯特编码器加入快速粗估的起始位，也从此获得第一笔分频比值(即对应快速粗估阶段，由快速粗估模块实现)，第一笔分频比值(在测试数字电路时该值作为待比较粗估分频比)还相对粗糙，需要再对原码进行2个原码码元valid的分频比进行捕获(即对应捕获阶段，由捕获模块实现)得到捕获分频比(在测试数字电路时该值作为待比较捕获分频比)，这时数据速率可能存在失锁，还需要对原码进行最少8个原码码元valid的动态调整(即对应追踪阶段，由追踪模块实现)，这时得到新的分频比值(在测试数字电路时该值作为待比较追踪分频比)。之后即可按照追踪得到的分频比进行曼彻斯特解码，在解码中默认会对分频比进行动态调整。由于曼彻斯特解码是对数据上升延或下降延进行转化后得到译码，如果在解码中出现一笔错误数，会直接影响数字滤波datafilter结果。本申请的发明人在研究中发现data filter会根据解码分频比生成的sd_valid进行对应阶数积分累加，通过向下抽取后生成的valid进行微分递减，因此在对待测试数字电路进行测试时就需要对积分和微分滤波算法进行检测，同时要注意跨阶数计算或积分微分计算错误等算法错误问题。

请参看图1，图1为本申请实施例提供一种基于曼彻斯特解码的数字滤波电路测试的装置100，该基于曼彻斯特解码的数字滤波电路测试的装置100包括：解码单元算法预测模块110以及滤波算法预测模块120。

解码单元算法预测模块，与待测试数字电路中的解码单元对应设置，用于对曼彻斯特解码数据的检测，其中，所述待测试数字电路为基于曼彻斯特解码器的数字电路sigmadata filter。

滤波算法预测模块，与所述待测试数字电路中的滤波单元对应设置，用于检测解码数据经过cic(cascaded integrator comb filter)算法时，在各阶累加和递减时对各个结果进行抽取比对。

也就是说，为了实现上述对sigma data filter中级联积分累加和向下计数抽取以及级联微分递减算法的充分测试。本申请的实施例提供了基于算法预测的测试方式，其中包括：解码单元算法预测模块，用于对曼彻斯特解码数据的检测；滤波算法预测模块，用于检测解码数据经过cic(cascaded integrator comb filter)算法时，在各阶累加和递减时对各个结果进行抽取比对。通过这两预测模块的搭建即可快速的检测出错误点。

下面结合图2的系统(包括待测试数字电路以及数字电路测试装置)并结合待测试数字电路的架构示例性阐述本申请一些实施例的基于曼彻斯特解码的数字滤波电路测试的装置100。

如图2所示，在本申请的一些实施例中，所述解码单元包括快速粗估模块，该快速粗估模块被配置为对前导码中的起始位进行识别并在确认所述起始位传输完成时计算待比较粗估分频比值，则相应的所述解码单元算法预测模块包括起始位识别模块，且所述起始位识别模块被配置为对所述解码单元输入的码元进行监测，并根据与所述起始位对应的码元电平计算参考粗估分频比，之后抽取所述待比较粗估分频比并将抽取得到的分频比与所述参考粗估分频比进行比较。

也就是说，在本申请的一些实施例中码元起始位的识别与快速粗估检测过程示例性包括：曼彻斯特解码第一步是对前导码中的起始位进行识别，测试时需要对输入解码单元的码元信号进行监测，当起始位识别模块识别到起始位电平时，默认解码单元的快速粗估模块已识别到起始位，直到起始位传输完成，解码单元的快速粗估模块会得出第一笔分频比值(即待比较粗估分频比)，相应的起始位识别模块会通过对码元电平计算得到参考粗估分频比，之后对解码单元当前得到的待比较粗估分频比进行抽取并将抽样值与参考粗估分频比对比。

例如，在本申请的一些实施例中，首先解码算法预测单元中的起始位识别模块会通过系统时钟上升延对原码采样识别前导码的起始位(本申请实施例的前导码是为了确定分频比生成还原时钟，对前导码后包含编码数据的码元进行解析得到还原时钟，本申请实施的前导码由起始位、捕获位、追踪位构成)进行检测，检测到前导码包括的起始位110或是001(空闲状态下为低电平时，当空闲状态下为高电平时，检测到001\0011时，也会把110\1100识别为起始位)便开始定义为解码开始，另外会以系统时钟上升延对起始位的11和00的持续时间进行分别计数，高电平计数值存入W_H1低电平存入W_L1中，再进行初步大小比较。

如果W_H1为1\2W_L1时，会执行公式1_1:

N1＝(W_H1+2*W_L1)/4 (公式1_1)

如果W_H1与W_L1的预估值相等，会执行公式1_2:

N1＝(W_H1+W_L1)/2 (公式1_2)

N1表示为快速粗估阶段的参考粗估分频比。

若起始位110后接着是1的翻转信号即0，则将得到的参考粗估分频比N1与解码单元生成的待比较粗估分频比w_fast(这个值是被测电路中的解码单元，在对码元的快速粗估阶段高低电平计数，做除法后计算得到的值，计算过程与(公式1_1和公式1_2)相同，测试模块使用相同的计算方式，算出预测的快速分频比的值，之后与解码器计算得到的结果(粗估分频比w_fast)进行比较)进行比较，如果N1不等于w_fast则提示打印包含当前错误信息的错误码，便于错误查找。

也就是说，在本申请的实施例中，获取参考粗估分频比的算法包括：第一步，通过系统时钟上升沿对原码采样识别前导码；第二步，以系统时钟上升沿对位于所述前导码中的起始位的11码和00码分别进行计数，并将高电平计数值存入高电平寄存器且将低电平计数值存储低电平寄存器中；第三步，根据高电平寄存器中的第一数值和低电平寄存器中的第二数值的大小确定快速粗估阶段的分频比，得到参考粗估分频值计数。需要说明的是对于解码单元包括的快速粗估模块计算待比较粗估分频比的算法与获取参考粗估分频值的算法相同，为避免重复在此不做过多赘述。

如图2所示，在本申请的一些实施例中，所述解码单元包括捕获模块，所述捕获模块被配置为在确认所述待比较粗估分频比值无误之后再对码元信号进行一个数据周期的分频比捕获，得到待比较捕获分频比；所述解码单元算法预测模块包括捕获分频值计数模块，所述捕获分频值计数模块被配置为在所述一个数据周期中对捕获码元电平进行计数，直到结束捕获码元后，将所述捕获码元高低电平计数值与所述起始位分频比相加，再做除法得到参考捕获分频比值，之后将所述待比较捕获分频比与所述捕获分频比值进行比较，若不相等则表示所述待测试数字电路在在捕获周期时出错，若相等则表示所述待测试数字电路在捕获周期功能准确。

也就是说，在本申请的一些实施例中，测试模块得到的参考粗估分频比与解码单元起始位的待比较快速粗估分频比对比后，解码单元需要对码元信号进行一个数据周期(一次高电平和一次低电平的时间)的分频比捕获。相应的测试模块中的追踪分频计数模块会在这一个数据周期中对捕获码元电平进行计数，直到结束捕获码元后，该捕获分频值计数模块将捕获码元高低电平计数值与起始位分频比(即通过验证的待比较粗估分频比)相加，再做除法(参考捕获分频比＝(高电平计数值+低电平计数值+(待比较粗估分频比\2))\3)，得到参考捕获分频比值。这时解码单元也同时得出待比较捕获分频比值(该值的获取方式与参考捕获分频比的获取方式相同)，即可将待比较捕获分频比与参考捕获分频比做比较，不相等则表示解码单元在捕获周期时出错，则会打印捕获时的错误码，和解码器错误的分频比，以及参考捕获分频比，便于错误查找。

如图2所示，在本申请的一些实施例中，所述解码单元包括追踪模块，所述追踪模块被配置为在确认所述待比较捕获分频比无误后在追踪阶段对所述码元信号进行8个数据周期的分频比追踪修正，得到待比较追踪分频比；所述解码单元算法预测模块包括追踪分频计数模块，所述追踪分频计数模块被配置为：对所述解码单元在所述追踪阶段的每个电平状态进行监测，通过系统时钟上升沿对八个数据周期中的每个数据周期时间进行计数，并在追踪的计数过程中将与所述每个数据周期对应的计数值放入到八个深度的数组矩阵中，直到完成对所述八个数据周期计数，之后对所述八个深度的数组矩阵中的所有数值进行累加，再加上所述待比较捕获分频比后做除法得出参考追踪分频比；比较所述待比较追踪分频比与所述参考追踪分频比，若不相等则表示所述解码单元在码元追踪阶段分频比计算出错，并提供所述八个深度的数组矩阵中的数据和所述待比较追踪分频比。

也就是说，在本申请的一些实施例中，捕获分频值计数模块在对解码单元进行曼彻斯特原码捕获分频比校后，解码单元还需要对码元信号进行8个数据周期的分频比追踪修正。为了确保解码单元在结束前导码后进入译码时的还原时钟稳定，需要图2的追踪分频计数模块对解码单元在追踪阶段每个电平状态进行监测。追踪分频计数模块通过系统时钟上升延对每个数据周期时间进行计数(一个高电平时间和一个低电平时间)，一共八个数据周期，在追踪的计数过程中，把每个数据周期的计数值放入到八个深度的数组矩阵中，直到测试模块完成对八个数据周期计数，追踪分频计数模块对八个深度的数组值进行累加，再加上通过验证的待比较捕获分频比后做除法(参考追踪分频比＝(追踪累加值+待比较捕获分频比)\(8*2+1))，最终得出参考追踪分频比。同时解码单元完成前导码的编译将对输入的码元信号进行译码，因此基于曼彻斯特解码的数字滤波电路测试的装置只需要在完成前导码编译时，对解码单元译码分频比进行抽取，并与基于曼彻斯特解码的数字滤波电路测试的装置计算得出的分频比时钟进行比较，如果不相等则表示解码单元在码元追踪阶段分频比计算出错，基于曼彻斯特解码的数字滤波电路测试的装置将打印追踪错误码和八组分频比的计数值、追踪分频比值，便于错误查找。

如图2所示，在本申请的一些实施例中，所述解码单元包括曼彻斯特解码模块，所述曼彻斯特解码模块被配置为在确认所述待比较追踪分频比无误后根据所述待比较追踪分频比进行译码，得到待比较译码；所述解码单元算法预测模块包括解码预测模块，所述解码预测模块被配置为根据所述待比较追踪分频比除以2对码元信号进行第一次采样，再经过一个分频比时间后进行第二次采样得到参考码元译码，并对所述待比较译码进行抽取将抽取得到的译码与所述参考码元译码进行比较，若不相等则确认所述解码单元的曼彻斯特解码阶段出现错误。

也就是说，在本申请的一些实施例中，在码元译码过程中，解码单元通过起始位识别模块、捕获分频值计数模块以及追踪分频计数模块完成前导码的分频比检测后，解码单元将利用内部的还原时钟对码元信号进行译码，追踪分频技术模块在结束追踪后，根据参考追踪分频比/2对码元信号进行第一次采样为data0，再经过一个参考追踪分频比时间后进行第二次采样为data1，这时解码单元已完成第一笔码元译码，解码预测模块对译码后的值进行抽取比较。如果解码预测模块第一次采到的是data0＝0，第二次采到的是data1＝1，对解码单元的抽取值应该为1([data0＝0:data1＝1]＝1)；如果解码预测模块第一次采到的是data0＝1，第二次采到的是data1＝0，对解码单元的抽取值应该为0([data0＝1:data1＝0]＝0)，不相等则打印第一笔译码出错，需要对解码单元的译码信号进行检查。解码预测模块结束第一笔译码没有出现问题后，再次等待一个参考追踪分频比的时间对输入码元进行抽取写入data0，又经过一个参考追踪分频比时间对输入码元进行抽取写入data1，同时解码预测模块再抽取解码器当前的译码值对比[data0＝1:data1＝0]或[data0＝0:data1＝1]的结果是否相等，不相等则打印错误码。解码预测模块就以此对解码器译码值进行循环检测。直到解码预测模块连续采到两笔相同的码元例如[data0＝0:data1＝0]或[data0＝1:data1＝1]表示码元输入结束，同时解码单元也将结束第一笔原码数据的编码以0输出，这时解码预测模块会一直去对解码单元译码值进行检查是否为0，不是则表示解码单元空闲时状态出错，打印解码器空闲时错误的错误码。当解码预测模块对解码单元进行前导码测试检测后，解码预测模块计算出的分频比与解码单元进行译码时的分频相同，这时sigma data filter的解码器会开始对码元信号进行译码和使能sinc滤波器对解码器输出的解码信号进行滤波，所以对于解码单元的译码和滤波器的工作是同时进行。因此在基于曼彻斯特解码的数字滤波电路测试的装置的校验过程中，解码单元的校验以及对sinc滤波器校验需要进行配置单独的线程并行校验。以防止基于曼彻斯特解码的数字滤波电路测试的装置在sinc滤波校验的过程中对解码器数据的错漏。

如图2所示，在本申请的一些实施例中，所述解码单元包括积分累加模块，所述积分累加模块被配置为对确认无误待比较译码进行积分累加，得到待验证三阶累加输出值；所述解码单元算法预测模块包括级联积分预测单元，所述级联积分预测单元被配置为采用第一线程获取三阶累加预测值，并比较所述三阶累加输出值和所述的三阶累加预测值，若不同则确认所述积分累加模块的功能存在缺陷。

也就是说，在本申请的一些实施例中，级联积分累加检测：sigma data filter在对码元信号进行译码时，会把译码后的译码值输出给sinc滤波器，sinc滤波器会首先每笔数据的进行逐一累加。而级联积分预测单元需要等待sinc滤波器的第一笔还原时钟拉高，根据码元检测时按照参考追踪分频比(或通过验证的待比较追踪分频比)解码单元抽取的译码值，同时给到sinc滤波器检测线程add_data[0]，接着级联积分预测单元对add_data[0]进行累加填充处理(add_data[1]＝add_data[1]+add_data[0])，将add_data[1]作为一阶累加值预测值，再进行(add_data[2]＝add_data[2]+add_data[1])累加计算，把add_data[2]作为二阶累加预测值，最后再进行(add_data[3]＝add_data[3]+add_data[2])累加计算，把add_data[3]作为三阶累加预测值，级联积分预测单元立即对sinc滤波器的三阶累加输出值(该值的计算方式同三阶累加预测值)抽取得到待验证三阶累加输出值，并与三阶累加预测值进行比较，是否满足(sinc滤波器三阶累加输出值＝add_data[3])，不相同则打印sinc累加错误码，和预测的sinc累加值add_data[3]，以及对sinc滤波器抽取的三阶累加值。正确则继续等待一个分频比时间，再对解码单元的输出值进行抽取，并把抽取值给到add_data[0]，级联积分预测单元继续进行累加填充处理，再对sinc滤波器进行抽取比较，与计算的填充累加值比较是否相同，不同则报错打印错误码，级联积分预测单元的累加检测依次循环检测。

如图2所示，在本申请的一些实施例中，所述解码单元包括向下抽取模块，所述向下抽取模块被配置为在确认所述三阶累加输出值无误后则对所述三阶累加输出值进行向下抽取，得到待验证向下抽取值；所述解码单元算法预测模块包括第一级联微分预测单元，所述第一级联微分预测单元被配置为采用第二线程检测在所述向下抽取模块完成一次向下抽取的过程将获取的各个三阶累加预测值锁存至对应的数组矩阵中，得到参考向下抽取值，比较所述参考向下抽取值和所述待验证向下抽取值，若不同则确认所述向下抽取模块存在缺陷。

需要说明的是，在本申请的一些实施例中向下抽取检测：按照cic滤波器算法sinc滤波器经过累加后，需要把三阶累加输出值向下抽取后再进行微分递减。由于sinc滤波器中向下抽取和累加是同时进行，解码单元算法预测模块中对向下抽取检测需要另开一线程独立检测。例如，在本申请的一些实施例中，用于进行向下抽取检测的第一级联微分预测单元首先会等待sinc滤波器的第一笔还原时钟拉高，把累加预测得到的三阶累加预测值add_data[3]锁存到数组矩阵lock_data[0]，再等待一次参考追踪分频比时间，把级联积分预测单元得到的新的预测累加值继续锁存到lock_data[1]中，后再等待一次参考追踪分频比时间，继续把级联积分预测单元得到的预测累加值继续锁存到lock_data[0]中，直到到达预设的抽取值n，第n次把预测累加值锁存到lock_data[n]中，这时sinc滤波器已完成第一次向下抽取，第一级联微分预测单元对sinc滤波器的抽取输出值进行抽取，并与lock_data[n]进行比较是否相同，不相同则打印抽取错误码，以及抽取的n笔锁存值和sinc滤波器输出的抽取值，便于错误查找。接着第一级联微分预测单元再次等待一次参考追踪分频比时间，重新把新的预测累加值继续锁存到lock_data[0]中，依次循环检测。

如图2所示，在本申请的一些实施例中，所述解码单元包括微分递减模块，所述微分递减模块被配置为对所述通过验证的待比较向下抽取值进行微分递减得到待比较微分递减值；所述解码单元算法预测模块包括第二级联微分预测单元，所述第二级联微分预测单元被配置为等待n个所述待验证向下抽取值的分频比时间，将所述第一级联微分预测单元的抽取值存储值第一存储单元dack_data[0]，再通过微分递减得到一阶微分值dack_data[1]＝dack_data[0]-dack_data[1]，再进行微分得到二阶微分值为dack_data[2]＝dack_data[1]-dack_data[2]，最后得到三级微分值为dack_data[3]＝dack_data[2]-dack_data[3]，所述的三阶微分值dack_data[3]为参考微分递减值，比较所述待比较微分递减值与所述参考微分递减值，若不同则提示所述微分递减模块存在缺陷。

需要说明的是，在本申请的一些实施例中，级联微分检测过程根据cic滤波算法sinc滤波器通过抽取后会对抽取值进行微分递减，同时微分递减与累加和抽取也是独立运算，但采用的是前导码提取的分频比(还原时钟)经过抽取分频后的微分时钟(微分时钟＝还原时钟*抽取值)。也就是说，在本申请的一些实施例中，第二级联微分预测单元首先等待n(抽取值)个分频比时间，把第一级联微分预测单元的抽取值给到dack_data[0]，再通过微分递减得到一阶微分值dack_data[1]＝dack_data[0]-dack_data[1]，再进行微分得到二阶微分值为dack_data[2]＝dack_data[1]-dack_data[2]，最后得到三级微分值为dack_data[3]＝dack_data[2]-dack_data[3]，这时得到的dack_data[3]为微分检测的滤波值，级联微分检测模块再对sinc滤波器输出的滤波值进行抽取得到待比较微分递减值，并且与三级微分值dack_data[3]进行比较，不相同则打印级联微分的错误码，和预测的微分值dack_data[3]和sinc滤波器抽取的微分值，由此完成第一笔sinc滤波校验。第二级联微分预测单元再次等待n(抽取值)个分频比的时间，再次开始对sinc滤波器微分检测，依次循环检测，直到译码检测模块抽取值[data0＝0:data1＝0]或[data0＝1:data1＝1]时，测试模块停止检测。

本申请一些实施例的用于对数字电路sigma data filter进行测试的装置是通过测试模块在经过预测计算后，对滤波电路中结果样本抽取对比，从而知道解码器和sinc滤波器数字电路算法是否正确，其中，解码单元算法预测模块对解码单元的测试模块依次包括：起始位快速粗估测试(对应起始位识别模块)、码元捕获测试(对应捕获分频值计数模块)、码元追踪测试(对应追踪分频计数模块)这三个部分，对解码器中前导码中时钟提取进行测试，当解码单元中的检测值与测试值(或称为参考值)不匹配时及时报错打印错误码，方便错误查找。得到预测解码数据后，将预测的解码数据给到sinc滤波算法预测单元。解码数据经过多阶积分、向下抽取、微分的预测滤波，在每一次累加、相减，抽取更新的计算结果值后，将新的结果值与被测sinc滤波器，对应步骤的结果值相比较，直到输出滤波数据没有任何错误产生。不难理解的是，在本申请的一些实施例中，sigma data filter开始工作时需要对前导码进行解析，因此在滤波器的启动到输出滤波数据的工作流程中，对前导码解析(快速粗估、捕获、追踪)只执行一遍，而译码和sinc滤波算法预测各个预测都是需要并行执行，所以对于基于曼彻斯特解码的数字滤波电路测试的装置首先需要进行前导码检测，直到前导码检测完成，同时进行译码、累加、抽取、微分检测，直到译码检测模块识别到连续电平，从而结束检测。

本申请的一些实施例提供一种基于曼彻斯特解码的数字滤波电路测试的方法，所述方法包括：将曼彻斯特原码输入待测试数字电路以及如第一方面的任意一个实施例所述的装置中，其中，所述待测试数字电路为基于曼彻斯特解码器的数字电路sigma datafilter；从所述待测试数字电路中获取待比较数值，并从所述装置中获取参考数值；比较所述待比较数值和所述参考数值，以确认对所述待测试数字电路中是否存在缺陷。

需要说明的是，对于该方法的实现过程具体可参考文的描述，为避免重复在此不做过多赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种基于曼彻斯特解码的数字滤波电路测试的装置，其特征在于，所述装置包括：

解码单元算法预测模块，与待测试数字电路中的解码单元对应设置，用于对曼彻斯特解码数据的检测，其中，所述待测试数字电路为基于曼彻斯特解码器的数字电路sigmadata filter；

滤波算法预测模块，与所述待测试数字电路中的滤波单元对应设置，用于检测解码数据经过CIC(cascaded integrator comb filter)算法时，在各阶累加和递减时对各个结果进行抽取比对。

2.如权利要求1所述的装置，其特征在于，

所述解码单元包括快速粗估模块，所述快速粗估模块被配置为对前导码中的起始位进行识别并在确认所述起始位传输完成时计算待比较粗估分频比值；

所述解码单元算法预测模块包括起始位识别模块，所述起始位识别模块被配置为对所述解码单元输入的码元进行监测，并根据与所述起始位对应的码元电平计算参考粗估分频比，之后抽取所述待比较粗估分频比并将抽取得到的分频比与所述参考粗估分频比进行比较。

3.如权利要求2所述的装置，其特征在于，所述起始位识别模块被配置为通过如下策略获取所述参考粗估分频比：通过系统时钟上升沿对原码采样识别前导码，以系统时钟上升沿对位于所述前导码中的起始位的11码和00码分别进行计数，并将高电平计数值存入高电平寄存器且将低电平计数值存储低电平寄存器中，根据所述高电平寄存器中的第一数值和所述低电平寄存器中的第二数值的大小确定快速粗估阶段的分频比，得到所述参考粗估分频比。

4.如权利要求2所述的装置，其特征在于，

所述解码单元包括捕获模块，所述捕获模块被配置为在确认所述待比较粗估分频比值无误之后再对码元信号进行一个数据周期的分频比捕获，得到待比较捕获分频比；

所述解码单元算法预测模块包括捕获分频值计数模块，所述捕获分频值计数模块被配置为在所述一个数据周期中对捕获码元电平进行计数，直到结束捕获码元后，将所述捕获码元高低电平计数值与所述起始位分频比相加，再做除法得到参考捕获分频比值，之后将所述待比较捕获分频比与所述参考捕获分频比值进行比较，若不相等则表示所述待测试数字电路在在捕获周期时出错，若相等则表示所述待测试数字电路在捕获周期功能准确。

5.如权利要求3所述的装置，其特征在于，

所述解码单元包括追踪模块，所述追踪模块被配置为在确认所述待比较捕获分频比无误后在追踪阶段对所述码元信号进行8个数据周期的分频比追踪修正，得到待比较追踪分频比；

所述解码单元算法预测模块包括追踪分频计数模块，所述追踪分频计数模块被配置为：对所述解码单元在所述追踪阶段的每个电平状态进行监测，通过系统时钟上升沿对八个数据周期中的每个数据周期时间进行计数，并在追踪的计数过程中将与所述每个数据周期对应的计数值放入到八个深度的数组矩阵中，直到完成对所述八个数据周期计数，之后对所述八个深度的数组矩阵中的所有数值进行累加，再加上所述待比较捕获分频比后做除法得出参考追踪分频比；比较所述待比较追踪分频比与所述参考追踪分频比，若不相等则表示所述解码单元在码元追踪阶段分频比计算出错，并提供所述八个深度的数组矩阵中的数据和所述待比较追踪分频比。

6.如权利要求5所述的装置，其特征在于，

所述解码单元包括曼彻斯特解码模块，所述曼彻斯特解码模块被配置为在确认所述待比较追踪分频比无误后根据所述待比较追踪分频比进行译码，得到待比较译码；

所述解码单元算法预测模块包括解码预测模块，所述解码预测模块被配置为根据所述待比较追踪分频比除以2对码元信号进行第一次采样，再经过一个分频比时间后进行第二次采样得到参考码元译码，并对所述待比较译码进行抽取将抽取得到的译码与所述参考码元译码进行比较，若不相等则确认所述解码单元的曼彻斯特解码阶段出现错误。

7.如权利要求6所述的装置，其特征在于，

所述解码单元包括积分累加模块，所述积分累加模块被配置为对确认无误待比较译码进行积分累加，得到待验证三阶累加输出值；

所述解码单元算法预测模块包括级联积分预测单元，所述级联积分预测单元被配置为采用第一线程获取三阶累加预测值，并比较所述三阶累加输出值和所述的三阶累加预测值，若不同则确认所述积分累加模块的功能存在缺陷。

8.如权利要求7所述的装置，其特征在于，

所述解码单元包括向下抽取模块，所述向下抽取模块被配置为在确认所述三阶累加输出值无误后则对所述三阶累加输出值进行向下抽取，得到待验证向下抽取值；

所述解码单元算法预测模块包括第一级联微分预测单元，所述第一级联微分预测单元被配置为采用第二线程检测在所述向下抽取模块完成一次向下抽取的过程将获取的各个三阶累加预测值锁存至对应的数组矩阵中，得到参考向下抽取值，比较所述参考向下抽取值和所述待验证向下抽取值，若不同则确认所述向下抽取模块存在缺陷。

9.如权利要求8所述的装置，其特征在于，

所述解码单元包括微分递减模块，所述微分递减模块被配置为对所述通过验证的待比较向下抽取值进行微分递减得到待比较微分递减值；

所述解码单元算法预测模块包括第二级联微分预测单元，所述第二级联微分预测单元被配置为等待n个所述待验证向下抽取值的分频比时间，将所述第一级联微分预测单元的抽取值存储值第一存储单元dack_data[0]，再通过微分递减得到一阶微分值dack_data[1]＝dack_data[0]-dack_data[1]，再进行微分得到二阶微分值为dack_data[2]＝dack_data[1]-dack_data[2]，最后得到三级微分值为dack_data[3]＝dack_data[2]-dack_data[3]，所述的三阶微分值dack_data[3]为参考微分递减值，比较所述待比较微分递减值与所述参考微分递减值，若不同则提示所述微分递减模块存在缺陷。

10.一种基于曼彻斯特解码的数字滤波电路测试的方法，其特征在于，所述方法包括：

将曼彻斯特原码输入待测试数字电路以及如权利要求1-9中任一项所述的装置中，其中，所述待测试数字电路为基于曼彻斯特解码器的数字电路sigma data filter；

从所述待测试数字电路中获取待比较数值，并从所述装置中获取参考数值；

比较所述待比较数值和所述参考数值，以确认对所述待测试数字电路中是否存在缺陷。