CN117858498A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN117858498A
CN117858498A CN202311245359.0A CN202311245359A CN117858498A CN 117858498 A CN117858498 A CN 117858498A CN 202311245359 A CN202311245359 A CN 202311245359A CN 117858498 A CN117858498 A CN 117858498A
Authority
CN
China
Prior art keywords
patterns
semiconductor
pattern
horizontal direction
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311245359.0A
Other languages
English (en)
Inventor
龙在天
高大弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Industry Academic Cooperation Foundation of Yonsei University
Original Assignee
Samsung Electronics Co Ltd
Industry Academic Cooperation Foundation of Yonsei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Industry Academic Cooperation Foundation of Yonsei University filed Critical Samsung Electronics Co Ltd
Publication of CN117858498A publication Critical patent/CN117858498A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体器件包括：衬底；多个半导体图案，在衬底上沿第一水平方向彼此间隔开，其中，多个半导体图案中的每个半导体图案具有在第一水平方向上彼此相对的第一侧表面和在第二水平方向上彼此相对的第二侧表面，第一水平方向和第二水平方向平行于衬底的上表面，第二水平方向垂直于第一水平方向；源/漏区，在多个半导体图案中的每个半导体图案的第二侧表面上；多个栅图案，围绕多个半导体图案中的每个半导体图案的上表面、下表面和第一侧表面；多个导线图案，将多个栅图案彼此连接；以及数据存储结构，在第二水平方向上平行于多个半导体图案。

Description

半导体器件
相关申请的交叉引用
本申请要求于2022年10月6日在韩国知识产权局提交的韩国专利申请No.10-2022-0127933的优先权，其公开内容通过引用整体并入本文中。
技术领域
本发明构思的示例实施例涉及半导体器件。
背景技术
根据电子工业的发展和用户需求，电子设备已经被设计为具有更紧凑的尺寸和更高程度的性能。因此，需要电子设备中使用的半导体器件具有高集成密度和高性能。由于一般的二维(2D)或平面半导体器件的集成密度可以主要由单位存储单元所占据的区域来确定，因此集成密度可能很大程度上受形成精细图案的技术水平的影响。然而，由于需要超昂贵的器件来减小图案，因此2D半导体器件的集成密度已经增加，但可能存在限制。因此，已经建议具有三维布置的存储单元的三维半导体存储器件。
发明内容
本发明构思的一些示例实施例提供了一种具有改进的电特性和集成密度的半导体器件。
根据本发明构思的一些示例实施例，一种半导体器件可以包括衬底和在衬底上沿第一水平方向彼此间隔开的多个半导体图案，其中，多个半导体图案中的每个半导体图案具有在第一水平方向上彼此相对的第一侧表面和在第二水平方向上彼此相对的第二侧表面，其中，第一水平方向平行于衬底的上表面，并且第二水平方向平行于衬底的上表面并垂直于第一水平方向。该半导体器件还可以包括：源/漏区，在多个半导体图案中的每个半导体图案的第二侧表面上；多个栅图案，围绕多个半导体图案中的每个半导体图案的上表面、下表面和第一侧表面；多个导线图案，将多个栅图案彼此连接；以及数据存储结构，在第二水平方向上平行于多个半导体图案。
根据本发明构思的一些示例实施例，一种半导体器件可以包括：衬底；多个水平结构和多个层间绝缘层，交替堆叠在衬底上；以及竖直导电图案，在衬底上沿垂直于衬底的上表面的竖直方向延伸。多个水平结构中的每个水平结构可以包括：第一结构，在竖直导电图案的第一侧上；以及第二结构，与第一结构间隔开，并且在竖直导电图案的与第一侧相对的第二侧上。竖直导电图案可以在多个水平结构中的每个水平结构的第一结构和第二结构之间电连接到第一结构和第二结构。第一结构和第二结构中的每一个可以包括：半导体图案，具有在第一水平方向上彼此相对的第一侧表面和在第二水平方向上彼此相对的第二侧表面，其中，第一水平方向平行于衬底的上表面，并且第二水平方向平行于衬底的上表面且垂直于第一水平方向；源/漏区，包括设置在半导体图案的第二侧表面的一侧上的第一源/漏区、以及设置在与半导体图案的第二侧表面的所述一侧相对的相对侧上且在半导体图案和竖直导电图案之间的第二源/漏区；栅图案，围绕半导体图案的上表面、下表面和第一侧表面；以及数据存储结构，在源/漏区中的第一源/漏区的侧表面上。
根据本发明构思的一些示例实施例，一种半导体器件可以包括：衬底；多个水平结构，在垂直于衬底的上表面的竖直方向上堆叠并彼此间隔开；多个层间绝缘层，与多个水平结构交替堆叠；以及多个竖直导电图案，基于穿透多个水平结构和多个层间绝缘层而在竖直方向上延伸，并且在平行于衬底的上表面的第一水平方向上彼此间隔开。多个水平结构中的每个水平结构可以包括：第一结构，在多个竖直导电图案的第一侧上沿第一水平方向彼此间隔开；第一导线图案，将第一结构彼此连接；第二结构，在多个竖直导电图案的与第一侧相对的第二侧上沿第一水平方向彼此间隔开；以及第二导线图案，将第二结构彼此连接。第一结构和第二结构中的每一个可以包括：半导体图案，具有在第一水平方向上彼此相对的第一侧表面、以及在平行于衬底的上表面且垂直于第一水平方向的第二水平方向上彼此相对的第二侧表面；源/漏区，在半导体图案的第二侧表面上；栅图案，围绕半导体图案的上表面、下表面和第一侧表面；以及数据存储结构，在源/漏区的一侧上沿第二水平方向平行于半导体图案延伸。
附图说明
通过结合附图的以下详细描述，将更清楚地理解本发明构思的上述和其他方面、特征和优点，在附图中：
图1A是示出了根据本发明构思的一些示例实施例的半导体器件的平面图；
图1B是示出了根据本发明构思的一些示例实施例的半导体器件的透视图；
图2A是示出了根据本发明构思的一些示例实施例的半导体器件的平面图；
图2B是示出了根据本发明构思的一些示例实施例的半导体器件的截面图；
图3、图4、图5、图6A和图6B是示出了根据本发明构思的一些示例实施例的半导体器件的平面图；
图7A和图7B是示出了根据本发明构思的一些示例实施例的半导体器件的平面图；以及
图8、图9A、图9B、图9C、图9D、图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C、图12D、图13、图14A、图14B、图14C、图14D、图15A、图15B、图15C、图15D、图16A、图16B、图16C、图16D、图17A、图17B、图17C、图17D、图18A、图18B、图18C、图18D和图19是示出了根据本发明构思的一些示例实施例的半导体器件的制造方法的透视图、平面图和截面图。
具体实施方式
在下文中，将参考附图如下描述本发明构思的一些示例实施例。
在下文中，术语“在……上方”或“在……上”不仅可以包括以接触方式直接“在……上”的含义，还可以包括以非接触方式“在……上方”的含义。如本文中使用的单数形式“一”、“一个”和“所述”意在还包括复数形式，除非上下文明确地给出相反的指示。应理解，如本文中使用的术语“包括”、“包含”或“具有”指定存在所述元件，但不排除存在或添加一个或多个其他元件。
术语“所述”和类似指示词的使用可以对应于单数和复数两者。除非本文中另外指出或者与上下文明显矛盾，否则可以按照任何适当顺序执行构成方法的操作，并且不必限于所述顺序。
在一些示例实施例中所有图示或说明性术语的使用仅用于详细描述技术思想，并且本发明构思的范围不受该图示或说明性术语限制，除非它们受权利要求限制。
应理解，相对于其他元件和/或其他元件的特性(例如，结构、表面、方向等)可以称为“垂直”、“平行”、“共面”等的元件和/或元件的特性(例如，结构、表面、方向等)相对于其他元件和/或其他元件的特性可以分别“垂直”、“平行”、“共面”等或者可以分别“基本上垂直”、“基本上平行”、“基本上共面”等。
相对于其他元件和/或其他元件的特性“基本上垂直”的元件和/或元件的特性(例如，结构、表面、方向等)应被理解为在制造公差和/或材料公差内相对于其他元件和/或其他元件的特性“垂直”，和/或具有等于或小于10％(例如，±10％的公差)的相对于其他元件和/或其他元件的特性在幅度和/或角度上与“垂直”等的偏差。
相对于其他元件和/或其他元件的特性“基本上平行”的元件和/或元件的特性(例如，结构、表面、方向等)应被理解为在制造公差和/或材料公差内相对于其他元件和/或其他元件的特性“平行”，和/或具有等于或小于10％(例如，±10％的公差)的相对于其他元件和/或其他元件的特性在幅度和/或角度上与“平行”等的偏差。
相对于其他元件和/或其他元件的特性“基本上共面”的元件和/或元件的特性(例如，结构、表面、方向等)应被理解为在制造公差和/或材料公差内相对于其他元件和/或其他元件的特性“共面”，和/或具有等于或小于10％(例如，±10％的公差)的相对于其他元件和/或其他元件的特性在幅度和/或角度上与“共面”等的偏差。
应理解，元件和/或元件的特性可以在本文中叙述为与其他元件“相同”或“相等”，并且还应理解，在本文中叙述为与其他元件“同等”、“相同”或“相等”的元件和/或元件的特性可以与其他元件和/或其他元件的特性“同等”、“相同”或“相等”或者“基本上同等”、“基本上相同”或“基本上相等”。与其他元件和/或其他元件的特性“基本上同等”、“基本上相同”或“基本上相等”的元件和/或元件的特性应被理解为包括在制造公差和/或材料公差内与其他元件和/或其他元件的特性同等、相同或相等的元件和/或元件的特性。与其他元件和/或其他元件的特性同等或基本上同等和/或相同或基本上相同的元件和/或元件的特性可以在结构上相同或基本上相同、功能上相同或基本上相同、和/或组成上相同或基本上相同。
应理解，本文中描述为“基本上”相同和/或同等的元件和/或元件的特性包括在幅度上具有等于或小于10％的相对差异的元件和/或元件的特性。此外，无论元件和/或元件的特性是否被修饰为“基本上”，应理解，这些元件和/或这些元件的特性应当被解释为包括在所述元件和/或所述元件的特性附近的制造或操作公差(例如，±10％)。
当在本说明书中与数值相结合地使用术语“约”或“基本上”时，其意指的是相关联的数值包括所述数值附近的±10％的公差。当指定范围时，所述范围包括其间的所有值，诸如0.1％的增量。
尽管可以在一些示例实施例的描述中使用术语“相同”“相等”或“同等”，但应当理解可以存在一些不精确性。因此，当一个元件被称为与另一元件相同时，应当理解，元件或值在期望的制造或操作公差范围(例如，±10％)内与另一元件相同。
当在本说明书中与数值相结合地使用术语“约”或“基本上”时，其意指的是相关联的数值包括在所述数值附近的制造或操作公差(例如，±10％)。此外，当词语“约”和“基本上”与几何形状相结合地使用时，其意指的是不要求几何形状的精度，但该形状的宽容度在本公开的范围内。此外，无论数值或形状是否被修饰为“约”或“基本上”，应理解，这些值和形状应当被解释为包括在所述数值或形状附近的制造或操作公差(例如，±10％)。当指定范围时，所述范围包括其间的所有值，诸如0.1％的增量。
如本文中所描述的，当描述执行操作、或者描述诸如结构之类的效果“通过”或“经由”执行附加操作来建立时，应理解，可以“基于”该附加操作来执行该操作和/或建立该效果/结构，其可以包括单独地或与其他另外的附加操作组合地执行所述附加操作。
如本文中所描述的，描述为总体上和/或在特定方向上与另一元件“间隔开”(例如，竖直间隔开、横向间隔开等)和/或描述为与另一元件“分离”的元件可以被理解为总体上和/或在特定方向上与直接接触另一元件相隔离(例如，在竖直方向上与直接接触另一元件相隔离、在横向或水平方向上与直接接触另一元件相隔离等)。类似地，描述为总体上和/或在特定方向上彼此“间隔开”(例如，竖直间隔开、横向间隔开等)和/或描述为彼此分离的元件可以被理解为总体上和/或在特定方向上与彼此直接接触相隔离(例如，在竖直方向上与彼此直接接触相隔离、在横向或水平方向上与彼此直接接触相隔离等)。类似地，本文中描述为在两个其他结构之间将该两个其他结构彼此分离的结构可以被理解为被配置为将该两个其他结构与彼此直接接触相隔离。
图1A是示出了根据一些示例实施例的半导体器件的平面图。
图1B是示出了根据一些示例实施例的半导体器件的透视图，该透视图示出了图1A中的区域“A”。
图2A是示出了根据一些示例实施例的半导体器件的平面图，该平面图示出了图1B中的区域“B”。
图2B是示出了沿图2A中的线I-I′截取的根据一些示例实施例的半导体器件的截面图。
参考图1A至图2B，一些示例实施例中的半导体器件100可以包括：衬底101；多个水平结构120和多个层间绝缘层121，交替堆叠在衬底101上；以及多个竖直导电图案130，在衬底101上通过穿透多个水平结构120和多个层间绝缘层121而在Z方向上延伸。Z方向可以指垂直于衬底101的上表面101a的方向。多个水平结构120可以包括：多个结构LS，均包括半导体图案140、源/漏区150、栅图案165和数据存储结构180；以及多个导线图案170，将多个结构LS彼此连接。
一些示例实施例中的半导体器件100可以包括：多条位线，由多个竖直导电图案130组成(例如，包括)；多条字线，由多个导线图案170组成(例如，包括)；存储单元晶体管，由多个结构LS组成(例如，包括)；以及多个单元阵列，具有数据存储元件。半导体器件的单元阵列可以与动态随机存取存储器(DRAM)设备的存储单元阵列相对应。在一些示例实施例中，存储单元晶体管可以包括半导体图案140、设置在半导体图案140的两侧(例如，相对侧)上的源/漏区150、以及围绕半导体图案140的至少一部分的栅图案165，并且数据存储元件可以包括数据存储结构180。如稍后将描述的，数据存储元件可以包括电容器，该电容器包括下电极、上电极和介电层，但其一些示例实施例不限于此。
参考图1A和图1B，衬底101可以包括第一区域R1和第二区域R2。第一区域R1可以是设置有存储单元晶体管和数据存储元件的单元区，并且第二区域R2可以用于形成接触部，该接触部用于向多条字线中的每一条施加电力。第二区域R2可以设置在第一区域R1的至少一端上。在一些示例实施例中，第二区域R2可以设置在第一区域R1的在X方向上的两端上，但在一些示例实施例中，第二区域R2可以设置在X方向上的两端(例如，相对端)上和垂直于X方向的Y方向上的两端(例如，相对端)上，以便围绕第一区域R1的整个表面。应理解，在本文中可以称为第一水平方向的X方向可以平行于衬底101的上表面101a延伸，并且在本文中可以称为第二水平方向的Y方向可以平行于衬底101的上表面101a且垂直于第一水平方向(例如，垂直于X方向)延伸。
衬底101可以包括半导体材料，例如，IV族半导体、III-V族化合物半导体或II-VI族化合物半导体。例如，IV族半导体可以包括硅、锗或硅锗。衬底101还可以包括杂质。衬底101可以被实现为硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底或包括外延层的衬底。
在一些示例实施例中，半导体器件100还可以包括设置在衬底101上的下结构110。多个水平结构120和多个层间绝缘层121可以堆叠(例如，交替堆叠)在下结构110上。下结构110可以包括衬底101上的器件区和覆盖该器件区的绝缘区。器件区可以包括导电材料，例如，金属材料或包括杂质的半导体材料。多个竖直导电图案130可以与器件区接触。绝缘区可以包括绝缘层，该绝缘层包括绝缘材料(例如，氧化硅、氮化硅、氮氧化硅或碳氧化硅)中的至少一种。然而，在一些示例实施例中，可以不设置(例如，可以不存在)下结构110。
多个水平结构120和多个层间绝缘层121可以在衬底101上形成堆叠结构。多个水平结构120可以设置在多个层间绝缘层121之间，并且可以通过多个层间绝缘层121在Z方向上彼此间隔开。多个层间绝缘层121可以包括例如氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一种。
参考图2A和图2B，多个层间绝缘层121中的每一个可以包括在Z方向上与至少一个水平结构的至少一个结构的栅图案165重叠的第一部分121P1、以及在Z方向上与至少一个水平结构的至少一个结构的另一部分重叠的第二部分121P2。第一部分121P1的厚度可以小于第二部分121P2的厚度。第一部分121P1的厚度和第二部分121P2的厚度之间的差可能是由于栅图案165造成的。
多个水平结构120中的每一个可以包括彼此间隔开的多个结构LS、将多个结构LS彼此连接的多个导线图案170、以及覆盖多个结构LS和多个导线图案170的侧表面的绝缘图案(未示出)。
多个结构LS可以包括设置为在多个竖直导电图案130的第一侧130S1上沿X方向彼此间隔开的第一结构LSa、以及在多个竖直导电图案130的第二侧130S2上沿X方向彼此间隔开的第二结构LSb。第二侧130S2可以是与第一侧130S1相对的表面。多个导线图案170可以包括将第一结构LSa连接的第一导线图案170a和将第二结构LSb连接的第二导线图案170b。
第一结构LSa和第二结构LSb中的每一个可以包括半导体图案140、源/漏区150、栅图案165和数据存储结构180。第一结构LSa和第二结构LSb中的每一个还可以包括在栅图案165和半导体图案140之间的介电图案162。如图2B所示，在一些示例实施例中，一个或多个层间绝缘层121可以包括与至少一个水平结构120的第一结构LSa或第二结构LSb中的至少一个结构LS的栅图案165竖直重叠(例如，在Z方向上重叠)的第一部分121P1、以及与至少一个水平结构120的第一结构LSa或第二结构LSb中的至少一个结构LS的源/漏区150和数据存储结构180竖直重叠的第二部分121P2。
半导体图案140可以包括半导体材料，例如，硅、锗或硅锗。半导体图案140可以形成存储单元晶体管的沟道区。半导体图案140可以具有在X方向上彼此相对的第一侧表面140S1和在Y方向上彼此相对的第二侧表面140S2。
源/漏区150可以设置在半导体图案140的第二侧表面140S2上。源/漏区150可以包括与半导体图案140相同的半导体材料，并且可以具有与半导体图案140的厚度相同或基本上相同的厚度和/或与半导体图案140的宽度相同或基本上相同的宽度。可以通过用杂质掺杂半导体材料来形成源/漏区150。源/漏区150可以具有n型或p型导电性。
在一些示例实施例中，源/漏区150可以包括设置在半导体图案140的第二侧表面140S2的一侧上的第一源/漏区151、以及设置在半导体图案140的第二侧表面140S2的与所述一侧相对的相对侧上的第二源/漏区152。第一源/漏区151或第二源/漏区152之一可以对应于源区，并且另一个可以对应于漏区。
第一源/漏区151可以设置在半导体图案140和数据存储结构180之间，并且第二源/漏区152可以设置在半导体图案140和竖直导电图案130之间。第一源/漏区151可以将半导体图案140连接到数据存储结构180，并且第二源/漏区152可以将半导体图案140连接到竖直导电图案130。在一些示例实施例中，第一源/漏区151可以具有与第二源/漏区152的形状和/或长度不同的形状和/或长度。例如，第一源/漏区151在Y方向上的第一长度L1可以不同于第二源/漏区152在Y方向上的第二长度L2。这可能是因为第一源/漏区151的第一长度L1和第二源/漏区152的第二长度L2可以是通过附加工艺来确定的。在一些示例实施例中，第一长度L1可以大于第二长度L2。
栅图案165可以在衬底101的第一区域R1上围绕半导体图案140的上表面、下表面和第一侧表面140S1。也就是说，栅图案165可以沿半导体图案140在Y方向上的中心轴围绕半导体图案140。例如，在包括多个半导体图案140的半导体器件100中，半导体器件100可以包括围绕多个半导体图案140中的每一个的上表面、下表面和第一侧表面140S1的多个栅图案165，使得每个单独的栅图案165围绕多个半导体图案140中的单独的半导体图案140的上表面、下表面和第一侧表面。
可以通过围绕半导体图案140的四个表面(上表面、下表面和第一侧表面140S1)的栅图案165的结构来提供具有改进的电特性的半导体器件100。基于包括彼此水平(例如，在X方向上)和竖直(例如，在Z方向上)间隔开的多个半导体图案140、以及围绕多个半导体图案140中的每一个的四个表面中的每个表面的栅图案165在内的半导体器件100，可以提供具有改进的电特性和集成密度的半导体器件100。基于包括将至少一些栅图案165彼此水平连接(例如，将在X方向上彼此重叠的栅图案165电连接)的至少一个导线图案170的半导体器件100，可以提供具有改进的电特性和集成密度的半导体器件100，其中，在Z方向上的给定位置处的栅图案165水平(例如，在X方向上彼此)电连接。基于包括各自具有半导体图案140、第一源/漏区151和第二源/漏区152、栅图案165和数据存储结构180的多个结构LS在内的半导体器件100，可以提供具有改进的电特性和集成密度的半导体器件100，其中，多个结构LS(例如，在X方向和Z方向上)彼此间隔开。基于包括通过一个或多个层间绝缘层121在Z方向上间隔开的水平结构120在内的半导体器件100，可以提供具有改进的电特性和集成密度的半导体器件100，该水平结构120包括彼此间隔开并且在竖直导电图案130的相对侧上的第一结构LSa和第二结构LSb，其中，第一结构LSa和第二结构LSb中的每一个包括半导体图案140、第一源/漏区151和第二源/漏区152、围绕半导体图案140的上表面、下表面和第一侧表面140S1的栅图案165、以及在第一源/漏区151的侧表面上的数据存储结构180。半导体器件100的改进的集成密度可以导致半导体器件100的改进的紧凑性、小型化等。附加地，通过将这种具有改进的电特性和集成密度的半导体器件100包括在所制造的电子设备中，可以提供具有改进的电特性和集成密度的电子设备。在一些示例实施例中，栅图案165可以具有均匀或基本上均匀的厚度，并且可以围绕半导体图案140。
栅图案165可以包括导电材料，并且该导电材料可以包括掺杂半导体材料(例如，掺杂硅或掺杂锗)、导电金属氮化物(例如，氮化钛、氮化钽或氮化钨)、金属(例如，钨、钛、钽、钴、铝或钌)或金属-半导体化合物(例如，硅化钨、硅化钴或硅化钛)中的至少一种。
介电图案162可以设置为在栅图案165和半导体图案140之间具有共形的厚度。介电图案162可以包括氧化硅、氮化硅或高k材料。高k材料可以指介电常数高于氧化硅(SiO2)的介电常数的介电材料。高k材料可以是例如以下之一：氧化铝(Al2O3)、氧化钽(Ta2O3)、氧化钛(TiO2)、氧化钇(Y2O3)、氧化锆(ZrO2)、氧化锆硅(ZrSixOy)、氧化铪(HfO2)、氧化铪硅(HfSixOy)、氧化镧(La2O3)、氧化镧铝(LaAlxOy)、氧化镧铪(LaHfxOy)、氧化铪铝(HfAlxOy)或氧化镨(Pr2O3)，其中0≤x≤7且0≤y≤7。
数据存储结构180可以设置为在第一源/漏区151的侧表面上沿Y方向平行于半导体图案140延伸。数据存储结构180可以电连接到半导体图案140和第一源/漏区151。在一些示例实施例中，数据存储结构180可以包括第一电极181、在第一电极181上的介电层185、以及在介电层185上的第二电极182。如图1B所示，数据存储结构可以具有柱形形状，但其一些示例实施例不限于此，并且在一些示例实施例中，数据存储结构可以具有圆柱形状。第一电极181和第二电极182可以包括掺杂半导体材料、导电金属氮化物、金属或金属-半导体化合物中的至少一种，并且介电层185可以包括例如高k材料(例如，氧化锆(ZrO2)、氧化铝(Al2O3)或氧化铪(Hf2O3))中的至少一种。
由于在一个水平结构120中第一结构LSa在X方向上彼此间隔开，因此第一结构LSa中的多个半导体图案140可以在X方向上彼此间隔开，并且第一结构LSa中的多个栅图案165可以分别围绕多个半导体图案140(例如，每个栅图案165可以围绕单独的半导体图案140)。可以与上面的示例相同或类似地描述第二结构LSb。
多个导线图案170可以将多个结构LS的栅图案165彼此连接。多个导线图案170可以将一个水平结构120内的在X方向上彼此间隔开的多个结构LS的栅图案165彼此电连接。
多个导线图案170中的每一个可以在包括沿Z方向在相同高度处并因此在X方向上彼此至少部分地重叠的相邻栅图案165在内的多个相邻栅图案165之间(例如，在多个栅图案165中的相邻栅图案165之间)沿X方向延伸，使得每个导线图案170可以将沿Z方向在相同高度处并因此在X方向上彼此至少部分地重叠的多个栅图案165中的在X方向上至少相邻的栅图案165连接。多个导线图案170中的每一个的上表面可以与通过导线图案170连接的多个相邻栅图案165中的每一个的上表面共面。多个导线图案170中的每一个的下表面可以与多个相邻栅图案165(包括在X方向上与在其间的导线图案170连接的在X方向上的相邻栅图案165)中的每一个的下表面共面。多个导线图案170中的每一个在Z方向上的长度可以与多个栅图案165中的每一个在Z方向上的长度相同或基本上相同(例如，可以是基本上相同的长度)。多个导线图案170中的每一个的厚度可以与多个栅图案165中的每一个的厚度相同或基本上相同(例如，可以是基本上相同的厚度)。多个导线图案170的厚度可以限定在Y方向上。
如图所示，每个第一导线图案170a可以在相邻第一栅图案165a之间沿X方向延伸，每个第二导线图案170b可以在相邻第二栅图案165b之间沿X方向延伸，并且第一导线图案170a可以在Y方向上与第二导线图案170b间隔开。在平面(例如，在X方向和Z方向上的第一平面)上，每个第一导线图案170a的一个侧表面可以与相邻第一栅图案165a(第一导线图案170a沿X方向在该相邻第一栅图案165a之间)的一个侧表面共面、和/或可以与每个第一栅图案165a的一个侧表面共面。在另一平面(例如，在X方向和Z方向上的第二平面)中，每个第二导线图案170b的一个侧表面可以与相邻第二栅图案165b(第二导线图案170b沿X方向在该相邻第二栅图案165b之间)的一个侧表面共面、和/或可以与每个第二栅图案165b的一个侧表面共面。
多个导线图案170中的每一个可以一体地连接到与导线图案170连接的多个栅图案165中的每一个。例如，在X方向上将相邻栅图案165连接的每个导线图案170可以一体地连接到所述相邻栅图案165中的每一个，使得导线图案170和与其连接的多个栅图案165是单个整件材料的单独部分。例如，诸如在多个导线图案170中的每一个在相邻栅图案165之间沿X方向延伸的示例实施例中，多个导线图案170中的每一个可以一体地连接到多个栅图案165中的相邻(例如，在X方向上相邻)栅图案165。在以下示例实施例中，多个导线图案170和多个栅图案165全部可以是在X方向上延伸的单个整件材料的单独部分：多个导线图案170在X方向上将多个栅图案165中的单独的相邻栅图案165的组连接并且一体地连接到多个栅图案165中的单独的相邻栅图案165的组，其中，多个栅图案165在X方向上彼此至少部分地重叠，使得导线图案170和栅图案165在X方向上交替。这可能是因为多个导线图案170和多个栅图案165可以通过相同的沉积工艺来形成。
多个导线图案170可以包括导电材料，并且该导电材料可以包括掺杂半导体材料(例如，掺杂硅或掺杂锗)、导电金属氮化物(例如，氮化钛、氮化钽或氮化钨)、金属(例如，钨、钛、钽、钴、铝或钌)或金属-半导体化合物(例如，硅化钨、硅化钴或硅化钛)中的至少一种。多个导线图案170可以包括与多个栅图案165的材料相同的材料(例如，可以包括作为相同材料的材料)。
一个水平结构120内的在X方向上彼此间隔开的多个半导体图案140可以通过多个导线图案170电连接。因此，多个半导体图案140可以具有水平字线(横向WL)结构。在这种情况下，设置在不同水平结构120中的半导体图案140可以通过层间绝缘层121在Z方向上彼此间隔开。
多个竖直导电图案130可以在衬底101上沿Z方向竖直延伸。多个竖直导电图案130中的每一个可以具有线形形状、条形形状或柱形形状。例如，多个竖直导电图案130可以具有方形柱形状，但其一些示例实施例不限于此。尽管未示出，但半导体器件100还可以包括设置在多个竖直导电图案130上并连接到多个竖直导电图案130的上布线。多个竖直导电图案130可以包括掺杂半导体材料、导电金属氮化物、金属或金属-半导体化合物中的至少一种。
根据一些示例实施例的半导体器件100还可以包括设置在衬底101的第二区域R2上的着接图案LP和着接接触部LC。
着接图案LP可以平行于半导体图案140设置并且在水平结构120内沿X方向彼此间隔开。每个着接图案LP可以通过导线图案170连接到栅图案165。
每个着接接触部LC可以分别与水平结构120的着接图案LP接触。一个水平结构120内的在X方向上彼此间隔开的栅图案165可以通过施加到着接接触部LC的电力经由着接图案LP和导线图案170电连接。因此，可以形成水平字线结构。
参考图2A和图2B，相对于多个竖直导电图案130在X方向上的中心轴，第一结构LSa和第一导线图案170a可以与第二结构LSb和第二导线图案170b对称。在这种情况下，多个竖直导电图案130中的每一个可以在第一侧130S1和第二侧130S2上同时向第一结构LSa和第二结构LSb施加电力，并且每个竖直导电图案130可以同时向设置在多个水平结构120上的多个结构LS施加电力。
然而，在一些示例实施例中，对称形状可以根据用于形成半导体图案140的图案化工艺的工艺条件而变化。
在下面的描述中，将参考图3至图7B描述根据示例实施例的半导体器件的各种修改。
图3是示出了根据一些示例实施例的半导体器件的平面图，该平面图示出了与图2A相对应的区域。
参考图3，在半导体器件100A中，源/漏区150A可以具有与一些示例实施例(包括图2A所示的示例实施例)不同的结构。例如，源/漏区150A可以各自包括第一源/漏区151A和第二源/漏区152，其中，第一源/漏区151A在X方向上的宽度可以包括在从数据存储结构180朝向半导体图案140的方向上增加的部分。该部分可以设置在第一源/漏区151A的与半导体图案140相邻的部分151Aa中，使得在部分151Aa中，第一源/漏区151A的在X方向上的截面的宽度随着该截面在Y方向上到半导体图案140的接近度增加而增加。这可以通过在对沿X方向延伸的初步第一源/漏区进行图案化的蚀刻工艺中部分地保留初步第一源/漏区来形成。第一源/漏区151A的该部分可以具有向内弯曲的表面，但该部分的形状可以变化。
图4是示出了根据一些示例实施例的半导体器件的平面图，该平面图示出了与图2A相对应的区域。
参考图4，在半导体器件100B中，源/漏区150B可以具有与一些示例实施例(包括图2A所示的示例实施例)不同的结构，例如源/漏区150B可以各自包括第一源/漏区151B和第二源/漏区152。仍然参考图4，在半导体器件100B中，多个导线图案170B可以不具有均匀或基本上均匀的厚度。例如，在平面上，多个导线图案170B可以具有与第一源/漏区151B共面的部分，该多个导线图案170B可以包括将第一结构LSa连接的第一导线图案170Ba和将第二结构LSb连接的第二导线图案170Bb。这可能是因为在形成第一源/漏区151B的蚀刻工艺期间也可以去除多个导线图案170B的一部分。第一源/漏区151B的曲率和多个导线图案170B的曲率被示出为是相同的，但在一些示例实施例中，共面表面的形状可以变化，使得第一源/漏区151B的曲率可以不同于多个导线图案170B的曲率。这可能是因为多个导线图案170B和第一源/漏区151B的蚀刻速率可以是不同的。
图5是示出了根据一些示例实施例的半导体器件的平面图，该平面图示出了与图2A相对应的区域。
参考图5，在半导体器件100C中，多个导线图案170C可以在X方向上不与栅图案165C对齐，该多个导线图案170C可以包括将第一结构LSa连接的第一导线图案170Ca和将第二结构LSb连接的第二导线图案170Cb。也就是说，在平面上，多个导线图案170C在X方向上的侧表面可以在X方向上不与栅图案165C在X方向上的侧表面重叠。
图6A是示出了根据一些示例实施例的半导体器件的平面图，该平面图示出了与图2A相对应的区域。
参考图6A，在半导体器件100D中，源/漏区150D可以具有与一些示例实施例(包括图2A所示的示例实施例)不同的结构。例如，源/漏区150D可以各自包括第一源/漏区151D和第二源/漏区152D。源/漏区150D的第一源/漏区151D在Y方向上的第一长度L1′可以与第二源/漏区152D的在Y方向上的第二长度L2′相同或基本上相同。这可以通过调整用于确定第一源/漏区151D和第二源/漏区152D的长度的工艺条件来形成。例如，可以通过调整牺牲层118相对于层间绝缘层121的蚀刻程度来相对地减小第一源/漏区151D的长度，或者可以通过在蚀刻工艺中调整围绕半导体材料层的金属材料层的蚀刻程度来相对地增加第二源/漏区152D的长度，从而提供一些示例实施例(包括图6A所示的示例实施例)中的半导体器件100D。
图6B是示出了根据一些示例实施例的半导体器件的平面图，该平面图示出了与图2A相对应的区域。
参考图6B，在半导体器件100E中，源/漏区150E可以具有与一些示例实施例(包括图2A所示的示例实施例)不同的结构。例如，源/漏区150E可以各自包括第一源/漏区151E和第二源/漏区152E。源/漏区150E的第一源/漏区151E可以具有与数据存储结构180接触并被数据存储结构180凹陷的凹陷部分151ER。凹陷部分151ER可以填充有数据存储结构180。这可以通过对用于形成数据存储结构180的牺牲层进行蚀刻的工艺部分地去除第一源/漏区151E来形成。
图7A和图7B是示出了根据一些示例实施例的半导体器件的平面图，该平面图示出了与图2A中的区域“C”相对应的区域。
参考图7A，在半导体器件100F中，介电图案162可以在栅图案165和半导体图案140之间围绕半导体图案140的上表面、下表面和第一侧表面140S1。介电图案162在X方向上的长度可以与栅图案165在X方向上的长度相同或基本上相同，但其一些示例实施例不限于此，并且介电图案162的长度可以更长。
参考图7B，在半导体器件100G中，介电图案162可以包括设置在栅图案165和半导体图案140之间的部分，并且还可以包括从该部分延伸并延伸到多个导线图案170的侧表面的部分。
图8、图9A、图9B、图9C、图9D、图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C、图12D、图13、图14A、图14B、图14C、图14D、图15A、图15B、图15C、图15D、图16A、图16B、图16C、图16D、图17A、图17B、图17C、图17D、图18A、图18B、图18C、图18D和图19是示出了根据一些示例实施例的半导体器件的制造方法的透视图、平面图和截面图。图8、图9A、图10A、图11A、图12A、图13、图14A、图15A、图16A、图17A、图18A和图19是示出了根据示例实施例的半导体器件的制造方法的透视图。图9B、图10B、图11B、图12B、图14B、图15B、图16B、图17B和图18B是分别对应于图9A、图10A、图11A、图12A、图14A、图15A、图16A、图17A和图18A的平面图。图9C、图10C、图11C、图12C、图14C、图15C、图16C、图17C和图18C是分别沿图9B、图10B、图11B、图12B、图14B、图15B、图16B、图17B和图18B中的线II-II′截取的截面图。图9D、图10D、图11D、图12D、图14D、图15D、图16D、图17D和图18D是分别沿图9B、图10B、图11b、图12B、图14B、图15B、图16B、图17B和图18B中的线III-III′截取的截面图。
参考图8，可以在衬底101上形成下结构110，可以在Z方向上交替分层设置牺牲层118和半导体层119，并且可以执行修整工艺，从而形成堆叠结构。
牺牲层118可以由与半导体层119的材料不同的材料形成。例如，半导体层119可以由硅形成，并且牺牲层118可以由硅锗、氧化硅、氮化硅、碳化硅或氮氧化硅形成。牺牲层118可以形成为在Z方向上具有比半导体层119的厚度大的厚度，但其一些示例实施例不限于此。可以通过后续工艺用层间绝缘层121(参见图2B)替换牺牲层118。半导体层119的一部分可以通过后续工艺保留为源/漏区150(参见图2B)和半导体图案140(参见图2B)，并且其他部分可以是填充有数据存储结构180的多个水平结构120(参见图2B)。
修整工艺可以包括去除牺牲层118和半导体层119的一部分，使得通过使用掩模图案重复地执行曝光和蚀刻工艺来暴露每个牺牲层118的上表面的一部分。因此，可以形成具有阶梯结构的堆叠结构。在堆叠结构中，牺牲层118和半导体层119可以交替堆叠在衬底101的第一区域R1上而不被去除，并且可以从衬底101的第二区域R2中去除牺牲层118和半导体层119的一部分，以具有阶梯结构。
堆叠结构可以包括交替堆叠的四个牺牲层118和四个半导体层119，但牺牲层118和半导体层119的数量不限于此，并且可以变化。
可以在衬底101上形成覆盖堆叠结构的间隙填充绝缘层190，并且可以执行平坦化工艺。
参考图9A、图9B、图9C和图9D，可以使用掩模图案来形成第一开口OP1。
通过使用掩模图案的曝光和蚀刻工艺，可以形成穿透堆叠结构并暴露下结构110的第一开口OP1。第一开口OP1可以具有在一个方向(例如，X方向)上延伸的沟槽形状，以在第一区域R1和第二区域R2上交替具有第一宽度W1的部分和第二宽度W2的部分，第二宽度W2不同于第一宽度W1。第一宽度W1可以大于第二宽度W2。
通过后续工艺形成的半导体图案140(参见图2A)和第二源/漏区152(参见图2A)在Y方向上的长度可以通过第一宽度W1和第二宽度W2之间的差来确定。
参考图10A、图10B、图10C和图10D，可以通过用于选择性地去除牺牲层118的蚀刻工艺来形成每个半导体层119的突出部119p。
可以通过相对于半导体层119选择性地去除通过第一开口OP1暴露的牺牲层118来形成具有至少四个暴露表面的突出部119p。在每个半导体层119中，突出部119p可以包括在X方向上彼此间隔开的第一突出部119p1、以及与第一突出部119p1间隔开并在X方向上彼此间隔开的第二突出部119p2。
该蚀刻工艺可以是例如用于仅从硅中去除硅锗的湿法蚀刻工艺。通过该蚀刻工艺，半导体层119的上表面的一部分可以与突出部119p一起暴露。通过后续工艺形成的第一源/漏区151(参见图2A)在Y方向上的长度可以由牺牲层118的在该蚀刻工艺中去除的深度来确定。
参考图11A、图11B、图11C和图11D，可以去除间隙填充绝缘层190的一部分。
可以使用具有与第一开口OP1的形状相同或类似的形状的掩模图案来去除间隙填充绝缘层190的一部分。因此，可以暴露突出部119p和/或最上面的牺牲层118的一部分。在该工艺中，由于去除了间隙填充绝缘层190的一部分，因此可以更容易地形成并去除通过后续工艺形成的金属材料层。然而，在一些示例实施例中，可以不执行该工艺。
参考图12A、图12B、图12C和图12D，可以形成介电材料层DL和金属材料层ML。
可以通过执行沉积工艺和蚀刻工艺来形成共形地覆盖通过第一开口OP1暴露的牺牲层118和半导体层119的介电材料层DL和金属材料层ML。通过该沉积工艺，介电材料层DL和金属材料层ML可以形成为具有均匀或基本上均匀的厚度。介电材料层DL和金属材料层ML可以覆盖突出部119p的暴露表面。在一些示例实施例中，介电材料层DL可以形成为具有比金属材料层ML的厚度小的厚度，但其一些示例实施例不限于此。该蚀刻工艺可以是去除介电材料层DL和金属材料层ML的设置在间隙填充绝缘层190和下结构110上的部分的工艺。介电材料层DL可以包括氧化硅、氮化硅或高k材料。高k材料可以是例如以下中的至少一种：氧化铝(Al2O3)、氧化钽(Ta2O3)、氧化钛(TiO2)、氧化钇(Y2O3)、氧化锆(ZrO2)、氧化锆硅(ZrSixOy)、氧化铪(HfO2)、氧化铪硅(HfSixOy)、氧化镧(La2O3)、氧化镧铝(LaAlxOy)、氧化镧铪(LaHfxOy)、氧化铪铝(HfAlxOy)或氧化镨(Pr2O3)，其中0≤x≤7且0≤y≤7。金属材料层ML可以包括导电材料，并且该导电材料可以包括掺杂半导体材料(例如，掺杂硅或掺杂锗)、导电金属氮化物(例如，氮化钛、氮化钽或氮化钨)、金属(例如，钨、钛、钽、钴、铝或钌)或金属-半导体化合物(例如，硅化钨、硅化钴或硅化钛)中的至少一种。
参考图13，可以附加地形成间隙填充绝缘层190。
通过沉积绝缘材料并执行平坦化工艺，可以附加地形成间隙填充绝缘层190，以覆盖第一开口OP1。然而，在一些示例实施例中，现有的间隙填充绝缘层190和在该工艺中填充第一开口OP1的间隙填充绝缘层190可以包括不同的绝缘材料。
参考图14A、图14B、图14C和图14D，可以使用掩模图案来形成第二开口OP2，并且可以形成第一初步源/漏区151′和牺牲结构180′。
可以通过使用掩模图案的曝光和蚀刻工艺来形成穿透堆叠结构并暴露下结构110的第二开口OP2。第二开口可以具有与第一开口OP1的形状不同的形状。
在一些示例实施例中，第二开口OP2可以包括具有线形形状的第一开口区域OP2-1，该第一开口区域OP2-1暴露金属材料层ML的设置在第一区域R1上的部分，而不暴露设置在第二区域R2上的部分。第一开口区域OP2-1在Y方向上的宽度可以小于第一宽度W1，并且可以大于第二宽度W2。该蚀刻工艺可以是相对于金属材料层ML选择性地去除牺牲层118、半导体层119和间隙填充绝缘层190的工艺。因此，可以暴露在第一区域R1上围绕突出部119p的金属材料层ML的至少一部分。通过后续工艺形成的第二源/漏区152(参见图2A)在Y方向上的长度可以由第一开口区域OP2-1在Y方向上的宽度来确定。
在一些示例实施例中，第二开口OP2可以包括在第一区域R1上沿Y方向延伸并在X方向上彼此间隔开的第二开口区域OP2-2。半导体层119的在X方向上通过第二开口区域OP2-2彼此间隔开的部分可以称为牺牲结构180′。可以通过后续工艺用数据存储结构180替换牺牲结构180′。第二开口区域OP2-2可以与第一开口区域OP2-1、金属材料层ML和介电材料层DL间隔开。半导体层119的在第二开口区域OP2-2和第一开口区域OP2-1之间的部分的至少一部分(例如，除了突出部119p之外的部分)可以称为第一初步源/漏区151′。第一初步源/漏区151′可以在牺牲结构180′和突出部119p之间沿X方向延伸。
在一些示例实施例中，第二开口区域OP2-2可以具有相对于第一开口区域OP2-1在X方向上的轴线对称的形状。
在一些示例实施例中，第二开口区域OP2-2可以暴露介电材料层DL的一部分。
参考图15A、图15B、图15C和图15D，通过去除牺牲层118的通过第二开口OP2暴露的部分，可以暴露牺牲结构180′的四个表面。
可以执行湿法蚀刻工艺，以相对于半导体层119选择性地去除牺牲层118的由第二开口OP2的第二开口区域OP2-2暴露的部分。可以执行蚀刻工艺，以完全去除相邻第二开口区域OP2-2之间的牺牲层118。
由于通过该蚀刻工艺去除了牺牲层118，因此可以暴露设置在牺牲层118的侧壁上的介电材料层DL。
参考图16A、图16B、图16C和图16D，通过执行蚀刻工艺，可以形成第二初步源/漏区152′、多个栅图案165和多个导线图案170。
在通过第一开口区域OP2-1的蚀刻工艺中，通过去除围绕突出部119p的一端的介电材料层DL和金属材料层ML并暴露突出部119p的一部分，可以形成第二初步源/漏区152′。也就是说，第二初步源/漏区152′可以指突出部119p的通过蚀刻工艺暴露的部分。通过后续工艺形成的第二源/漏区152(参见图2A)在Y方向上的长度可以根据该蚀刻工艺的工艺条件来确定。
在通过第二开口区域OP2-2的蚀刻工艺中，通过去除由第二开口区域OP2-2暴露的介电材料层DL和金属材料层ML并且分离每个半导体层119的金属材料层ML，可以形成栅图案165和导线图案170。也就是说，栅图案165可以指金属材料层ML的围绕突出部119p的部分，并且导线图案170可以指金属材料层ML的在突出部119p之间设置在第一初步源/漏区151′的侧壁上的部分。栅图案165和导线图案170可以彼此一体地连接。
在该工艺中，设置在第二区域R2上的突出部119p和围绕突出部119p的金属材料层ML可以不被第二开口OP2暴露，使得可以保留突出部119p并可以形成着接图案LP而不被去除。
在示例中，该蚀刻工艺可以包括选择性地去除通过第二开口区域OP2-2暴露的介电材料层DL的第一蚀刻工艺、选择性地去除通过第一开口区域OP2-1和第二开口区域OP2-2暴露的金属材料层ML的第二蚀刻工艺、以及用于选择性地去除通过第一开口区域OP2-1暴露的介电材料层DL的第三蚀刻工艺。
在另一示例中，该蚀刻工艺可以包括选择性地去除通过第一开口区域OP2-1暴露的金属材料层ML的第一蚀刻工艺、选择性地去除通过第一开口区域OP2-1和第二开口区域OP2-2暴露的介电材料层DL的第二蚀刻工艺、以及用于选择性地去除通过第二开口区域OP2-2暴露的金属材料层ML的第三蚀刻工艺。
在另一示例中，该蚀刻工艺可以作为单个蚀刻工艺来执行，以同时去除介电材料层DL和金属材料层ML。
参考图17A、图17B、图17C和图17D，可以使用第一掩模图案M1来形成第三开口，可以去除牺牲结构180′，可以形成数据存储结构180，并且可以附加地形成间隙填充绝缘层190。
可以通过使用第一掩模图案M1的曝光和蚀刻工艺来形成穿透堆叠结构并暴露下结构110的第三开口。第三开口可以具有从与第二开口OP2的端部相邻的位置沿X方向延伸的沟槽形状。可以通过第三开口来暴露牺牲结构180′。
可以通过选择性地去除由第三开口暴露的牺牲结构180′来形成隧道部分，并且可以通过在隧道部分中按顺序形成第一电极181、介电层185和第二电极182来形成数据存储结构180。
此后，可以通过蚀刻工艺来去除第三开口中的材料，并且还可以形成间隙填充绝缘层190。然而，在该工艺中，可以不执行该蚀刻工艺。
参考图18A、图18B、图18C和图18D，可以形成第一源/漏区151和第二源/漏区152。
可以使用第二掩模图案M2通过第一初步源/漏区151′的一部分来形成第四开口。在X方向上延伸的第一初步源/漏区151′可以形成图案结构，该图案结构包括通过第四开口在X方向上彼此间隔开的图案。可以通过经由第四开口将杂质掺杂到图案结构来形成第一源/漏区151。
可以通过形成暴露第二初步源/漏区152′的开口并用杂质掺杂来形成第二源/漏区152。
在一些示例实施例中，形成第一源/漏区151和第二源/漏区152的顺序可以变化。
因此，可以形成包括半导体图案140、第一源/漏区151和第二源/漏区152、栅图案165和数据存储结构180的多个结构LS中的每一个。多个结构LS可以在X方向和Z方向上彼此间隔开。因此，可以提供具有改进的集成密度的半导体器件。
参考图19，可以形成多个竖直导电图案130和着接接触部LC。
可以通过形成穿透多个结构LS之间的区域并在X方向上彼此间隔开的开口、在该开口中沉积导电材料、以及执行平坦化工艺来形成多个竖直导电图案130。
着接接触部LC可以形成为与穿透间隙填充绝缘层190并设置在第二区域R2上的着接图案LP接触。
此后，通过形成上布线，可以形成图1A至图2B中的半导体器件100。
在一些示例实施例中，制造方法可以包括制造电子设备以合并并因此包括根据任何示例实施例的至少一个半导体器件(包括例如图1A至图2B中的半导体器件100)。这种电子设备可以包括例如智能电话、计算机、膝上型计算机、相机、其任何组合等。这种电子设备可以包括例如处理电路、处理器(例如，中央处理单元(CPU))、存储器(例如，DRAM设备)、其任何组合等的一个或多个实例。这种电子设备的制造可以包括制造电子设备(例如，DRAM设备)的一个或多个组件以包括根据任何示例实施例的至少一个半导体器件(包括例如图1A至图2B中的半导体器件100)、以及制造该电子设备以包括该一个或多个组件。
结果是，可以基于被制造为包括根据任何示例实施例的至少一个半导体器件来制造被配置为具有改进的电特性和集成密度(例如，改进的紧凑性、改进的小型化、减小的形状因子等)的电子设备。
如本文中所描述的，根据任何示例实施例的任何电子设备和/或其部分可以包括以下的一个或多个实例、可以被包括在以下的一个或多个实例中和/或可以由以下的一个或多个实例来实现：诸如包括逻辑电路的硬件之类的处理电路；诸如执行软件的处理器之类的硬件/软件组合；或其任何组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)、微计算机、现场可编程门阵列(FPGA)、可编程逻辑单元、微处理器、专用集成电路(ASIC)、神经网络处理单元(NPU)、电子控制单元(ECU)、图像信号处理器(ISP)等。在一些示例实施例中，处理电路可以包括：存储指令的程序的非暂时性计算机可读存储设备(例如，存储器)，例如DRAM设备；以及处理器(例如，CPU)，被配置为执行指令的程序以实现由根据任何示例实施例的任何设备、系统、模块、单元、控制器、电路、架构和/或其部分中的一些或全部执行的功能和/或方法和/或其任何部分。
根据一些示例实施例，通过提供彼此水平且竖直间隔开的多个半导体图案和围绕多个半导体图案的四个表面中的每个表面的栅图案，可以提供具有改进的电特性和集成密度的半导体器件。附加地，通过将这种半导体器件包括在所制造的电子设备中，可以提供具有改进的电特性和集成密度的电子设备。
虽然以上已经示出并描述了一些示例实施例，但本领域技术人员将清楚的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和改变。

Claims (20)

1.一种半导体器件，包括：
衬底；
多个半导体图案，在所述衬底上沿第一水平方向彼此间隔开，其中，所述多个半导体图案中的每个半导体图案具有在所述第一水平方向上彼此相对的第一侧表面和在第二水平方向上彼此相对的第二侧表面，所述第一水平方向平行于所述衬底的上表面，所述第二水平方向平行于所述衬底的所述上表面，并且垂直于所述第一水平方向；
源/漏区，在所述多个半导体图案中的每个半导体图案的所述第二侧表面上；
多个栅图案，围绕所述多个半导体图案中的每个半导体图案的上表面、下表面和所述第一侧表面；
多个导线图案，将所述多个栅图案彼此连接；以及
数据存储结构，在所述第二水平方向上平行于所述多个半导体图案。
2.根据权利要求1所述的半导体器件，其中，所述多个导线图案中的每个导线图案在所述多个栅图案中的相邻栅图案之间沿所述第一水平方向延伸。
3.根据权利要求2所述的半导体器件，
其中，所述多个导线图案中的每个导线图案的上表面与所述多个栅图案中的每个栅图案的上表面共面，并且
其中，所述多个导线图案中的每个导线图案的下表面与所述多个栅图案中的每个栅图案的下表面共面。
4.根据权利要求1所述的半导体器件，其中，所述多个导线图案中的每个导线图案一体地连接到所述多个栅图案中的每个栅图案。
5.根据权利要求1所述的半导体器件，其中，所述多个导线图案包括与所述多个栅图案的材料相同的材料。
6.根据权利要求1所述的半导体器件，其中，所述多个栅图案中的每个栅图案具有基本上均匀的厚度，并且围绕所述多个半导体图案中的单独的半导体图案。
7.根据权利要求6所述的半导体器件，
其中，所述多个导线图案中的每个导线图案具有与所述多个栅图案中的每个栅图案的厚度基本上相同的厚度，并且
其中，所述多个导线图案中的每个导线图案的厚度限定在所述第二水平方向上。
8.根据权利要求1所述的半导体器件，
其中，所述源/漏区包括在所述多个半导体图案的一侧上的第一源/漏区、以及在与所述多个半导体图案的所述一侧相对的相对侧上的第二源/漏区，并且
其中，所述第一源/漏区在所述第二水平方向上的第一长度与所述第二源/漏区在所述第二水平方向上的第二长度不同。
9.根据权利要求8所述的半导体器件，
其中，所述第一源/漏区在所述多个半导体图案和所述数据存储结构之间，并且
其中，所述第一长度大于所述第二长度。
10.根据权利要求8所述的半导体器件，其中，所述第一源/漏区包括在所述第一水平方向上具有在从所述数据存储结构朝向所述多个半导体图案的方向上增加的宽度的部分。
11.根据权利要求1所述的半导体器件，还包括：
多个竖直导电图案，在垂直于所述衬底的所述上表面的竖直方向上延伸，并在所述衬底上沿所述第一水平方向彼此间隔开，
其中，所述半导体图案包括：
第一半导体图案，在所述多个竖直导电图案中的每个竖直导电图案的第一侧上，以及
第二半导体图案，在所述多个竖直导电图案中的每个竖直导电图案的与所述第一侧相对的第二侧上。
12.根据权利要求1所述的半导体器件，其中，所述多个半导体图案中的每个半导体图案在竖直方向上的长度与每个所述源/漏区在所述竖直方向上的长度基本上相同。
13.一种半导体器件，包括：
衬底；
多个水平结构和多个层间绝缘层，交替堆叠在所述衬底上；以及
竖直导电图案，在所述衬底上沿垂直于所述衬底的上表面的竖直方向延伸，
其中，所述多个水平结构中的每个水平结构包括：
第一结构，在所述竖直导电图案的第一侧上，以及
第二结构，与所述第一结构间隔开，并且在所述竖直导电图案的与所述第一侧相对的第二侧上，
其中，所述竖直导电图案在所述多个水平结构中的每个水平结构的所述第一结构和所述第二结构之间电连接到所述第一结构和所述第二结构，
其中，所述多个水平结构中的每个水平结构的所述第一结构和所述第二结构中的每一个包括：
半导体图案，具有在第一水平方向上彼此相对的第一侧表面和在第二水平方向上彼此相对的第二侧表面，所述第一水平方向平行于所述衬底的所述上表面，所述第二水平方向平行于所述衬底的所述上表面，并且垂直于所述第一水平方向，
源/漏区，包括在所述半导体图案的所述第二侧表面的一侧上的第一源/漏区、以及在与所述半导体图案的所述第二侧表面的所述一侧相对的相对侧上并且在所述半导体图案和所述竖直导电图案之间的第二源/漏区，
栅图案，围绕所述半导体图案的上表面、下表面和所述第一侧表面，以及
数据存储结构，在所述源/漏区中的所述第一源/漏区的侧表面上。
14.根据权利要求13所述的半导体器件，
其中，所述多个层间绝缘层中的每个层间绝缘层包括：
第一部分，与至少一个水平结构的所述第一结构或所述第二结构中的至少一个结构的所述栅图案竖直重叠，以及
第二部分，与所述至少一个水平结构的所述第一结构或所述第二结构中的所述至少一个结构的所述源/漏区和所述数据存储结构竖直重叠，并且
其中，所述第一部分在所述竖直方向上的厚度小于所述第二部分在所述竖直方向上的厚度。
15.根据权利要求13所述的半导体器件，
其中，所述竖直导电图案包括在所述第一水平方向上彼此间隔开的多个竖直导电图案，
其中，所述第一结构包括在所述第一水平方向上彼此间隔开的多个第一结构，
其中，所述第二结构包括在所述第一水平方向上彼此间隔开的多个第二结构，并且
其中，所述多个水平结构中的每个水平结构包括：
第一导线图案，将所述多个第一结构的第一栅图案彼此连接，以及
第二导线图案，将所述多个第二结构的第二栅图案彼此连接。
16.根据权利要求15所述的半导体器件，
其中，每个所述第一导线图案在所述第一栅图案的相邻第一栅图案之间沿所述第一水平方向延伸，
其中，每个所述第二导线图案在所述第二栅图案的相邻第二栅图案之间沿所述第一水平方向延伸，并且
其中，所述第一导线图案与所述第二导线图案间隔开。
17.根据权利要求16所述的半导体器件，
其中，每个所述第一导线图案的一个侧表面与每个所述第一栅图案的一个侧表面在第一平面上共面，并且
其中，每个所述第二导线图案的一个侧表面与每个所述第二栅图案的一个侧表面在第二平面上共面。
18.根据权利要求13所述的半导体器件，其中，所述第一源/漏区具有与所述数据存储结构接触并且被所述数据存储结构凹陷的凹陷部分。
19.一种半导体器件，包括：
衬底；
多个水平结构，在垂直于所述衬底的上表面的竖直方向上堆叠并且彼此间隔开；
多个层间绝缘层，与所述多个水平结构交替堆叠；以及
多个竖直导电图案，基于穿透所述多个水平结构和所述多个层间绝缘层而在所述竖直方向上延伸，并且在第一水平方向上彼此间隔开，所述第一水平方向平行于所述衬底的所述上表面，
其中，所述多个水平结构中的每个水平结构包括：
第一结构，在所述多个竖直导电图案的第一侧上沿所述第一水平方向彼此间隔开，
第一导线图案，将所述第一结构彼此连接，
第二结构，在所述多个竖直导电图案的与所述第一侧相对的第二侧上沿所述第一水平方向彼此间隔开，以及
第二导线图案，将所述第二结构彼此连接，
其中，所述第一结构和所述第二结构中的每一个包括：
半导体图案，具有在所述第一水平方向上彼此相对的第一侧表面、以及在第二水平方向上彼此相对的第二侧表面，所述第二水平方向平行于所述衬底的所述上表面，并且垂直于所述第一水平方向；
源/漏区，在所述半导体图案的所述第二侧表面上；
栅图案，围绕所述半导体图案的上表面、下表面和所述第一侧表面；以及
数据存储结构，在所述源/漏区的一侧上沿所述第二水平方向平行于所述半导体图案。
20.根据权利要求19所述的半导体器件，
其中，所述第一导线图案一体地连接到所述第一结构的栅图案，并且
其中，所述第二导线图案一体地连接到所述第二结构的栅图案。
CN202311245359.0A 2022-10-06 2023-09-25 半导体器件 Pending CN117858498A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0127933 2022-10-06
KR1020220127933A KR20240048304A (ko) 2022-10-06 2022-10-06 반도체 소자

Publications (1)

Publication Number Publication Date
CN117858498A true CN117858498A (zh) 2024-04-09

Family

ID=90529350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311245359.0A Pending CN117858498A (zh) 2022-10-06 2023-09-25 半导体器件

Country Status (3)

Country Link
US (1) US20240121950A1 (zh)
KR (1) KR20240048304A (zh)
CN (1) CN117858498A (zh)

Also Published As

Publication number Publication date
US20240121950A1 (en) 2024-04-11
KR20240048304A (ko) 2024-04-15

Similar Documents

Publication Publication Date Title
US11222903B2 (en) Word line structure of three-dimensional memory device
US11205656B2 (en) Trench structures for three-dimensional memory devices
US9165611B2 (en) Wiring structures for three-dimensional semiconductor devices
US9929180B2 (en) Semiconductor device
US8766356B2 (en) Semiconductor devices having bit line insulating capping patterns and multiple conductive patterns thereon
US8372724B2 (en) Device and manufacturing method thereof
TWI645571B (zh) Memory device and capacitor
KR20210077098A (ko) 반도체 메모리 소자 및 그의 제조 방법
US10312105B2 (en) Semiconductor devices using auxiliary layers for trimming margin and devices so formed
KR20150131450A (ko) 반도체 소자 및 그 제조방법
US8354752B2 (en) Semiconductor devices
US20240244826A1 (en) Semiconductor device having transistor device of three-dimensional structure
CN112805833B (zh) 具有源极选择栅切口结构的三维存储器件及其形成方法
US9023701B1 (en) Three-dimensional memory and method of forming the same
JP2022509244A (ja) ビット線ドライバ装置
CN117858498A (zh) 半导体器件
US20240121941A1 (en) Semiconductor device
TW202431938A (zh) 半導體裝置
TW202431939A (zh) 半導體元件
CN112740402B (zh) 具有源极选择栅切口结构的三维存储器件及其形成方法
US20230057424A1 (en) 3d capacitor stack and method of fabricating the stack
KR20230013753A (ko) 반도체 장치
US8742482B2 (en) Semiconductor device having cell capacitors
KR20240156673A (ko) 반도체 메모리 장치
CN116193851A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication