CN117855290A - 快恢复二极管器件及其制作方法 - Google Patents

快恢复二极管器件及其制作方法 Download PDF

Info

Publication number
CN117855290A
CN117855290A CN202311845493.4A CN202311845493A CN117855290A CN 117855290 A CN117855290 A CN 117855290A CN 202311845493 A CN202311845493 A CN 202311845493A CN 117855290 A CN117855290 A CN 117855290A
Authority
CN
China
Prior art keywords
region
layer
fast recovery
diode device
recovery diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311845493.4A
Other languages
English (en)
Inventor
黄郭铖
林茂
戚丽娜
俞义长
赵善麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macmic Science & Technology Holding Co ltd
Original Assignee
Macmic Science & Technology Holding Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macmic Science & Technology Holding Co ltd filed Critical Macmic Science & Technology Holding Co ltd
Priority to CN202311845493.4A priority Critical patent/CN117855290A/zh
Publication of CN117855290A publication Critical patent/CN117855290A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种快恢复二极管器件,包括:阴极金属层;N型外延层,N型外延层位于阴极金属层之上;P型离子注入区,P型离子注入区为多个,多个P型离子注入区相间隔地排布于N型外延层的上部,每个P型离子注入区包括两个深结P‑区和位于两个深结P‑区之间的浅结P+区;氧化层区,氧化层区位于N型外延层之上;金属势垒区,金属势垒区为多个,多个金属势垒区相间隔地排布于N型外延层之上,且多个金属势垒区位于2个氧化层区之间;阳极金属层,阳极金属层位于氧化层区、金属势垒区和P型离子注入区之上。本发明能够降低快恢复二极管器件的恢复损耗,维持快恢复二极管器件的阻断特性并优化快恢复二极管器件的通态压降。

Description

快恢复二极管器件及其制作方法
技术领域
本发明涉及二极管芯片技术领域,具体涉及一种快恢复二极管器件和一种快恢复二极管器件的制作方法。
背景技术
快恢复二极管是一种具有开关特性好、反向恢复时间短的半导体二极管,主要应用于开关电源、PWM(Pulse Width Modulation,脉冲宽度调制器)和变频器等电子电路中作为高频整流二极管、续流二极管或阻尼二极管使用。快恢复二极管的内部结构与普通PN结二极管不同,快恢复二极管属于PIN结型二极管,即在P型硅材料与N型硅材料中间增加了基区I,构成了PIN硅片。传统的快恢复二极管的有源区结构单一,可由淡掺杂的P-区形成PN结来使快恢复二极管器件获得阻断以及恢复特性。作为双极型器件,传统的快恢复二极管由于其杂质注入面积较大,在反向恢复的过程中会产生大量的少数载流子的注入,形成大的反向恢复电流,这种情况将会严重影响快恢复二极管器件在高频工况下的特性。
发明内容
本发明为解决上述技术问题,提供了一种快恢复二极管器件及其制作方法,能够降低快恢复二极管器件的恢复损耗,维持快恢复二极管器件的阻断特性并优化快恢复二极管器件的通态压降。
本发明采用的技术方案如下:
一种快恢复二极管器件,包括:阴极金属层;N型外延层,所述N型外延层位于所述阴极金属层之上;P型离子注入区,所述P型离子注入区为多个,多个所述P型离子注入区相间隔地排布于所述N型外延层的上部,每个所述P型离子注入区包括两个深结P-区和位于两个所述深结P-区之间的浅结P+区;氧化层区,所述氧化层区位于所述N型外延层之上;金属势垒区,所述金属势垒区为多个,多个所述金属势垒区相间隔地排布于所述N型外延层之上,且多个所述金属势垒区位于2个所述氧化层区之间;阳极金属层,所述阳极金属层位于所述氧化层区、多个所述金属势垒区和多个所述P型离子注入区之上。
在本发明的一个实施例中,所述浅结P+区的深度小于所述深结P-区的深度。
在本发明的一个实施例中,每个所述金属势垒区位于相邻的2个所述P型离子注入区之间的间隔之上。
在本发明的一个实施例中,所述金属势垒区的下表面与所述N型外延层的上表面形成肖特基接触,所述深结P-区和所述浅结P+区与所述阳极金属层形成欧姆接触。
一种快恢复二极管器件的制作方法,包括以下步骤:对所述N型外延层的上表面进行氧化处理形成所述氧化层区;在所述N型外延层内光刻定义出P型离子注入区,并注入不同能量的P型离子以形成所述深结P-区和浅结P+区;控制少数载流子寿命;在所述N型外延层的上表面淀积形成金属势垒薄膜,并对所述金属势垒薄膜进行光刻和腐蚀处理以形成所述金属势垒区;对所述金属势垒区进行高温退火处理;在所述氧化层、金属势垒区和P型离子注入区的上表面淀积形成所述阳极金属层;对所述N型外延层的下表面进行蒸发或溅射形成所述阴极金属层,形成所述快恢复二极管器件。
在本发明的一个实施例中,所述浅结P+区的深度小于所述深结P-区的深度。
在本发明的一个实施例中,每个所述金属势垒区位于相邻的2个所述P型离子注入区之间的间隔之上。
在本发明的一个实施例中,所述金属势垒区的下表面与所述N型外延层的上表面形成肖特基接触,所述深结P-区和所述浅结P+区与所述阳极金属层形成欧姆接触。
本发明的有益效果:
本发明通过将N型外延层固定在阴极金属层之上,使多个P型离子注入区相间隔地排布于N型外延层的上部,且每个P型离子注入区包括两个深结P-区和位于两个深结P-区之间的浅结P+区,然后将氧化层区固定在N型外延层之上,并将多个金属势垒区相间隔地排布于N型外延层之上,且多个金属势垒区位于2个氧化层区之间,以及将阳极金属层固定在氧化层区、多个金属势垒区和多个P型离子注入区之上,由此,通过P型离子注入区和金属势垒区的设置,能够降低快恢复二极管器件的恢复损耗,维持快恢复二极管器件的阻断特性并优化快恢复二极管器件的通态压降。
附图说明
图1为本发明实施例的快恢复二极管器件的结构示意图;
图2为本发明一个实施例的传统的快恢复二极管器件的结构示意图;
图3为本发明实施例的快恢复二极管器件的制作方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例的快恢复二极管器件的结构示意图。
如图1所示,本发明实施例的快恢复二极管器件,包括:阴极金属层1、N型外延层2、P型离子注入区3、氧化层区4、金属势垒区5和阳极金属层6,N型外延层2位于阴极金属层1之上;P型离子注入区3为多个,多个P型离子注入区3相间隔地排布于N型外延层2的上部,每个P型离子注入区3包括两个深结P-区31和位于两个深结P-区31之间的浅结P+区32;氧化层区4位于N型外延层2之上;金属势垒区5为多个,多个金属势垒区5相间隔地排布于2N型外延层之上,且多个金属势垒区5位于2个氧化层区4之间;阳极金属层6位于氧化层区4、多个金属势垒区5和多个P型离子注入区3之上。
具体而言,如图2所示,传统的快恢复二极管器件的P-区结构单一,且杂质注入面积较大,而本发明实施例的快恢复二极管器件将P型离子注入区3分割为深结P-区31、浅结P+区32、深结P-区31三层区域,其中,浅结P+区32的深度小于深结P-区31的深度,且深结P-区31可为快恢复二极管器件反向恢复时的少数载流子注入区域,由于其注入面积相比较于传统的快恢复二极管的P型离子注入区小,注入到快恢复二极管器件的漂移区部分的少数载流子的浓度低于传统的快恢复二极管器件,因此可降低快恢复二极管的恢复损耗,而浅结P+区32可使快恢复二极管器件在正向导通时能向漂移区注入更多的空穴,从而可提高快恢复二极管器件能够承受的最大电流密度,并可降低快恢复二极管器件的通态压降。其中,传统的快恢复二极管器件为现有技术中常见的快恢复二极管器件。
进一步地,由于P型离子注入区3拥有深结P-区31和浅结P+区32这种结构,当快恢复二极管器件处于反向承压阶段时,每一个深结P-区31边界处形成的电场线将向两边相邻的深结P-区31延展,可屏蔽反向承压能力较弱的金属势垒区,由此可提升快恢复二极管器件的击穿电压,另外,浅结P+区32在阳极侧空间电荷区伸展的过程中可维持较高浓度的空穴注入,由此可将表面电场截止在快恢复二极管器件内,从而可防止空间电荷区在阳极出现穿通效应,并且能够维持快恢复二极管器件的可靠性能力。
在本发明的一个实施例中,每个金属势垒区4位于相邻的2个P型离子注入区3之间的间隔之上,其中,每相邻的两个P型离子注入区3之间的间隔宽度基本相同,每个P型离子注入区3的注入深度基本相同,且每个金属势垒区4的宽度也基本相同。
在本发明的一个实施例中,金属势垒区4的下表面与N型外延层2的上表面形成肖特基接触,接触区域可由传统的PIN二极管的双极性器件结构转变为肖特基二极管,即在局部形成了单极性器件结构,并且在反向恢复的过程中无少数载流子的注入,因此可大幅降低快恢复二极管器件整体的恢复损耗。
在本发明的一个实施例中,深结P-区31和浅结P+区32与阳极金属层6形成欧姆接触。
根据本发明实施例的快恢复二极管器件,通过将N型外延层固定在阴极金属层之上,使多个P型离子注入区相间隔地排布于N型外延层的上部,且每个P型离子注入区包括两个深结P-区和位于两个深结P-区之间的浅结P+区,然后将氧化层区固定在N型外延层之上,并将多个金属势垒区相间隔地排布于N型外延层之上,且多个金属势垒区位于2个氧化层区之间,以及将阳极金属层固定在氧化层区、多个金属势垒区和多个P型离子注入区之上,由此,通过P型离子注入区和金属势垒区的设置,能够降低快恢复二极管器件的恢复损耗,维持快恢复二极管器件的阻断特性并优化快恢复二极管器件的通态压降。
对应上述实施例的快恢复二极管器件,本发明还提出一种快恢复二极管器件的制作方法。
如图3所示,本发明实施例的快恢复二极管器件的制作方法包括以下步骤:
S1,对N型外延层的上表面进行氧化处理形成氧化层区。
S2,在N型外延层内光刻定义出P型离子注入区,并注入不同能量的P型离子以形成深结P-区和浅结P+区。
具体地,可通过离子注入机将P型离子注入到P-区,并可将硅片放置在高温扩散炉中对P型杂质进行推进,以形成深结P-区,其中,P型离子注入的能量可为60~150KeV,注入剂量可为5E12~1E14,深结P-区的深度可为6-8um。
进一步地,可通过光刻后无光刻胶的部分确定P+区,并可通过离子注入机将P型离子注入到P+区,然后可去除光刻胶并可将硅片放置在高温扩散炉中对P型杂质进行激活和推进,以形成浅结P+区,其中,P型离子注入的能量可为30~50KeV,注入剂量可为1E13~1E15,浅结P+区的深度可为1-2um。
在本发明的一个实施例中,由于P型离子注入区拥有深结P-区和浅结P+区这种结构,当快恢复二极管器件处于反向承压阶段时,每一个深结P-区边界处形成的电场线将向两边相邻的深结P-区延展,可屏蔽反向承压能力较弱的金属势垒区,由此可提升快恢复二极管器件的击穿电压,另外,浅结P+区在阳极侧空间电荷区伸展的过程中可维持较高浓度的空穴注入,由此可将表面电场截止在快恢复二极管器件内,从而可防止空间电荷区在阳极出现穿通效应,并且能够维持快恢复二极管器件的可靠性能力。
S3,控制少数载流子寿命。
在本发明的一个实施例中,可通过重金属掺杂的工艺来调节少数载流子寿命。
S4,在N型外延层的上表面淀积形成金属势垒薄膜,并对金属势垒薄膜进行光刻和腐蚀处理以形成金属势垒区。
在本发明的一个实施例中,金属势垒区的下表面与N型外延层的上表面形成肖特基接触,接触区域可由传统的PIN二极管的双极性器件结构转变为肖特基二极管,即在局部形成了单极性器件结构,并且在反向恢复的过程中无少数载流子的注入,因此可大幅降低快恢复二极管器件整体的恢复损耗。
具体地,可将Ni和Pt采用溅射的方式在N型外延层的上表面形成金属势垒薄膜,并可通过光刻胶将金属势垒保留区覆盖,对金属势垒薄膜进行光刻和腐蚀去除非保留区的金属,以形成金属势垒区,其中,Ni和Pt的配比可为4:6,金属势垒区的厚度可为
在本发明的一个实施例中,每个金属势垒区位于相邻的2个P型离子注入区之间的间隔之上,其中,每相邻的两个P型离子注入区之间的间隔宽度基本相同,每个P型离子注入区的注入深度基本相同,且每个金属势垒区的宽度也基本相同。
S5,对金属势垒区进行高温退火处理。
在本发明的一个实施例中,可在炉管设备中对金属势垒区进行高温退火处理,以形成肖特基接触,其中,炉管设备的温度可为温度380℃~420℃。
S6,在氧化层、金属势垒区和P型离子注入区的上表面淀积形成阳极金属层。
在本发明的一个实施例中,可通过蒸发或溅射的方式在硅片的上表面淀积一层铝以形成阳极金属层,其中,铝的厚度可为4um~5um。
在本发明的一个实施例中,深结P-区和浅结P+区与阳极金属层形成欧姆接触。
S7,对N型外延层的下表面进行蒸发或溅射形成阴极金属层,形成快恢复二极管器件。
在本发明的一个实施例中,可通过磨片机或喷砂的方式将硅片背面减薄至所需的厚度,一般为150~250um,并通过蒸发或溅射的方式在硅片背面制作金属层,以形成阴极金属层,其中,阴极金属层的厚度可为
综上所述,根据本发明实施例的快恢复二极管器件的制作方法,通过在N型外延层的上表面进行氧化处理形成氧化层,在N型外延层内光刻定义出P型离子注入区并注入不同能量的P型离子以形成深结P-区和浅结P+区,并控制少数载流子寿命,然后在N型外延层的上表面淀积一层金属势垒薄膜形成金属势垒区,并对金属势垒区进行高温退火处理,最后在氧化层、金属势垒区和P型离子注入区的上表面淀积形成阳极金属层以及在N型外延层的下表面进行蒸发或溅射形成阴极金属层,由此,通过加入金属势垒区形成肖特基接触,并通过在P型离子注入区注入不同能量的P型离子以形成浅结P-区和深结P+区,从而能够降低快恢复二极管器件的恢复损耗,维持快恢复二极管器件的阻断特性并优化快恢复二极管器件的通态压降。
在本发明的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (8)

1.一种快恢复二极管器件,其特征在于,包括:
阴极金属层;
N型外延层,所述N型外延层位于所述阴极金属层之上;
P型离子注入区,所述P型离子注入区为多个,多个所述P型离子注入区相间隔地排布于所述N型外延层的上部,每个所述P型离子注入区包括两个深结P-区和位于两个所述深结P-区之间的浅结P+区;
氧化层区,所述氧化层区位于所述N型外延层之上;
金属势垒区,所述金属势垒区为多个,多个所述金属势垒区相间隔地排布于所述N型外延层之上,且多个所述金属势垒区位于2个所述氧化层区之间;
阳极金属层,所述阳极金属层位于所述氧化层区、多个所述金属势垒区和多个所述P型离子注入区之上。
2.根据权利要求1所述的快恢复二极管器件,其特征在于,所述浅结P+区的深度小于所述深结P-区的深度。
3.根据权利要求2所述的快恢复二极管器件,其特征在于,每个所述金属势垒区位于相邻的2个所述P型离子注入区之间的间隔之上。
4.根据权利要求3所述的快恢复二极管器件,其特征在于,所述金属势垒区的下表面与所述N型外延层的上表面形成肖特基接触,所述深结P-区和所述浅结P+区与所述阳极金属层形成欧姆接触。
5.根据权利要求1-4所述快恢复二极管器件的制作方法,其特征在于,包括以下步骤:
对所述N型外延层的上表面进行氧化处理形成所述氧化层区;
在所述N型外延层内光刻定义出P型离子注入区,并注入不同能量的P型离子以形成所述深结P-区和浅结P+区;
控制少数载流子寿命;
在所述N型外延层的上表面淀积形成金属势垒薄膜,并对所述金属势垒薄膜进行光刻和腐蚀处理以形成所述金属势垒区;
对所述金属势垒区进行高温退火处理;
在所述氧化层、金属势垒区和P型离子注入区的上表面淀积形成所述阳极金属层;
对所述N型外延层的下表面进行蒸发或溅射形成所述阴极金属层,形成所述快恢复二极管器件。
6.根据权利要求5所述快恢复二极管器件的制作方法,其特征在于,所述浅结P+区的深度小于所述深结P-区的深度。
7.根据权利要求6所述快恢复二极管器件的制作方法,其特征在于,每个所述金属势垒区位于相邻的2个所述P型离子注入区之间的间隔之上。
8.根据权利要求7所述快恢复二极管器件的制作方法,其特征在于,所述金属势垒区的下表面与所述N型外延层的上表面形成肖特基接触,所述深结P-区和所述浅结P+区与所述阳极金属层形成欧姆接触。
CN202311845493.4A 2023-12-28 2023-12-28 快恢复二极管器件及其制作方法 Pending CN117855290A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311845493.4A CN117855290A (zh) 2023-12-28 2023-12-28 快恢复二极管器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311845493.4A CN117855290A (zh) 2023-12-28 2023-12-28 快恢复二极管器件及其制作方法

Publications (1)

Publication Number Publication Date
CN117855290A true CN117855290A (zh) 2024-04-09

Family

ID=90537543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311845493.4A Pending CN117855290A (zh) 2023-12-28 2023-12-28 快恢复二极管器件及其制作方法

Country Status (1)

Country Link
CN (1) CN117855290A (zh)

Similar Documents

Publication Publication Date Title
JP6471126B2 (ja) 改良されたショットキー整流器
US10418441B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US8445368B2 (en) Semiconductor device and method for manufacturing same
JP3850054B2 (ja) 半導体装置
US9870923B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US7557386B2 (en) Reverse conducting IGBT with vertical carrier lifetime adjustment
US6078090A (en) Trench-gated Schottky diode with integral clamping diode
US8829519B2 (en) Semiconductor device
EP2654084B1 (en) Method of manufacturing a semiconductor device
US11824090B2 (en) Back side dopant activation in field stop IGBT
US10516017B2 (en) Semiconductor device, and manufacturing method for same
CN102473738A (zh) 半导体装置
EP2341528A1 (en) Power Semiconductor Device and its manufacturing method
JP5310291B2 (ja) 半導体装置およびその製造方法
JPH0621358A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2004247593A (ja) 半導体装置及びその製造方法
CN111164759B (zh) 具有高电流容量的馈线设计
US20220029033A1 (en) Schottky rectifier with surge-current ruggedness
CN117855290A (zh) 快恢复二极管器件及其制作方法
US20190115423A1 (en) Insulated gate power devices with reduced carrier injection in termination area
JPWO2021009801A1 (ja) 半導体装置、および、半導体装置の製造方法
US20180090562A1 (en) Schottky barrier diode and method of manufacturing the same
CN116387357B (zh) 逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件
US20220344493A1 (en) Anti-parallel diode formed using damaged crystal structure in a verical power device
CN116314272A (zh) 二极管器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination