CN117855255A - 一种半导体器件及制作方法 - Google Patents

Abstract

本发明提供一种半导体器件及制作方法，包括衬底、介质层和第一场板，衬底上设有层叠的沟道层和势垒层；介质层位于势垒层上方，介质层中设置有栅金属层和漏金属层，栅金属层包括栅纵向部及位于栅纵向部顶端侧面的栅横向部，栅横向部的至少一部分朝向漏金属层；第一场板位于栅纵向部与源金属层之间，且第一场板位于栅横向部的下方，在沿栅金属层的延伸方向上，栅横向部非连续设置，第一场板非连续设置。本发明中栅横向部下方设置有第一场板，能够调节栅端的电场，并且栅横向部非连续设置，第一场板非连续设置，能够降低栅横向部和第一场板的交叠面积，降低寄生电容，实现更好的表面电场调节有效性和寄生电容之间的折中。

Description

一种半导体器件及制作方法

技术领域

本发明属于半导体技术领域，涉及一种半导体器件及制作方法。

背景技术

第三代半导体材料氮化镓(GaN)因其具有较宽的禁带宽度和较高的电子饱和速度，成为高压和高频应用的理想候选材料。氮化镓半导体具有超高的临界击穿电场，可实现更高的功率密度，十分适合制作高电子迁移率晶体管(HEMT)，具有耐高电压、高频、高速、低导通电阻等优势。

如图1所示，显示为一种HEMT器件的示意图，衬底01上形成有GaN沟道层02和AlGaN势垒层03，源极金属层05位于介质层04中与AlGaN势垒层03连接，栅极金属层06位于介质层04中与AlGaN势垒层03连接，其中，栅极金属层06位于介质层04上方的部分可以看作栅场板。如图2所示，显示为图1所示的HEMT器件的电势分布图，栅极端电场07集中在栅极金属层06靠近源极金属层05的一端，使得栅极端电场07较大，通常需要场板来调节，传统结构是场板和栅极集成在一起，寄生电容和电场调节有效性之间存在矛盾，影响器件性能。

因此，如何提供一种半导体器件及制作方法，以均衡寄生电容和电场调节有效性，提高器件性能，成为本领域技术人员亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件及制作方法，用于解决现有技术中场板和栅极集成在一起，寄生电容和电场调节有效性之间存在矛盾，影响器件性能的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体器件，包括：

衬底，所述衬底上设置有自下而上层叠的沟道层和势垒层；

介质层，位于所述势垒层上方，所述介质层中设置有栅金属层和漏金属层，所述栅金属层和所述漏金属层分别与所述势垒层电连接，所述栅金属层包括栅纵向部及位于所述栅纵向部顶端侧面的栅横向部，所述栅横向部的至少一部分朝向所述漏金属层；

第一场板，位于所述栅纵向部与所述源金属层之间，且所述第一场板位于所述栅横向部的下方，在沿所述栅金属层的延伸方向上，所述栅横向部非连续设置，所述第一场板非连续设置，相邻的所述栅横向部与所述第一场板在所述衬底上的投影部分交叠。

可选地，所述第一场板的横截面包括相接的矩形部和梯形部，所述栅横向部的横截面包括相接的矩形部和梯形部，所述第一场板中矩形部指向梯形部的方向与所述栅横向部中矩形部指向梯形部的方向相反。

可选地，所述第一场板的横截面呈梯形，所述栅横向部的横截面呈梯形，所述第一场板中长边指向短边的方向与所述栅横向部中长边指向短边的方向相反。

可选地，所述第一场板的横截面呈矩形，所述栅横向部的横截面呈矩形。

可选地，所述栅金属层的纵截面呈“T”型或“Γ”型。

可选地，所述第一场板与所述势垒层之间的距离范围为5～100nm。

可选地，还包括第二场板，所述第二场板位于所述介质层上方，在水平方向上，所述第二场板位于所述栅金属层与所述漏金属层之间。

可选地，所述沟道层包括GaN层，所述势垒层包括InAlGaN层、AlGaN层、InAlN层、InGaN层和AlN层中的一种或多种。

本发明还提供一种半导体器件的制作方法，其可以用于制作上述任一方案所述的半导体器件，包括以下步骤：

提供衬底，于所述衬底上形成自下而上层叠的沟道层和势垒层；

于所述势垒层上形成第一介质层，于所述第一介质层上形成漏金属层，所述漏金属层贯穿所述第一介质层与所述势垒层电连接；

于所述第一介质层上形成第二介质层，所述第二介质层覆盖所述漏金属层，且于所述第二介质层上形成第一场板；

于所述第二介质层上形成第三介质层，所述第三介质层覆盖所述第一场板，且于所述第三介质层上形成栅金属层，所述栅金属层贯穿所述第三介质层、所述第二介质层和所述第一介质层与所述势垒层电连接，其中，所述栅金属层包括栅纵向部及位于所述栅纵向部顶端侧面的栅横向部，所述第一场板位于所述栅纵向部与所述源金属层之间，且所述第一场板位于所述栅横向部的下方，在沿所述栅金属层的延伸方向上，所述栅横向部非连续设置，所述第一场板非连续设置，相邻的所述栅横向部与所述第一场板在所述衬底上的投影部分交叠。

可选地，形成所述栅金属层后，还包括以下步骤：

于所述第三介质层上形成第四介质层，所述第四介质层覆盖所述栅极金属层；

于所述第四介质层上形成第二场板，在水平方向上，所述第二场板位于所述栅金属层与所述漏金属层之间。

如上所述，本发明的半导体器件及制作方法中，栅横向部下方设置有第一场板，能够调节栅端的电场，并且栅横向部非连续设置，第一场板非连续设置，能够降低栅横向部和第一场板的交叠面积，降低寄生电容，实现更好的表面电场调节有效性和寄生电容之间的折中。

附图说明

图1显示为一种HEMT器件的剖面示意图。

图2显示为图1所示的HEMT器件的电势分布图。

图3显示为本申请中的第一种半导体器件的剖面示意图。

图4显示为本申请中的第二种半导体器件的剖面示意图。

图5显示为本申请中栅横向部和第一场板的第一种结构俯视图。

图6显示为本申请中栅横向部和第一场板的第二种结构俯视图。

图7显示为本申请中栅横向部和第一场板的第三种结构俯视图。

图8至图12显示为图3所示的半导体器件的制作过程示意图。

元件标号说明

01 衬底

02 GaN沟道层

03 AlGaN势垒层

04 介质层

05 漏极金属层

06 栅极金属层

07 栅极端电场

1 衬底

2 沟道层

3 势垒层

4 介质层

40 第一介质层

41 第二介质层

42 第三介质层

43 第四介质层

5 栅金属层

50 栅纵向部

51 栅横向部

6 漏金属层

7 第一场板

8 第二场板

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种半导体器件，请参阅图3，显示为本申请中的第一种半导体器件的剖面示意图，包括衬底1、介质层4和第一场板7，所述衬底1上设置有自下而上层叠的沟道层2和势垒层3；所述介质层4位于所述势垒层3上方，所述介质层4中设置有栅金属层5和漏金属层6，所述栅金属层5和所述漏金属层6分别与所述势垒层3电连接，所述栅金属层5包括栅纵向部50及位于所述栅纵向部50顶端侧面的栅横向部51，所述栅横向部51的至少一部分朝向所述漏金属层6；所述第一场板7位于所述栅纵向部50与所述源金属层6之间，且所述第一场板7位于所述栅横向部51的下方，在沿所述栅金属层5的延伸方向上，所述栅横向部51非连续设置，所述第一场板7非连续设置，相邻的所述栅横向部51与所述第一场板7在所述衬底1上的投影部分交叠。

作为示例，所述衬底1可以是硅衬底、碳化硅衬底、SOI衬底、蓝宝石衬底或其它任意合适的衬底。

作为示例，所述沟道层2和所述势垒层3两者构成异质结，在所述势垒层3和所述沟道层2的界面处形成二维电子气(2DEG)；具体地，在保证所述势垒层3和所述沟道层2的界面能形成2DEG的前提下，所述沟道层2和所述势垒层3的材质可灵活选择，例如，所述沟道层2采用GaN层，所述势垒层3采用InAlGaN层、AlGaN层、InAlN层、InGaN层和AlN层中的一种或多种，本实施例中所述势垒层3选用AlGaN层。

作为示例，所述衬底1和所述沟道层2之间可以设置自下而上层叠的成核层和缓冲层(未图示)，所述成核层可以采用AlN层，所述缓冲层可以采用Al组分渐变缓冲层或GaN缓冲层，所述缓冲层能够降低所述沟道层2和所述衬底1之间的应力，所述成核层能够提供成核中心，利于所述缓冲层的外延生长。

作为示例，所述介质层4可以是氧化硅层、氮化硅层和氮氧化硅层中的一种或多种。

作为示例，所述栅金属层5可以是“T”型或者是“Γ”型，包括栅纵向部50和至少一朝向所述漏金属层6的栅横向部51；本实施例中，在X方向上，所述第一场板7与所述源金属层6的距离不超过所述栅横向部51与所述源金属层6的距离，即在半导体器件的剖视图中，所述第一场板7全部位于所述栅横向部51的下方。请参阅图4，显示为本申请中的第二种半导体器件的剖面示意图，在X方向上，所述第一场板7与所述源金属层6的距离小于所述栅横向部51与所述源金属层6的距离，即在半导体器件的剖视图中，所述第一场板7的一部分位于所述栅横向部51的正下方，所述第一场板7的另一部分凸出于所述栅横向部51。

作为示例，所述第一场板7与所述势垒层3的距离范围为5～100nm，所述第一场板7与所述势垒层3的距离越小，对电势的分布影响越大，栅端电场调节有效性越好。

作为示例，请参阅图5，显示为栅横向部和第一场板的第一种结构俯视图，在沿所述栅金属层5的延伸方向上(Y向)，所述栅纵向部50连续设置，所述栅横向部51非连续设置，所述第一场板7非连续设置，其中，所述第一场板7的横截面(XY平面)包括相接的矩形部和梯形部，所述第一场板7中的矩形部朝向所述栅纵向部50，所述第一场板7中的梯形部远离所述栅纵向部50，所述栅横向部51的横截面(XY平面)包括相接的矩形部和梯形部，所述栅横向部51中的矩形部远离所述栅纵向部50，所述栅横向部51中的梯形部与所述栅纵向部50相接触。

作为示例，请参阅图6，显示为栅横向部和第一场板的第二种结构俯视图，在沿所述栅金属层5的延伸方向上(Y向)，所述栅纵向部50连续设置，所述栅横向部51非连续设置，所述第一场板7非连续设置，其中，所述第一场板7的横截面(XY平面)呈梯形，所述第一场板7中长边朝向所述栅纵向部50，所述第一场板7中的短边远离所述栅纵向部50，所述栅横向部51的横截面(XY平面)呈梯形，所述栅横向部51中的长边远离所述栅纵向部50，所述栅横向部51中的短边与所述栅纵向部50相接触。

作为示例，请参阅图7，显示为栅横向部与第一场板的第三种结构俯视图，在沿所述栅金属层5的延伸方向上(Y向)，所述栅纵向部50连续设置，所述栅横向部51非连续设置，所述第一场板7非连续设置，其中，所述第一场板7的横截面(XY平面)呈矩形，所述栅横向部51的横截面(XY平面)呈矩形。

作为示例，引入所述第一场板7能够调节栅端的电场，但是引入所述第一场板7不可避免的引入寄生电容，本申请中所述栅横向部51非连续设置，所述第一场板7非连续设置，能够降低所述栅横向部51和所述第一场板7的交叠面积，降低寄生电容，实现更好的表面电场调节有效性和寄生电容之间的折中。

需要说明的是，本实施例中只是列举了所述栅横向部51和所述第一场板7的横截面呈梯形、矩形或者相接的矩形与梯形的三种情况，并不以本实施例为限制。

作为示例，还包括第二场板8，所述第二场板8位于所述介质层8上方，在X方向上，所述第二场板8位于所述栅金属层5和所述漏金属层6之间，所述第二场板8能够降低导体结构(例如栅金属层5和漏金属层6)的电场峰值，使得导体结构之间的电场平均分配，提高对电压之耐受度，让电压平缓地释放，进而提高器件可靠性。

作为示例，所述第一场板7及所述第二场板8与半导体器件的源金属层(未图示)电连接。

如上所述，本实施例的半导体器件中，栅横向部下方设置有第一场板，能够调节栅端的电场，并且栅横向部非连续设置，第一场板非连续设置，能够降低栅横向部和第一场板的交叠面积，降低寄生电容，实现更好的表面电场调节有效性和寄生电容之间的折中。

实施例二

本实施例提供一种半导体器件的制作方法，其可以用于制作实施例一中所述的半导体器件，故前述内容可以全文引用至此，出于简洁的目的尽量不赘述。接下来将结合附图对所述制作方法进行展开说明。

首先，如图8所示，提供衬底1，于所述衬底1上形成自下而上层叠的沟道层2和势垒层3。

作为示例，提供所述衬底1后进行清洗，以去除所述衬底1表面的杂质颗粒和/或自然氧化层，之后进行干燥；然后采用化学气相沉积法等形成所述沟道层2和所述势垒层3。

作为示例，形成所述沟道层2之前，可以于所述衬底1上形成自下而上层叠的成核层和缓冲层(未图示)；然后于所述缓冲层上形成所述沟道层2和所述势垒层3。

接着，如图9所示，于所述势垒层3上形成第一介质层40，于所述第一介质层40上形成漏金属层6，所述漏金属层6贯穿所述第一介质层40与所述势垒层3电连接。

作为示例，形成所述漏金属层6的过程中还包括形成源金属层(未图示)。

作为示例，采用沉积法形成所述第一介质层40，然后刻蚀所述第一介质层40形成漏接触通孔，再于所述第一介质层40上沉积金属层并刻蚀，形成所述漏金属层6，所述漏金属层6延伸入所述漏接触通孔中于所述势垒层3电连接。

接着，如图10所示，于所述第一介质层40上形成第二介质层41，所述第二介质层41覆盖所述漏金属层6，且于所述第二介质层41上形成第一场板7。

作为示例，采用沉积法于所述第一介质层40上形成所述第二介质层41，于所述第二介质层41上形成金属层，并刻蚀金属层形成所述第一场板7。

接着，如图11所示，于所述第二介质层41上形成第三介质层42，所述第三介质层42覆盖所述第一场板7，且于所述第三介质层42上形成栅金属层5，所述栅金属层5贯穿所述第三介质层42、所述第二介质层41和所述第一介质层40与所述势垒层3电连接，其中，所述栅金属层5包括栅纵向部50及位于所述栅纵向部50顶端侧面的栅横向部51，所述第一场板7位于所述栅纵向部50与所述源金属层6之间，且所述第一场板7位于所述栅横向部51的下方，在沿所述栅金属层5的延伸方向上，所述栅横向部51非连续设置，所述第一场板7非连续设置，相邻的所述栅横向部51与所述第一场板7在所述衬底1上的投影部分交叠。

作为示例，采用沉积法于所述第二介质层41上形成所述第三介质层42，然后刻蚀所述第三介质层42、所述第二介质层41和所述第一介质层40形成栅接触通孔，再于所述第三介质层42上沉积金属层并刻蚀，形成所述栅金属层5，所述栅金属层5延伸入所述栅接触通孔中于所述势垒层3电连接。

接着，如图12所示，于所述第三介质层42上形成第四介质层43，所述第四介质层43覆盖所述栅极金属层5，且于所述第四介质层43上形成第二场板8，在水平方向上，所述第二场板8位于所述栅金属层5与所述漏金属层6之间。

作为示例，采用沉积法于所述第三介质层42上形成所述第四介质层43，然后于所述第四介质层43上形成金属层，并刻蚀金属层形成所述第二场板8。

综上所述，本发明的半导体器件及制作方法中，栅横向部下方设置有第一场板，能够调节栅端的电场，并且栅横向部非连续设置，第一场板非连续设置，能够降低栅横向部和第一场板的交叠面积，降低寄生电容，实现更好的表面电场调节有效性和寄生电容之间的折中。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体器件，其特征在于，包括：

衬底，所述衬底上设置有自下而上层叠的沟道层和势垒层；

介质层，位于所述势垒层上方，所述介质层中设置有栅金属层和漏金属层，所述栅金属层和所述漏金属层分别与所述势垒层电连接，所述栅金属层包括栅纵向部及位于所述栅纵向部顶端侧面的栅横向部，所述栅横向部的至少一部分朝向所述漏金属层；

第一场板，位于所述栅纵向部与所述源金属层之间，且所述第一场板位于所述栅横向部的下方，在沿所述栅金属层的延伸方向上，所述栅横向部非连续设置，所述第一场板非连续设置，相邻的所述栅横向部与所述第一场板在所述衬底上的投影部分交叠。

2.根据权利要求1所述的半导体器件，其特征在于：所述第一场板的横截面包括相接的矩形部和梯形部，所述栅横向部的横截面包括相接的矩形部和梯形部，所述第一场板中矩形部指向梯形部的方向与所述栅横向部中矩形部指向梯形部的方向相反。

3.根据权利要求1所述的半导体器件，其特征在于：所述第一场板的横截面呈梯形，所述栅横向部的横截面呈梯形，所述第一场板中长边指向短边的方向与所述栅横向部中长边指向短边的方向相反。

4.根据权利要求1所述的半导体器件，其特征在于：所述第一场板的横截面呈矩形，所述栅横向部的横截面呈矩形。

5.根据权利要求1所述的半导体器件，其特征在于：所述栅金属层的纵截面呈“T”型或“Γ”型。

6.根据权利要求1所述的半导体器件，其特征在于：所述第一场板与所述势垒层之间的距离范围为5～100nm。

7.根据权利要求1所述的半导体器件，其特征在于：还包括第二场板，所述第二场板位于所述介质层上方，在水平方向上，所述第二场板位于所述栅金属层与所述漏金属层之间。

8.根据权利要求1所述的半导体器件，其特征在于：所述沟道层包括GaN层，所述势垒层包括InAlGaN层、AlGaN层、InAlN层、InGaN层和AlN层中的一种或多种。

9.一种如权利要求1至8中任一项所述的半导体器件的制作方法，其特征在于，包括以下步骤：

提供衬底，于所述衬底上形成自下而上层叠的沟道层和势垒层；

于所述势垒层上形成第一介质层，于所述第一介质层上形成漏金属层，所述漏金属层贯穿所述第一介质层与所述势垒层电连接；

于所述第一介质层上形成第二介质层，所述第二介质层覆盖所述漏金属层，且于所述第二介质层上形成第一场板；

于所述第二介质层上形成第三介质层，所述第三介质层覆盖所述第一场板，且于所述第三介质层上形成栅金属层，所述栅金属层贯穿所述第三介质层、所述第二介质层和所述第一介质层与所述势垒层电连接，其中，所述栅金属层包括栅纵向部及位于所述栅纵向部顶端侧面的栅横向部，所述第一场板位于所述栅纵向部与所述源金属层之间，且所述第一场板位于所述栅横向部的下方，在沿所述栅金属层的延伸方向上，所述栅横向部非连续设置，所述第一场板非连续设置，相邻的所述栅横向部与所述第一场板在所述衬底上的投影部分交叠。

10.根据权利要求9所述的半导体器件的制作方法，其特征在于，形成所述栅金属层后，还包括以下步骤：

于所述第三介质层上形成第四介质层，所述第四介质层覆盖所述栅极金属层；

于所述第四介质层上形成第二场板，在水平方向上，所述第二场板位于所述栅金属层与所述漏金属层之间。