CN117855155A - 晶片封装体及其制造方法 - Google Patents
晶片封装体及其制造方法 Download PDFInfo
- Publication number
- CN117855155A CN117855155A CN202311269635.7A CN202311269635A CN117855155A CN 117855155 A CN117855155 A CN 117855155A CN 202311269635 A CN202311269635 A CN 202311269635A CN 117855155 A CN117855155 A CN 117855155A
- Authority
- CN
- China
- Prior art keywords
- wafer
- application
- molding material
- mems
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 17
- 239000012778 molding material Substances 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000007723 die pressing method Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 146
- 238000002161 passivation Methods 0.000 description 16
- 230000002787 reinforcement Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
Abstract
本发明提供一种晶片封装体及其制造方法,该晶片封装体包括应用晶片、微机电系统晶片、导电元件、接合线及模压材。应用晶片具有导电垫。微机电系统晶片位于应用晶片上,且包括本体与盖体。本体在盖体与应用晶片之间。本体具有导电垫。导电元件位于微机电系统晶片的本体的导电垫上。接合线从导电元件延伸至应用晶片的导电垫。模压材位于应用晶片上且围绕微机电系统晶片。导电元件与接合线位于模压材中。此晶片封装体可实现整合不同功能的晶片,还能有效解决不同晶片之间的电连接、及微机电系统的接地与屏蔽问题。
Description
技术领域
本发明有关一种晶片封装体及一种晶片封装体的制造方法。
背景技术
一般而言,具有多种功能的晶片封装体可具有堆叠的晶片,例如微机电系统(Microelectromechanical systems,MEMS)晶片与专用集成电路(Application SpecificIntegrated Circuit,ASIC)晶片,不同晶片之间的电连接、微机电系统的接地与微机电系统的屏蔽皆不容易。此外,具有多种功能的晶片封装体的微小化设计与结构强化也难以兼顾。
发明内容
本发明的一技术态样为一种晶片封装体。
根据本发明的一些实施方式,一种晶片封装体包括应用晶片、微机电系统晶片、导电元件、接合线及模压材。应用晶片具有导电垫。微机电系统晶片位于应用晶片上,且包括本体与盖体。本体在盖体与应用晶片之间。本体具有导电垫。导电元件位于微机电系统晶片的本体的导电垫上。接合线从导电元件延伸至应用晶片的导电垫。模压材位于应用晶片上且围绕微机电系统晶片。导电元件与接合线位于模压材中。
在一些实施方式中,上述模压材直接接触导电元件与接合线。
在一些实施方式中,上述模压材的顶面高于接合线的最高处。
在一些实施方式中,上述应用晶片具有通孔。晶片封装体还包括重布线层与导电结构。重布线层经通孔电性连接应用晶片的另一导电垫且延伸至应用晶片背对微机电系统晶片的表面。导电结构位于重布线层上。
本发明的一技术态样为一种晶片封装体的制造方法。
根据本发明的一些实施方式,一种晶片封装体的制造方法包括切割微机电系统晶圆的盖体,以形成多个切割道;沿切割道切割微机电系统晶圆的本体,以形成至少一微机电系统晶片,其中微机电系统晶片包括切割后的盖体与本体;将微机电系统晶片设置于应用晶圆上;接合导电元件于微机电系统晶片的本体的导电垫上;从导电元件延伸出接合线,使接合线延伸至应用晶圆的导电垫;以及形成模压材于应用晶圆上,使模压材围绕微机电系统晶片,且导电元件与接合线位于模压材中。
在一些实施方式中,上述晶片封装体的制造方法还包括形成通孔于应用晶圆中;形成重布线层经通孔电性连接应用晶圆的另一导电垫且延伸至应用晶圆背对微机电系统晶片的表面;以及形成导电结构于重布线层上。
本发明的一技术态样为一种晶片封装体。
根据本发明的一些实施方式,一种晶片封装体包括应用晶片、微机电系统晶片、第一导电元件与模压材。应用晶片具有导电垫。微机电系统晶片位于应用晶片上,且包括微机电结构与覆盖微机电结构的盖体。微机电结构在盖体与应用晶片之间。盖体背对应用晶片的表面具有金属层。第一导电元件位于应用晶片的导电垫上。模压材位于应用晶片上,覆盖金属层,且围绕微机电系统晶片。第一导电元件位于模压材中。
在一些实施方式中,上述模压材具有对齐第一导电元件的通孔。晶片封装体还包括重布线层。重布线层的第一区段电性连接通孔中的第一导电元件且延伸至模压材背对微机电系统晶片的表面。
在一些实施方式中,上述重布线层的第二区段电性连接金属层且延伸至模压材的表面。
在一些实施方式中,上述晶片封装体还包括导电结构。导电结构位于重布线层的第二区段上。
在一些实施方式中,上述晶片封装体还包括导电结构。导电结构位于重布线层的第一区段上。
在一些实施方式中,上述盖体的表面具有绝缘层。绝缘层位于金属层与盖体的表面之间。
在一些实施方式中,上述晶片封装体还包括接合线。接合线从第一导电元件延伸至金属层。
在一些实施方式中,上述晶片封装体还包括第二导电元件。第二导电元件位于金属层上与模压材中。
在一些实施方式中,上述晶片封装体还包括重布线层。重布线层位于模压材背对微机电系统晶片的表面,且电性连接第二导电元件。
在一些实施方式中,上述晶片封装体还包括导电结构。导电结构位于重布线层上。
本发明的一技术态样为一种晶片封装体的制造方法。
根据本发明的一些实施方式,一种晶片封装体的制造方法包括将微机电系统晶圆接合于应用晶圆上,其中微机电系统晶圆包括微机电结构与覆盖微机电结构的盖体,微机电结构在盖体与应用晶圆之间;形成金属层于盖体背对应用晶圆的表面上;切割微机电系统晶圆,以形成至少一微机电系统晶片,使应用晶圆的导电垫裸露;接合第一导电元件于应用晶圆的导电垫上;以及形成模压材于应用晶圆上,以覆盖金属层且围绕微机电系统晶片,其中第一导电元件位于模压材中。
在一些实施方式中,上述晶片封装体的制造方法还包括以激光于模压材中形成通孔与开口,使第一导电元件从通孔裸露,金属层从开口裸露;以及形成重布线层使重布线层的第一区段与第二区段分别电性连接通孔中的第一导电元件与开口中的金属层,其中重布线层的第一区段与第二区段延伸至模压材背对微机电系统晶片的表面。
在一些实施方式中,上述晶片封装体的制造方法还包括在形成金属层前,形成绝缘层于盖体的表面。
在一些实施方式中,上述晶片封装体的制造方法还包括接合第二导电元件于金属层上,使得在形成模压材后,第二导电元件位于模压材中;形成接合线从第一导电元件延伸至金属层;以及形成重布线层于模压材背对微机电系统晶片的表面,使重布线层电性连接第二导电元件。
在本发明上述实施方式中,由于晶片封装体具有在模压材中的导电元件,因此可实现应用晶片与微机电系统晶片之间的电连接,及/或应用晶片与模压材上的导电结构之间的电连接。此晶片封装体及其制造方法不仅可实现整合不同功能的晶片,还能有效解决不同晶片之间的电连接、及微机电系统的接地与屏蔽问题,且对于微小化设计与结构强化也得以兼顾。
附图说明
当与附图一起阅读时,可由后文实施方式最佳地理解本发明内容的态样。注意到根据此行业中的标准实务,各种特征并未按比例绘制。实际上,为论述的清楚性,可任意增加或减少各种特征的尺寸。
图1绘示根据本发明一实施方式的晶片封装体的剖面图。
图2至图9绘示图1的晶片封装体的制造方法在中间阶段的立体图。
图10绘示根据本发明另一实施方式的晶片封装体的剖面图。
图11至图15绘示图10的晶片封装体的制造方法在中间阶段的剖面图。
图16绘示根据本发明又一实施方式的晶片封装体的剖面图。
图17至图21绘示图16的晶片封装体的制造方法在中间阶段的剖面图。
其中,附图标记说明如下:
100、100a、100b:晶片封装体;110、110a:应用晶片;1101:应用晶圆;111:表面;112、112a:导电垫;113:绝缘层;120、120a:微机电系统晶片;1201:微机电系统晶圆;121:绝缘层;122:本体;1221:微机电结构;123:导电垫;124:盖体;125:表面;126:绝缘层;130:导电元件;130a、130b:第一导电元件;130c:第二导电元件;132:接合线;140、140a、140b:模压材;142:表面;150:绝缘层;160、160a、160b:重布线层;162:第一区段;164:第二区段;170、170a:钝化层;180:导电结构;190:金属层;O、O1:通孔;O11、O2:开口;T、L:切割道。
具体实施方式
以下揭示的实施方式内容提供了用于实施所提供的标的的不同特征的许多不同实施方式,或实例。下文描述了元件和布置的特定实例以简化本案。当然,该等实例仅为实例且并不意欲作为限制。此外,本案可在各个实例中重复元件符号及/或字母。此重复用于简便和清晰的目的,且其本身不指定所论述的各个实施方式及/或配置之间的关系。
诸如“在……下方”、“在……之下”、“下部”、“在……之上”、“上部”等等空间相对术语可在本文中为了便于描述的目的而使用,以描述如附图中所示的一个元件或特征与另一元件或特征的关系。空间相对术语意欲涵盖除了附图中所示的定向之外的在使用或操作中的装置的不同定向。装置可经其他方式定向(旋转90度或以其他定向)并且本文所使用的空间相对描述词可同样相应地解释。
图1绘示根据本发明一实施方式的晶片封装体100的剖面图。如图所示,晶片封装体100包括应用晶片110、微机电系统(Microelectromechanical systems,MEMS)晶片120、导电元件130、接合线132及模压材140。应用晶片110可为专用集成电路(ApplicationSpecific Integrated Circuit,ASIC)晶片。应用晶片110具有导电垫112。微机电系统晶片120位于应用晶片110上。微机电系统晶片120包括本体122与盖体124,且本体122在盖体124与应用晶片110之间。微机电系统晶片120的本体122具有导电垫123。导电元件130位于微机电系统晶片120的本体122的导电垫123上。接合线132从导电元件130延伸至应用晶片110的导电垫112,使得微机电系统晶片120可电性连接应用晶片110。模压材(Molding compound)140位于应用晶片110上且围绕微机电系统晶片120。导电元件130与接合线132位于模压材140中。
在一些实施方式中,导电元件130的材料可为金,且外型可为球状或柱状。接合线132与导电元件130为相同材料,例如为金。微机电系统晶片120可应用于陀螺仪或加速计,并不用以限制本发明。微机电系统晶片120的本体122可具有绝缘层121,且导电垫123的顶面由绝缘层121裸露,以供导电元件130接合。此外,应用晶片110可具有绝缘层113,且导电垫112的顶面由绝缘层113裸露,以供接合线132接合。
具体而言,由于晶片封装体100具有在模压材140中的导电元件130,因此可实现应用晶片110与微机电系统晶片120之间的电连接。此晶片封装体100不仅可实现整合不同功能的晶片,还能有效解决不同晶片之间的电连接,且对于微小化设计与结构强化也得以兼顾。
在本实施方式中,模压材140可直接接触导电元件130与接合线132,具有定位、绝缘与保护的功效。此外,模压材140的表面142(即顶面)高于接合线132的最高处,可让整个接合线132皆内嵌于模压材140中,对于平整化设计有所助益。
此外,应用晶片110还可具有通孔O。晶片封装体100还包括绝缘层150、重布线层160、钝化层170与导电结构180。绝缘层150位于应用晶片110背对微机电系统晶片120的表面111,且位于通孔O的壁面。通孔O对齐应用晶片110的另一导电垫112a。导电垫112a的底面由通孔O与绝缘层150裸露。重布线层160经通孔O电性连接应用晶片110的导电垫112a,且延伸至应用晶片110的表面111。重布线层160位于绝缘层150的底面。钝化层170位于应用晶片110的表面111且覆盖重布线层160与绝缘层150。导电结构180位于重布线层160上且从钝化层170凸出,可电性连接外部装置(例如电路板)。
应了解到,已叙述过的元件连接关系、材料与功效将不再重复赘述,合先叙明。在以下叙述中,将说明晶片封装体100的制造方法。
图2至图9绘示图1的晶片封装体100的制造方法在中间阶段的立体图。同时参阅图2与图3,提供微机电系统晶圆1201,在本文中,晶圆是指尚未经切割成多个晶片的半导体结构。首先,可研磨微机电系统晶圆1201相对侧的盖体124与本体122。接着,切割微机电系统晶圆1201的盖体124,以形成多个切割道T。切割道T可使本体122的导电垫123裸露。接着,便可沿切割道T切割微机电系统晶圆1201的本体122,以形成至少一微机电系统晶片120,其中微机电系统晶片120包括切割后的盖体124与本体122。
同时参阅图4与图5,微机电系统晶片120形成后,可经贴合工艺设置于应用晶圆1101上。应用晶圆1101的导电垫112从绝缘层113裸露。接着,可接合导电元件130于微机电系统晶片120的本体122的导电垫123上,并从导电元件130延伸出接合线132,使接合线132延伸至应用晶圆1101的导电垫112。
同时参阅图6与图7,在接合线132形成后,可形成模压材140于应用晶圆1101上,使模压材140围绕微机电系统晶片120,且导电元件130与接合线132位于模压材140中。接着可研磨模压材140,例如从450μm减薄至390μm,但并不用以限制本发明。接着可将图6的结构翻转180度,并研磨应用晶圆1101。接着,可形成通孔O于应用晶圆1101中。
同时参阅图8与图9,在形成通孔O后,可形成绝缘层150于应用晶圆1101的表面111与通孔O的壁面。接着,可形成重布线层160使其经通孔O电性连接应用晶圆1101的另一导电垫112a(见图1)且延伸至应用晶圆1101的表面111。接着可形成钝化层170覆盖绝缘层150与重布线层160,并图案化钝化层170使重布线层160的一部分裸露。如此一来,便可形成导电结构180于裸露的重布线层160上。
接着,可切割钝化层170、应用晶圆1101与模压材140,以形成切割道L与应用晶片110。经由以上步骤,便可得到图1的晶片封装体100。
在以下叙述中,将说明其他形式的晶片封装体及其制造方法。
图10绘示根据本发明另一实施方式的晶片封装体100a的剖面图。如图所示,晶片封装体100a包括应用晶片110a、微机电系统晶片120a、第一导电元件130a与模压材140a。应用晶片110a具有导电垫112。微机电系统晶片120a位于应用晶片110a上,且包括微机电结构1221与覆盖微机电结构1221的盖体124。微机电结构1221在盖体124与应用晶片110a之间。盖体124背对应用晶片110a的表面125具有金属层190。金属层190可作为金属屏蔽(Metalshielding)层与接地导电垫(Ground pad)。第一导电元件130a位于应用晶片110a的导电垫112上。模压材140a位于应用晶片110a上,覆盖金属层190,且围绕微机电系统晶片120a。第一导电元件130a位于模压材140a中。
具体而言,由于晶片封装体100a具有在模压材140a中的第一导电元件130a,因此可实现应用晶片110a与模压材140a上的导电结构180之间的电连接。此晶片封装体100a不仅可实现整合不同功能的晶片,还能有效解决微机电系统的接地与屏蔽问题,且对于微小化设计与结构强化也得以兼顾。
在本实施方式中,应用晶片110a可具有绝缘层113,且导电垫112的顶面由绝缘层113裸露,以供第一导电元件130a接合。模压材140a具有对齐第一导电元件130a的通孔O1。晶片封装体100a还包括重布线层160a、钝化层170a与两导电结构180。重布线层160a的第一区段162电性连接通孔O1中的第一导电元件130a且延伸至模压材140a背对微机电系统晶片120a的表面142。重布线层160a的第二区段164电性连接金属层190且延伸至模压材140a的表面142。钝化层170a位于模压材140a的表面142且覆盖重布线层160a。两导电结构180分别位于重布线层160a的第一区段162与第二区段164上且从钝化层170a凸出,可电性连接外部装置(例如电路板)。
在以下叙述中,将说明晶片封装体100a的制造方法。
图11至图15绘示图10的晶片封装体100a的制造方法在中间阶段的剖面图。同时参阅图11与图12,将微机电系统晶圆1201接合于应用晶圆1101上,其中微机电系统晶圆1201包括微机电结构1221与覆盖微机电结构1221的盖体124,微机电结构1221在盖体124与应用晶圆1101之间。接着,可研磨应用晶圆1101的表面111与微机电系统晶圆1201的表面125,以减薄应用晶圆1101与微机电系统晶圆1201,例如从740μm减薄至220μm,但并不用以限制本发明。接着,可形成金属层190于盖体124背对应用晶圆1101的表面125上。
同时参阅图13与图14,待金属层190形成后,切割微机电系统晶圆1201,以形成至少一微机电系统晶片120a,使应用晶圆1101的导电垫112裸露。接着,可接合第一导电元件130a于应用晶圆1101的导电垫112上。在后续步骤中,可形成模压材140a于应用晶圆1101上,以覆盖金属层190且围绕微机电系统晶片120a。如此一来,第一导电元件130a位于模压材140a中。在一些实施方式中,模压材140a还可经研磨其表面142而减薄。
同时参阅图15与图10,接着,以激光于模压材140a中形成通孔O1与开口O11,使第一导电元件130a从通孔O1裸露,金属层190从开口O11裸露。接着,可形成重布线层160a使重布线层160a的第一区段162与第二区段164分别电性连接通孔O1中的第一导电元件130a与开口O11中的金属层190,其中重布线层160a的第一区段162与第二区段164延伸至模压材140a背对微机电系统晶片120a的表面142。
在后续步骤中,可形成钝化层170a覆盖模压材140a与重布线层160a,并图案化钝化层170a使重布线层160a的第一区段162与第二区段164裸露。如此一来,便可分别形成两导电结构180于裸露的重布线层160a的第一区段162与第二区段164上。接着,可切割钝化层170a、模压材140a与应用晶圆1101,以形成应用晶片110a。经由以上步骤,便可得到图10的晶片封装体100a。
在以下叙述中,将说明其他形式的晶片封装体及其制造方法。
图16绘示根据本发明又一实施方式的晶片封装体100b的剖面图。晶片封装体100b包括应用晶片110a、微机电系统晶片120a、第一导电元件130b与模压材140b。本实施方式与图10实施方式不同的地方在于,微机电系统晶片120a的盖体124的表面125具有绝缘层126,且晶片封装体100b还包括接合线132与第二导电元件130c。绝缘层126位于金属层190与盖体124的表面125之间。金属层190包括多个区段。接合线132从第一导电元件130b延伸至金属层190的一区段,而金属层190的另一区段可电性接触微机电系统晶片120a的盖体124。金属层190可作为金属屏蔽(Metal shielding)层与接地导电垫(Ground pad)。在本实施方式中,第二导电元件130c位于金属层190上与模压材140b中。
此外,晶片封装体100b的重布线层160b位于模压材140b背对微机电系统晶片120a的表面142,且电性连接第二导电元件130c。此外,导电结构180位于重布线层160b上。
具体而言,由于晶片封装体100b具有在模压材140b中的第一导电元件130b,因此可实现应用晶片110a与微机电系统晶片120a之间的电连接,及应用晶片110a与模压材140b上的导电结构180之间的电连接。此晶片封装体100b不仅可实现整合不同功能的晶片,还能有效解决不同晶片之间的电连接、及微机电系统的接地与屏蔽问题。此外,对于微小化设计与结构强化也得以兼顾。
图17至图21绘示图16的晶片封装体100b的制造方法在中间阶段的剖面图。晶片封装体100b在图17之前的步骤与图12形成金属层190前的步骤相似,不重复赘述。参阅图17,研磨应用晶圆1101的表面111与微机电系统晶圆1201的表面125后,形成绝缘层126于盖体124的表面125。绝缘层126可经图案化形成裸露表面125的开口O2。
同时参阅图18与图19,绝缘层126形成后,可形成金属层190于盖体124的表面125上的绝缘层126上,且金属层190的一区段可电性接触盖体124。金属层190的材料可为铝,但并不以此为限。接着,可切割微机电系统晶圆1201,以形成至少一个微机电系统晶片120a,使应用晶圆1101的导电垫112裸露。接着,可接合第一导电元件130b于应用晶圆1101的导电垫112上,并形成接合线132从第一导电元件130b延伸至金属层190。在本实施方式中,还进一步接合第二导电元件130c于金属层190上。
同时参阅图20与图21,接着,可形成模压材140b于应用晶圆1101上,以覆盖金属层190且围绕微机电系统晶片120a。如此一来,第一导电元件130b与第二导电元件130c皆位于模压材140b中。在本实施方式中,模压材140b经研磨其表面142而减薄,以裸露第二导电元件130c。接着,可形成重布线层160b于模压材140b背对微机电系统晶片120a的表面142,使重布线层160b电性连接第二导电元件130c。重布线层160b的材料可不同于金属层190的材料,例如重布线层160b的材料可为铜,但并不以此为限。
同时参阅图21与图16,在后续步骤中,可形成钝化层170a覆盖模压材140b与重布线层160b,并图案化钝化层170a使重布线层160b裸露。如此一来,便可形成导电结构180于裸露的重布线层160b上。接着,可切割钝化层170b、模压材140b与应用晶圆1101,以形成应用晶片110a。经由以上步骤,便可得到图16的晶片封装体100b。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (20)
1.一种晶片封装体,其特征在于,包括:
应用晶片,具有导电垫;
微机电系统晶片,位于该应用晶片上,且包括本体与盖体,其中该本体在该盖体与该应用晶片之间,该本体具有导电垫;
导电元件,位于该微机电系统晶片的该本体的该导电垫上;
接合线,从该导电元件延伸至该应用晶片的该导电垫;以及
模压材,位于该应用晶片上且围绕该微机电系统晶片,其中该导电元件与该接合线位于该模压材中。
2.根据权利要求1所述的晶片封装体,其特征在于,该模压材直接接触该导电元件与该接合线。
3.根据权利要求1所述的晶片封装体,其特征在于,该模压材的顶面高于该接合线的最高处。
4.根据权利要求1所述的晶片封装体,其特征在于,该应用晶片具有通孔,该晶片封装体还包括:
重布线层,经该通孔电性连接该应用晶片的另一导电垫且延伸至该应用晶片背对该微机电系统晶片的表面;以及
导电结构,位于该重布线层上。
5.一种晶片封装体的制造方法,其特征在于,包括:
切割微机电系统晶圆的盖体,以形成多个切割道;
沿所述多个切割道切割该微机电系统晶圆的本体,以形成至少一个微机电系统晶片,其中微机电系统晶片包括切割后的该盖体与该本体;
将该微机电系统晶片设置于应用晶圆上;
接合导电元件于该微机电系统晶片的该本体的导电垫上;
从该导电元件延伸出接合线,使该接合线延伸至该应用晶圆的导电垫;以及
形成模压材于该应用晶圆上,使该模压材围绕该微机电系统晶片,且该导电元件与该接合线位于该模压材中。
6.根据权利要求5所述的晶片封装体的制造方法,其特征在于,还包括:
形成通孔于该应用晶圆中;
形成重布线层经该通孔电性连接该应用晶圆的另一导电垫且延伸至该应用晶圆背对该微机电系统晶片的表面;以及
形成导电结构于该重布线层上。
7.一种晶片封装体,其特征在于,包括:
应用晶片,具有导电垫;
微机电系统晶片,位于该应用晶片上,且包括微机电结构与覆盖该微机电结构的盖体,其中该微机电结构在该盖体与该应用晶片之间,该盖体背对该应用晶片的表面具有金属层;
第一导电元件,位于该应用晶片的该导电垫上;以及
模压材,位于该应用晶片上,覆盖该金属层,且围绕该微机电系统晶片,其中该第一导电元件位于该模压材中。
8.根据权利要求7所述的晶片封装体,其特征在于,该模压材具有对齐该第一导电元件的通孔,该晶片封装体还包括:
重布线层,其第一区段电性连接该通孔中的该第一导电元件且延伸至该模压材背对该微机电系统晶片的表面。
9.根据权利要求8所述的晶片封装体,其特征在于,该重布线层的第二区段电性连接该金属层且延伸至该模压材的该表面。
10.根据权利要求9所述的晶片封装体,其特征在于,还包括:
导电结构,位于该重布线层的该第二区段上。
11.根据权利要求8所述的晶片封装体,其特征在于,还包括:
导电结构,位于该重布线层的该第一区段上。
12.根据权利要求7所述的晶片封装体,其特征在于,该盖体的该表面具有绝缘层,该绝缘层位于该金属层与该盖体的该表面之间。
13.根据权利要求7所述的晶片封装体,其特征在于,还包括:
接合线,从该第一导电元件延伸至该金属层。
14.根据权利要求7所述的晶片封装体,其特征在于,还包括:
第二导电元件,位于该金属层上与该模压材中。
15.根据权利要求14所述的晶片封装体,其特征在于,还包括:
重布线层,位于该模压材背对该微机电系统晶片的表面,且电性连接该第二导电元件。
16.根据权利要求15所述的晶片封装体,其特征在于,还包括:
导电结构,位于该重布线层上。
17.一种晶片封装体的制造方法,其特征在于,包括:
将微机电系统晶圆接合于应用晶圆上,其中该微机电系统晶圆包括微机电结构与覆盖该微机电结构的盖体,该微机电结构在该盖体与该应用晶圆之间;
形成金属层于该盖体背对该应用晶圆的表面上;
切割该微机电系统晶圆,以形成至少一个微机电系统晶片,使该应用晶圆的导电垫裸露;
接合第一导电元件于该应用晶圆的该导电垫上;以及
形成模压材于该应用晶圆上,以覆盖该金属层且围绕该微机电系统晶片,其中该第一导电元件位于该模压材中。
18.根据权利要求17所述的晶片封装体的制造方法,其特征在于,还包括:
以激光于该模压材中形成通孔与开口,使该第一导电元件从该通孔裸露,该金属层从该开口裸露;以及
形成重布线层使该重布线层的第一区段与第二区段分别电性连接该通孔中的该第一导电元件与该开口中的该金属层,其中该重布线层的该第一区段与该第二区段延伸至该模压材背对该微机电系统晶片的表面。
19.根据权利要求17所述的晶片封装体的制造方法,其特征在于,还包括:
在形成该金属层前,形成绝缘层于该盖体的该表面。
20.根据权利要求17所述的晶片封装体的制造方法,其特征在于,还包括:
接合第二导电元件于该金属层上,使得在形成该模压材后,该第二导电元件位于该模压材中;
形成接合线从该第一导电元件延伸至该金属层;以及
形成重布线层于该模压材背对该微机电系统晶片的表面,使该重布线层电性连接该第二导电元件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202263413513P | 2022-10-05 | 2022-10-05 | |
US63/413,513 | 2022-10-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117855155A true CN117855155A (zh) | 2024-04-09 |
Family
ID=90540753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311269635.7A Pending CN117855155A (zh) | 2022-10-05 | 2023-09-28 | 晶片封装体及其制造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20240116751A1 (zh) |
CN (1) | CN117855155A (zh) |
-
2023
- 2023-09-28 CN CN202311269635.7A patent/CN117855155A/zh active Pending
- 2023-10-03 US US18/480,385 patent/US20240116751A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240116751A1 (en) | 2024-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11066297B2 (en) | MEMS packages and methods of manufacture thereof | |
CN110556346B (zh) | 半导体结构及其形成方法 | |
US11183493B2 (en) | Semiconductor device using EMC wafer support system and fabricating method thereof | |
EP1471571B1 (en) | Semiconductor device and manufacturing method thereof | |
US6867499B1 (en) | Semiconductor packaging | |
US8513797B2 (en) | Stacked semiconductor component having through wire interconnect (TWI) with compressed wire | |
US8018065B2 (en) | Wafer-level integrated circuit package with top and bottom side electrical connections | |
US9290376B1 (en) | MEMS packaging techniques | |
US9117828B2 (en) | Method of handling a thin wafer | |
KR20130098685A (ko) | 반도체 패키지 | |
US20120049358A1 (en) | Semiconductor Device and Semiconductor Process for Making the Same | |
US20210050292A1 (en) | Connection structure and method of forming the same | |
TWI775858B (zh) | 製造半導體封裝結構的方法 | |
CN111033732A (zh) | 使用导线接合的混合式添加结构的可堆叠存储器裸片 | |
US10014240B1 (en) | Embedded component package and fabrication method | |
CN101728348A (zh) | 半导体装置及其制造方法 | |
CN214672598U (zh) | 三维半导体装置结构和三维半导体装置 | |
US20220293483A1 (en) | Semiconductor package and method of fabricating the same | |
US20210134704A1 (en) | Package structure and method of fabricating the same | |
CN110021572B (zh) | 堆叠式封装结构及其制造方法 | |
CN110931441A (zh) | 封装结构及其制造方法 | |
CN117855155A (zh) | 晶片封装体及其制造方法 | |
CN211929479U (zh) | 半导体器件 | |
CN209929301U (zh) | 半导体封装结构 | |
TW202416465A (zh) | 晶片封裝體及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |