CN117855057A - 一种芯片双面散热的封装方法 - Google Patents

一种芯片双面散热的封装方法 Download PDF

Info

Publication number
CN117855057A
CN117855057A CN202410016210.3A CN202410016210A CN117855057A CN 117855057 A CN117855057 A CN 117855057A CN 202410016210 A CN202410016210 A CN 202410016210A CN 117855057 A CN117855057 A CN 117855057A
Authority
CN
China
Prior art keywords
chip
heat dissipation
content
packaging
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410016210.3A
Other languages
English (en)
Inventor
夏大权
文晓东
唐鑫
唐正
周玉凤
朱海燕
徐向涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingwei Enterprise Co Ltd
Original Assignee
Chongqing Pingwei Enterprise Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingwei Enterprise Co Ltd filed Critical Chongqing Pingwei Enterprise Co Ltd
Priority to CN202410016210.3A priority Critical patent/CN117855057A/zh
Publication of CN117855057A publication Critical patent/CN117855057A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种芯片双面散热的封装方法，包括焊接、键合、喷涂、塑封、减薄和上锡等步骤，其中焊接是通过焊锡膏或纳米银将芯片焊接在引线框架中对应的基岛上，再将CLIP焊接在芯片上，对焊接有芯片和CLIP的引线框架进行清洗；键合采用金线将芯片的栅极和引线框架的管脚相连接，实现内外互连，对完成了引线键合的芯片和框架进行清洗；塑封是采用塑封料将压焊后的引线框架进行包裹，形成塑封体，露出引线框架的管脚；减薄和对塑封体的上表面进行减薄，露出顶部的CLIP作为散热片；上锡和对处于塑封体外部的管脚，以及外露在塑封体外的CLIP进行电镀上锡。与现有技术相比，本方案中能够在保持器件体积小的情况下，增加散热途径，降低电阻，提高散热效率。

Description

一种芯片双面散热的封装方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种芯片双面散热的封装方法。
背景技术
针对半导体功率器件的主要部件为芯片，这类器件具有小型化、扁平化的封装要求，行业普遍采用DFN系等封装。在电路板结构中，传统的DFN系封装(单面散热)热量主要通过PCB传导至散热器，PCB板的热阻较大，会产生较大的功率损耗。为了满足散热要求，还需安装较大的散热器进行有效散热，从而导致整个系统体积增大，不利于器件小型化、扁平化的封装。
同时，伴随着高频高功率器件需求越来越大，高频高功率带来的高温效应对于器件使用寿命有很大影响，传统单面散热DFN系封装无法满足当前需求。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片双面散热的封装方法，用于解决现有技术中器件在小型化、扁平化的要求下，散热性能不佳的问题。
为实现上述目的及其他相关目的，本发明提供一种芯片双面散热的封装方法包括：
焊接，通过焊锡膏或纳米银将芯片焊接在引线框架中对应的基岛上，再将CLIP焊接在芯片上，对焊接有芯片和CLIP的引线框架进行清洗；
键合，采用金线将芯片的栅极和引线框架的管脚相连接，实现内外互连，对完成了引线键合的芯片和框架进行清洗；
喷涂，使用增粘剂对芯片和框架表面的进行喷涂；
塑封，采用塑封料将压焊后的引线框架进行包裹，形成塑封体，露出所述引线框架的管脚；
减薄，对所述塑封体的上表面进行减薄，露出顶部的CLIP作为散热片；
上锡，对处于所述塑封体外部的管脚，以及外露在塑封体外的所述CLIP进行电镀上锡。
可选地，所述焊接中，所述引线框架的基岛中部具有第一焊接位，所述芯片的源极上具有第二焊接位，所述引线框架的两个或三个相邻管脚部上具有第三焊接位；所述引线框架的基岛与所述芯片通过第一焊接位焊接，所述CLIP和所述芯片通过第二焊接位焊接，所述CLIP和所述引线框架的管脚在第三焊接位焊接。
可选地，所述焊锡膏分为无铅焊锡膏和有铅焊锡膏，所述无铅焊锡膏金属粉末为SnAgSb，Sn的含量为60％～65％，Ag的含量为20％～25％，Sb的含量为10％～20％；有铅膏金属粉末为PbSnAg，Pb的含量为88％～95.5％，Sn的含量为2％～10％，Ag的含量为0％～2.5％。
可选地，所述焊接后的清洗先采用超声清洗，再使用等离子清洗；所述引线键合后的清洗采用等离子清洗。
可选地，所述超声清洗采用水机清洗剂，所述水机清洗剂的成分为：有机溶剂含量为20％～40％、表面活性剂含量为10％～25％、催化剂含量为5％～10％。
可选地，所述塑封料为环氧塑封料，所述环氧塑封料的成分为环氧树脂、硬化剂、催化剂、填料、蜡、添加剂，其中所述环氧树脂含量为10％～20％、所述硬化剂的含量为5％～10％、所述催化剂和所述蜡总计含量少于1％、所述添加剂的含量少于2％、所述填料的含量为80％～90％。
可选地，所述塑封完成之后，还需要进行固化处理，所述固化处理的温度为175℃、时间为8小时。
可选地，在所述减薄后和所述上锡前，需要进行筛选，所述筛选通过回流焊进行筛选。
可选地，所述上锡之后对完成芯片封装的器件进行切筋、测试及印字、包装出货。
可选地，所述上锡后和所述切筋之前，需要进行冷热冲击试验，所述冷热冲击试验通过冷热冲击试验箱对所述器件进行冷热冲击测试。
上述一种芯片双面散热的封装方法所实现的方案中，框架的基岛与芯片的背面结合，CLIP与芯片的正面结合，通过基岛对芯片背侧进行散热，通过CLIP裸露部分对芯片的正侧散热，实现了芯片的双面散热；解决了单面散热封装因散热面积小散热途径有限而导致封装体内的热阻大，导通电阻差，散热差等问题，大大提升了芯片的散热效果。另外，通过双面散热结构增大芯片的散热面积，增加散热途径，有效降低导通电阻，增加了散热效率，减少了封装体内的热流密度，使得电流能力得到巨大提高，提高了器件的电气性能，延长了器件的使用寿命。与现有技术相比，本方案中能够在保持器件体积小的情况下，增加散热途径，降低电阻，提高散热效率。
附图说明
图1显示为本发明实施例的一种芯片双面散热的封装方法中引线框架的结构示意图；
图2显示为本发明实施例的器件的正视图；
图3显示为本发明实施例的器件的后视图；
图4显示为本发明实施例的器件的侧视图；
图5显示为本发明实施例的器件中CLIP的主视图。
零件标号说明
引线框架10、框架单元11、基岛12、管脚13、
芯片20、栅极21、塑封壳22、CLIP23、焊锡膏24。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
以下将参照附图和优选实施例来说明本发明的实施方式，本领域技术人员可由本说明书中所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释，然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的，在其他实施例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。
在一示例性的实施例中，一种芯片双面散热的封装方法至少包括步骤S210至步骤S260，详细介绍如下：
步骤S210：焊接，通过焊锡膏24或纳米银将芯片20焊接在引线框架10中对应的基岛12上，再将CLIP23焊接在芯片20上，对焊接有芯片20和CLIP23的引线框架10进行清洗；
其中，引线框架10如图1所示，包括框架本体和多个横向设置于框架本体上的框架单元11，每个所述框架单元11包括一个基岛12及独立设置于基岛12底端的管脚组件，所述管脚组件包括多个并排设置的管脚13，每个管脚13靠近基岛12的一端设置有管脚13部。本实施例中，每个所述框架单元11中的管脚13数量为4个，各个所述管脚13沿横向均匀分布，且各个所述管脚13的宽度和厚度尺寸相同。每个所述框架单元11中各个管脚13部之间相互独立、或者两个相邻管脚13部连接、或者三个相邻管脚13部连接。
CLIP23如图4和图5所示，是一种铜片的异形结构，其上表面为平面，在芯片20和管脚13的焊接位置向下凸出，实现焊接。CLIP23的尺寸可以根据芯片20的大小进行适当调整，但不能超过芯片20的外轮廓。CLIP键合工艺是一种替代传统引线键合中多引线或者粗引线键合的新工艺，用于连接芯片20和框架。
在具体实施过程中，在引线框的基岛12上涂抹焊锡膏24，将单个芯片20固定在框架单元11的基岛12上，沿着芯片20的栅极21将芯片20固定在框架单元11的基岛12上，使芯片20的栅极21与框架单元11的基岛12单连接。在芯片20上和框架单元11的管脚13上凃上焊锡膏24，将CLIP23与框架单元11的管脚13相连接；焊锡膏24可采用高铅焊锡膏24(Pb92.5Sn2Ag2.5)。焊接完成后依次进行超声清洗和等离子清洗，其中超声清洗前通过真空焊接炉加热，使锡膏凝固后，然后超声清洗除去表面由助焊剂产生的污垢；等离子清洗芯片20表面，使表面更清洁，更具有活性。
焊接过程中控制合理的焊接功率和焊接时间，避免虚焊、焊点面积不足、焊点打坏芯片20等不良，要求键合后焊点外观成型良好，满足金线推拉力标准，且经弹坑试验后芯片20表面无弹坑，即芯片20键合后芯片20表面不被打坏。
在一些实施例中，如图2和图3所示，所述焊接步骤中，所述引线框架10的基岛12中部具有第一焊接位，所述芯片20的源极上具有第二焊接位，所述引线框架10的两个或三个相邻管脚13部上具有第三焊接位；所述引线框架10的基岛12与所述芯片20通过第一焊接位焊接，所述CLIP23和所述芯片20通过第二焊接位焊接，所述CLIP23和所述引线框架10的管脚在第三焊接位焊接。
在一些实施例中，所述焊锡膏24分为无铅焊锡膏24和有铅焊锡膏24，所述无铅焊锡膏24金属粉末为SnAgSb，Sn的含量为60％～65％，Ag的含量为20％～25％，Sb的含量为10％～20％；有铅膏金属粉末为PbSnAg，Pb的含量为88％～95.5％，Sn的含量为2％～10％，Ag的含量为0％～2.5％。
在一些实施例中，所述焊接后的清洗先采用超声清洗，再使用等离子清洗，所述超声清洗采用水机清洗剂，所述水机清洗剂的成分为：有机溶剂含量为20％～40％、表面活性剂含量为10％～25％、催化剂含量为5％～10％。
步骤S220，键合，采用金线将芯片20的栅极21和引线框架10的管脚13相连接，实现内外互连，对完成了引线键合的芯片20和框架进行清洗；
具体的，采用等离子清洗，利用等离子体中活性粒子的“活化作用”去除由引线键合产生在芯片20和框架上的表面污渍。
步骤S230，喷涂，使用增粘剂对芯片20和框架表面的进行喷涂；
在具体实施过程中，所述喷涂增粘剂为硅烷，如KH-5XX；树脂助粘剂HL-12XXX等；喷涂的作用是增强框架、芯片20和塑封体的结合力，提升其抗耐湿能力和抗分层能力。增粘剂能够增强框架、芯片和塑封料的结合力，提升其耐湿能力和抗分层能力
步骤S240，塑封，采用塑封料将压焊后的引线框架10进行包裹，形成塑封体，露出所述引线框架10的管脚13；
具体的，塑封体将芯片20以及CLIP23完全包覆住，以便于进行密封保护；且塑封体仅包覆住了框架单元11的正面部分，其背面还是完全露的，便于散热。所述塑封完成之后，还需要进行固化处理，所述固化处理的温度为175℃、时间为8小时。
在一些实施例中，所述塑封料为环氧塑封料，所述环氧塑封料的成分为环氧树脂、硬化剂、催化剂、填料、蜡、添加剂，其中所述环氧树脂含量为10％～20％、所述硬化剂的含量为5％～10％、所述催化剂和所述蜡总计含量少于1％、所述添加剂的含量少于2％、所述填料的含量为80％～90％。
步骤S250，减薄，对所述塑封体的上表面进行减薄，露出顶部的CLIP23作为散热片；
常用的减薄的方法有以下四种：1.塑封前在CLIP23上贴膜的方法。2.采用研磨设备，在塑封壳22表面研磨出CLIP23。3.采用激光打掉CLIP23上多余塑封料。4.采用等离子体表面处理机处理多余的塑封料。
减薄之后通过回流焊工艺对芯片20封装后的器件进行筛选，通过回流焊工艺将塑封体内部隐藏的失效问题提前暴露出来，防止隐藏式不良品流入到客户端，使良品率得到进一步的提升；如采用客户实际生产过程中所用的回流曲线，本实施例中，采用260℃回流焊曲线对器件进行筛选，模拟1～3次回流焊。
步骤S260，上锡，对处于所述塑封体外部的管脚13，以及外露在塑封体外的所述CLIP23进行电镀上锡。
具体的，防止管脚13以及作为散热片的CLIP23在存储、运输过程中氧化，提高器件在客户端的焊接良率(过厚的氧化层会严重影响焊料与框架的润湿性)。
随后进行冷热冲击试验，所述冷热冲击试验即通过冷热冲击试验箱进行冷热冲击测试。将上锡完成后的芯片20封装后的器件放入冷热冲击试验箱进行冷热冲击测试，测试其在瞬时间内经极高温及极低温的连续环境下所能忍受的程度，在短时间内试验其因热胀冷缩所引起的化学变化或物理伤害，确认电子器件的品质，以便后续测试进行分选。本实施例中，将上锡完成后的器件放入冷热冲击试验箱进行5次冷热冲击测试循环。
然后再进行切筋，即利用特定模具通过冲压剪切的方法将连在一起的芯片20封装后的器件分离为独立器件，如图2和图3所示。
再进行测试及印字，测试独立的塑封体是否达到设计时规定的各种参数标准，测试合格的器件，利用激光在合格的器件上标识产品品牌、型号及生产日期。
最后包装出货，对多个相互独立的封装后的器件进行包装出货。
本实施例中的封装方法主要应用于DFN3×3芯片封装中，也适用于封装二极管芯片、MOSFET芯片及IGBT芯片，还可以将该封装方法应用到三级管芯片、晶闸管芯片等其他芯片的封装中。
经过实际检验，在本方案提供的一种芯片双面散热的封装方法中，采用CLIP23与芯片20连接，降低了芯片20表面将近40％的温度，有效降低了的导通电阻，减少了导通损耗；同时在热性能方面，该工艺降低热阻20％～30％，大大提高其导热能力；该工艺还提高了4～5倍抗浪涌电流冲击能力；芯片20依靠正面的CLIP23以及背面的基岛12散热，其正面与背部散热面积大，主要的冷却路径是通过裸露的基岛12焊盘到电路板，以及顶部露出的CLIP23作为散热片，起到双面散热的效果，提高封装的散热能力；选用的塑封料为低应力、低翘曲、低吸水率的环保型塑封料，完全满足封装的高可靠性要求；采用四个同等宽度的管脚13，且管脚13均匀分布，受力均匀，不仅能减少外界应力对器件的影响，而且方便器件的焊接与返修。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种芯片双面散热的封装方法，其特征在于，包括：
焊接，通过焊锡膏或纳米银将芯片焊接在引线框架中对应的基岛上，再将CLIP焊接在芯片上，对焊接有芯片和CLIP的引线框架进行清洗；
键合，采用金线将芯片的栅极和引线框架的管脚相连接，实现内外互连，对完成了引线键合的芯片和框架进行清洗；
喷涂，使用增粘剂对芯片和框架表面的进行喷涂；
塑封，采用塑封料将压焊后的引线框架进行包裹，形成塑封体，露出所述引线框架的管脚；
减薄，对所述塑封体的上表面进行减薄，露出顶部的CLIP作为散热片；
上锡，对处于所述塑封体外部的管脚，以及外露在塑封体外的所述CLIP进行电镀上锡。
2.根据权利要求1所述的一种芯片双面散热的封装方法，其特征在于：所述焊接中，所述引线框架的基岛中部具有第一焊接位，所述芯片的源极上具有第二焊接位，所述引线框架的两个或三个相邻管脚部上具有第三焊接位；所述引线框架的基岛与所述芯片通过第一焊接位焊接，所述CLIP和所述芯片通过第二焊接位焊接，所述CLIP和所述引线框架的管脚在第三焊接位焊接。
3.根据权利要求2所述的一种芯片双面散热的封装方法，其特征在于：所述焊锡膏分为无铅焊锡膏和有铅焊锡膏，所述无铅焊锡膏金属粉末为SnAgSb，Sn的含量为60％～65％，Ag的含量为20％～25％，Sb的含量为10％～20％；有铅膏金属粉末为PbSnAg，Pb的含量为88％～95.5％，Sn的含量为2％～10％，Ag的含量为0％～2.5％。
4.根据权利要求1所述的一种芯片双面散热的封装方法，其特征在于：所述焊接后的清洗先采用超声清洗，再使用等离子清洗；所述引线键合后的清洗采用等离子清洗。
5.根据权利要求4所述的一种芯片双面散热的封装方法，其特征在于：所述超声清洗采用水机清洗剂，所述水机清洗剂的成分为：有机溶剂含量为20％～40％、表面活性剂含量为10％～25％、催化剂含量为5％～10％。
6.根据权利要求1所述的一种芯片双面散热的封装方法，其特征在于：所述塑封料为环氧塑封料，所述环氧塑封料的成分为环氧树脂、硬化剂、催化剂、填料、蜡、添加剂，其中所述环氧树脂含量为10％～20％、所述硬化剂的含量为5％～10％、所述催化剂和所述蜡总计含量少于1％、所述添加剂的含量少于2％、所述填料的含量为80％～90％。
7.根据权利要求6所述的一种芯片双面散热的封装方法，其特征在于：所述塑封完成之后，还需要进行固化处理，所述固化处理的温度为175℃、时间为8小时。
8.根据权利要求1-7任一项所述的一种芯片双面散热的封装方法，其特征在于：在所述减薄后和所述上锡前，需要进行筛选，所述筛选通过回流焊进行筛选。
9.根据权利要求8所述的一种芯片双面散热的封装方法，其特征在于：所述上锡之后对完成芯片封装的器件进行切筋、测试及印字、包装出货。
10.根据权利要求9所述的一种芯片双面散热的封装方法，其特征在于：所述上锡后和所述切筋之前，需要进行冷热冲击试验，所述冷热冲击试验通过冷热冲击试验箱对所述器件进行冷热冲击测试。
CN202410016210.3A 2024-01-04 2024-01-04 一种芯片双面散热的封装方法 Pending CN117855057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410016210.3A CN117855057A (zh) 2024-01-04 2024-01-04 一种芯片双面散热的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410016210.3A CN117855057A (zh) 2024-01-04 2024-01-04 一种芯片双面散热的封装方法

Publications (1)

Publication Number Publication Date
CN117855057A true CN117855057A (zh) 2024-04-09

Family

ID=90528584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410016210.3A Pending CN117855057A (zh) 2024-01-04 2024-01-04 一种芯片双面散热的封装方法

Country Status (1)

Country Link
CN (1) CN117855057A (zh)

Similar Documents

Publication Publication Date Title
JP5689462B2 (ja) 半導体装置およびその製造方法
US7332757B2 (en) MOSFET package
CN102044451B (zh) 半导体器件的制造方法和电子器件的制造方法
JP5214936B2 (ja) 半導体装置
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JP2008028286A (ja) 半導体装置の製造方法
CN110142475A (zh) 一种用于大功率igbt模块的无工装固定焊接方法
CN112885804B (zh) 贴片式光伏旁路模块及其封装工艺
CN101179034A (zh) 无引脚扁平封装类密脚型器件的锡膏印刷钢网开口方法
CN113937009A (zh) 表贴式双面散热半导体功率器件的封装方法
CN117855057A (zh) 一种芯片双面散热的封装方法
CN108336053B (zh) 封装器件和封装器件的制造方法
JP4305424B2 (ja) 半導体装置及びその製造方法
JPH09321088A (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JP4599929B2 (ja) 電力用半導体装置の製造方法
TW200845322A (en) Package structure and manufacturing method thereof
CN108110459B (zh) 一种大功率ipm模块端子连接结构
US6318622B1 (en) High power hybrid modules assembly using vacuum oven for permanent electrical connections
CN112599425A (zh) 应用于电子器件的混合封装方法及混合封装结构
CN112820652A (zh) 一种用于qfn封装器件l形焊接端子除金搪锡的方法
CN117238776B (zh) 功率模块的封装方法、装置和功率模块
McCann et al. Package characterization and development of a flip chip QFN package: fcMLF
WO2009030078A1 (en) Inner lead structure of semiconductor device
CN221508171U (zh) 一种stoll双面散热框架、铜片及封装结构
CN115172318A (zh) 一种SOP300mil 8L的隔离结构框架封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination