CN117855043A - 薄膜晶体管及其制作方法和显示面板 - Google Patents

薄膜晶体管及其制作方法和显示面板 Download PDF

Info

Publication number
CN117855043A
CN117855043A CN202211209419.9A CN202211209419A CN117855043A CN 117855043 A CN117855043 A CN 117855043A CN 202211209419 A CN202211209419 A CN 202211209419A CN 117855043 A CN117855043 A CN 117855043A
Authority
CN
China
Prior art keywords
layer
etching
sub
semiconductor layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211209419.9A
Other languages
English (en)
Inventor
孔曾杰
高玉杰
刘信
郭会斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Wuhan BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Wuhan BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Wuhan BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202211209419.9A priority Critical patent/CN117855043A/zh
Publication of CN117855043A publication Critical patent/CN117855043A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了薄膜晶体管及其制作方法和显示面板。制作薄膜晶体管的方法包括：在基板的一侧依次形成栅极、栅绝缘层、半导体层、掺杂半导体层和金属层；在金属层的表面上形成光刻胶层，光刻胶层包括第一光刻胶层；通过第一光刻胶层依次进行第一次湿刻蚀、光刻胶灰化、干刻蚀和第二次湿刻蚀，得到源极、漏极、欧姆接触层和有源层，第一次湿刻蚀和第二次湿刻蚀中的至少之一所使用的刻蚀液为复合刻蚀液，复合刻蚀液包括刻蚀金属液和氟离子，复合刻蚀液可刻蚀金属层、杂半导体层和部分半导体层。上述制作工艺可以节省工艺流程，还可降低寄生电容和光照漏电流，进而可以有效改善显示面板水波纹、串扰等信赖性不良的缺陷，还有利于实现极窄边框。

Description

薄膜晶体管及其制作方法和显示面板
技术领域
本发明涉及显示技术领域，具体的，涉及薄膜晶体管及其制作方法和显示面板。
背景技术
目前，参照图1，4mask产品中薄膜晶体管通常是通过两道湿刻蚀和两道干刻蚀(2W2D工艺)进行制作的，该工艺会造成源漏极6的边缘的有源层4拖尾(a-Si tail)和欧姆接触层5拖尾(n+a-Si tail)过大(源漏极6的边缘与有源层4的边缘之间的间距s1较大，源漏极6的边缘与欧姆接触层5的边缘之间的间距s2较大，图1中还是出了基板1、栅极2、栅绝缘层3和光刻胶7)，使得产品的寄生电容变大，光照漏电流变大，最后导致产品信赖性异常，如水波纹、串扰不良等不良现象。
因此，关于薄膜晶体管的制作有待进一步的研究。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种制作薄膜晶体管的方法，该方法制作的薄膜晶体管信赖性较佳。
在本发明的一方面，本发明提供了一种制作薄膜晶体管的方法。根据本发明的实施例，制作薄膜晶体管的方法包括：在基板的一侧依次形成栅极、栅绝缘层、半导体层、掺杂半导体层和金属层；在所述金属层的表面上形成光刻胶层，所述光刻胶层包括第一光刻胶层；通过所述第一光刻胶层依次进行第一次湿刻蚀、光刻胶灰化、干刻蚀和第二次湿刻蚀，得到源极、漏极、欧姆接触层和有源层，其中，所述第一次湿刻蚀和所述第二次湿刻蚀中的至少之一所使用的刻蚀液为复合刻蚀液，所述复合刻蚀液包括刻蚀金属液和氟离子，所述复合刻蚀液可刻蚀所述金属层、所述掺杂半导体层和部分所述半导体层。由此，通过采用复合刻蚀液，在刻蚀时不仅刻蚀金属层，还会对欧姆接触层以及部分的半导体层进行刻蚀，故而在工艺中相对图1中的方案，可以取消第二次干刻蚀的工艺，不仅可以节省工艺流程，还有助于减小源极、漏极的边缘与有源层边缘之间间距(即减小源极、漏极边缘的有源层的拖尾长度)以及减小甚至消除源极、漏极的边缘与欧姆接触层边缘之间间距(即减小源极、漏极边缘的欧姆接触层的拖尾长度)；同时，再进行干刻蚀之前先进行光刻胶灰化处理，减弱光刻胶层对掺杂半导体层和半导体层的保护，可进一步的加强对掺杂半导体层和半导体层的刻蚀程度，进而进一步对减小源极、漏极边缘的有源层和欧姆接触层的拖尾长度，其中，有源层的拖尾的显减小，可降低寄生电容和光照漏电流，进而可以有效改善显示面板水波纹、串扰等信赖性不良的缺陷；无欧姆接触层的拖尾，在确保充电率不变，TFT的沟道长度设计值可以缩小，实现TFT器件小型化设计，同时GOA区域的宽度也可以缩小，使得显示面板边框的尺寸进一步缩小，有利于实现极窄边框。
根据本发明的实施例，所述光刻胶层还包括第二光刻胶层，通过所述第二光刻胶层依次进行所述第一次湿刻蚀、所述光刻胶灰化、所述干刻蚀和所述第二次湿刻蚀，得到数据信号线。
根据本发明的实施例，通过所述第一次湿刻蚀后得到子金属层，所述第一光刻胶层包括加厚光刻胶区域和减薄光刻胶区域，所述第二光刻胶层为加厚光刻胶层，通过所述光刻胶灰化，将所述减薄光刻胶区域去除，将所述加厚光刻胶区域和所述第二光刻胶层减薄为子光刻胶层，且所述子光刻胶层在所述基板上的正投影位于所述子金属层在所述基板上的正投影的内部。
根据本发明的实施例，通过所述干刻蚀，去除未被所述子金属层覆盖的所述掺杂半导体层和所述半导体层，得到子掺杂半导体层和子半导体层，所述子金属层在所述基板上的正投影覆盖所述子掺杂半导体层在所述基板上的正投影，并覆盖所述子半导体层在所述基板上的正投影。
根据本发明的实施例，所述第一次湿刻蚀的刻蚀液为刻蚀金属液，所述第二次湿刻蚀的刻蚀液为所述复合刻蚀液，所述方法包括：通过所述第一次湿刻蚀对所述金属层进行刻蚀，得到所述子金属层，并暴露出所述掺杂半导体层；通过所述光刻胶灰化对所述光刻胶层进行灰化处理；通过所述干刻蚀对未被所述子金属层覆盖的所述掺杂半导体层和所述半导体层进行刻蚀，得到所述子掺杂半导体层和所述子半导体层；通过所述第二次湿刻蚀对沟道区正对应的所述子金属层、所述子掺杂半导体层和所述子半导体层进行刻蚀，去除所述沟道区正对应的所述子金属层、所述子掺杂半导体层和部分厚度的所述子半导体层，得到所述源极、漏极、所述欧姆接触层和所述有源层。
根据本发明的实施例，所述第一次湿刻蚀的刻蚀液和所述第二次湿刻蚀的刻蚀液均为所述复合刻蚀液，所述方法包括：通过所述第一次湿刻蚀对所述金属层、所述掺杂半导体层和部分厚度的所述半导体层进行刻蚀，得到所述子金属层、所述子掺杂半导体层和减薄半导体层，并暴露出所述减薄半导体层；通过所述光刻胶灰化对所述光刻胶层进行灰化处理；通过所述干刻蚀对所述减薄半导体层进行刻蚀，得到所述子半导体层；通过所述第二次湿刻蚀对沟道区正对应的所述子金属层、所述子掺杂半导体层和所述子半导体层进行刻蚀，去除所述沟道区正对应的所述子金属层、所述子掺杂半导体层和所述子半导体层，得到所述源极、漏极、所述欧姆接触层和所述有源层。
根据本发明的实施例，所述光刻胶灰化的灰化气体包括氧气和含氟气体。
根据本发明的实施例，所述灰化气体为NF3/O2、CF4/O2、SF6/O2、CHF3/O2。
根据本发明的实施例，所述干刻蚀的刻蚀气体包括惰性气体和含氟气体，且不含有氯气，所述刻蚀气体可刻蚀所述掺杂半导体层和所述半导体层。
根据本发明的实施例，所述刻蚀气体为NF3/He、CF4/He、CHF3/He、SF6/He。
根据本发明的实施例，基于所述复合刻蚀液的总质量，按质量百分数计，所述氟离子的含量为0.1％～0.4％；当所述金属层包括金属铝，所述刻蚀金属液包括硝酸和磷酸，其中，基于所述复合刻蚀液的总质量，所述硝酸的含量为2.8％～3.2％，所述磷酸的含量为63％～70％；当所述金属层包括金属铜，所述刻蚀金属液包括双氧水，其中，基于所述复合刻蚀液的总质量，所述双氧水的含量为15％～25％。
根据本发明的实施例，在得到所述源极、漏极、所述欧姆接触层和所述有源层之后，还包括：利用所述光刻胶灰化将所述子光刻胶层去除。
在本发明的另一方面，本发明提供了一种薄膜晶体管。根据本发明的实施例，该薄膜晶体管是利用前面所述的方法制作得到的。由此，该薄膜晶体管的信赖性较佳，寄生电容和光照漏电流较低，可以有效改善显示面板水波纹、串扰等信赖性不良的缺陷；TFT的沟道长度较小，有利于TFT器件小型化设计；同时GOA区域的宽度也可以缩小，使得显示面板边框的尺寸进一步缩小，有利于实现极窄边框。
根据本发明的实施例，源极、漏极边缘的有源层的拖尾长度小于等于1.4微米，所述源极、所述漏极的边缘的欧姆接触层的拖尾长度小于等于0.5微米。
根据本发明的实施例，所述有源层的厚度为
在本发明的又一方面，本发明提供了一种显示面板，根据本发明的实施例，该显示面板包括前面所述的薄膜晶体管。由此，该显示面板具有较高的信赖性，边框较窄。本领域技术人员可以理解，该显示面板具有前面所述的薄膜晶体管的所有特征和优点，在此不再过多的赘述。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有技术中薄膜晶体管的制作流程图；
图2是本发明一个实施例中薄膜晶体管的制作流程图；
图3是本发明另一个实施例中薄膜晶体管的制作流程图；
图4是本发明又一个实施例中薄膜晶体管的制作流程图；
图5是采用2W2D工艺和2W1D工艺制作的薄膜晶体管的扫描电镜对比图；
图6是有源层拖尾长度对显示面板水波纹的影响。
具体实施方式
下面将结合实施例对本发明的方案进行解释。本领域技术人员将会理解，下面的实施例仅用于说明本发明，而不应视为限定本发明的范围。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
下面参考具体实施例，对本发明进行描述，需要说明的是，这些实施例仅仅是描述性的，而不以任何方式限制本发明。
在本发明的一方面，本发明提供了一种制作薄膜晶体管的方法。根据本发明的实施例，参照图2，薄膜晶体管的制作方法包括：
S100：在基板100的一侧依次形成栅极110、栅绝缘层120、半导体层130、掺杂半导体层140和金属层150。
根据本发明的实施例，栅极的具体材料可以为金属材料，比如钼铝钼(Mo/AL/Mo)、钼铜(Mo/Cu)、钼铌铜(MoNb/Cu)、钼铌铜钼钛(MoNb/Cu/MoTi)等导电金属材料；栅绝缘层的形成材料包括但不限于氮化硅、氧化硅或氮氧化硅等绝缘材料；半导体层130是用于形成有源层132，其材料可以为多晶硅(a-Si)或IGZO；掺杂半导体层140是用于形成欧姆接触层142，其材料可以为多晶硅(a-Si)或IGZO，其目的是为了降低有源层与源漏极之间的势垒；金属层是用于形成源极、漏极，其材料可以为钼铝钼(Mo/AL/Mo)、钼铜(Mo/Cu)、钼铌铜(MoNb/Cu)、钼铌铜钼钛(MoNb/Cu/MoTi)等导电材料。
S200：在金属层150的表面上形成光刻胶层，光刻胶层包括第一光刻胶层161，如图2所示。
根据本发明的实施例，参照图3和图4，在后续步骤中，光刻胶层还包括第二光刻胶层162，通过第二光刻胶层162依次进行第一次湿刻蚀、光刻胶灰化、干刻蚀和第二次湿刻蚀，得到数据信号线154。即通过同一步骤得到数据信号线154和源极153、漏极152。
根据本发明的实施例，参照图3和图4，通过第一次湿刻蚀后得到子金属层151，第一光刻胶层161包括加厚光刻胶区域1611和减薄光刻胶区域1612(即加厚光刻胶区域1611的厚度大于减薄光刻胶区域1612的厚度)，第二光刻胶层162为加厚光刻胶层(其与加厚光刻胶区域1611通过同一步骤形成，两者的厚度一致)，通过后续步骤的光刻胶灰化，将减薄光刻胶区域1612去除，将加厚光刻胶区域1611和第二光刻胶层162减薄为子光刻胶层1600，且子光刻胶层1600在基板100上的正投影位于子金属层151在基板100上的正投影的内部。由此，使得减薄光刻胶区域1612对应TFT的沟道区设置，通过将减薄光刻胶区域1612去除后，沟道区正对应的子金属层151被暴露，以便后续通过第二次湿刻蚀对子金属层的刻蚀；子光刻胶层1600在基板100上的正投影位于子金属层151在基板100上的正投影的内部，由此，在后续的干刻蚀过程中，可以减弱光刻胶层对掺杂半导体层140和半导体层130的保护，使得刻蚀气体可以更好的对掺杂半导体层140和半导体层130进行刻蚀，使得得到的子掺杂半导体层141和子半导体层131被子金属层151覆盖，进而有助于减小有源层和欧姆接触层的拖尾长度，甚至可以使得后续得到的欧姆接触层的拖尾为0。
S300：通过第一光刻胶层161依次进行第一次湿刻蚀、光刻胶灰化、干刻蚀和第二次湿刻蚀，得到源极、漏极、欧姆接触层和有源层，其中，第一次湿刻蚀和第二次湿刻蚀中的至少之一所使用的刻蚀液为复合刻蚀液，复合刻蚀液包括刻蚀金属液和氟离子，复合刻蚀液可刻蚀金属层、掺杂半导体层和部分半导体层，即复合刻蚀液可以将需要刻蚀区域处的金属层和掺杂半导体层完全刻蚀掉，而只能将半导体层部分刻蚀，即只能将半导体层厚度减薄，而不能完全刻蚀去除。当然，本领域技术人员可以理解，若是光刻胶层包括第二光刻胶层162时，同时会通过第二光刻胶层162依次进行第一次湿刻蚀、光刻胶灰化、干刻蚀和第二次湿刻蚀，得到数据信号线154。
根据本发明的实施例，在上述步骤中，通过干刻蚀，去除未被子金属层151覆盖的掺杂半导体层140和半导体层130，得到子掺杂半导体层141和子半导体层131，如图3和图4所示，子金属层151在基板100上的正投影覆盖子掺杂半导体层141在基板上的正投影，并覆盖子半导体层131在基板100上的正投影。由此，在光刻胶灰化之后进行上述干刻蚀，得到的子掺杂半导体层141和子半导体层131尺寸较小，被子金属层覆盖，进而有助于减小有源层和欧姆接触层的拖尾长度，甚至可以使得后续得到的欧姆接触层的拖尾为0。
根据本发明的一些具体实施例，第一次湿刻蚀的刻蚀液为刻蚀金属液，第二次湿刻蚀的刻蚀液为复合刻蚀液，参照图3，制作薄膜晶体管的方法包括：
S11：通过第一次湿刻蚀对金属层150进行刻蚀，得到子金属层151，并暴露出掺杂半导体层140。
其中，第一次湿刻蚀的刻蚀液为刻蚀金属液，刻蚀金属液为目前现有技术中常用的刻蚀液，在第一次湿刻蚀中仅仅刻蚀金属液对金属层进行刻蚀，不会对掺杂半导体层和半导体层有任何影响。
S12：通过光刻胶灰化对光刻胶层进行灰化处理，得到子光刻胶层1600。
根据本发明的实施例，参照图3，光刻胶层还包括第二光刻胶层162，第二光刻胶层162对应的金属层部分用于制作数据信号线154，即通过同一步骤得到数据信号线154和源极153、漏极152。
根据本发明的实施例，参照图3，第一光刻胶层161包括加厚光刻胶区域1611和减薄光刻胶区域1612(即加厚光刻胶区域1611的厚度大于减薄光刻胶区域1612的厚度)，第二光刻胶层162为加厚光刻胶层(其与加厚光刻胶区域1611通过同一步骤形成，两者的厚度一致)，通过后续步骤的光刻胶灰化，将减薄光刻胶区域1612去除，将加厚光刻胶区域1611和第二光刻胶层162减薄为子光刻胶层1600，且子光刻胶层1600在基板100上的正投影位于子金属层151在基板100上的正投影的内部。由此，使得减薄光刻胶区域1612对应TFT的沟道区设置，通过将减薄光刻胶区域1612去除后，沟道区正对应的子金属层151被暴露，以便后续通过第二次湿刻蚀对子金属层的刻蚀；子光刻胶层1600在基板100上的正投影位于子金属层151在基板100上的正投影的内部，由此，在后续的干刻蚀过程中，可以减弱光刻胶层对掺杂半导体层140和半导体层130的保护，使得刻蚀气体可以更好的对掺杂半导体层140和半导体层130进行刻蚀，使得得到的子掺杂半导体层141和子半导体层131被子金属层151覆盖，进而有助于减小有源层和欧姆接触层的拖尾长度，甚至可以使得后续得到的欧姆接触层的拖尾为0。
S13：通过干刻蚀对未被子金属层151覆盖的掺杂半导体层140和半导体层130进行刻蚀，得到子掺杂半导体层141和子半导体层131。
在上述步骤中，通过干刻蚀，去除未被子金属层151覆盖的掺杂半导体层140和半导体层130，得到子掺杂半导体层141和子半导体层131，如图3所示，子金属层151在基板100上的正投影覆盖子掺杂半导体层141在基板上的正投影，并覆盖子半导体层131在基板100上的正投影。由此，在光刻胶灰化之后进行上述干刻蚀，得到的子掺杂半导体层141和子半导体层131尺寸较小，被子金属层覆盖，进而有助于减小有源层拖尾(图3中S1)和欧姆接触层拖尾的长度，甚至可以使得后续得到的欧姆接触层的拖尾为0(如图3所示)。
S14：通过第二次湿刻蚀对沟道区正对应的子金属层151、子掺杂半导体层141和子半导体层131进行刻蚀，去除沟道区正对应的子金属层151、子掺杂半导体层141和部分厚度的子半导体层131，得到源极153、漏极152、欧姆接触层142和有源层132。由此，得到的漏极152或源极153(图中只是以漏极152为例)边缘的有源层的拖尾S1较小，在一些实例中，该拖尾S1小于等于1.4微米；同时，漏极152或源极153(图中只是以漏极152为例)边缘的欧姆接触层的拖尾也较小，比如小于等于0.5微米，甚至为0。
根据本发明的一些具体实施例，第一次湿刻蚀的刻蚀液和第二次湿刻蚀的刻蚀液均为所述复合刻蚀液，参照图4，制作薄膜晶体管的方法包括：
S21：通过第一次湿刻蚀对金属层150、掺杂半导体层140和部分厚度的半导体层130进行刻蚀，得到子金属层151、子掺杂半导体层141和减薄半导体层133，并暴露出减薄半导体层。
在上述步骤中，第一次湿刻蚀的刻蚀液为复合刻蚀液，可以将刻蚀区域的金属层和掺杂半导体层140完全刻蚀去除，将半导体层130部分刻蚀，使其减薄。
S22：通过光刻胶灰化对光刻胶层进行灰化处理，得到子光刻胶层1600。
根据本发明的实施例，参照图4，光刻胶层还包括第二光刻胶层162，第二光刻胶层162对应的金属层部分用于制作数据信号线154，即通过同一步骤得到数据信号线154和源极153、漏极152。
根据本发明的实施例，参照图4，第一光刻胶层161包括加厚光刻胶区域1611和减薄光刻胶区域1612(即加厚光刻胶区域1611的厚度大于减薄光刻胶区域1612的厚度)，第二光刻胶层162为加厚光刻胶层(其与加厚光刻胶区域1611通过同一步骤形成，两者的厚度一致)，通过后续步骤的光刻胶灰化，将减薄光刻胶区域1612去除，将加厚光刻胶区域1611和第二光刻胶层162减薄为子光刻胶层1600，且子光刻胶层1600在基板100上的正投影位于子金属层151在基板100上的正投影的内部。由此，使得减薄光刻胶区域1612对应TFT的沟道区设置，通过将减薄光刻胶区域1612去除后，沟道区正对应的子金属层151被暴露，以便后续通过第二次湿刻蚀对子金属层的刻蚀；子光刻胶层1600在基板100上的正投影位于子金属层151在基板100上的正投影的内部，由此，在后续的干刻蚀过程中，可以减弱光刻胶层对掺杂半导体层140和半导体层130的保护，使得刻蚀气体可以更好的对掺杂半导体层140和半导体层130进行刻蚀，使得得到的子掺杂半导体层141和子半导体层131被子金属层151覆盖，进而有助于减小有源层和欧姆接触层的拖尾长度，甚至可以使得后续得到的欧姆接触层的拖尾为0。
S23：通过干刻蚀对减薄半导体层133进行刻蚀，得到子半导体层131和子掺杂半导体层141。
在上述步骤中，通过干刻蚀，去除未被子金属层151覆盖的子掺杂半导体层141和减薄半导体层133，得到子半导体层131，如图4所示，子金属层151在基板100上的正投影覆盖子掺杂半导体层141在基板上的正投影，并覆盖子半导体层131在基板100上的正投影。由此，在光刻胶灰化之后进行上述干刻蚀，得到的子掺杂半导体层141和子半导体层131尺寸较小，被子金属层覆盖，进而有助于减小有源层拖尾(图4中S1)和欧姆接触层拖尾的长度，甚至可以使得后续得到的欧姆接触层的拖尾为0(如图4所示)。
其中，由于在第一次湿刻蚀中已经去除了刻蚀区域的掺杂半导体层和部分的半导体层，所以相比图3中的制作方法中的干刻蚀，该制作方法中干刻蚀的时间可以大大减小。
S24：通过第二次湿刻蚀对沟道区正对应的子金属层151、子掺杂半导体层141和子半导体层131进行刻蚀，去除沟道区正对应的子金属层151、子掺杂半导体层141和部分厚度的子半导体层131，得到源极153、漏极152、欧姆接触层142和有源层132。由此，得到的漏极152或源极153(图中只是以漏极152为例)边缘的有源层的拖尾S1较小，在一些实例中，该拖尾S1小于等于1.4微米；同时，漏极152或源极153(图中只是以漏极152为例)边缘的欧姆接触层的拖尾也较小，比如小于等于0.5微米，甚至为0。
根据本发明的实施例，参照图3和图4，也可以减小数据信号线边缘的有源层的拖尾S2(如图3和图4中的S2)的长度，进而减小对数据信号线的寄生电容的影响，提高数据信号线的性能。
根据本发明的实施例，通过上述制作TFT的步骤可知，有源层的形成是通过湿刻蚀得到的，而湿刻蚀相比干刻蚀，湿刻蚀的可是均一性较高，可以提升TFT的产能，降低干刻废气的排放，符合国家低碳环保的政策，且可以有效实现有源层湿法刻蚀工艺的量产。进一步的，由于湿刻蚀的均一型较高，所以在制作有源层时可以降低有源层的厚度，可降低至(若采用干刻蚀制作有源层，有源层的厚度较厚，约为/>)，进而降低生产成本。
而且，相比于传统的2W2D工艺(图1)，本发明的2W1D工艺可以明显提高产品良率，主要是由于背沟道刻蚀的欧姆接触层、有源层采用湿法刻蚀，刻蚀液能够刻蚀欧姆接触层和有源层，但不会刻蚀栅极绝缘层，即栅极绝缘层的损失量降低了栅极金属与源极或漏极交叠处的短路不良，从而提高了产品良率。在一些实施例中，产品型号为表1的75 0+5120Hz、75 0+4 120Hz或75 0+4 60Hz时，2W2D工艺：维修前的良率为92.49％，维修后为97.86％；2W1D工艺：维修前的良率为94.44％，维修后为98.88％。产品型号为表1的65 4K-C60Hz、65 4K-C 144Hz、65 4K-C 240Hz、65 0+4 60Hz或65 1+5 60Hz 8K时，2W2D工艺：维修前的良率为94.25％，维修后为98.20％；2W1D工艺：维修前的良率为96.19％，维修后为98.97％。产品型号为表1的32单切0+4 60Hz时，2W2D工艺：维修前的良率为99.13％，维修后为99.72％；2W1D工艺：维修前的良率为99.10％，维修后为99.73％。其中，维修前是指生产的一批产品的产品良率，维修后是指生产的一批产品中，不合格的产品经维修后合格与原本就合格的产品的总良率。
根据本发明的实施例，光刻胶灰化的灰化气体包括氧气和含氟气体。由此，含氟气体可以电离出氟离子，氟离子能够促进氧气的解离和稀释氧离子的分布，从而提高光刻胶灰化速率和均一性。进一步的，灰化气体为NF3/O2、CF4/O2、SF6/O2、CHF3/O2。上述气体的中含氟气体可以有效电离出氟离子，且与氧气混合较为均匀。
其中，在光刻胶灰化的过程中，含氟气体的气体流量可以为500～3000sccm，氧气的气体流量可以为2000～15000sccm，灰化功率中的源功率(Source)为5～15kw，灰化功率中的偏压功率(Bias)为5～15kw，灰化气体压强为20～70mT，灰化时间为40～80s。在上述条件，可以快速、均匀的对光刻胶层进行灰化处理。
根据本发明的实施例，干刻蚀的刻蚀气体包括惰性气体和含氟气体，且不含有氯气，刻蚀气体可刻蚀掺杂半导体层和半导体层。上述气体可以快速均匀的进行刻蚀，得到性能较佳的膜层结构；还有，刻蚀气体中不含有氯气，可以避免氯气对沟道金属层的腐蚀(氯气是一种强腐蚀性气体，会与金属发生反应，生成的金属氯化物在后续工序难以除去，易产生不良)，而且降低安全管理风险和废气排放，实现无氯生产。进一步的，刻蚀气体为NF3/He、CF4/He、CHF3/He、SF6/He。上述刻蚀气体的刻蚀效率较快，且刻蚀的均匀性较佳。
其中，在干刻蚀的过程中，含氟气体的气体流量可以为2000～6000sccm，惰性气体的气体流量可以为2000～6000sccm，干刻蚀的功率中的源功率(Source)为5～15kw，干刻蚀的功率中的偏压功率(Bias)为5～15kw，灰化气体压强为20～70mT。在上述条件，可以快速、均匀的对掺杂半导体层和半导体层进行刻蚀。
根据本发明的实施例，基于所述复合刻蚀液的总质量，按质量百分数计，氟离子的含量为0.1％～0.4％，可对半导体层和掺杂半导体层有效的刻蚀；当金属层包括金属铝，刻蚀金属液包括硝酸和磷酸，其中，基于复合刻蚀液的总质量，硝酸的含量为2.8％～3.2％，磷酸的含量为63％～70％，如此含有铝的金属层有效刻蚀；当金属层包括金属铜，刻蚀金属液包括双氧水，其中，基于复合刻蚀液的总质量，双氧水的含量为15％～25％，如此含有铜的金属层有效刻蚀。由此，上述复合刻蚀液具备刻蚀金属层的能力也兼顾刻蚀欧姆接触层、有源层的能力。
根据本发明的实施例，参照图3和图4，在得到源极、漏极、欧姆接触层和有源层之后，还包括：利用光刻胶灰化工艺将子光刻胶层1600去除。采用干法剥离子光刻胶层，可以避免TFT沟道处免受剥离液的污染，降低了背沟道的漏电流，同时信号线、源极、漏极金属边缘的有源层拖尾S1、S2在子光刻胶剥离的过程中也会被氧化处理，降低了有源层拖尾的光照敏感性，减小了光照漏电流，从而提高了TFT器件的特性。
根据本发明的实施例，通过采用复合刻蚀液，在刻蚀时不仅刻蚀金属层，还会对欧姆接触层以及部分的半导体层进行刻蚀，故而在工艺中相对图1中的方案，可以取消第二次干刻蚀的工艺，不仅可以节省工艺流程，还有助于减小源极、漏极的边缘与有源层边缘之间间距(即减小源极、漏极边缘的有源层的拖尾长度)以及减小甚至消除源极、漏极的边缘与欧姆接触层边缘之间间距(即减小源极、漏极边缘的欧姆接触层的拖尾长度)；同时，再进行干刻蚀之前先进行光刻胶灰化处理，减弱光刻胶层对掺杂半导体层和半导体层的保护，可进一步的加强对掺杂半导体层和半导体层的刻蚀程度，进而进一步对减小源极、漏极边缘的有源层和欧姆接触层的拖尾长度，其中，有源层的拖尾的显减小，可降低寄生电容和光照漏电流，进而可以有效改善显示面板水波纹、串扰等信赖性不良的缺陷；无欧姆接触层的拖尾，在确保充电率不变，TFT的沟道长度设计值可以缩小，实现TFT器件小型化设计，同时GOA区域的宽度也可以缩小，使得显示面板边框的尺寸进一步缩小，有利于实现极窄边框。
在本发明的一些具体实施例中，参照图5，采用图3的制作步骤制作薄膜晶体管，得到的源极、漏极边缘的有源层的拖尾(Active tail)S1长度为1.15微米，同时欧姆接触层的拖尾为0，即欧姆接触层与有源层无明显的台阶特性；采用图1中的2W2D工艺制作薄膜晶体管，得到的源极、漏极边缘的有源层的拖尾(Active tail)d1长度为1.8微米，欧姆接触层也有一定长度的拖尾，欧姆接触层与有源层之间有明显的台阶特性。
有源层的拖尾(Active tail)对显示面板显示效果的影响可参照图6(纵坐标为水波纹现象等级，等级越高越严重，横坐标为有源层的拖尾S1的长度)，通过将液晶显示屏放在PWM(Pulse Width Modulation)调制背光时，有源层的拖尾越大，水波纹(Waterfall)不良现象越严重，目前品评管控Waterfall不良≤L2(即水波纹现象等级小于等于2为合格)，即产品的有源层拖尾tail小于等于1.4微米。
如表1所示测试数据可知，相比于图1中传统的2W2D工艺，本发明的2W1D工艺可以明显提升薄膜晶体管的离子迁移率(Ion)及翘尾(P_Ioff-20V时的漏电流)，主要是由于背沟道刻蚀的欧姆接触层、有源层采用湿法刻蚀能够降低半导体(比如半导体a-Si)的损伤，使得膜质缺陷态减小，产品特性得到优化，同时可以降低有源层的膜厚，即提高了产能，也降低了生产成本。
表1
在本发明的另一方面，本发明提供了一种薄膜晶体管。根据本发明的实施例，该薄膜晶体管是利用前面所述的方法制作得到的。由此，该薄膜晶体管的信赖性较佳，寄生电容和光照漏电流较低，可以有效改善显示面板水波纹、串扰等信赖性不良的缺陷；TFT的沟道长度较小，有利于TFT器件小型化设计；同时GOA区域的宽度也可以缩小，使得显示面板边框的尺寸进一步缩小，有利于实现极窄边框。
根据本发明的实施例，源极、漏极边缘的有源层的拖尾S1长度小于等于1.4微米(即所述薄膜晶体管中的有源层的边缘与源极、漏极的边缘之间的间距小于等于1.4微米)，比如1.4微米、1.3微米、1.2微米、1.1微米、1.0微米、0.9微米、0.8微米、0.7微米、0.6微米等；源极、所述漏极的边缘的欧姆接触层的拖尾长度小于等于0.5微米(即所述源极、漏极的边缘与欧姆接触层的边缘之间的间距小于等于0.5微米)，比如为0.5微米、0.4微米、0.3微米、0.2微米、0.1微米或0。由此，该薄膜晶体管的信赖性较佳，寄生电容和光照漏电流较低，可以有效改善显示面板水波纹、串扰等信赖性不良的缺陷；TFT的沟道长度较小，有利于TFT器件小型化设计；同时GOA区域的宽度也可以缩小，使得显示面板边框的尺寸进一步缩小，有利于实现极窄边框。
根据本发明的实施例，所述有源层的厚度为由此，可以降低有源层的制作成本，进而降低播磨晶体管的整体制作成本。
在本发明的又一方面，本发明提供了一种显示面板，根据本发明的实施例，该显示面板包括前面所述的薄膜晶体管。由此，该显示面板具有较高的信赖性，边框较窄。本领域技术人员可以理解，该显示面板具有前面所述的薄膜晶体管的所有特征和优点，在此不再过多的赘述。
文中术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (16)

1.一种制作薄膜晶体管的方法，其特征在于，包括：
在基板的一侧依次形成栅极、栅绝缘层、半导体层、掺杂半导体层和金属层；
在所述金属层的表面上形成光刻胶层，所述光刻胶层包括第一光刻胶层；
通过所述第一光刻胶层依次进行第一次湿刻蚀、光刻胶灰化、干刻蚀和第二次湿刻蚀，得到源极、漏极、欧姆接触层和有源层，
其中，所述第一次湿刻蚀和所述第二次湿刻蚀中的至少之一所使用的刻蚀液为复合刻蚀液，所述复合刻蚀液包括刻蚀金属液和氟离子，所述复合刻蚀液可刻蚀所述金属层、所述掺杂半导体层和部分所述半导体层。
2.根据权利要求1所述的方法，其特征在于，所述光刻胶层还包括第二光刻胶层，通过所述第二光刻胶层依次进行所述第一次湿刻蚀、所述光刻胶灰化、所述干刻蚀和所述第二次湿刻蚀，得到数据信号线。
3.根据权利要求2所述的方法，其特征在于，通过所述第一次湿刻蚀后得到子金属层，所述第一光刻胶层包括加厚光刻胶区域和减薄光刻胶区域，所述第二光刻胶层为加厚光刻胶层，通过所述光刻胶灰化，将所述减薄光刻胶区域去除，将所述加厚光刻胶区域和所述第二光刻胶层减薄为子光刻胶层，且所述子光刻胶层在所述基板上的正投影位于所述子金属层在所述基板上的正投影的内部。
4.根据权利要求3所述的方法，其特征在于，通过所述干刻蚀，去除未被所述子金属层覆盖的所述掺杂半导体层和所述半导体层，得到子掺杂半导体层和子半导体层，所述子金属层在所述基板上的正投影覆盖所述子掺杂半导体层在所述基板上的正投影，并覆盖所述子半导体层在所述基板上的正投影。
5.根据权利要求4所述的方法，其特征在于，所述第一次湿刻蚀的刻蚀液为刻蚀金属液，所述第二次湿刻蚀的刻蚀液为所述复合刻蚀液，所述方法包括：
通过所述第一次湿刻蚀对所述金属层进行刻蚀，得到所述子金属层，并暴露出所述掺杂半导体层；
通过所述光刻胶灰化对所述光刻胶层进行灰化处理；
通过所述干刻蚀对未被所述子金属层覆盖的所述掺杂半导体层和所述半导体层进行刻蚀，得到所述子掺杂半导体层和所述子半导体层；
通过所述第二次湿刻蚀对沟道区正对应的所述子金属层、所述子掺杂半导体层和所述子半导体层进行刻蚀，去除所述沟道区正对应的所述子金属层、所述子掺杂半导体层和部分厚度的所述子半导体层，得到所述源极、所述漏极、所述欧姆接触层和所述有源层。
6.根据权利要求4所述的方法，其特征在于，所述第一次湿刻蚀的刻蚀液和所述第二次湿刻蚀的刻蚀液均为所述复合刻蚀液，所述方法包括：
通过所述第一次湿刻蚀对所述金属层、所述掺杂半导体层和部分厚度的所述半导体层进行刻蚀，得到所述子金属层、所述子掺杂半导体层和减薄半导体层，并暴露出所述减薄半导体层；
通过所述光刻胶灰化对所述光刻胶层进行灰化处理；
通过所述干刻蚀对所述减薄半导体层进行刻蚀，得到所述子半导体层；
通过所述第二次湿刻蚀对沟道区正对应的所述子金属层、所述子掺杂半导体层和所述子半导体层进行刻蚀，去除所述沟道区正对应的所述子金属层、所述子掺杂半导体层和所述子半导体层，得到所述源极、所述漏极、所述欧姆接触层和所述有源层。
7.根据权利要求1或2所述的方法，其特征在于，所述光刻胶灰化的灰化气体包括氧气和含氟气体。
8.根据权利要求7所述的方法，其特征在于，所述灰化气体为NF3/O2、CF4/O2、SF6/O2、CHF3/O2。
9.根据权利要求1或2所述的方法，其特征在于，所述干刻蚀的刻蚀气体包括惰性气体和含氟气体，且不含有氯气，所述刻蚀气体可刻蚀所述掺杂半导体层和所述半导体层。
10.根据权利要求9所述的方法，其特征在于，所述刻蚀气体为NF3/He、CF4/He、CHF3/He、SF6/He。
11.根据权利要求1或2所述的方法，其特征在于，基于所述复合刻蚀液的总质量，按质量百分数计，所述氟离子的含量为0.1％～0.4％；
当所述金属层包括金属铝，所述刻蚀金属液包括硝酸和磷酸，其中，基于所述复合刻蚀液的总质量，所述硝酸的含量为2.8％～3.2％，所述磷酸的含量为63％～70％；
当所述金属层包括金属铜，所述刻蚀金属液包括双氧水，其中，基于所述复合刻蚀液的总质量，所述双氧水的含量为15％～25％。
12.根据权利要求3所述的方法，其特征在于，在得到所述源极、所述漏极、所述欧姆接触层和所述有源层之后，还包括：利用所述光刻胶灰化将所述子光刻胶层去除。
13.一种薄膜晶体管，其特征在于，是利用权利要求1～12中任一项所述的方法制作得到的。
14.根据权利要求13所述的薄膜晶体管，其特征在于，源极、漏极边缘的有源层的拖尾长度小于等于1.4微米，所述源极、所述漏极的边缘的欧姆接触层的拖尾长度小于等于0.5微米。
15.根据权利要求14所述的薄膜晶体管，其特征在于，所述有源层的厚度为
16.一种显示面板，其特征在于，包括权利要求13～15中任一项所述的薄膜晶体管。
CN202211209419.9A 2022-09-30 2022-09-30 薄膜晶体管及其制作方法和显示面板 Pending CN117855043A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211209419.9A CN117855043A (zh) 2022-09-30 2022-09-30 薄膜晶体管及其制作方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211209419.9A CN117855043A (zh) 2022-09-30 2022-09-30 薄膜晶体管及其制作方法和显示面板

Publications (1)

Publication Number Publication Date
CN117855043A true CN117855043A (zh) 2024-04-09

Family

ID=90531707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211209419.9A Pending CN117855043A (zh) 2022-09-30 2022-09-30 薄膜晶体管及其制作方法和显示面板

Country Status (1)

Country Link
CN (1) CN117855043A (zh)

Similar Documents

Publication Publication Date Title
US6015724A (en) Manufacturing method of a semiconductor device
JP3277895B2 (ja) 薄膜トランジスタの製造方法
US5811325A (en) Method of making a polysilicon carbon source/drain heterojunction thin-film transistor
KR100309966B1 (ko) 박막장치의제조방법및박막장치
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
KR950008261B1 (ko) 반도체장치의 제조방법
JP2005303119A (ja) 薄膜トランジスタとその製造方法
JP2007013091A (ja) 半導体装置およびその製造方法
US11961852B2 (en) Manufacture method of array substrate, array substrate, and display panel
US8586453B2 (en) Methods for fabricating thin film pattern and array substrate
TW293174B (zh)
CN111584423B (zh) 阵列基板及其制备方法和显示装置
CN117855043A (zh) 薄膜晶体管及其制作方法和显示面板
CN113889434A (zh) 阵列基板及其制作方法、液晶显示面板以及显示装置
US10347662B2 (en) Array substrate, manufacturing method thereof, and display panel
JP2752582B2 (ja) 電子素子及びその製造方法
JP3331800B2 (ja) 電子素子及びその製造方法
JP2776276B2 (ja) 薄膜トランジスタの製造方法
JP2000036603A (ja) 薄膜トランジスタの製造方法
JP4324259B2 (ja) 液晶表示装置の製造方法
US10192902B2 (en) LTPS array substrate
JP4143144B2 (ja) 薄膜トランジスタの製造方法
CN220106539U (zh) 阵列基板和显示面板
JP4036917B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination