CN117851993A - 一种能够抵抗机器学习的可配置混淆强puf结构 - Google Patents
一种能够抵抗机器学习的可配置混淆强puf结构 Download PDFInfo
- Publication number
- CN117851993A CN117851993A CN202311764921.0A CN202311764921A CN117851993A CN 117851993 A CN117851993 A CN 117851993A CN 202311764921 A CN202311764921 A CN 202311764921A CN 117851993 A CN117851993 A CN 117851993A
- Authority
- CN
- China
- Prior art keywords
- puf
- inverter
- unit
- stage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010801 machine learning Methods 0.000 title claims abstract description 22
- 230000005284 excitation Effects 0.000 claims abstract description 34
- 230000004044 response Effects 0.000 claims abstract description 18
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 4
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011151 fibre-reinforced plastic Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
本发明涉及一种能够抵抗机器学习的可配置混淆强PUF结构，属于硬件安全技术领域。包括激励生成单元、PUF链、响应生成单元；激励生成单元给PUF链中的多路选择器提供输入激励信号，控制PUF链中的反相器的导通；PUF链包括上路和下路，两路的输入分别连接一个Enable信号，输出均连接响应生成单元；响应生成单元对PUF链的两路输出进行计数、比较后输出比特值。本发明提出的PUF结构引入激励生成单元，降低了该结构输入激励与输出响应间的相关性，增加了电路输出的不可预测性，提高了电路的建模难度；本发明提出的PUF结构能够根据不同的输入激励产生四种不同的电路结构，使得生成的CRP中一半为无效CRP，起到了CRP隐藏的作用，增加了电路的建模难度。
Description
技术领域
本发明涉及硬件安全技术领域，具体涉及一种可抵抗机器学习攻击的可配置混淆强PUF(Structure Obfuscated PUF，SO-PUF)结构。
背景技术
物理不可克隆函数(Physical Unclonable Function，PUF)是一种低成本的安全元语，它能够利用集成电路设计过程中不可避免的工艺偏差来产生不可预测和不可克隆的密钥。与经典密码相比，PUF能够克服密钥易被盗取和面积开销大的缺点。PUF目前已被应用于多个领域，如安全密钥生成、身份认证、防伪溯源和知识产权保护等。
在过去十年中，学者们提出了各种PUF结构。根据激励响应对(Challenge-Response Pair，CRP)的数量，PUFs可分为弱PUF和强PUF。弱PUF指只能产生有限数量CRP的PUF，例如SRAM PUF、DRAM PUF和Butterfly PUF等，通常用于安全密钥生成。强PUF指能够通过硬件资源重新配置产生大量CRP的PUF，例如Arbiter PUF和RO PUF(Ring-OscillatorPhysical Unclonable Functions(环形振荡器物理不可克隆函数))，更适应于设备认证。强PUF电路结构相对固定，生成的大量激励响应对具有一定的线性特性，机器学习算法能够通过其线性关系对其电路进行攻击。近年来，众学者提出了许多抗机器学习攻击的PUF方法，包括结构非线性化方法和CRP混淆方法。结构非线性化方法通过改变PUF电路的内部结构，使激励和响应呈非线性关系来抵抗机器学习攻击，但这种技术降低了PUF结构的可靠性。CRP混淆方法能够通过隐藏激励和响应之间的映射关系，防止攻击者收集有效的CRP，从而提高抗机器学习能力。然而，这些方法都有着硬件开销较高的缺点。
2018年，屈钢等人提出了一种新的双模反馈PUF结构。双模PUF设计时基于可重构RO PUF体系结构开发，并且允许使用偶数个逆变器来模拟双稳态环PUF的特性。根据激励信号的不同，双模PUF既可以作为RO PUF工作，也可以作为BR PUF工作，提高了PUF结构抵抗机器学习攻击的能力。
对于屈钢等人提出的双模PUF结构，攻击者仍然能够通过逆向工程分析，利用神经网络的分割和贪婪思想的组合成功建模，得到混淆电路的逻辑结构，使PUF失效。
发明内容
本发明所要解决的技术问题是：
为了解决现有抗攻击PUF电路硬件资源开销大，抵抗机器学习攻击能力弱的问题，本发明提供一种能够抵抗机器学习的可配置混淆强PUF结构。
为了解决上述技术问题，本发明采用的技术方案为：
一种能够抵抗机器学习的可配置混淆强PUF结构，其特征在于，包括激励生成单元、PUF链、响应生成单元；
所述激励生成单元，给PUF链中的多路选择器提供输入激励信号，控制PUF链中的反相器的导通；
所述PUF链包括上路和下路，两路的输入分别连接一个Enable信号，输出均连接响应生成单元；
所述响应生成单元，对PUF链的两路输出进行计数、比较后输出比特值。
本发明进一步的技术方案：所述上路PUF链包括上路与门、上路级联单元；所述上路级联单元为n级，n为奇数；所述上路与门输入端连接Enable1信号及上路级联单元最后一级的输出信号；所述上路与门输出端连接所述上路级联单元第一级的输入端，所述上路级联单元第一级输出单元连接所述上路级联单元第二级的输入端，每个级联单元依次相连。
本发明进一步的技术方案：所述上路级联单元的奇数级包括反相器、多路选择器；偶数级包括上路反相器、下路反相器及多路选择器；奇数级反相器的输入端连接上一级多路选择器的输出端，多路选择器的输入端连接反相器的输出端及上一级多路选择器的输出端；偶数级上路反相器的输入端连接上一级多路选择器的输出端，偶数级下路反相器的输入端连接上一级多路选择器的输出端，该级多路选择器的输入端连接上下路反向器的输出端，该级多路选择器的输出端连接级联单元的下一级。
本发明进一步的技术方案：所述下路PUF链包括下路与门、下路级联单元；所述下路级联单元为n级，n为奇数；所述下路与门输入端连接Enable2信号及下路级联单元最后一级的输出信号；所述下路与门输出端连接所述下路级联单元第一级的输入端，所述下路级联单元第一级输出单元连接所述下路级联单元第二级的输入端，每个级联单元依次相连。
本发明进一步的技术方案：所述下路级联单元的奇数级包括反相器、多路选择器，偶数级包括并联的上路反相器、下路反相器及多路选择器；奇数级反相器的输入端连接上一级多路选择器的输出端，多路选择器的输入端连接反相器的输出端及上一级多路选择器的输出端；偶数级上路反相器的输入端连接上一级多路选择器的输出端，偶数级下路反相器的输入端连接上一级多路选择器的输出端，该级多路选择器的输入端连接上下路反向器的输出端，该级多路选择器的输出端连接级联单元的下一级。
本发明进一步的技术方案：所述激励生成单元包括控制逻辑单元和非线性扰码器，所述控制逻辑单元产生二进制激励信号，该信号作为非线性扰码器的输入数据，经非线性扰码器后该信号按位分别输入至上路级联单元与下路级联单元，当级联单元接收到的激励信号为0时，上路反相器导通；当级联单元接收到的激励信号为1时，下路反相器导通。
本发明进一步的技术方案：所述响应生成单元包括上路计数器、下路计数器、比较器，所述上路计数器的输入连接PUF链的上路输出，上路计数器的输出连接比较器；所述下路计数器的输入连接PUF链的下路输出，下路计数器的输出连接比较器。
本发明的有益效果在于：
本发明提供的一种能够抵抗机器学习的可配置混淆强PUF结构，具有以下优点：
(1)本发明提出的PUF结构引入非线性扰码器，降低了该结构输入激励与输出响应间的相关性，增加了电路输出的不可预测性，提高了电路的建模难度。
(2)本发明提出的PUF结构能够根据不同的输入激励产生四种不同的电路结构，使得生成的CRP中一半为无效CRP，起到了CRP隐藏的作用，增加了电路的建模难度。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例提供的一种抗机器学习攻击的混淆PUF(SO-PUF)结构示意图。
图2为SO-PUF中PUF链CRO_PUF11的电路连接关系示意图。
图3为SO-PUF电路中一条PUF链的基本延迟单元。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。此外，下面描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供一种PUF电路，称为结构混淆PUF(Structure Obfuscated PUF，SO-PUF)。SO-PUF使用非线性扰码器，将输入激励数据转换为对应的伪随机数据，减少响应对输入激励的依赖性，另一方面，该PUF结构能够根据输入的不同，删除各阶段的NOT门，将原电路转化为四个不同电路结构，使PUF产生的CRP中一半为无效CRP。通过以上两种方式，增加了攻击者的建模难度，提高了PUF结构的抗机器学习攻击能力。
为达到上述目的，本发明的一个实施例提供了一个能够抵抗机器学习攻击的结构混淆PUF电路，电路包括非线性扰码器、上路与门、下路与门、上路级联单元、下路级联单元、上路计数器、下路计数器、比较器及控制逻辑单元。上路与下路级联单元分别为11级。其中：
上路与门输入端连接Enable1信号及上路级联单元最后一级的输出信号。上路与门输出端连接级联单元第一级的输入端，级联单元第一级输出单元连接级联单元第二级的输入端，11级级联单元依次相连。下路与门输入端连接Enable2信号及下路级联单元最后一级的输出信号。上路与门输出端连接级联单元第一级的输入端，级联单元第一级输出单元连接级联单元第二级的输入端，11级级联单元依次相连。上路级联单元及下路级联单元最后一级输出端分别连接上路计数器和下路计数器的输入端。上路计数器及下路计数器的输出端连接比较器，比较器进行比较后输出比特值：0或1。
上路级联单元与下路级联单元结构相同。级联单元共11级(本实施例的最优值，既能抵抗机器学习攻击，同时又不产生较大的资源消耗)，奇数级包括反相器、多路选择器；偶数级包括上路反相器、下路反相器及多路选择器。奇数级反相器的输入端连接上一级多路选择器的输出端，多路选择器的输入端连接反相器的输出端及上一级多路选择器的输出端；偶数级上路反相器的输入端连接上一级多路选择器的输出端，偶数级下路反相器的输入端连接上一级多路选择器的输出端，该级多路选择器的输入端连接上下路反向器的输出端，该级多路选择器的输出端连接级联单元的下一级。
上路级联单元的最后一级输出至上路与门及上路计数器，下路级联单元的最后一级输出至下路与门及下路计数器；各级联单元连接非线性扰码器。
控制逻辑单元产生二进制激励信号，该信号作为非线性扰码器的输入数据，经非线性扰码器后该信号按位分别输入至上路级联单元与下路级联单元，当级联单元接收到的激励信号为0时，上路反相器导通；当级联单元接收到的激励信号为1时，下路反相器导通。
实施例1
本发明提出的一种抗机器学习攻击的结构混淆PUF电路，如图1所示，电路结构包括激励生成单元、PUF链CRO_PUF11、PUF链CRO_PUF12及响应生成单元。
两条PUF链CRO_PUF11及CRO_PUF12结构完全相同，如图2所示，CRO_PUF11由与门AND1、反相器NOT11、多路选择器MUX1、反相器NOT21、反相器NOT22、多路选择器MUX2、反相器NOT31、多路选择器MUX3、反相器NOT41、反相器NOT42、多路选择器MUX4、反相器NOT51、多路选择器MUX5、反相器NOT61、反相器NOT62、多路选择器MUX6、反相器NOT71、多路选择器MUX7、反相器NOT81、反相器NOT82、多路选择器MUX8、反相器NOT91、多路选择器MUX9、反相器NOT101、反相器NOT102、多路选择器MUX10、反相器NOT111、多路选择器MUX11、计数器Counter1、11位输入激励{S1,S2,S3,…,S11}组成。
电路结构中，与门AND1的输入信号为外部输入信号Enable1及CRO_PUF11链反相器NOT111的输出信号。与门AND1的输出信号为反相器NOT11的输入信号，反相器NOT11的输出信号及AND1的输出信号为多路选择器MUX1的输入信号，多路选择器MUX1的输出信号为反相器NOT21及NOT22的输入信号，反相器NOT21及NOT22的输出信号为多路选择器MUX2的输入信号，多路选择器MUX2的输出信号为反相器NOT31的输入信号，反相器NOT31的输出信号及多路选择器MUX2的输出信号为多路选择器MUX3的输入信号，多路选择器MUX3的输出信号为反相器NOT41及NOT42的输入信号，反相器NOT41及NOT42的输出信号为多路选择器MUX4的输入信号，多路选择器MUX4的输出信号为反相器NOT51的输入信号，反相器NOT51的输出信号及多路选择器MUX4的输出信号为多路选择器MUX5的输入信号，多路选择器MUX5的输出信号为反相器NOT61及NOT62的输入信号，反相器NOT61及NOT62的输出信号为多路选择器MUX6的输入信号，多路选择器NOT6的输出信号为反相器NOT71的输入信号，反相器NOT71的输出信号及NOT6的输出信号为多路选择器MUX7的输入信号，多路选择器MUX7的输出信号为反相器NOT81及NOT82的输入信号，反相器NOT81及NOT82的输出信号为多路选择器MUX8的输入信号，多路选择器MUX8的输出信号为反相器NOT91的输入信号，反相器NOT91的输出信号及多路选择器NOT8的输出信号为多路选择器NOT9的输入信号，多路选择器MUX9的输出信号为反相器NOT101及NOT102的输入信号，反相器NOT101及NOT102的输出信号为多路选择器MUX10的输入信号，多路选择器MUX10的输出信号为反相器NOT111的输入信号，NOT111的输出信号及MUX10的输出信号为多路选择器MUX11的输入信号，多路选择器MUX11的输出信号为AND1的输出信号，也是Counter1的输入信号。CRO_PUF12的结构与CRO_PUF11结构完全相同，CRO_PUF12最后一级多路选择器MUX11的输出信号为CRO_PUF12中AND1的输入信号，也是Counter2的输入信号。
电路控制过程中，逻辑控制器将11位输入激励{S1,S2,S3,…,S11}逐位输入至非线性扰码器Scrambler中，非线性扰码器基于线性移位计数器(linear feedback shift register，LFSR)，将输入数据转换为对应的伪随机序列，该11位伪随机数据即为多路选择器的实际激励信号，记为{S′1,S′2,S′3,…,S′11}，电路将根据多路选择器的输入信号选择导通电路上路或下路。随后CRO_PUF11与CRO_PUF12的Enable信号置1，PUF链导通并产生正弦波。待输出波形稳定后，计数器Counter1与Counter2使能信号Sel1置1，计数器开始计数，一段时间后，Sel1置0，比较器COM的使能信号Sel2置1，对计数值进行比较。若CRO_PUF11输出脉冲上升沿个数大于CRO_PUF12，则输出“1”，反之则输出“0”。
图3为CRO-PUF链中的两级级联单元，结构中的多路选择器上路输入信号记为upn，下路输入信号记为downn，激励信号记为S′n,多路选择器输出信号记为Linen。分析图3中电路结构可得出公式1。
根据(S′n,S′n+1)的值，SO-PUF电路能够变换四种不同的电路结构。对于PUF链中奇数阶，当S′n＝0时，信号通过反相器后进入多路选择器，随后输出；当S′n＝1时，信号直接进入多路选择器后输出。对于PUF链中的偶数阶，当S′n＝0时，信号通过上路反相器，其延迟可表示为Dupper(i)，当S′n＝1时，信号通过下路反相器，其延迟可表示为Dlower(i)。由于工艺偏差，Dupper(i)≠Dlower(i)。对于SO-PUF电路，依据环形振荡器震荡原理，若PUF链中存在奇数个反相器，则SO-PUF正常震荡。若PUF链中存在偶数个反相器，则SO-PUF无法起振。因此，当CRO_PUF11和CRO_PUF12的反相器个数均为偶数时，理论上，在固定时间内Counter1＝Counter2＝0。但在实际应用过程中，由于电路不稳定或温度变化等外部因素，PUF链输出波形可能出现毛刺等情况，导致计数值不为0，出现Counter1≠Counter2的情况，产生无效CRP。因此，我们可以认为当PUF链中反相器个数为奇数时，电路产生的CRP为有效CRP，反相器个数为偶数时，电路产生的CRP为无效CRP。若SO-PUF链为n级，则能够产生的CRP数量为2n，无效CRP数量多达2n-1，这将给攻击者建模带来极大的干扰。
从以上分析能够得出，SO-PUF结构一方面通过非线性解码器将输入激励转化为伪随机序列，降低了输入激励与输出响应之间的相关性，起到了CRP加密的作用。另一方面，SO-PUF电路能够根据不同的输入激励变换四种不同的电路结构，使得生成的CRP中一半为无效CRP，起到了CRP隐藏的作用。因此，SO-PUF大大提高了攻击者对PUF结构建模的难度，能够抵抗机器学习攻击。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明公开的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种能够抵抗机器学习的可配置混淆强PUF结构，其特征在于，包括激励生成单元、PUF链、响应生成单元；
所述激励生成单元，给PUF链中的多路选择器提供输入激励信号，控制PUF链中的反相器的导通；
所述PUF链包括上路和下路，两路的输入分别连接一个Enable信号，输出均连接响应生成单元；
所述响应生成单元，对PUF链的两路输出进行计数、比较后输出比特值。
2.根据权利要求1所述的一种能够抵抗机器学习的可配置混淆强PUF结构，其特征在于，所述上路PUF链包括上路与门、上路级联单元；所述上路级联单元为n级，n为奇数；所述上路与门输入端连接Enable1信号及上路级联单元最后一级的输出信号；所述上路与门输出端连接所述上路级联单元第一级的输入端，所述上路级联单元第一级输出单元连接所述上路级联单元第二级的输入端，每个级联单元依次相连。
3.根据权利要求2所述的一种能够抵抗机器学习的可配置混淆强PUF结构，其特征在于，所述上路级联单元的奇数级包括反相器、多路选择器；偶数级包括上路反相器、下路反相器及多路选择器；奇数级反相器的输入端连接上一级多路选择器的输出端，多路选择器的输入端连接反相器的输出端及上一级多路选择器的输出端；偶数级上路反相器的输入端连接上一级多路选择器的输出端，偶数级下路反相器的输入端连接上一级多路选择器的输出端，该级多路选择器的输入端连接上下路反向器的输出端，该级多路选择器的输出端连接级联单元的下一级。
4.根据权利要求1所述的一种能够抵抗机器学习的可配置混淆强PUF结构，其特征在于，所述下路PUF链包括下路与门、下路级联单元；所述下路级联单元为n级，n为奇数；所述下路与门输入端连接Enable2信号及下路级联单元最后一级的输出信号；所述下路与门输出端连接所述下路级联单元第一级的输入端，所述下路级联单元第一级输出单元连接所述下路级联单元第二级的输入端，每个级联单元依次相连。
5.根据权利要求4所述的一种能够抵抗机器学习的可配置混淆强PUF结构，其特征在于，所述下路级联单元的奇数级包括反相器、多路选择器，偶数级包括并联的上路反相器、下路反相器及多路选择器；奇数级反相器的输入端连接上一级多路选择器的输出端，多路选择器的输入端连接反相器的输出端及上一级多路选择器的输出端；偶数级上路反相器的输入端连接上一级多路选择器的输出端，偶数级下路反相器的输入端连接上一级多路选择器的输出端，该级多路选择器的输入端连接上下路反向器的输出端，该级多路选择器的输出端连接级联单元的下一级。
6.根据权利要求1所述的一种能够抵抗机器学习的可配置混淆强PUF结构，其特征在于，所述激励生成单元包括控制逻辑单元和非线性扰码器，所述控制逻辑单元产生二进制激励信号，该信号作为非线性扰码器的输入数据，经非线性扰码器后该信号按位分别输入至上路级联单元与下路级联单元，当级联单元接收到的激励信号为0时，上路反相器导通；当级联单元接收到的激励信号为1时，下路反相器导通。
7.根据权利要求1所述的一种能够抵抗机器学习的可配置混淆强PUF结构，其特征在于，所述响应生成单元包括上路计数器、下路计数器、比较器，所述上路计数器的输入连接PUF链的上路输出，上路计数器的输出连接比较器；所述下路计数器的输入连接PUF链的下路输出，下路计数器的输出连接比较器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311764921.0A CN117851993A (zh) | 2023-12-20 | 2023-12-20 | 一种能够抵抗机器学习的可配置混淆强puf结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311764921.0A CN117851993A (zh) | 2023-12-20 | 2023-12-20 | 一种能够抵抗机器学习的可配置混淆强puf结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117851993A true CN117851993A (zh) | 2024-04-09 |
Family
ID=90542974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311764921.0A Pending CN117851993A (zh) | 2023-12-20 | 2023-12-20 | 一种能够抵抗机器学习的可配置混淆强puf结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117851993A (zh) |
-
2023
- 2023-12-20 CN CN202311764921.0A patent/CN117851993A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7720895B2 (en) | Random number generator and method for generating random numbers | |
| CN104168264B (zh) | 一种低成本、高安全性物理不可克隆函数电路 | |
| CN108683505B (zh) | 一种具备安全性的apuf电路 | |
| CN111027102B (zh) | 一种高安全性可配置ro-puf电路结构 | |
| CN108768619A (zh) | 一种基于环形振荡器的强puf电路及其工作方法 | |
| Wei et al. | Transformer PUF: A highly flexible configurable RO PUF based on FPGA | |
| CN107994980B (zh) | 一种采用时钟乱序技术和混沌触发器的抗dpa攻击方法 | |
| Abdelraheem et al. | Cryptanalysis of ARMADILLO2 | |
| US8044833B2 (en) | High speed serializer | |
| CN108763977B (zh) | 一种钳位反相器puf的电路、电子装置及实现方法 | |
| CN108521327B (zh) | 一种断电存储型simon加密电路 | |
| CN114357539A (zh) | 一种基于环形振荡器的频率可控puf电路 | |
| Wu et al. | CT PUF: Configurable tristate PUF against machine learning attacks | |
| Devika et al. | FPGA implementation of programmable Hybrid PUF using Butterfly and Arbiter PUF concepts | |
| CN117851993A (zh) | 一种能够抵抗机器学习的可配置混淆强puf结构 | |
| Jothi et al. | Parallel RC4 Key Searching System Based on FPGA | |
| CN1957384B (zh) | 电子元件和数据处理方法 | |
| CN111966329A (zh) | 一种基于物理不可克隆函数puf的真随机数发生器 | |
| Dan et al. | A modeling attack resistant R-XOR APUF based on FPGA | |
| CN113783701B (zh) | 一种强物理不可克隆函数结构 | |
| Al-Haidary et al. | Physically unclonable functions (PUFs): A systematic literature review | |
| CN106293615A (zh) | 基于全连网络的真随机数生成器 | |
| CN110232293B (zh) | 基于最大延时子链与最小延时子链级联的apuf电路 | |
| Li et al. | Theoretical analysis of configurable RO PUFs and strategies to enhance security | |
| Ni et al. | A Lightweight and Machine-Learning-Resistant PUF framework based on Nonlinear Structure and Obfuscating Challenges |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |