CN113783701B - 一种强物理不可克隆函数结构 - Google Patents

一种强物理不可克隆函数结构 Download PDF

Info

Publication number
CN113783701B
CN113783701B CN202111110303.5A CN202111110303A CN113783701B CN 113783701 B CN113783701 B CN 113783701B CN 202111110303 A CN202111110303 A CN 202111110303A CN 113783701 B CN113783701 B CN 113783701B
Authority
CN
China
Prior art keywords
unit
entropy source
sub
signal
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111110303.5A
Other languages
English (en)
Other versions
CN113783701A (zh
Inventor
刘家豪
诸嫣
陈知行
马许愿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Macau
Original Assignee
University of Macau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Macau filed Critical University of Macau
Priority to CN202111110303.5A priority Critical patent/CN113783701B/zh
Publication of CN113783701A publication Critical patent/CN113783701A/zh
Application granted granted Critical
Publication of CN113783701B publication Critical patent/CN113783701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请提供一种强物理不可克隆函数结构，涉及信息安全硬件加密技术领域。该强PUF结构包括：非线性转换单元、第一译码器、熵源单元、第一多路选择器；主要是先通过非线性转换单元对输入的质询信号进行一次非线性的转换，为CRPs空间注入额外的非线性度，大大提高了强PUF结构的非线性度，进而提升了强PUF结构抵抗机器学习攻击的能力；然后，再根据非线性转换后得到的控制信号对整体熵源单元进行一次随机的预选，以选中整体熵源单元的一部分子熵源单元进入后级电路模块，为最终输出的响应信号(RF)注入了额外的随机性，大大提高了强PUF结构的不可预测性，同时剩下部分的子熵源单元进入休眠模式，有效降低了强PUF结构的功耗。

Description

一种强物理不可克隆函数结构
技术领域
本申请涉及信息安全硬件加密技术领域，具体而言，涉及一种强物理不可克隆函数结构。
背景技术
物理不可克隆函数((Physically Unclonable Functions，简称PUF)，又被称为“芯片DNA技术”，主要是利用芯片在制造过程中由于工艺偏差的不可控产生的差异特性来产生的随机唯一和不可预测的响应，使得PUF电路可防御多种传统攻击模式，被广泛使用于广泛应用于设备认证、密钥生成与存储、知识产权保护等安全领域，生成安全密钥。
目前，为了提高强PUF抵御机器学习攻击的能力，是通过把工作在亚阈区的电流阵列之间进行串并联，进而可以得到一个具有高非线性度的输出电压差，最终被比较器量化，得到一个高度非线性的质询-响应对(Challenge Responses Pairs，简称CRPs)空间，极大提高了利用机器学习算法构造PUF数学模型的难度。
但是，这种技术由于电路中核心晶体管之间的相互关联性，导致PUF输出的CRPs空间依旧具有较低的随机性，因此，仍存在被机器学习算法攻击的风险。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种强物理不可克隆函数结构，以便提升强PUF结构抵御被机器学习攻击的能力。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例提供了一种强物理不可克隆函数结构，包括：非线性转换单元、第一译码器、熵源单元、第一多路选择器；
所述非线性转换单元的输入端用于接入质询信号，所述非线性转换单元用于对接入的质询信号进行转换，得到控制信号，并通过所述非线性转换单元的输出端输出所述控制信号；
所述第一译码器的输入端与所述非线性转换单元的输出端连接，所述第一译码器的输出端分别与所述熵源单元中的各子熵源单元的控制端连接，所述第一译码器用于对接入的所述控制信号进行译码，并根据译码结果从所述熵源单元中选取目标子熵源单元，并通过所述目标子熵源单元的控制端指示所述目标子熵源单元进入工作状态；
所述目标子熵源单元的输入端用于接入与所述目标子熵源单元对应的质询信号，所述目标子熵源单元用于在处于工作状态时，对所述目标子熵源对应的质询信号进行选择处理，得到中间响应信号，并通过所述目标子熵源单元的输出端输出所述中间响应信号；
所述第一多路选择器的控制端与所述非线性转换单元的输出端连接，所述第一多路选择器的输入端与各所述子熵源单元的输出端连接，所述第一多路选择器用于根据所述第一多路选择器的控制端接入的所述控制信号，接入所述目标子熵源的输出端输出的所述中间响应信号，将所述中间响应信号作为响应信号，并通过所述第一多路选择器的输出端输出所述响应信号。
可选地，所述强物理不可克隆函数结构还包括：随机性增强单元，所述随机性增强单元包括：第一异或门、第二异或门；
所述第一异或门的输入端与所述非线性转换单元的输出端连接，用于接入所述控制信号，所述第一异或门的输出端与所述第二异或门的第一输入端连接，将异或处理后的控制信号输出至所述第二异或门；
所述第二异或门的第二输入端与所述第一多路选择器的输出端连接，以接入所述响应信号，所述异或处理后的控制信号以及所述响应信号经所述第二异或门的异或处理后，由所述第二异或门的输出端输出增强响应信号。
可选地，各所述子熵源单元分别包括：至少一个子熵源子单元、过滤单元；
各所述子熵源子单元用于接入与各所述子熵源子单元对应的质询信号，并对所述质询信号进行选取处理，得到选取信号；
各所述子熵源子单元输出端与所述过滤单元连接，所述过滤单元对所述选取信号进行过滤处理，得到中间响应信号。
可选地，各所述子熵源单元包括：锁存器单元；所述过滤单元包括：第一过滤单元、第二过滤单元；
所述锁存器单元的输入端与所述第一译码器的输出端连接；
所述锁存器单元的第一输出端与所述第一过滤单元连接，所述锁存器单元的第二输出端与所述第二过滤单元的输入端连接，所述第二过滤单元的输出端与所述第一多路选择器的输入端连接；
所述锁存器单元用于对接入的与所述子熵源单元对应的质询信号中选择出待处理信号，并由所述第一过滤单元和所述第二过滤单元对所述待处理信号进行过滤处理，并由所述第二过滤单元的输出端输出至所述第一多路选择器。
可选地，所述锁存器单元包括：四组反向器阵列，各组所述反向器阵列分别包含：多个反向器、第二译码器以及两个多路选择器；
所述第二译码器的输入端用于接入与各组所述反向器阵列对应的质询信号，所述第二译码器的输出端分别连接所述两个多路选择器，所述多个反向器中的各反向器两端分别连接所述两个多路选择器；
所述两个多路选择器还分别与所述第一过滤单元和所述第二过滤单元连接；
所述四组反向器阵列依次包括：第一组反向器阵列、第二组反向器阵列、第三组反向器阵列、第四组反向器阵列；
所述第一组反向器阵列中所包含的各反向器的方向与所述第二组反向器阵列中所包含的各反向器的方向相同，所述第三组反向器阵列中所包含的各反向器的方向与所述第四组反向器阵列中所包含的各反向器的方向相相同，所述第一组反向器阵列中所包含的各反向器的方向与所述第三组反向器阵列中所包含的各反向器的方向相反。
可选地，所述第一过滤单元包括：第一压控电流源、第一缓存器，所述第二过滤单元包括：第二压控电流源、第二缓存器；
所述第一压控电流源的一端与所述两个多路选择器中的一个多路选择器连接，所述第一压控电流源的另一端分别与所述第一缓存器、接地端连接；
所述第二压控电流源的一端与所述两个多路选择器中的另一个多路选择器连接，所述第二压控电流源的另一端分别与所述第二缓存器的一端、以及接地端连接，所述第二缓存器的另一端与所述第一多路选择器的输入端连接。
可选地，所述第一过滤单元还包括：第一校准开关、第一复位开关；
所述第一校准开关的一端与所述第一压控电流源连接，所述第一校准开关的另一端与所述第一缓存器的一端、以及所述第一复位开关的一端连接，所述第一复位开关的另一端接地；
所述第二过滤单元还包括：第二校准开关、第二复位开关；
所述第二校准开关的一端与所述第二压控电流源连接，所述第二校准开关的另一端与所述第二缓存器的一端、以及所述第二复位开关的一端连接，所述第二复位开关的另一端接地。
可选地，所述非线性转换单元包括多个异或门层，每个异或门层包括至少一个异或门，相邻两个异或门层中，后一异或门层中每个异或门的输入端分别连接前一异或门层中两个异或门的输出端。
可选地，所述第一译码器是2-4线译码器，所述第二译码器是4-16线译码器。
可选地，所述各组所述反向器阵列中所包含的反向器的个数为16。
本申请的有益效果是：
综上所述，本申请实施例提供一种强PUF结构，该强PUF结构包括：非线性转换单元、第一译码器、熵源单元、第一多路选择器；非线性转换单元的输入端用于接入质询信号，非线性转换单元用于对接入的质询信号进行转换，得到控制信号，并通过非线性转换单元的输出端输出控制信号；第一译码器的输入端与非线性转换单元的输出端连接，第一译码器的输出端分别与熵源单元中的各子熵源单元的控制端连接，第一译码器用于对接入的控制信号进行译码，并根据译码结果从熵源单元中选取目标子熵源单元，并通过目标子熵源单元的控制端指示目标子熵源单元进入工作状态；目标子熵源单元的输入端用于接入与目标子熵源单元对应的质询信号，目标子熵源单元用于在处于工作状态时，对目标子熵源对应的质询信号进行选择处理，得到中间响应信号，并通过目标子熵源单元的输出端输出中间响应信号；第一多路选择器的控制端与非线性转换单元的输出端连接，第一多路选择器的输入端与各子熵源单元的输出端连接，第一多路选择器用于根据第一多路选择器的控制端接入的控制信号，接入目标子熵源的输出端输出的中间响应信号，将中间响应信号作为响应信号，并通过第一多路选择器的输出端输出响应信号。在本方案中，先是对输入的质询信号进行一次非线性的转换，为CRPs空间注入额外的非线性度，大大提高了强PUF结构的非线性度，进而提升了强PUF结构抵抗被机器学习攻击的能力；然后，再根据非线性转换后得到的控制信号对整体熵源单元进行一次随机的预选，以选中整体熵源单元的一部分子熵源单元进入后级电路模块，为最终强PUF结构输出的响应信号(RF)注入了额外的随机性，大大提高了强PUF结构的不可预测性，同时剩下部分的子熵源单元进入休眠模式，进而有效降低了强PUF结构的功耗。
另外，为了进一步提高目标子熵源单元输出的响应信号Ro的随机性，该强PUF结构还包括随机性增强单元，将Ro输入至随机性增强单元，并经过随机性增强单元对Ro进行增强处理，得到增强响应信号RF。由此，一组质询信号对应一比特响应信号，组成一对质询-响应对(CRPs)。同时在目标子熵源单元输出响应信号时，经由过滤单元检测出每个CRP的稳定性，保留足够稳定的CRPs，并丢弃没有通过检测的CRPs，以降低响应信号RF的误码率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种强PUF结构的示意图一；
图2为本申请实施例提供的一种强PUF结构的示意图二；
图3为本申请实施例提供的一种强PUF结构中随机性增强单元的结构示意图；
图4为本申请实施例提供的一种强PUF结构中各子熵源单元的结构示意图；
图5为本申请实施例提供的一种强PUF结构中过滤单元的工作流程示意图；
图6为本申请实施例提供的一种强PUF结构中非线性转换单元的结构示意图。
图标：100-强PUF结构；101-非线性转换单元；102-第一译码器；103-熵源单元；104-第一多路选择器；201-随机性增强单元；401-子熵源子单元；402-第一过滤单元；403-第二过滤单元；404-锁存器单元。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解，本申请中附图仅起到说明和描述的目的，并不用于限定本申请的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应该理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其他操作，也可以从流程图中移除一个或多个操作。
另外，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请实施例中将会用到术语“包括”，用于指出其后所声明的特征的存在，但并不排除增加其它的特征。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
此外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
首先，在对本申请所提供的技术方案展开具体说明之前，先对本申请所涉及的相关背景进行简单说明。
传统的强PUF结构，由于其所产生的质询-响应对(Challenge Responses Pairs，简称CRPs)在空间中具有较低的非线性度，导致这类传统的强PUF结构很容易受到机器学习算法的攻击。通过采集PUF芯片少量的已知的CRPs，机器学习算法可以构造出一个精确的数学模型去预测PUF芯片未知的CRPs，从而芯片被破解，安全性大大降低。同时，由于传统强PUF结构每个CRP之间具有较强的关联性，从而CRPs空间具有较低的随机性，降低了可用CRPs的数量。因此，提高强PUF结构芯片抗机器学习攻击的能力与随机性对于硬件安全具有重要的意义。
目前，为了提高强PUF结构抵御机器学习攻击的能力，现有的方法是通过把工作在亚阈区的电流阵列之间进行串并联，进而可以得到一个具有高非线性度的输出电压差，最终被比较器量化，得到一个高度非线性的CRPs空间，极大提高了机器学习算法去构造PUF数学模型的难度。
但是，这种技术由于电路中核心晶体管之间的相互关联性，强PUF输出的CRPs空间依旧具有较低的随机性，因此，仍存在被机器学习算法攻击的风险。同时，此强PUF结构需要一个低失配的比较器，在实际应用中需要对比较器进行校准，引入了额外的硬件开销。与此同时，此种强PUF结构在工作时需要开启足够多数量的电流阵列去获得足够的非线性度，进而会消耗大量的功耗，不适用于资源受限的低功耗应用场合。
为了解决上述现有技术中存在的技术问题，本申请提出了一种熵预选型强PUF结构，相比传统强PUF的输入质询信号直接去选择与控制PUF结构中的熵源单元，本申请首先是对输入的质询信号进行一次非线性的转换，为CRPs空间注入额外的非线性度，大大提高了强PUF结构的非线性度，进而提升了强PUF结构抵抗被机器学习攻击的能力；然后，再根据非线性转换后得到的控制信号(S0，S1)对整体熵源单元进行一次随机的预选，以选中整体熵源单元的一部分子熵源单元进入后级电路模块，为最终强PUF输出的响应信号(RF)注入了额外的随机性，大大提高了强PUF结构的不可预测性，同时剩下部分的子熵源单元进入休眠模式，进而有效降低了强PUF结构的功耗。
如下将通过多个实施例对本申请提供的一种强PUF结构进行详细介绍。
图1为本申请实施例提供的一种强PUF结构的示意图一；如图1所示，该PUF结构包括但不限于：非线性转换单元101、第一译码器102、熵源单元103、第一多路选择器104。
其中，非线性转换单元101的输入端用于接入质询信号，非线性转换单元101用于对接入的质询信号进行转换，得到控制信号(S0，S1)，并通过非线性转换单元101的输出端输出控制信号(S0，S1)。
可选地，例如，非线性转换单元101所接入的质询信号(C0,C1,…,C63)由64bits的随机数字信号组成，这种质询信号可以产生264种不同组合，也即，本申请提供的强PUF拥有264个质询-响应对(CRPs)。
在本实施例中，可以通过非线性转换单元101对输入的质询信号(C0,C1,…,C63)进行非线性转换，这样，可以为CRPs空间注入额外的非线性度，达到提升强PUF抵抗被机器学习攻击的效果。
继续参考图1，第一译码器102的输入端与非线性转换单元101的输出端连接，第一译码器102的输出端分别与熵源单元103中的各子熵源单元的控制端连接，第一译码器102用于对接入的控制信号(S0，S1)进行译码，并根据译码结果从熵源单元103中选取目标子熵源单元，并通过目标子熵源单元的控制端指示目标子熵源单元进入工作状态。
示例性地，以图1所示的强PUF结构为例，熵源单元103中包含4个子熵源单元，分别是子熵源单元A、子熵源单元B、子熵源单元C、子熵源单元D。
需要说明的是，在本实施例中，由于熵源单元103中包含4个子熵源单元，因此，第一译码器102对控制信号(S0，S1)进行译码，得到的译码结果也是包含4种情况，且每一种译码结果用于指示从熵源单元103中选取某一个目标子熵源单元进入工作状态，余下的部分进入休眠模式。这样，可以有效降低强PUF的功耗。
例如，非线性转换单元101的输出端输出控制信号是(0，0)，第一译码器102对控制信号(0，0)进行译码，得到的译码结果是1000，该译码结果1000用于指示子熵源单元A进入工作状态，其余子熵源单元B、子熵源单元C、子熵源单元D均进入休眠模式。因此，第一译码器102可以根据译码结果1000从熵源单元103中选取目标子熵源单元(也即，子熵源单元A)，并通过子熵源单元A的控制端指示子熵源单元A进入工作状态，同时，其余的子熵源单元B、子熵源单元C、子熵源单元D均进入休眠模式，进而有效降低了PUF的功率消耗。
在本实施例中，通过预先对熵源单元中各子熵源单元进行一次随机的熵预选，为最终强PUF结构输出的响应信号(RF)注入了额外的随机性，大大提高了强PUF结构的不可预测性。
值得注意的是，熵源单元103是为PUF提供随机性、不可克隆性的核心模块。由于受到芯片制造过程中出现的随机偏差的影响，即使具有相同电路设计与版图设计的熵源单元，也会出现随机的、不可预测的偏差。此随机的偏差经过后级模块的量化后，将会成为PUF独一无二的、随机的、不也克隆的输出响应。
继续参考图1，目标子熵源单元的输入端用于接入与目标子熵源对应的质询信号，目标子熵源单元用于在处于工作状态时，对目标子熵源对应的质询信号进行选择处理，得到中间响应信号，并通过目标子熵源的输出端输出中间响应信号。
在本实施例中，同时，64bits的质询信号被分成四组，每一组分别控制一个子熵源单元。如图1所示，质询信号(C0,…,C15)控制熵源A、(C16,…,C31)控制熵源B、(C32,…,C47)控制熵源C、(C48,…,C63)控制熵源D。也即，各子熵源单元的输入端用于接入与各子熵源单元对应的质询信号，比如，“子熵源单元B”的输入端用于接入与“子熵源单元B”对应的质询信号(C16,…,C31)。
继续通过举例说明，以第一译码器102根据译码结果从熵源单元103中选取的“目标子熵源单元”是“子熵源单元A”为例，“子熵源单元A”的输入端接入与“子熵源单元A”对应的质询信号(C0,…,C15)，此时，“子熵源单元A”在处于工作状态时，对接入的质询信号(C0,…,C15)进行选择处理，得到中间响应信号RA，此时，并通过“子熵源单元A”的输出端输出中间响应信号RA。
继续参考图1，第一多路选择器104的控制端与非线性转换单元101的输出端连接，第一多路选择器104的输入端与各子熵源单元的输出端连接，第一多路选择器104用于根据第一多路选择器的控制端接入的控制信号，接入目标子熵源的输出端输出的中间响应信号，将中间响应信号作为响应信号，并通过第一多路选择器的输出端输出响应信号。
在本实施例中，当熵源单元103中的某一个目标子熵源单元被选中以后，“目标子熵源单元”根据接入的16bits质询信号与内部核心晶体管随机的、不可预测的失配，目标子熵源单元会输出一个随机的，不可预测的1bits中间响应信号。紧接着利用第一多路选择器104，将被选中的熵源的响应信号给选择出来成为Ro。
综上所述，本申请实施例提供一种强PU结构，该强PUF结构包括：非线性转换单元、第一译码器、熵源单元、第一多路选择器；非线性转换单元的输入端用于接入质询信号，非线性转换单元用于对接入的质询信号进行转换，得到控制信号，并通过非线性转换单元的输出端输出控制信号；第一译码器的输入端与非线性转换单元的输出端连接，第一译码器的输出端分别与熵源单元中的各子熵源单元的控制端连接，第一译码器用于对接入的控制信号进行译码，并根据译码结果从熵源单元中选取目标子熵源单元，并通过目标子熵源单元的控制端指示目标子熵源单元进入工作状态；目标子熵源单元的输入端用于接入与目标子熵源单元对应的质询信号，目标子熵源单元用于在处于工作状态时，对目标子熵源对应的质询信号进行选择处理，得到中间响应信号，并通过目标子熵源单元的输出端输出中间响应信号；第一多路选择器的控制端与非线性转换单元的输出端连接，第一多路选择器的输入端与各子熵源单元的输出端连接，第一多路选择器用于根据第一多路选择器的控制端接入的控制信号，接入目标子熵源的输出端输出的中间响应信号，将中间响应信号作为响应信号，并通过第一多路选择器的输出端输出响应信号。在本方案中，先是对输入的质询信号进行一次非线性的转换，为CRPs空间注入额外的非线性度，大大提高了强PUF结构的非线性度，进而提升了强PUF抵抗被机器学习攻击的能力；然后，再根据非线性转换后得到的控制信号对整体熵源单元进行一次随机的预选，以选中整体熵源单元的一部分子熵源单元进入后级电路模块，为最终强PUF结构输出的响应信号注入了额外的随机性，大大提高了强PUF结构的不可预测性，同时剩下部分的子熵源单元进入休眠模式，进而有效降低了强PUF结构的功耗。
将通过如下具体实施例，具体介绍本申请还提供的另一种强PUF结构。
为了进一步增强图1所示的强PUF结构输出的响应信号Ro的随机性。因此，本申请提出了图2中所示的一种简单有效的随机性增强单元201。如图2所示，在上述图1的基础上，强PUF结构还包括：随机性增强单元201。
图2中所示的随机性增强单元201的具体结构如图3所示，随机性增强单元包括：第一异或门、第二异或门。
其中，第一异或门的输入端与非线性转换单元101的输出端连接，用于接入控制信号(S0，S1)，第一异或门的输出端与第二异或门的第一输入端连接，将异或处理后的控制信号输出至第二异或门。
第二异或门的第二输入端与第一多路选择器104的输出端连接，以接入图1所示的第一多路选择器104的输出端输出的响应信号Ro，并将异或处理后的控制信号以及响应信号Ro经第二异或门的异或处理后，再由第二异或门的输出端输出增强响应信号RF。
在本实施例中，可以通过图3所示的随机性增强单元201将第一多路选择器104输出的响应信号Ro与控制信号(S0，S1)经过异或运算，得到最终的强PUF的随机性增强的响应信号RF。由此，一组质询信号(C0,C1,…,C63)对应一比特响应信号RF，组成一对质询-响应对(CRPs)。也即，图2所示的这种强PUF结构，以极小的硬件开销进一步增强了最终输出的增强响应信号RF的随机性，大大提高了最终输出的增强响应信号RF随机性，进而提升了强PUF结构抵抗机器学习攻击的能力。
将通过如下具体实施例，对上述图1所示的熵源单元的结构进行详细介绍。
图4为本申请实施例提供的一种强PUF结构中各子熵源单元的结构示意图；如图4所示，各子熵源单元分别包括：至少一个子熵源子单元401、过滤单元。其中，过滤单元包括：第一过滤单元402、第二过滤单元403。
其中，各子熵源子单元用于接入与各子熵源子单元对应的质询信号，并对质询信号进行选取处理，得到选取信号；各子熵源子单元输出端与过滤单元连接，过滤单元对选取信号进行过滤处理，得到中间响应信号。
举例说明，以子熵源单元A为例，如图4所示，子熵源单元A包括4个子熵源子单元和两个过滤单元(如，第一过滤单元402、第二过滤单元403)。其中，子熵源单元A中的第一个子熵源子单元接入的质询信号是(C0,C1,C2,C3)，第二个子熵源子单元接入的质询信号是(C4,C5,C6,C7)，以此类推，不一一进行具体说明。
上述图4所示的子熵源单元A中包括的4个子熵源子单元的输出端均与两个过滤单元402连接，通过过滤单元402对各子熵源子单元输出的选取信号进行过滤处理，以得到中间响应信号，将保留足够稳定的CRPs，并丢弃没有通过检测的CRPs，从而能够有效降低最终得到的增强响应信号RF的误码率。
将通过如下具体实施例，继续对图4所示的各子熵源单元内部结构进行解释说明。
继续参考图4所示，其中，各子熵源单元包括：锁存器单元404；过滤单元包括：第一过滤单元402、第二过滤单元403。
锁存器单元404的输入端与第一译码器102的输出端连接，锁存器单元404的第一输出端与第一过滤单元402连接，锁存器单元404的第二输出端与所述第二过滤单元403的输入端连接，第二过滤单元403的输出端与第一多路选择器104的输入端连接。
锁存器单元404用于对接入的与子熵源单元对应的质询信号中选择出待处理信号，并由第一过滤单元402和第二过滤单元403对待处理信号进行过滤处理，并由第二过滤单元403的输出端输出至第一多路选择器104。
可选地，继续参考图4所示，对锁存器单元404的结构进行具体介绍。
锁存器单元404包括：四组反向器阵列。其中，锁存器单元404所包含的四组反向器阵列依次包括：第一组反向器阵列SIA#1、第二组反向器阵列SIA#2、第三组反向器阵列SIA#3、第四组反向器阵列SIA#4，其中，第一组反向器阵列SIA#1中所包含的各反向器的方向与第二组反向器阵列SIA#2中所包含的各反向器的方向相同，第三组反向器阵列SIA#3中所包含的各反向器的方向与第四组反向器阵列SIA#4中所包含的各反向器的方向相相同，第一组反向器阵列SIA#1中所包含的各反向器的方向与第三组反向器阵列SIA#3中所包含的各反向器的方向相反。也即，在本实施例中，是由四组偏置在亚阈区的反向器阵列(SIA)构成一个锁存器单元404。
且各组反向器阵列分别包含：多个反向器、第二译码器以及两个多路选择器。例如，图4中所示的各组反向器阵列中包含16个反向器。这样，每个反向器阵列中的16个反向器可以由4bits质询信号选择与控制，并利用第二译码器与两个多路选择器从16个反向器中随机选中一个参与锁存器单元的构成，由此，整个熵源单元具有218种不同的组合，使得强PUF输出的响应信号具有随机性和不克隆性等优势。
其中，第二译码器的输入端用于接入与各组反向器阵列对应的质询信号，第二译码器的输出端分别连接两个多路选择器，多个反向器中的各反向器两端分别连接两个多路选择器，两个多路选择器还分别与第一过滤单元402和第二过滤单元403连接。
由于在制造过程中，每个反向器均存在随机的工艺偏差，由此，四个反向器的上拉能力将会出现随机的失配，经过锁存器单元的正反馈过程，节点Vp被会被随机的置为“1”或者“0”。由此，依赖于随机的制造偏差与输入质询信号的不同，整个熵源单元将会构成一个218大小的随机的、不可预测的、不可克隆的CRPs空间。
本申请提出了一种利用可控电流源去过滤CRPs的方法，如下将结合图4-图5对进行说明。
首先，将通过如下具体实施例，对图4所示的过滤单元的结构进行解释说明。
可选地，第一过滤单元402包括：第一压控电流源V-、第一缓存器，第二过滤单元403包括：第二压控电流源V+、第二缓存器。
其中，第一压控电流源V-的一端与两个多路选择器中的一个多路选择器连接，第一压控电流源V-的另一端分别与第一缓存器、接地端连接。
同时，第二压控电流源V+的一端与两个多路选择器中的另一个多路选择器连接，第二压控电流源V+的另一端分别与第二缓存器的一端、以及接地端连接，第二缓存器的另一端与第一多路选择器的输入端连接。
可选地，第一过滤单元402还包括：第一校准开关Cal1、第一复位开关Reset1；第一校准开关Cal的一端与第一压控电流源V-连接，第一校准开关Cal1、的另一端与第一缓存器的一端、以及第一复位开关Reset1的一端连接，第一复位开关Reset1的另一端接地。
第二过滤单元403还包括：第二校准开关Cal2、第二复位开关Reset2，第二校准开关Cal2的一端与第二压控电流源V+连接，第二校准开关Cal2的另一端与第二缓存器的一端、以及第二复位开关Reset2的一端连接，第二复位开关Reset2的另一端接地。
其次，对图4所示的过滤单元的过滤原理进行说明。
具体的，当4个反向器从4组反向器阵列中被随机选中以后，上拉电流这一随机的工艺偏差将会被锁存器单元给量化成数字响应信号。实际中，由于受到外界温度、电源电压变化、噪声等影响，若随机工艺偏差的量值较小，此偏差的极性会有较大概率发生翻转，由此量化后的响应信号将与参考条件下的不同，进而响应信号将会出现误码率。因此，为了降低各子熵源单元输出的响应信号的误码率，需要检测每个CRP上拉电流失配的大小，若失配的量值小于设定的阈值，那么丢弃此CRP，若大于设定的阈值，那么保留此CRP。
也即，在图4所示的锁存器单元404在输出节点Vp、Vn上集成了两个独立的压控电流源。当校准信号Cal＝1的时候，进入CRPs过滤模式，两个压控电流源分别在节点Vp、Vn上引入额外的上拉电流差。
具体的，如图5所示是过滤单元的过滤流程示意图，如下所示：
S501、测试标准条件下的响应信号(Ra)。
S502、测试在正偏条件(ΔV)下的响应(Rb)和反偏条件(-ΔV)下的响应(Rc)。
S503、判断正偏条件(ΔV)下的响应信号(Rb)、反偏条件(-ΔV)下的响应信号(Rc)是否均与标准条件下的响应信号(Ra)相等；若是，则保留这一对质询-响应(CRP)；若否，则丢弃。
具体的，当给定一个阈值ΔV时，每个CRP会进行额外两次极性相反的测试(比如，V+-V-＝ΔV，V+-V-＝-ΔV)，若两次测试的响应结果同正常时的响应结果相同，则认为此CRP具有超过阈值的失配，稳定性高，并被保留下来；若两次测试的响应结果同正常时不相同，则认为此CRP具有小于阈值的失配，是不稳定的CRP，并被丢弃。
在本实施例中，在目标子熵源单元输出的响应信号(RA、RB、RC或RD)时，通过过滤单元检测每个CRP的稳定性，保留足够稳定的CRPs，并丢弃没有通过检测的CRPs，有效降低了最终输出的响应信号RF的误码率。
将通过如下实施例，将对本申请图1中所示的非线性转换单元的结构进行具体说明。
可以理解，若把整个强PUF结构当作为一个黑盒子，那么，此结构就相当于一个非线性的函数f(.)，质询信号为函数的输入，响应信号为函数的输出，那么机器学习攻击就相当于利用已知的输入，输出去精确构造这个函数关系f(.)，若函数关系呈现线性关系，那么机器学习算法将很容易构造此函数，利用此函数能够准确预测未知的CRPs。因此，为了能够有效抵抗机器学习的攻击，本申请提出一种高非线性度的强PUF结构，大大提高构造函数关系的困难度。也即，本申请提供的强PUF结构输出的响应信号的非线性度主要来源于前端非线性转换单元与非线性熵源。
将结合如下图6对本申请提供的强PUF结构中的非线性转换单元的具体结构进行介绍。
如图6所示，上述图1所示的非线性转换单元101包括多个异或门层，其中，每个异或门层包括至少一个异或门，相邻两个异或门层中，后一异或门层中每个异或门的输入端分别连接前一异或门层中两个异或门的输出端。
在本实施例中，也可以将构成图6所示的非线性转换单元101的多个异或门层称为“异或树”，将64bits的输入质询信号经过异或树被转换成2bits控制信号(S0，S1)。
值得注意的是，在与、或、非、异或这个四种基本布尔逻辑运算中，只有异或运算的输出是‘均衡’的，也就是说在异或运算的真值表中，输出‘1’和‘0’的占比各是50％，这一点极大的保证了非线性转换单元输出的随机性，对于整体强PUF结构最终输出的响应信号的随机性起到了重要意义。对于非线性度，将非线性转换单元101的输出端输出的控制信号(S0，S1)表达为下列公式：
S0≡C0+C1+…+C31mod2 (1)
S1≡C32+C33+…+C63mod2 (2)
由上述公式(1)-(2)可知，输出的S0是质询信号前32位之和对2的余数，S1是质询信号后32位之和对2的余数关系。因此，此非线性转换单元101具有非常高的非线性度，输入质询信号中任何一位的改变都有50％的概率让输出的控制信号翻转，这样，有效保证了非线性转换单元输出的非线性度与随机性，大大提高了强PUF结构的非线性度，更提高了其不可预测性。
可选地，上述图1中所示的第一译码器是2-4线译码器，图5所示的第二译码器是4-16线译码器。
综上所述，本申请提供了的强PUF结构引入了熵预选这一概念，每个CRP只随机选取了四个子熵源单元中的某一个，以保证非线性度的情况下有效提高能量效率，同时集成了随机性增强模块，以极小的硬件开销进一步增强了响应的随机性。当目标子熵源单元被选中以后，根据输入的16bits质询信号与内部核心晶体管随机的、不可预测的失配，目标子熵源单元会输出一个随机的、不可预测的1bits响应信号(RA、RB、RC或RD)；紧接着利用第一多路选择器，将被选中的目标子熵源单元输出的响应信号给选择出来成为Ro；为了进一步提高目标子熵源单元输出的响应信号的随机性，将Ro输入至随机性增强单元，并经过随机性增强单元对Ro进行增强处理，得到增强响应信号RF。由此，一组质询信号(C0,C1,…,C63)对应一比特响应信号RF，组成一对质询-响应对(CRPs)。同时在目标子熵源单元输出响应信号(RA、RB、RC或RD)时，经由过滤单元检测出每个CRP的稳定性，保留足够稳定的CRPs，并丢弃没有通过检测的CRPs，以降低响应信号RF的误码率。
以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，或，一个或多个微处理器(Digital Signal Processor，简称DSP)，或，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(CentralProcessing Unit，简称CPU)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(System-on-a-Chip，简称SOC)的形式实现。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

Claims (9)

1.一种强物理不可克隆函数结构，其特征在于，包括：非线性转换单元、第一译码器、熵源单元、第一多路选择器；
所述非线性转换单元的输入端用于接入质询信号，所述非线性转换单元用于对接入的质询信号进行转换，得到控制信号，并通过所述非线性转换单元的输出端输出所述控制信号；
所述第一译码器的输入端与所述非线性转换单元的输出端连接，所述第一译码器的输出端分别与所述熵源单元中的各子熵源单元的控制端连接，所述第一译码器用于对接入的所述控制信号进行译码，并根据译码结果从所述熵源单元中选取目标子熵源单元，并通过所述目标子熵源单元的控制端指示所述目标子熵源单元进入工作状态；
所述目标子熵源单元的输入端用于接入与所述目标子熵源单元对应的质询信号，所述目标子熵源单元用于在处于工作状态时，对所述目标子熵源对应的质询信号进行选择处理，得到中间响应信号，并通过所述目标子熵源单元的输出端输出所述中间响应信号；
所述第一多路选择器的控制端与所述非线性转换单元的输出端连接，所述第一多路选择器的输入端与各所述子熵源单元的输出端连接，所述第一多路选择器用于根据所述第一多路选择器的控制端接入的所述控制信号，接入所述目标子熵源的输出端输出的所述中间响应信号，将所述中间响应信号作为响应信号，并通过所述第一多路选择器的输出端输出所述响应信号；
其中，所述强物理不可克隆函数结构还包括：随机性增强单元，所述随机性增强单元包括：第一异或门、第二异或门；
所述第一异或门的输入端与所述非线性转换单元的输出端连接，用于接入所述控制信号，所述第一异或门的输出端与所述第二异或门的第一输入端连接，将异或处理后的控制信号输出至所述第二异或门；
所述第二异或门的第二输入端与所述第一多路选择器的输出端连接，以接入所述响应信号，所述异或处理后的控制信号以及所述响应信号经所述第二异或门的异或处理后，由所述第二异或门的输出端输出增强响应信号。
2.根据权利要求1所述的结构，其特征在于，各所述子熵源单元分别包括：至少一个子熵源子单元、过滤单元；
各所述子熵源子单元用于接入与各所述子熵源子单元对应的质询信号，并对所述质询信号进行选取处理，得到选取信号；
各所述子熵源子单元输出端与所述过滤单元连接，所述过滤单元对所述选取信号进行过滤处理，得到中间响应信号。
3.根据权利要求2所述的结构，其特征在于，各所述子熵源单元包括：锁存器单元；所述过滤单元包括：第一过滤单元、第二过滤单元；
所述锁存器单元的输入端与所述第一译码器的输出端连接；
所述锁存器单元的第一输出端与所述第一过滤单元连接，所述锁存器单元的第二输出端与所述第二过滤单元的输入端连接，所述第二过滤单元的输出端与所述第一多路选择器的输入端连接；
所述锁存器单元用于对接入的与所述子熵源单元对应的质询信号中选择出待处理信号，并由所述第一过滤单元和所述第二过滤单元对所述待处理信号进行过滤处理，并由所述第二过滤单元的输出端输出至所述第一多路选择器。
4.根据权利要求3所述的结构，其特征在于，所述锁存器单元包括：四组反向器阵列，各组所述反向器阵列分别包含：多个反向器、第二译码器以及两个多路选择器；
所述第二译码器的输入端用于接入与各组所述反向器阵列对应的质询信号，所述第二译码器的输出端分别连接所述两个多路选择器，所述多个反向器中的各反向器两端分别连接所述两个多路选择器；
所述两个多路选择器还分别与所述第一过滤单元和所述第二过滤单元连接；
所述四组反向器阵列依次包括：第一组反向器阵列、第二组反向器阵列、第三组反向器阵列、第四组反向器阵列；
所述第一组反向器阵列中所包含的各反向器的方向与所述第二组反向器阵列中所包含的各反向器的方向相同，所述第三组反向器阵列中所包含的各反向器的方向与所述第四组反向器阵列中所包含的各反向器的方向相相同，所述第一组反向器阵列中所包含的各反向器的方向与所述第三组反向器阵列中所包含的各反向器的方向相反。
5.根据权利要求4所述的结构，其特征在于，所述第一过滤单元包括：第一压控电流源、第一缓存器，所述第二过滤单元包括：第二压控电流源、第二缓存器；
所述第一压控电流源的一端与所述两个多路选择器中的一个多路选择器连接，所述第一压控电流源的另一端分别与所述第一缓存器、接地端连接；
所述第二压控电流源的一端与所述两个多路选择器中的另一个多路选择器连接，所述第二压控电流源的另一端分别与所述第二缓存器的一端、以及接地端连接，所述第二缓存器的另一端与所述第一多路选择器的输入端连接。
6.根据权利要求5所述的结构，其特征在于，所述第一过滤单元还包括：第一校准开关、第一复位开关；
所述第一校准开关的一端与所述第一压控电流源连接，所述第一校准开关的另一端与所述第一缓存器的一端、以及所述第一复位开关的一端连接，所述第一复位开关的另一端接地；
所述第二过滤单元还包括：第二校准开关、第二复位开关；
所述第二校准开关的一端与所述第二压控电流源连接，所述第二校准开关的另一端与所述第二缓存器的一端、以及所述第二复位开关的一端连接，所述第二复位开关的另一端接地。
7.根据权利要求1-6任一项所述的结构，其特征在于，所述非线性转换单元包括多个异或门层，每个异或门层包括至少一个异或门，相邻两个异或门层中，后一异或门层中每个异或门的输入端分别连接前一异或门层中两个异或门的输出端。
8.根据权利要求4所述的结构，其特征在于，所述第一译码器是2-4线译码器，所述第二译码器是4-16线译码器。
9.根据权利要求8所述的结构，其特征在于，所述各组所述反向器阵列中所包含的反向器的个数为16。
CN202111110303.5A 2021-09-18 2021-09-18 一种强物理不可克隆函数结构 Active CN113783701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111110303.5A CN113783701B (zh) 2021-09-18 2021-09-18 一种强物理不可克隆函数结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111110303.5A CN113783701B (zh) 2021-09-18 2021-09-18 一种强物理不可克隆函数结构

Publications (2)

Publication Number Publication Date
CN113783701A CN113783701A (zh) 2021-12-10
CN113783701B true CN113783701B (zh) 2024-06-25

Family

ID=78852660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111110303.5A Active CN113783701B (zh) 2021-09-18 2021-09-18 一种强物理不可克隆函数结构

Country Status (1)

Country Link
CN (1) CN113783701B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118094654A (zh) * 2024-04-28 2024-05-28 浙江大学 一种双熵源物理不可克隆函数抗攻击性的确定方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8861720B2 (en) * 2010-07-28 2014-10-14 The Ritsumeikan Trust Tamper-resistant memory integrated circuit and encryption circuit using same
EP2575084A1 (en) * 2011-09-30 2013-04-03 Nxp B.V. Security token and authentication system
US9495544B2 (en) * 2013-06-27 2016-11-15 Visa International Service Association Secure data transmission and verification with untrusted computing devices
US10044513B2 (en) * 2013-09-02 2018-08-07 Samsung Electronics Co., Ltd. Security device having physical unclonable function
CN105245220A (zh) * 2015-09-25 2016-01-13 深圳大学 一种物理不可克隆芯片电路
US10530588B2 (en) * 2016-12-16 2020-01-07 Intel Corporation Multi-stage non-linearly cascaded physically unclonable function circuit
CN110324141A (zh) * 2018-03-30 2019-10-11 恩智浦有限公司 抵抗旁信道攻击的物理不可克隆函数和其对应的方法
CN109495272B (zh) * 2018-10-31 2021-04-30 复旦大学 一种基于忆阻器的强puf电路
US11455431B2 (en) * 2020-12-23 2022-09-27 Intel Corporation Secure PUF-based device authentication using adversarial challenge selection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
INVITED: A 0.26% BER, Machine-Learning Resistant 1028 Challenge-Response PUF in 14nm CMOS Featuring Stability-Aware Adversarial Challenge Selection;Vikram B. Suresh等;《2020 57th ACM/IEEE Design Automation Conference》;正文第1-2节 *

Also Published As

Publication number Publication date
CN113783701A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
Abbe et al. Exact recovery in the stochastic block model
TWI482083B (zh) 二階段式正規表示式比對處理方法及系統
TWI383618B (zh) 管線架構型正規表示式樣式比對處理電路
Dharmapurikar et al. Fast and scalable pattern matching for content filtering
Srivastava et al. A hybrid design for high performance large-scale sorting on FPGA
CN112713894B (zh) 一种强弱混合型puf电路
Weaver et al. Satisfiability-based set membership filters
CN113783701B (zh) 一种强物理不可克隆函数结构
Yamamoto et al. Security evaluation of bistable ring PUFs on FPGAs using differential and linear analysis
Backhausz et al. On large‐girth regular graphs and random processes on trees
Zhao et al. Matrix approach to trajectory control of higher‐order k‐valued logical control networks
CN108763977B (zh) 一种钳位反相器puf的电路、电子装置及实现方法
US7889530B2 (en) Reconfigurable content-addressable memory
US8463988B2 (en) System and method for matching patterns
CN115459923A (zh) 一种基于忆阻器的环形振荡器puf电路及其使用方法
CN109086631B (zh) 一种抗模型攻击的强/弱混合型puf电路
Lin et al. On the spanning w‐wide diameter of the star graph
Fonollosa Joint size and depth optimization of sorting networks
CN112905506B (zh) 一种基于多值apuf的可重构系统
Roy et al. Simplification of Switching Functions Using Hex-Minterms
Koar et al. Towards efficient field programmable pattern matching array
Drucker et al. Polarized Pseudo-Kronecker Symmetry and Synthesis of 2x2 Lattice Diagrams
CN112910653B (zh) 一种puf结构
Dubrova et al. An efficient SAT-based algorithm for finding short cycles in cryptographic algorithms
Sahoo et al. Fault-tolerant implementations of physically unclonable functions on FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant