CN117836840A - 复合驱动电路、显示面板和显示装置 - Google Patents

复合驱动电路、显示面板和显示装置 Download PDF

Info

Publication number
CN117836840A
CN117836840A CN202280002061.4A CN202280002061A CN117836840A CN 117836840 A CN117836840 A CN 117836840A CN 202280002061 A CN202280002061 A CN 202280002061A CN 117836840 A CN117836840 A CN 117836840A
Authority
CN
China
Prior art keywords
transistor
driving
driving circuit
electrode
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280002061.4A
Other languages
English (en)
Inventor
张�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117836840A publication Critical patent/CN117836840A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种复合驱动电路、显示面板(PNL)和显示装置，显示面板(PNL)包括多个复合驱动电路(XDC)以及包括复合驱动电路(XDC)驱动的发光元件(DD)和光电检测器(OPD)。显示面板(PNL)包括沿列方向(DV)依次排列的多个行分区(HHA)，每个行分区(HHA)内设置有用于加载同一使能信号(EM)的使能信号线组(EMLS)。复合驱动电路(XDC)和复合驱动电路(XDC)所驱动的光电检测器(OPD)分别位于不同的行分区(HHA)中。

Description

复合驱动电路、显示面板和显示装置 技术领域
本公开涉及显示技术领域，具体而言，涉及一种复合驱动电路、显示面板和显示装置。
背景技术
在光学指纹识别显示面板中，需要分别设置像素驱动电路和指纹识别电路，这使得显示面板上的驱动电路较为复杂。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供一种复合驱动电路、显示面板和显示装置，简化显示面板上的驱动电路。
根据本公开的一个方面，提供一种显示面板，包括多个复合驱动电路以及包括所述复合驱动电路驱动的发光元件和光电检测器；所述复合驱动电路包括用于驱动所述发光元件的第一像素驱动电路和用于驱动所述光电检测器的光学检测驱动电路；
其中，所述第一像素驱动电路包括驱动晶体管和第一发光控制晶体管；所述驱动晶体管能够在所述驱动晶体管的栅极上的电压的控制下输出驱动所述发光元件的驱动电流；所述驱动晶体管通过所述第一发光控制晶体管与所述发光元件的像素电极电连接；
所述光学检测驱动电路包括输出控制晶体管；所述光电检测器的器件电极与感测信号线之间通过所述输出控制晶体管电连接；
所述显示面板包括沿列方向依次排列的多个行分区，每个所述行分区内设置有用于加载同一使能信号的使能信号线组；
其中，至少一个所述行分区设置有所述复合驱动电路，所述复合驱动电路的输出控制晶体管的栅极和第一发光控制晶体管的栅极与所述使能 信号线组电连接；所述第一发光控制晶体管和所述输出控制晶体管中的一个，用于响应所述使能信号的高电平信号而导通，另一个用于响应所述使能信号的低电平信号而导通；所述复合驱动电路和所述复合驱动电路所驱动的光电检测器分别位于不同的所述行分区中。
根据本公开的一种实施方式，所述复合驱动电路和所述复合驱动电路所驱动的光电检测器分别位于相邻的两个所述行分区中。
根据本公开的一种实施方式，所述驱动晶体管和第一发光控制晶体管为P型晶体管，所述输出控制晶体管为金属氧化物半导体晶体管。
根据本公开的一种实施方式，所述第一像素驱动电路还包括存储电容和数据写入晶体管，所述驱动晶体管的栅极与所述存储电容电连接，用于在所述驱动晶体管的栅极上的电压的控制下输出驱动所述发光元件的驱动电流；所述数据写入晶体管被配置为，能够将驱动数据写入所述存储电容中。
根据本公开的一种实施方式，所述第一像素驱动电路还包括电容复位晶体管、阈值补偿晶体管、第二发光控制晶体管和电极复位晶体管，其中，
所述电容复位晶体管的源极用于加载第一初始电压，所述电容复位晶体管的漏极与第一节点电连接，所述电容复位晶体管的栅极用于加载第一复位信号；
所述阈值补偿晶体管的源极与第三节点电连接，所述阈值补偿晶体管的漏极与所述第一节点电连接，所述阈值补偿晶体管的栅极用于加载扫描信号；
所述驱动晶体管的源极与第二节点电连接，所述驱动晶体管的漏极与所述第三节点电连接，所述驱动晶体管的栅极与所述第一节点电连接；
所述数据写入晶体管的源极用于加载驱动数据，所述数据写入晶体管的漏极与所述第二节点电连接，所述数据写入晶体管的栅极用于加载扫描信号；
所述第二发光控制晶体管的源极用于加载驱动电源，所述第二发光控制晶体管的漏极与所述第二节点电连接，所述第二发光控制晶体管的栅极用于加载与所述第一发光控制晶体管的栅极上相同的使能信号；
所述第一发光控制晶体管的源极与所述第三节点电连接，所述第一发 光控制晶体管的漏极与所述发光元件的像素电极电连接；
所述电极复位晶体管的源极用于加载第二初始电压，所述电极复位晶体管的漏极与所述第一发光控制晶体管的漏极电连接，所述电极复位晶体管的栅极用于加载第二复位信号。
根据本公开的一种实施方式，所述显示面板包括依次层叠设置的衬底基板、驱动层和器件层；
所述第一像素驱动电路和所述光学检测驱动电路位于所述驱动层，所述发光元件和所述光电检测器位于所述器件层。
根据本公开的一种实施方式，在设置有所述复合驱动电路的所述行分区中，所述使能信号线组包括至少一个第一使能信号线和至少一个第二使能信号线；
所述行分区中的各个第一发光控制晶体管的栅极与所述第一使能信号线电连接，所述行分区中的输出控制晶体管的栅极与所述第二使能信号线电连接。
根据本公开的一种实施方式，所述显示面板包括显示区和围绕所述显示区的外围区；所述复合驱动电路设置于显示区中；
所述第一使能信号线和所述第二使能信号线沿行方向穿过所述显示区，且同一所述使能信号线组的第一使能信号线和第二使能信号线的端部在所述外围区电连接。
根据本公开的一种实施方式，所述器件层包括依次层叠设置于驱动层远离所述衬底基板一侧的像素电极层、像素定义层、复合功能材料层和公共电极层；所述复合功能材料层包括光电转换材料层和电致发光材料层；
所述像素电极层包括所述发光元件的像素电极、所述光电检测器的器件电极和器件走线；
所述光电检测器的器件电极通过所述器件走线与驱动所述光电检测器的光学检测驱动电路电连接。
根据本公开的一种实施方式，在所述复合驱动电路中，所述光学检测驱动电路的布线区域，位于所述第一像素驱动电路的布线区域以内。
根据本公开的一种实施方式，所述显示面板还包第二像素驱动电路和所述第二像素驱动电路驱动的发光元件。
根据本公开的一种实施方式，所述复合驱动电路和所述第二像素驱动电路排列成多个驱动电路行；任意一个所述行分区中包括一个或者多个所述驱动电路行。
根据本公开的一种实施方式，任意一个所述行分区中，最多有一个所述驱动电路行具有所述复合驱动电路；
所述复合驱动电路和所述第二像素驱动电路排列成多个驱动电路列；
位于同一所述驱动电路列的各个光学检测驱动电路与同一所述感测信号线电连接。
根据本公开的一种实施方式，所述复合驱动电路和所述第二像素驱动电路排列成多个驱动电路列；至少一个所述驱动电路列的多个复合驱动电路位于同一行分区中；
位于同一所述行分区内且位于同一所述驱动电路列的多个复合驱动电路，分别连接至不同的感测信号线。
根据本公开的一种实施方式，所述复合驱动电路和所述第二像素驱动电路排列成多个驱动电路列；
所述显示面板包括与各所述驱动电路列一一对应的驱动电源走线；所述驱动电路列的各个第一像素驱动电路和第二像素驱动电路与对应的所述驱动电源走线电连接；
所述显示面板还设置有与使能信号线组同层设置的电源排布线，所述电源排布线沿行方向延伸且与各个所述驱动电源走线电连接。
根据本公开的一种实施方式，所述第一像素驱动电路和所述第二像素驱动电路相同。
根据本公开的第二个方面，提供一种显示装置，包括上述的显示面板。
根据本公开的第三个方面，提供一种复合驱动电路，包括用于驱动发光元件的第一像素驱动电路和用于驱动光电检测器的光学检测驱动电路；
其中，所述第一像素驱动电路包括驱动晶体管和第一发光控制晶体管；所述驱动晶体管能够在所述驱动晶体管的栅极上的电压的控制下输出驱动所述发光元件的驱动电流；所述驱动晶体管通过所述第一发光控制晶体管与所述发光元件的像素电极电连接；
所述光学检测驱动电路包括输出控制晶体管；所述光电检测器的器件 电极与所述光学检测驱动电路的输出端之间通过所述输出控制晶体管电连接；
所述第一发光控制晶体管的栅极和所述输出控制晶体管的栅极用于加载同一使能信号；所述第一发光控制晶体管和所述输出控制晶体管中的一个，用于响应使能信号的高电平信号而导通，另一个用于响应使能信号的低电平信号而导通。
根据本公开的一种实施方式，所述驱动晶体管和第一发光控制晶体管为P型晶体管，所述输出控制晶体管为金属氧化物半导体晶体管。
根据本公开的一种实施方式，所述第一像素驱动电路还包括存储电容和数据写入晶体管，所述驱动晶体管的栅极与所述存储电容电连接，用于在所述驱动晶体管的栅极上的电压的控制下输出驱动所述发光元件的驱动电流；所述数据写入晶体管被配置为，能够将驱动数据写入所述存储电容中。
根据本公开的一种实施方式，所述第一像素驱动电路还包括电容复位晶体管、阈值补偿晶体管、第二发光控制晶体管和电极复位晶体管，其中，
所述电容复位晶体管的源极用于加载第一初始电压，所述电容复位晶体管的漏极与第一节点电连接，所述电容复位晶体管的栅极用于加载第一复位信号；
所述阈值补偿晶体管的源极与第三节点电连接，所述阈值补偿晶体管的漏极与所述第一节点电连接，所述阈值补偿晶体管的栅极用于加载扫描信号；
所述驱动晶体管的源极与第二节点电连接，所述驱动晶体管的漏极与所述第三节点电连接，所述驱动晶体管的栅极与所述第一节点电连接；
所述数据写入晶体管的源极用于加载驱动数据，所述数据写入晶体管的漏极与所述第二节点电连接，所述数据写入晶体管的栅极用于加载扫描信号；
所述第二发光控制晶体管的源极用于加载驱动电源，所述第二发光控制晶体管的漏极与所述第二节点电连接，所述第二发光控制晶体管的栅极用于加载与所述第一发光控制晶体管的栅极上相同的使能信号；
所述第一发光控制晶体管的源极与所述第三节点电连接，所述第一发 光控制晶体管的漏极与所述发光元件的像素电极电连接；
所述电极复位晶体管的源极用于加载第二初始电压，所述电极复位晶体管的漏极与所述第一发光控制晶体管的漏极电连接，所述电极复位晶体管的栅极用于加载第二复位信号。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一种实施方式中，显示面板上的发光元件和光电检测器的分布示意图。
图2为本公开一种实施方式中，显示面板上的发光元件和光电检测器的分布示意图。
图3为本公开一种实施方式中，复合驱动电路的结构示意图。
图4为本公开一种实施方式中，复合驱动电路的结构示意图。
图5为本公开一种实施方式中，驱动层的驱动电路的分布示意图。
图6为本公开一种实施方式中，驱动层的驱动电路的分布示意图。
图7为本公开一种实施方式中，驱动层的驱动电路的分布示意图。
图8为本公开一种实施方式中，驱动层的驱动电路的分布示意图。
图9为本公开一种实施方式中，驱动电路、发光元件、光电检测器的分布示意图。
图10为本公开一种实施方式中，驱动电路、发光元件、光电检测器的分布示意图。
图11为本公开一种实施方式中，使能信号的时序图。
图12为本公开一种实施方式中，显示面板的结构示意图。
图13为本公开一种实施方式中，低温多晶硅半导体层的结构示意图。
图14为本公开一种实施方式中，第一栅极层的结构示意图。
图15为本公开一种实施方式中，第二栅极层的结构示意图。
图16为本公开第一示例中，第三栅极层的结构示意图。
图17为本公开第二示例中，第三栅极层的结构示意图。
图18为本公开第三示例中，第三栅极层的结构示意图。
图19为本公开第一示例中，第一源漏金属层的结构示意图。
图20为本公开第二示例中，第一源漏金属层的结构示意图。
图21为本公开第三示例中，第一源漏金属层的结构示意图。
图22为本公开第一示例和第二示例中，第二源漏金属层的结构示意图。
图23为本公开第三示例中，第二源漏金属层的结构示意图。
图24为本公开第一示例和第二示例中，像素电极层的结构示意图。
图25为本公开第三示例中，像素电极层的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括 在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区，并且电流可以流过漏极、沟道区以及源极。沟道区是指电流主要流过的区域。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换，分别指代晶体管的相对的两个端子(栅极以外的端子)以对这两个端子在命名上进行区分，而非限定晶体管的输入端或者输出端等具有特定电流流向的端子。
在本公开实施方式中，结构层A位于结构层B背离衬底基板的一侧，可以理解为，结构层A在结构层B背离衬底基板的一侧形成。当结构层B为图案化结构时，结构层A的部分结构也可以位于结构层B的同一物理高度或低于结构层B的物理高度，其中，衬底基板为高度基准。
本公开提供一种显示面板PNL以及应用该显示面板PNL的显示装置。参见图1、图2和图3，显示面板PNL包括显示区AA和围绕显示区AA的外围区BB。在所述显示区AA，所述显示面板PNL设置有发光元件DD和驱动发光元件DD的像素驱动电路PDC(图1和图2中未示出)。在显示区AA的至少部分区域，显示面板PNL还设置有光电检测器OPD和驱动所述光电检测器OPD的光学检测驱动电路MDC(图1和图2中未示出)。
如此，本公开实施方式的显示装置(例如手机、手表、笔记本屏幕等)，可以通过像素驱动电路PDC驱动发光元件DD来实现画面显示；通过光学检测驱动电路MDC驱动光电检测器OPD来实现光学检测，进而利用光学检测结果实现指纹识别、触控、环境光线检测、心率监测或者实现其他功能。在本公开的一种实施方式中，光电检测器OPD可以阵列分布，例如在局部上阵列分布(如图2所示)或者在整个显示区AA阵列分布(如图1所示)。当光电检测器OPD分布在局部区域时，可以在分布有光电检测器OPD的局部区域进行光学检测，例如在局部区域通过光学检测实现 指纹识别。当光电检测器OPD在整个显示区AA中分布时，可以在整个显示区AA光学检测，例如通过光学检测实现全屏指纹识别或者实现触控。
在本公开实施方式的显示面板PNL中，至少部分像素驱动电路PDC的布线区域与光学检测驱动电路MDC的布线区域交叠，例如光学检测驱动电路MDC的布线区域位于像素驱动电路PDC的布线区域以内。在本公开实施方式中，相互交叠设置的像素驱动电路PDC和光学检测驱动电路MDC可以组成一个复合驱动电路XDC，该像素驱动电路PDC可以被定义为第一像素驱动电路PDC1；不属于复合驱动电路XDC的像素驱动电路PDC可以被定义为第二像素驱动电路PDC2(如图5所示)。在本公开的实施方式中，所有的像素驱动电路PDC可以均为第一像素驱动电路PDC1，或者部分像素驱动电路PDC为第一像素驱动电路PDC1且其余像素驱动电路PDC为第二像素驱动电路PDC2。换言之，在本公开的显示面板PNL中，显示区AA至少可以包括复合驱动电路XDC；复合驱动电路XDC包括用于驱动发光元件DD的第一像素驱动电路PDC1和用于驱动光电检测器OPD的光学检测驱动电路MDC；在一些实施例下，显示面板PNL可以不包括第二像素驱动电路PDC2；在另外一些实施例下，显示面板PNL还可以包括第二像素驱动电路PDC2以及第二像素驱动电路PDC2所驱动的发光元件DD。可选的，第一像素驱动电路PDC1和第二像素驱动电路PDC2可以相同，也可以不同。在本公开中，以第一像素驱动电路PDC1和第二像素驱动电路PDC2为相同的像素驱动电路PDC来进行示例性说明。
在本公开的一种实施方式中，显示面板PNL可以设置有两种驱动电路，即复合驱动电路XDC和第二像素驱动电路PDC2，其中，复合驱动电路XDC包括第一像素驱动电路PDC1和光学检测驱动电路MDC，第一像素驱动电路PDC1和光学检测驱动电路MDC相互交叠设置，第一像素驱动电路PDC1和第二像素驱动电路PDC2可以相同。
在本公开的实施方式中，将驱动发光元件DD的第一像素驱动电路PDC1和驱动光电检测器OPD的光学检测驱动电路MDC相互交叠设置，可以避免光学检测驱动电路MDC挤占像素驱动电路PDC的布线空间，进而避免像素驱动电路PDC为了避让光学检测驱动电路MDC而导致尺寸太 小且可以避免对像素驱动电路PDC的分布密度的制约。这样，在一些情形下，可以通过避免像素驱动电路PDC的尺寸缩小而保证发光元件DD驱动过程的稳定性，尤其是减小串扰、充电不足、电压保持能力不足等对显示效果的影响。在一些情形下，可以使得该显示面板PNL能够设置更多的像素驱动电路PDC而具有更高的分辨率。
在本公开的一些实施方式中，参见图3，光学检测驱动电路MDC可以包括输出控制晶体管TN，光电检测器OPD与光学检测驱动电路MDC的输出端之间通过输出控制晶体管TN电连接，例如光电检测器OPD与感测信号线SSL之间通过输出控制晶体管TN电连接。在一种示例中，输出控制晶体管TN能够响应加载于输出控制晶体管的栅极TNG上的第二电平信号而导通，且能够响应加载于输出控制晶体管的栅极TNG的第一电平信号而截止。
参见图5～图10，在显示区AA中还设置有走线，这些走线用于向像素驱动电路PDC和光学检测驱动电路MDC加载信号，以及传输光学检测驱动电路MDC的信号。其中，这些走线可以包括沿行方向DH延伸的行走线和沿列方向DV延伸的列走线。根据像素驱动电路PDC和光学检测驱动电路MDC的不同，显示面板PNL所具有的走线不同。
在一种示例中，列走线包括驱动电源走线VDDL、数据走线DataL和感测信号线SSL；其中，驱动电源走线VDDL用于向像素驱动电路PDC提供驱动电源VDD；数据走线DataL用于向像素驱动电路PDC提供驱动数据Data；在驱动电源VDD的驱动下，像素驱动电路PDC能够根据驱动数据Data输出驱动发光元件DD的驱动电流。光电检测器OPD产生的信号通过光学检测驱动电路MDC传输至感测信号线SSL，以便感测信号线SSL传输至相应的控制组件(例如指纹识别芯片)。
在一种示例中，各个复合驱动电路XDC和第二像素驱动电路PDC2排列成多个驱动电路列VPDC，各个驱动电路列VPDC沿行方向DH排列，且每个驱动电路列VPDC包括沿列方向DV依次排列的多个驱动电路。同一驱动电路列VPDC中，像素驱动电路PDC可以仅包括复合驱动电路XDC，或者仅包括第二像素驱动电路PDC2，也可以包括部分复合驱动电路XDC和部分第二像素驱动电路PDC2。
可选的，在显示面板PNL中，每个驱动电路列VPDC与一个列走线组对应，每个列走线组包括用于驱动该驱动电路列VPDC中各个驱动电路的数据走线DataL、驱动电源走线VDDL。如果驱动电路列VPDC中具有复合驱动电路XDC，则该驱动电路列VPDC对应的列走线组还可以可以包括用于接收这些复合驱动电路XDC的光学检测驱动电路MDC的输出信号的感测信号线SSL。换言之，如果一个驱动电路列VPDC中各个像素驱动电路PDC均为第二像素驱动电路PDC2，则该驱动电路列VPDC对应的列走线组可以包括驱动各个第二像素驱动电路PDC2的数据走线DataL和驱动电源走线VDDL。如果一个驱动电路列VPDC中既包括复合驱动电路XDC和第二像素驱动电路PDC2，或者仅包括复合驱动电路XDC，则该驱动电路列VPDC对应的列走线组可以包括数据走线DataL、驱动电源走线VDDL和感测信号线SSL。
在一种示例中，驱动同一驱动电路列VPDC的各个像素驱动电路PDC的驱动电源走线VDDL可以为一条，即一个列走线组可以包括一条驱动电源走线VDDL。可选的，显示面板PNL还可以设置于驱动电源走线VDDL并联的驱动电源辅助走线VDDLA(图5～10中未示出)，以降低驱动电源走线VDDL的阻抗。驱动电源走线VDDL和驱动电源辅助走线VDDLA可以设置在两个不同的导电膜层(例如分别设置在第一源漏金属层SD1和第二源漏金属层SD2)，尤其是两者可以相互交叠设置。当然的，在本公开的其他实施方式中，相邻两个驱动电源走线VDDL可以相互电连接而合并成为一个更宽的驱动电源走线VDDL，例如相邻两个像素驱动电路PDC可以镜像对称设置。
在一种示例中，驱动同一驱动电路列VPDC的各个像素驱动电路PDC的数据走线DataL可以为一条，即一个列走线组可以包括一条数据走线DataL。当然的，显示面板PNL也可以根据需要为每个驱动电路列VPDC设置多条数据走线DataL(例如两条)，即一个列走线组可以包括多条数据走线DataL，列方向相邻两个像素驱动电路PDC可以采用不同的数据走线DataL进行驱动。示例性的，为了提高显示面板PNL的刷新率，每个列走线组可以包括两条数据走线DataL；沿列方向相邻两个像素驱动电路PDC可以分别采用不同的数据走线DataL进行驱动。当然的，在本公开的其他 实施方式中，相邻两个驱动电路列VPDC的部分像素驱动电路PDC也可以共用同一数据走线DataL，例如各个驱动电路列VPDC的第偶数行的像素驱动电路PDC连接至右侧的数据走线DataL且第奇数行的像素驱动电路PDC连接至左侧的数据走线DataL，或者相反。
在本公开中，数据走线DataL和驱动电源走线VDDL的设置方式、设置数量、形状、位置等，可以根据像素驱动电路PDC的需要进行设置，本公开在此不一一详述。
在本公开的一种实施方式中，每个驱动电路列VPDC均具有复合驱动电路XDC，这使得复合驱动电路XDC驱动的光电检测器OPD在行方向DH上具有较大的分辨率。在本公开的另一种实施方式中，参见图5～图8，驱动电路列VPDC可以包括第一驱动电路列VPDCA和第二驱动电路列VPDCB，所述第一驱动电路列VPDCA仅包括第二像素驱动电路PDC2；所述第二驱动电路列VPDCB中包括复合驱动电路XDC。当然的，第二驱动电路列VPDCB中可以包括第二像素驱动电路PDC2，也可以不包括第二像素驱动电路PDC2，具体的可以根据光电检测器OPD在行方向DH上的分辨率要求确定。可选的，相邻两个第二驱动电路列VPDCB之间设置有至少一个第一驱动电路列VPDCA，这可以减小光电检测器OPD在行方向DH上的分辨率，在满足光学检测要求的前提下降低显示面板PNL的成本和降低显示面板PNL的功耗。
在一种示例中，参见图5和图6，第一驱动电路列VPDCA和第二驱动电路列VPDCB依次间隔设置；这样，在行方向DH上，光电检测器OPD的分辨率为发光元件DD的分辨率的一半。
在另一示例，参见图7，每隔三个第一驱动电路列VPDCA设置一个第二驱动电路列VPDCB；这样，在行方向DH上，光电检测器OPD的分辨率为发光元件DD的分辨率的1/4。
在本公开的实施方式中，参见图5～图8，复合驱动电路XDC和第二像素驱动电路PDC2可以排列成多个沿列方向DV排列的驱动电路行HPDC，每个驱动电路行HPDC包括同行设置的多个驱动电路。显示面板PNL可以分为沿列方向DV依次排列的多个行分区HHA，每个行分区HHA包括一个驱动电路行HPDC或者相邻的多个驱动电路行HPDC。在 同一行分区HHA中设置有用于加载同一使能信号EM的使能信号线组EMLS。在至少一个行分区HHA中设置有复合驱动电路XDC。其中，参见图3，第一像素驱动电路PDC1设置有第一发光控制晶体管T6，第一发光控制晶体管T6用于控制第一像素驱动电路PDC1的驱动电流是否能够流至发光元件DD。在设置有复合驱动电路XDC的行分区HHA中，行分区HHA中的第一像素驱动电路PDC1的第一发光控制晶体管的栅极T6G和输出控制晶体管的栅极TNG均连接使能信号线组EMLS。当使能信号线组EMLS上的使能信号EM为第一电平信号时，第一发光控制晶体管T6导通而使得第一像素驱动电路PDC1的驱动电流可以流过发光元件DD；当使能信号线组EMLS上的使能信号EM为第二电平信号时，第一发光控制晶体管T6截止而使得第一像素驱动电路PDC1的驱动电流不能流过发光元件DD。这样，至少一个所述行分区HHA设置有所述复合驱动电路XDC，所述复合驱动电路XDC的输出控制晶体管的栅极TNG和第一发光控制晶体管的栅极T6G与所述使能信号线组EMLS电连接；所述第一发光控制晶体管T6和所述输出控制晶体管TN中的一个，用于响应所述使能信号EM的高电平信号而导通，另一个用于响应所述使能信号EM的低电平信号而导通。
进一步的，同一行分区HHA中的各个第二像素驱动电路PDC2也包括第一发光控制晶体管T6，第二像素驱动电路PDC2的第一发光控制晶体管的栅极T6G同样连接至使能信号线组EMLS。这样，同一行分区HHA中，各个第一发光控制晶体管的栅极T6G和输出控制晶体管的栅极TNG均连接至同一使能信号线组EMLS。
可选的，使能信号线组EMLS可以包括一条使能信号线，也可以包括多条使能信号线。在一种示例中，一个行分区HHA中，使能信号线组EMLS包括与各驱动电路行HPDC一一对应的第一使能信号线EMLA，每个第一使能信号线EMLA用于驱动对应的驱动电路行HPDC。当行分区HHA还包括复合驱动电路XDC时，使能信号线组EMLS还包括与各行复合驱动电路XDC一一对应的第二使能信号线EMLB，每个第二使能信号线EMLB用于驱动同行的光学检测驱动电路MDC。
在本公开的一种实施方式中，参见图4～图8，显示面板PNL包括沿 行方向DH延伸第一使能信号线EMLA和扫描走线GL。第一使能信号线EMLA用于控制像素驱动电路PDC的驱动电流是否能够加载至所驱动的发光元件DD。示例性的，像素驱动电路PDC可以包括驱动晶体管T3和第一发光控制晶体管T6；所述驱动晶体管T3能够在所述驱动晶体管的栅极T3G上的电压的控制下输出驱动所述发光元件DD的驱动电流；所述驱动晶体管T3通过所述第一发光控制晶体管T6与所述发光元件DD的像素电极电连接。其中，第一发光控制晶体管的栅极T6G可以与第一使能信号线EMLA电连接；当第一使能信号线EMLA上的信号使得第一发光控制晶体管T6截止时，驱动晶体管T3无法根据驱动晶体管的栅极T3G上的电压产生驱动电流，发光元件DD无法发光。当第一使能信号线EMLA上的信号使得第一发光控制晶体管T6导通时，在提供驱动电源VDD等所需条件得以满足时，驱动晶体管T3可以在驱动晶体管的栅极T3G上的电压的控制下输出驱动电流，该驱动电流可以流过发光元件DD而驱动发光元件DD发光。
扫描走线GL用于控制数据走线DataL上的驱动数据Data是否能够写入与数据走线DataL电连接的像素驱动电路PDC。例如，像素驱动电路PDC可以设置有数据写入晶体管T4、存储电容Cst等，所述驱动晶体管的栅极T3G与所述存储电容Cst电连接，用于在所述驱动晶体管的栅极T3G上的电压的控制下输出驱动所述发光元件DD的驱动电流；所述数据写入晶体管T4被配置为，能够将驱动数据Data写入所述存储电容Cst中。具体的，存储电容Cst可以与驱动晶体管的栅极T3G(作为第一节点N1)电连接，数据写入晶体管的栅极T4G与扫描走线GL电连接，数据写入晶体管的源极T4S与数据走线DataL电连接。当数据写入晶体管的栅极T4G上的信号使得数据写入晶体管T4导通时，数据走线DataL上的驱动数据Data可以加载至像素驱动电路PDC上，具体的可以写入存储电容Cst中以用于控制第一节点N1的电压。这样，当像素驱动电路PDC能够输出驱动电流时，该驱动电流与写入像素驱动电路PDC的驱动数据Data相关。这样，在一些实施方式中，驱动电路行HPDC对应的行走线可以包括第一使能信号线EMLA和扫描走线GL。
在本公开的一些实施方式中，显示面板PNL还可以设置有沿行方向 DH延伸的复位控制线RL和初始电压线VinitL，复位控制线RL控制像素驱动电路PDC的复位，例如控制像素驱动电路PDC在将驱动数据Data写入之前对第一节点N1进行复位(将加载在初始电压线VinitL上的信号写入第一节点N1)，或者控制像素驱动电路PDC在发光元件DD发光之前或者发光元件DD发光之后对发光元件DD的像素电极进行复位(将加载在初始电压线VinitL上的信号写入发光元件DD的像素电极)。在一种示例中，复位控制线RL可以包括第一复位控制线RL1和第二复位控制线RL2，初始电压线VinitL包括第一初始电压线VInit1L和第二初始电压线Vinit2L；其中，第一复位控制线RL1用于控制像素驱动电路PDC在将驱动数据Data写入之前对第一节点N1进行复位，具体的，通过响应第一复位信号Re1而将加载于第一初始电压线VInit1L上的第一初始电压Vinit1写入第一节点N1；第二复位控制线RL2用于控制像素驱动电路PDC在发光元件DD发光之前或者发光元件DD发光之后对发光元件DD的像素电极进行复位，具体的，通过响应第二复位信号Re2而将加载于第二初始电压线Vinit2L上的第二初始电压Vinit2写入发光元件DD的像素电极。第一复位控制线RL1和第二复位控制线RL2可以为两个不同的走线，也可以为同一走线。当第一复位控制线RL1和第二复位控制线RL2为两个不同的走线时，第一复位控制线RL1和第二复位控制线RL2上的信号可以相同，也可以不相同。第一初始电压线VInit1L和第二初始电压线Vinit2L可以为两个不同的走线，也可以为同一走线(即初始电压线VinitL)。当第一初始电压线VInit1L和第二初始电压线Vinit2L为两个不同的走线时，第一初始电压Vinit1和第二初始电压Vinit2可以相同，也可以不相同。
举例而言，在一种示例中，像素驱动电路PDC包括电容复位晶体管T1，所述电容复位晶体管的源极T1S与初始电压线VinitL1电连接，所述电容复位晶体管的栅极T1G与第一复位控制线RL1电连接，所述电容复位晶体管的漏极T1D与第一节点N1电连接。当第一复位控制线RL1上的信号使得电容复位晶体管T1导通时，第一初始电压可以加载至第一节点N1而使得第一节点N1的电压被复位至第一初始电压。
再举例而言，在一种示例中，像素驱动电路PDC包括电极复位晶体管T7，所述电极复位晶体管的源极T7S与初始电压线VinitL2电连接，所 述电极复位晶体管的栅极T7G与第二复位控制线RL2电连接，所述电极复位晶体管的漏极T7D与发光元件DD的像素电极电连接。当第二复位控制线RL2上的信号使得电极复位晶体管T7导通时，第二初始电压可以加载至发光元件DD的像素电极而使得发光元件DD的像素电极的电压被复位至第二初始电压。
这样，在一些实施方式中，驱动电路行HPDC对应的行走线可以还包括复位控制线RL和初始电压线VinitL，例如包括第一复位控制线RL1、第二复位控制线RL2、第一初始电压线VInit1L和第二初始电压线Vinit2L。
进一步地，在相邻两行像素驱动电路PDC中，上一行像素驱动电路PDC所连接的第二复位控制线RL2与下一行像素驱动电路PDC所连接的第一复位控制线RL1为同一走线；上一行像素驱动电路PDC所连接的第二初始电压线Vinit2L与下一行像素驱动电路PDC所连接的第一初始电压线VInit1L为同一走线。换言之，相邻两个驱动电路行HPDC各自对应的行走线中，上一驱动电路行HPDC对应的第二复位控制线RL2与下一驱动电路行HPDC对应的第一复位控制线RL1为同一复位控制线RL，上一驱动电路行HPDC对应的第二初始电压线Vinit2L与下一驱动电路行HPDC对应的第一初始电压线VInit1L为同一初始电压线VinitL。
在本公开的一种实施方式中，像素驱动电路PDC还可以包括阈值补偿晶体管T2，阈值补偿晶体管T2补偿驱动晶体管T3的阈值电压，使得驱动晶体管T3输出的驱动电流与驱动晶体管T3的阈值电压无关。这可以消除驱动晶体管T3在空间上的性能不均一而导致的显示面板PNL的亮度不均一。在一种示例中，阈值补偿晶体管的源极T2S与驱动晶体管的漏极T3D(作为第三节点N3)电连接，阈值补偿晶体管的漏极T2D与第一节点N1电连接，阈值补偿晶体管的栅极T2G与扫描走线GL电连接。数据写入晶体管的漏极T4D与驱动晶体管的源极T3S(作为第二节点N2)电连接。像素驱动电路PDC还可以设置有第二发光控制晶体管T5，第二发光控制晶体管的源极T5S用于加载驱动电源VDD，第二发光控制晶体管的漏极T5D与第二节点N2电连接，第二发光控制晶体管的栅极T5G与第一使能信号线EMLA电连接。这样，当扫描走线GL上的信号使得阈值补偿晶体管T2和数据写入晶体管T4导通后，第一节点N1上被写入的电 压与驱动数据Data和驱动晶体管T3的阈值电压相关，实现对数据写入和对驱动晶体管T3的阈值补偿。这最终使得驱动晶体管T3输出的驱动电流与写入的驱动数据Data相关，而与驱动晶体管T3的阈值电压无关。
当然的，在本公开的其他实施方式中，阈值补偿晶体管T2和数据写入晶体管T4也可以不响应同一信号，例如一个响应高电平信号而另一个响应电平信号，以使得阈值补偿晶体管T2和数据写入晶体管T4能够在一些时间段内同时打开且在另外一些时间段内能够同时关闭为准；相应的，阈值补偿晶体管的栅极T2G和数据写入晶体管的栅极T4G所连接的走线不同。
可以理解的是，上述对至少部分行走线的介绍仅为示例性的介绍。为了实现对发光元件DD的驱动和向像素驱动电路PDC加载信号，显示面板PNL可以根据需要仅设置上述行走线中的部分，或者根据需要添加新的行走线。
如下，以像素驱动电路PDC为一种7电容复位晶体管T1C的像素驱动电路PDC为例，来对本公开的显示面板PNL的像素驱动电路PDC、部分行走线和部分DL做进一步的解释和说明。
该示例的像素驱动电路PDC包括存储电容Cst、电容复位晶体管T1、阈值补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和电极复位晶体管T7；其中，阈值补偿晶体管的漏极T2D、驱动晶体管的栅极T3G和存储电容的第一电极板CP1与第一节点N1电连接，驱动晶体管的源极T3S、第二发光控制晶体管的漏极T5D和数据写入晶体管的漏极T4D与第二节点N2电连接，驱动晶体管的漏极T3D、阈值补偿晶体管的源极T2S、第一发光控制晶体管的源极T6S与第三节点N3电连接；数据写入晶体管的漏极T4D与存储电容的第二电极板CP2电连接。电容复位晶体管的源极T1S用于加载第一初始电压，电容复位晶体管的栅极T1G用于加载第一复位信号，阈值补偿晶体管的栅极T2G用于加载扫描信号Gate，数据写入晶体管的源极T4S用于加载驱动数据Data，数据写入晶体管的栅极T4G用于加载扫描信号Gate，第二发光控制晶体管的源极T5S用于加载驱动电源VDD，第二发光控制晶体管的栅极T5G和第一发光控制晶体管的栅极T6G用于加 载第一电平信号，电极复位晶体管的栅极T7G用于加载第二复位信号，电极复位晶体管的源极T7S用于加载第二初始电压。其中，第一发光控制晶体管的漏极T6D和电极复位晶体管的漏极T7D与发光元件DD的像素电极电连接。
在该示例中，驱动电路行HPDC对应的行走线包括用于加载使能信号EM的第一使能信号线EMLA、用于加载扫描信号Gate的扫描走线GL、用于加载第一复位信号的第一复位控制线RL1、用于加载第二复位信号的第二复位控制线RL2、用于加载第一初始电压的第一初始电压线VInit1L、用于加载第二初始电压的第二初始电压线Vinit2L。其中，相邻两个驱动电路行HPDC对应的行走线中，上一驱动电路行HPDC对应的第二复位控制线RL2与下一驱动电路行HPDC对应的第一复位控制线RL1为同一复位控制线RL，上一驱动电路行HPDC对应的第二初始电压线Vinit2L与下一驱动电路行HPDC对应的第一初始电压线VInit1L为同一初始电压线VinitL。
在该示例中，使能信号EM为低电平信号时能够使得像素驱动电路PDC导通，使能信号EM为高电平信号时能够使得光学检测驱动电路MDC导通。每个行分区HHA中包括多个驱动电路行HPDC，每个行分区HHA中的各个驱动电路行HPDC受到同一使能信号使能信号EM的控制。参见图11，在依次相邻的多个行分区HHA中，各个行分区HHA的使能信号EM可以依次为低电平信号，以使得各个行分区HHA中的像素驱动电路PDC依次导通。其中，在图11的示例中，使能信号EM(N)表示第N个行分区HHA中的使能信号EM，使能信号EM(N+1)表示第N+1个行分区HHA中的使能信号EM，依次类推，使能信号EM(N+5)表示第N+5个行分区HHA中的使能信号EM。
在本公开的一些实施方式中，参见图3和图4，光学检测驱动电路MDC可以包括输出控制晶体管TN，光电检测器OPD与光学检测驱动电路MDC的输出端之间通过输出控制晶体管TN电连接，例如光电检测器OPD与感测信号线SSL之间通过输出控制晶体管TN电连接。进一步的，复合驱动电路XDC中，输出控制晶体管的栅极TNG和第一发光控制晶体管的栅极T6G用于加载同一信号。所述第一发光控制晶体管的栅极T6G 和所述输出控制晶体管的栅极TNG用于加载同一使能信号EM；所述第一发光控制晶体管T6和所述输出控制晶体管TN中的一个，用于响应使能信号EM的高电平信号而导通，另一个用于响应使能信号EM的低电平信号而导通。具体的，输出控制晶体管TN能够响应加载于输出控制晶体管的栅极TNG上的第二电平信号而导通，且能够响应加载于输出控制晶体管的栅极TNG的第一电平信号而截止；第一发光控制晶体管T6能够响应加载于第一发光控制晶体管的栅极T6G上的第一电平信号而导通，且能够响应加载于第一发光控制晶体管的栅极T6G的第二电平信号而截止。其中，第一电平信号和第二电平信号一个为使能信号EM的高电平信号，且另一个为使能信号EM的低电平信号。因为输出控制晶体管的栅极TNG和第一发光控制晶体管的栅极T6G加载同一使能信号EM，因此复合驱动电路XDC中输出控制晶体管TN和第一发光控制晶体管T6择一导通。
在一种示例中，参见图4～图8，显示面板PNL的行走线还可以包括沿行方向DH延伸的第二使能信号线EMLB；输出控制晶体管的栅极TNG与第二使能信号线EMLB电连接。用于驱动复合驱动电路XDC的第一像素驱动电路PDC1的第一使能信号线EMLA和用于驱动复合驱动电路XDC的光学检测驱动电路MDC的第二使能信号线EMLB之间，可以相互电连接，以使得两者加载同一使能信号EM。
在一种示例中，同一行分区HHA中的各个第一使能信号线EMLA和各个第二使能信号线EMLB，可以相互电连接，以保证同一行分区HHA中的使能信号EML加载同一使能信号EM。
在一种示例中，所述驱动晶体管T3和第一发光控制晶体管T6为P型晶体管，所述输出控制晶体管TN为金属氧化物半导体晶体管。这样，第一电平信号为低电平信号，第二电平信号为高电平信号。进一步的，驱动晶体管T3和第一发光控制晶体管T6为低温多晶硅晶体管。
在本公开一些实施方式中，参见图5～图8，显示面板PNL可以分为沿列方向DV依次排列的多个行分区HHA，每个行分区HHA包括一个驱动电路行HPDC或者相邻的多个驱动电路行HPDC。本公开一些实施方式中，同一行分区HHA中的各个使能信号EML可以相互电连接，以使得同一行分区HHA中的使能信号EML加载同一使能信号EM。相应的，相邻 两个行分区HHA中，所加载的使能信号EM的时序不同。
在一种示例中，在沿列方向DV依次排列的多个行分区HHA中，每个行分区HHA中的使能信号EM逐一被调制为第一电平信号(例如被调制为低电平信号)，即各个行分区HHA的使能信号EML可以逐级加载第一电平信号。当行分区HHA中的使能信号EM为第一电平信号时，该行分区HHA中的像素驱动电路PDC驱动发光元件DD发光且该行分区HHA中的光学检测驱动电路MDC电断路。当行分区HHA中的使能信号EM不为第一电平信号时，该使能信号EM可以为第二电平信号，该行分区HHA中的像素驱动电路PDC不驱动发光元件DD发光且该行分区HHA中的光学检测驱动电路MDC电通路。
可选的，行分区HHA中的像素驱动电路PDC所驱动的发光元件DD，可以位于该行分区HHA中；行分区HHA中的光学检测驱动电路MDC所驱动的光电检测器OPD，可以与光学检测驱动电路MDC位于不同的行分区HHA中，例如光学检测驱动电路MDC和光电检测器OPD位于相邻的两个行分区HHA中。这样，当一个选定行分区HHA中的使能信号EM呈第一电平信号时，该选定行分区HHA中的像素驱动电路PDC可以驱动发光元件DD发光；该选定行分区HHA中的光电检测器OPD可以以这些发光的发光元件DD作为光源来产生检测信号。在该选定行分区HHA以外的其他行分区HHA，利于该选定行分区HHA相邻的行分区HHA中，使能信号EM呈第二电平信号而使得其中的光学检测驱动电路MDC电导通。此时，选定行分区HHA中的光电检测器OPD在光源的照射下产生信号，该选定行分区HHA的光电检测器OPD位于其他行分区HHA中而能够输出该信号，进而使得光电检测器OPD产生的信号能够被加载至感测信号线SSL上。
进一步的，光电检测器OPD可以位于发光元件DD之间的间隙中，以避免挤占发光元件DD的空间而影响显示面板PNL的开口率。
在本公开的一种实施方式中，显示面板PNL还可以设置有沿行方向DH延伸的电源排布线EMLC。其中，如果一个驱动电路行HPDC没有第一像素驱动电路PDC1而无需设置驱动光学检测驱动电路MDC的第二使能信号线EMLB，则该驱动电路行HPDC可以设置电源排布线EMLC。该 电源排布线EMLC可以与相交叠的至少部分驱动电源走线VDDL电连接，例如与相交叠的各个驱动电源走线VDDL电连接。这样，一方面电源排布线EMLC与第二使能信号线EMLB不设置同一驱动电路行HPDC所占用的空间，因此显示面板PNL不会因布线太多而导致良率下降；另一方面，该电源排布线EMLC可以使得驱动电源走线VDDL之间电连接，进而使得驱动电源VDD的分布网格化，提高驱动电源VDD的均一性，进而利于提高显示面板PNL的均一性。
在一种示例中，电源排布线EMLC在驱动电路行HPDC中的位置和形状，与第二使能信号线EMLB在驱动电路行HPDC中的位置和形状一致，且电源排布线EMLC和第二使能信号线EMLB同层设置。这样，一方面利于电源排布线EMLC和第二使能信号线EMLB的设计和制备，另一方面可以提高制备电源排布线EMLC和第二使能信号线EMLB时图案化工艺的均一性。
在本公开的一种实施方式中，输出控制晶体管TN可以包括一个晶体管，也可以包括多个依次串联的亚晶体管。举例而言，输出控制晶体管TN包括两个串联的亚晶体管，每个亚晶体管均各自具有源极、漏极和栅极，且一个亚晶体管的源极与另一个亚晶体管的漏极电连接。这样，可以减小输出控制晶体管TN的漏电，避免不同光电检测器OPD的信号之间的串扰，进而提高光电检测器OPD精度。
在一种示例中，同一行分区HHA中的光学检测驱动电路MDC所驱动的各个光电检测器OPD，可以位于同一个行分区HHA中。这样，同一行分区HHA中的光学检测驱动电路MDC及其所驱动的光电检测器OPD可以同步工作，这可以减小对光线检测信号的处理难度。
参见图5～图8，在本公开实施方式中可以将设置有复合驱动电路XDC的驱动电路行HPDC定义为第二驱动电路行HPDCB，将不设置复合驱动电路XDC的驱动电路行HPDC定义为第一驱动电路行HPDCA。在一个行分区HHA的多个驱动电路行HPDC中，可以仅设置一个第二驱动电路行HPDCB，也可以设置多个第二驱动电路行HPDCB，或者不设置第二驱动电路行HPDCB。举例而言，在图5的示例中，每个行分区HHA包括两个驱动电路行HPDC，其中一个为第一驱动电路行HPDCA且另一个为第 二驱动电路行HPDCB。在举例而言，在图8的示例中，一个行分区HHA包括两个驱动电路行HPDC，且两个驱动电路行HPDC均为第二驱动电路行HPDCB。再举例而言，在图10的示例中，每个行分区HHA具有两个驱动电路行HPDC；其中，部分行分区HHA中的驱动电路行HPDC均为第一驱动电路行HPDCA，即不含有复合驱动电路XDC；其中，部分行分区HHA中的驱动电路行HPDC包括第二驱动电路行HPDCB，即具有复合驱动电路XDC。更具体的，在图10的示例中，在相邻的两个行分区HHA中，一个行分区HHA中不包括复合驱动电路XDC；另一个行分区HHA中不包括第二像素驱动电路PDC2，即全部为复合驱动电路XDC。这样，可以通过对第二驱动电路行HPDCB的数量和密度的调整，进而调整光电检测器OPD在列方向DV上的分辨率。
在本公开的一种实施方式中，在至少一个行分区HHA中多个复合驱动电路XDC同列设置，多个复合驱动电路XDC分别与不同的感测信号线SSL电连接。换言之，第二驱动电路列VPDCB在至少一个行分区HHA内具有多个复合驱动电路XDC，则该第二驱动电路列VPDCB对应的列走线组需要设置有与多个复合驱动电路XDC一一对应的多个感测信号线SSL，使得同一行分区HHA内的同列设置的多个复合驱动电路XDC分别与不同的感测信号线SSL电连接。举例而言，在图10的示例中，第二驱动电路列VPDCB在至少一个行分区HHA内具有两个复合驱动电路XDC，则该第二驱动电路列VPDCB对应的列走线组设置有两个感测信号线SSL，行分区HHA内同列设置的两个复合驱动电路XDC分别与两个感测信号线SSL电连接。这样，当行分区HHA中的复合驱动电路XDC均响应第二电平信号而导通时，各个复合驱动电路XDC所驱动的光电检测器OPD的信号可以分别输出至不同的感测信号线SSL中，避免了光电检测器OPD信号合并而产生的分辨率损失。
参见图12，本公开实施方式中，显示面板PNL可以包括依次层叠设置的衬底基板BP、驱动层驱动层F100和器件层器件层F200。其中，驱动层驱动层F100设置有用于驱动发光元件DD的像素驱动电路PDC和用于驱动光电检测器OPD的光学检测驱动电路MDC。发光元件DD和光电检测器OPD设置于其器件层。在一种示例中，光电检测器OPD设置于相 邻两个发光元件DD之间的间隙中，并利用相邻的发光元件DD发出的光作为光源。
在本公开的一些实施方式中，衬底基板BP可以为无机材料的衬底基板BP，也可以为有机材料的衬底基板BP。举例而言，在本公开的一种实施方式中，衬底基板BP的材料可以为钠钙玻璃(soda-lime Glass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中，衬底基板BP的材料可以为聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯基苯酚(Polyvinyl phenol，PVP)、聚醚砜(Polyether sulfone，PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate，PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate，PEN)或其组合。在本公开的另一种实施方式中，衬底基板BP也可以为柔性衬底基板BP，例如衬底基板BP的材料可以为聚酰亚胺(polyimide，PI)。衬底基板BP还可以为多层材料的复合，举例而言，在本公开的一种实施方式中，衬底基板BP可以包括依次层叠设置的底膜层(Bottom Film)、压敏胶层、第一聚酰亚胺层和第二聚酰亚胺层。
在本公开实施方式中，在驱动层驱动层F100中，任意一个像素驱动电路PDC和光学检测驱动电路MDC可以包括有晶体管，像素驱动电路PDC还可以包括存储电容。进一步地，晶体管可以为薄膜晶体管，薄膜晶体管可以选自顶栅型薄膜晶体管、底栅型薄膜晶体管或者双栅型薄膜晶体管；薄膜晶体管的有源层的材料可以为非晶硅半导体材料、低温多晶硅半导体材料、金属氧化物半导体材料、有机半导体材料或者其他类型的半导体材料；薄膜晶体管可以为N型薄膜晶体管或者P型薄膜晶体管。
可以理解的是，像素驱动电路中的各个晶体管中，任意两个晶体管之间的类型可以相同或者不相同。示例性地，在一种实施方式中，在一个像素驱动电路中，部分晶体管可以为N型晶体管且部分晶体管可以为P型晶体管。再示例性地，在本公开的另一种实施方式中，在一个像素驱动电路中，部分晶体管的有源层的材料可以为低温多晶硅半导体材料，且部分晶体管的有源层的材料可以为金属氧化物半导体材料。在本公开的一些实施方式中，薄膜晶体管为低温多晶硅晶体管。在本公开的另外一些实施方式 中，部分薄膜晶体管为低温多晶硅晶体管，部分薄膜晶体管为金属氧化物晶体管。
可选地，驱动层驱动层F100可以包括层叠于衬底基板BP和器件层之间的至少两个半导体层和多个导电金属层，半导体层、导电金属层等膜层之间可以设置于绝缘层。其中，半导体层可以形成有晶体管的沟道区以及与沟道区连接的源极、漏极，导电金属层可以形成有晶体管的栅极和存储电容的电极板，导电金属层还可以使得晶体管、存储电容等电连接以形成像素驱动电路PDC和光学检测驱动电路MDC。进一步的，半导体层可以包括低温多晶硅半导体层SEMI1和金属氧化物半导体层SEMI2。导电金属层可包括多层栅极层(例如两层或者三层栅极层)和至少一层源漏金属层(例如1～3层源漏金属层)。其中，各个膜层的位置关系可以根据薄膜晶体管的膜层结构确定。
在本公开的一种实施方式中，参见图12，驱动层驱动层F100可以包括依次层叠设置的低温多晶硅半导体层SEMI1、第一栅极层GT1、第二栅极层GT2、金属氧化物半导体层SEMI2、第三栅极层GT3、第一源漏金属层SD1和第二源漏金属层SD2，且在这些膜层之间均设置有绝缘层，这些绝缘层可以为无机绝缘层或者有机绝缘层。
作为一种示例，参见图12，驱动层驱动层F100中的绝缘层可以包括位于低温多晶硅半导体层SEMI1靠近衬底基板BP一侧的第一缓冲层Buff1、位于低温多晶硅半导体层SEMI1和第一栅极层GT1之间的第一栅极绝缘层GI1、位于第一栅极层GT1和第二栅极层GT2之间的第一层间电介质层ILD1、位于第二栅极层GT2与金属氧化物半导体层SEMI2之间的第二层间电介质层ILD2和第二缓冲层Buff2、位于金属氧化物半导体层SEMI2和第三栅极层GT3之间的第二栅极绝缘层GI2、位于第一源漏金属层SD1与第三栅极层GT3之间的第三层间电介质层ILD3、位于第一源漏金属层SD1和第二源漏金属层SD2之间的第一平坦化层PLN1、位于第二源漏金属层SD2远离衬底基板BP一侧的第二平坦化层PLN2等。其中，金属氧化物半导体层SEMI2设置于第二缓冲层Buff2表面。当然的，根据需要，还可以在第一源漏金属层SD1的表面设置钝化层或者在第二源漏金属层SD2的表面设置钝化层。
可选的，第一缓冲层Buff1、第一栅极绝缘层GI1、第二栅极绝缘层GI2、第一层间电介质层ILD1、第二层间电介质层ILD2、第三层间电介质层ILD3和第二缓冲层Buff2等可以选择无机绝缘材料，例如选择氧化硅、氮化硅或者氮氧化硅等材料；第二缓冲层Buff2和第二栅极绝缘层GI2尤其是可以选择氧化硅以减少金属氧化物半导体层SEMI2表面的缺陷。第一平坦化层PLN1、第二平坦化层PNL2等可以选择有机绝缘材料，例如可以为光敏树脂。
在本公开的一种实施方式中，像素驱动电路PDC的各个晶体管的沟道区均位于低温多晶硅半导体层SEMI1，即像素驱动电路PDC的各个晶体管均为低温多晶硅晶体管。当然的，在本公开的其他实施方式中，像素驱动电路PDC的部分晶体管可以为低温多晶硅晶体管且部分晶体管可以为金属氧化物晶体管。
在本公开的一种实施方式中，所述器件层器件层F200包括依次层叠设置与驱动层远离所述衬底基板BP一侧的像素电极层ANDL、像素定义层PDL、复合功能材料层MXL和公共电极层COML；所述复合功能材料层MXL包括电致发光材料层EL和光电转换材料层LE。所述像素电极层包括所述发光元件DD的像素电极、所述光电检测器OPD的器件电极和器件引线；所述光电检测器OPD的器件电极通过所述器件引线与驱动所述光电检测器OPD的光学检测驱动电路MDC电连接。换言之，光电检测器OPD的器件电极、器件引线和发光元件DD的像素电极可以同层设置，光电检测器OPD和复合驱动电路XDC之间通过器件引线电连接。
示例性的，参见图9和图10，在光电检测器OPD和复合驱动电路XDC之间具有器件走线ANDBL，器件走线ANDBL跨行分区HHA设置以使得光电检测器OPD和复合驱动电路XDC位于不同的行分区HHA中。
在本公开的一种实施方式中，参见图10，至少一个行分区HHA中具有同列设置的多个复合驱动电路XDC，该多个复合驱动电路XDC分别通过器件走线ANDBL与各自驱动的光电检测器OPD电连接，且这些器件走线ANDBL均位于复合驱动电路XDC沿行方向DH的同一侧，例如均位于复合驱动电路XDC的左侧或者右侧。换言之，行分区HHA中同列设置的多个复合驱动电路XDC所连接的器件走线ANDBL均位于复合驱动 电路XDC在行方向DH的同一侧。这样可以利于器件走线ANDBL的走线布设，减少器件走线ANDBL跨线而可能引起的串扰。
在一种示例中，所述器件层器件层F200还可以具有支撑柱层PS，支撑柱层PS在显示区包括多个支撑柱，且支撑柱位于像素定义层PDL远离衬底基板BP的表面，以便在蒸镀制程中支撑精细金属掩模版(Fine Metal Mask，FMM)。
在本公开的一种实施方式中，电致发光材料层至少覆盖被像素定义层PDL所暴露的像素电极。其中，电致发光材料层可以包括有机电致发光材料层，以及可以包括有空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一种或者多种。可以通过蒸镀工艺制备有机发光功能层电致发光材料层EL的各个膜层，且在蒸镀时可以采用精细金属掩模版或者开放式掩膜板(Open Mask)定义各个膜层的图案。公共电极层COML在显示区可以覆盖有机发光功能层电致发光材料层EL。如此，像素电极、公共电极层COML和位于像素电极和公共电极层COML之间的电致发光材料层形成有机发电致光二极管，任意一个有机电致发光二极管可以作为显示面板的一个子像素。
可选的，器件层还可以包括位于公共电极层COML远离衬底基板BP一侧的光取出层，以增强有机发光二极管的出光效率。
可选地，显示面板还可以包括薄膜封装层TFE。薄膜封装层TFE设于器件层器件层F200远离衬底基板BP的表面，可以包括交替层叠设置的无机封装层和有机封装层。触控层设置于薄膜封装层TFE远离衬底基板BP的一侧。其中，无机封装层可以有效的阻隔外界的水分和氧气，避免水氧入侵有机发光功能层电致发光材料层EL而导致材料降解。可选地，无机封装层的边缘可以位于外围区。有机封装层位于相邻的两层无机封装层之间，以便实现平坦化和减弱无机封装层之间的应力。其中，有机封装层的边缘，可以位于显示区的边缘和无机封装层的边缘之间。示例性地，薄膜封装层TFE包括依次层叠于器件层远离衬衬底基板BP一侧的第一无机封装层、有机封装层和第二无机封装层。
如下，以像素驱动电路PDC为图4中示例的第一像素驱动电路PDC1且光学检测驱动电路MDC为输出控制晶体管TN为例，对本公开实施方 式中的显示面板PNL的结构、布线方式和功能做进一步示例性说明。在该示例中，像素驱动电路PDC具有7个低温多晶硅晶体管和1个存储电容。可以理解的是，在本公开实施方式的其他实施例中，像素驱动电路PDC中的晶体管的数量、类型、存储电容的数量、晶体管之间的连接方式和分布位置等，可以与本示例不同。在该示例中，显示面板PNL设置有用于布设像素驱动电路PDC的电路布设区PDCA，该电路布设区PDCA呈矩形且阵列分布，这使得每个像素驱动电路PDC的多数晶体管位于该电路布设区PDCA内；但是，像素驱动电路PDC的部分晶体管可以位于其他像素驱动电路PDC的电路布设区PDCA内。具体的，在该示例中，像素驱动电路PDC的电极复位晶体管T7可以位于同列相邻的像素驱动电路PDC的电路布设区PDCA内；相应的，像素驱动电路PDC的电路布设区PDCA内的电极复位晶体管T7为同列相邻的像素驱动电路PDC的电极复位晶体管T7。根据输出控制晶体管TN的类型和分布情况，提供第一示例至第三示例等三种不同的示例。
参见图12，在该示例的显示面板PNL中，显示面板PNL的驱动层包括依次层叠设置的第一缓冲层Buff1、低温多晶硅半导体层SEMI1、第一栅极绝缘层GI1、第一栅极层GT1、第一层间电介质层ILD1、第二栅极层GT2、第二层间电介质层ILD2、第二缓冲层Buff2、金属氧化物半导体层SEMI2、第二栅极绝缘层GI2、第三栅极层GT3、第三层间电介质层ILD3、第一源漏金属层SD1、第一平坦化层PLN1、第二源漏金属层SD2、第二平坦化层PLN2。其中，第一示例至第三示例的低温多晶硅半导体层SEMI1、第一栅极层GT1、第二栅极层GT2可以相同。
图13为三种示例的显示面板PNL中，显示面板PNL的低温多晶硅半导体层SEMI1的结构示意图。参见图13，低温多晶硅半导体层SEMI1可以设置有保持半导体特性的电容复位晶体管的沟道区T1Act、阈值补偿晶体管的沟道区T2Act、驱动晶体管的沟道区T3Act、数据写入晶体管的沟道区T4Act、第二发光控制晶体管的沟道区T5Act、第一发光控制晶体管的沟道区T6Act、电极复位晶体管的沟道区T7Act，以及设置有被导体化的连接区。这些被导体化的连接区可以包括各个晶体管的源极和漏极，晶体管的源极和漏极分别连接于晶体管的沟道区两端。电容复位晶体管的源 极T1S通过位于第一源漏金属层SD1的第二金属转接结构ML2与位于第二栅极层GT2的初始电压线VinitL电连接，以便向电容复位晶体管的源极T1S加载Vinit。参见图13，本像素驱动电路PDC的电容复位晶体管的源极T1S与同列相邻像素驱动电路PDC的电极复位晶体管的源极T7S可以相互连接。电容复位晶体管的漏极T1D和阈值补偿晶体管的漏极T2D相互连接，且能够通过位于第一源漏金属层SD1的第三金属转接结构ML3与位于第一栅极层GT1的存储电容的第一电极板CP1电连接，该存储电容的第一电极板CP1可以覆盖驱动晶体管的沟道区T3Act以复用为驱动晶体管的栅极T3G，这使得电容复位晶体管的漏极T1D、阈值补偿晶体管的漏极T2D、存储电容的第一电极板CP1和第三金属转接结构ML3作为第一节点N1的一部分。阈值补偿晶体管的源极T2S与驱动晶体管的漏极T3D、第一发光控制晶体管的源极T6S连接，以作为第二节点N2的一部分。第一发光控制晶体管的漏极T6D与电极复位晶体管的漏极T7D连接，且能够通过过孔与位于第一源漏金属层SD1的第四金属转接结构ML4电连接，第四金属转接结构ML4用于通过位于第二源漏金属层SD2的第五金属转接结构ML5与像素电极ANDA电连接。第二发光控制晶体管的源极T5S用于通过过孔与位于第一源漏金属层SD1的驱动电源走线VDDL电连接，第二发光控制晶体管的漏极T5D、驱动晶体管的源极T3S、数据写入晶体管的漏极T4D电连接，以作为第三节点N3的一部分。数据写入晶体管的源极T4S位于电路布设区PDCA在行方向DH上的一侧且与数据写入晶体管的沟道区T4Act连接，其用于通过过孔与设置于第一源漏金属层SD1的数据走线DataL电连接，以便向数据写入晶体管的源极T4S加载驱动数据Data。
其中，电容复位晶体管的沟道区T1Act可以包括两个亚沟道区，两个亚沟道区之间通过导体化的低温多晶硅电连接，这使得电容复位晶体管T1相当于串联的两个亚晶体管，进而可以降低电容复位晶体管T1的漏电以提高存储电容Cst的电压保持能力。阈值补偿晶体管的沟道区T2Act可以包括两个亚沟道区，两个亚沟道区之间通过导体化的低温多晶硅电连接，这使得阈值补偿晶体管T2相当于串联的两个亚晶体管，进而可以降低阈值补偿晶体管T2的漏电以提高存储电容Cst的电压保持能力。
其中，电容复位晶体管T1的两个亚沟道区、电极复位晶体管的沟道区T7Act可以同行设置，因此可以与位于第一栅极层GT1的复位控制线RL交叠设置，以使得复位控制线RL的部分区域同时作为电容复位晶体管的栅极T1G和电极复位晶体管的栅极T7G。
其中，阈值补偿晶体管T2的两个亚沟道区可以相互垂直设置，且一个亚沟道区与数据写入晶体管的沟道区T4Act同行设置。位于第一栅极层GT1的扫描走线GL与数据写入晶体管的沟道区T4Act交叠以使得交叠部分作为数据写入晶体管的栅极T4G，且扫描走线GL与阈值补偿晶体管T2的一个沟道区交叠以使得交叠部分作为阈值补偿晶体管T2的一个亚晶体管的栅极；扫描走线GL可以具有侧枝部，该侧枝部与阈值补偿晶体管T2的另一个沟道区交叠以使得交叠部分作为阈值补偿晶体管T2的另一个亚晶体管的栅极。
其中，第二发光控制晶体管的沟道区T5Act和第一发光控制晶体管的沟道区T6Act同行设置，这样位于第一栅极层GT1的第一使能信号线EMLA可以同时与第二发光控制晶体管的沟道区T5Act和第一发光控制晶体管的沟道区T6Act交叠；第一使能信号线EMLA与第二发光控制晶体管的沟道区T5Act交叠的部分，可以作为第二发光控制晶体管的栅极T5G，第一使能信号线EMLA与第一发光控制晶体管的沟道区T6Act交叠的部分，可以作为第一发光控制晶体管的栅极T6G。
图14为三种示例的显示面板PNL中，第一栅极层GT1的结构示意图。参见图14，第一栅极层GT1设置有沿行方向DH延伸的复位控制线RL、扫描走线GL和第一使能信号线EMLA，还设置有存储电容的第一电极板CP1。进一步的，参见图14，在同一电路布设区PDCA中，复位控制线RL、扫描走线GL、存储电容的第一电极板CP1和第一使能信号线EMLA沿列方向DV依次排列。
图15为三种示例的显示面板PNL中，第二栅极层GT2的结构示意图。参见图15，第二栅极层GT2设置有沿行方向DH延伸的初始电压线VinitL，以及设置有第一金属转接结构ML1和存储电容的第二电极板CP2。其中，第一金属转接结构ML1与位于第一源漏金属层SD1的驱动电源走线VDDL电连接，且能够与数据写入晶体管的源极T4S部分交叠。这样，第 一金属转接结构ML1能够对数据写入晶体管的源极T4S进行稳压，减小数据走线DataL上的信号波动对像素驱动电路PDC的串扰，进而提高像素驱动电路PDC的稳定性。存储电容的第二电极板CP2与存储电容的第一电极板CP1交叠设置，且通过过孔与位于第一源漏金属层SD1的驱动电源走线VDDL电连接。存储电容的第二电极板CP2具有暴露存储电容的第一电极板CP1的HA，第三金属转接结构ML3可以通过该HA与存储电容的第一电极板CP1电连接。进一步的，在同一电路布设区PDCA中，初始电压线VinitL、第一金属转接结构ML1、存储电容的第二电极板CP2可以沿列方向DV依次排列。
在一种示例中，同行相邻电路布设区PDCA中的存储电容的第二电极板CP2可以相互连接，进而使得相邻的驱动电源走线VDDL通过存储电容的第二电极板CP2电连接。这样可以使得驱动电源VDD的分布网格化，提高驱动电源VDD的均一性。
在一种示例中，如果该电路布设区PDCA用于布设复合驱动电路XDC，则该存储电容的第二电极板CP2还可以与位于金属氧化物半导体层SEMI2的输出控制晶体管的沟道区TNAct交叠设置，以为输出控制晶体管的沟道区TNAct遮光，例如存储电容的第二电极板CP2可以具有一个遮光区域SA，输出控制晶体管的沟道区TNAct在第二栅极层GT2的正投影可以位于该遮光区域SA内。当然的，在其他示例中，第二栅极层GT2也可以单独设置一个遮光部件，或者第二栅极层GT2可以设置第二使能信号线EMLB与位于第三栅极层GT3的第二使能信号线EMLB一起驱动输出控制晶体管TN。
图16为第一示例的显示面板PNL中，第三栅极层GT3和金属氧化物半导体层SEMI2的结构示意图。其中，在第一示例中，一个行分区HHA中仅一个驱动电路行HPDC设置有复合驱动电路XDC，且该复合驱动电路XDC中的输出控制晶体管TN有两个亚沟道区。参见图16，在该第一示例中，第三栅极层GT3设置有第二使能信号线EMLB和电源排布线EMLC；其中，第二使能信号线EMLB与输出控制晶体管TN的一个亚沟道区交叠以使得交叠部分作为输出控制晶体管TN的一个亚晶体管的栅极；第二使能信号线EMLB具有侧枝部，该侧枝部与输出控制晶体管TN的另 一个亚沟道区交叠，以使得交叠部分作为输出控制晶体管TN的另一个亚晶体管的栅极。在不设置复合驱动电路XDC的驱动电路行HPDC处，第三栅极层GT3设置有电源排布线EMLC，电源排布线EMLC用于与位于第一源漏金属层SD1的驱动电源走线VDDL电连接，以使得驱动电源VDD的分布进一步网格化。
图17为第二示例的显示面板PNL中，第三栅极层GT3和金属氧化物半导体层SEMI2的结构示意图。其中，在第二示例中，一个行分区HHA中仅一个驱动电路行HPDC设置有复合驱动电路XDC，且该复合驱动电路XDC中的输出控制晶体管TN只有一个沟道区。参见图17，在该第二示例中，第三栅极层GT3设置有第二使能信号线EMLB和电源排布线EMLC；其中，第二使能信号线EMLB与输出控制晶体管TN的沟道区交叠以使得交叠部分作为输出控制晶体管TN的栅极。在不设置复合驱动电路XDC的驱动电路行HPDC处，第三栅极层GT3设置有电源排布线EMLC，电源排布线EMLC用于与位于第一源漏金属层SD1的驱动电源走线VDDL电连接，以使得驱动电源VDD的分布进一步网格化。
图18为第三示例的显示面板PNL中，第三栅极层GT3和金属氧化物半导体层SEMI2的结构示意图。其中，在第二示例中，其中至少一个行分区HHA中两个驱动电路行HPDC设置有复合驱动电路XDC，且该复合驱动电路XDC中的输出控制晶体管TN只有一个沟道区。参见图18，在该第三示例中，该两个驱动电路行HPDC对应的电路布设区PDCA处均设置有第二使能信号线EMLB，且第二使能信号线EMLB均与输出控制晶体管的沟道区TNAct交叠以使得交叠部分作为输出控制晶体管的栅极TNG。
图19为第一示例的显示面板PNL中，第一源漏金属层SD1的结构示意图。其中，用黑色填充的圆圈表示该第一源漏金属层SD1与之下的各个膜层(低温多晶硅半导体层SEMI1、第一栅极层GT1、第二栅极层GT2、金属氧化物半导体层SEMI2、第三栅极层GT3等)进行过孔连接时过孔的位置。参见图19，在第一示例中，第一源漏金属层SD1设置有数据走线DataL、驱动电源走线VDDL，且在每个电路布设区PDCA中均设置有第二金属转接结构ML2、第三金属转接结构ML3和第四金属转接结构 ML4。在复合驱动电路XDC对应的电路布设区PDCA，还设置有第六金属转接结构MN1和第七金属转接结构MN2。其中，数据走线DataL通过过孔与数据写入晶体管的源极T4S电连接；驱动电源走线VDDL通过过孔与第一金属转接结构ML1、第二发光控制晶体管的源极T5S、存储电容的第二电极板CP2电连接；第二金属转接结构ML2通过过孔分别与初始电压线VinitL、电容复位晶体管的源极T1S电连接，还与上一行像素驱动电路PDC的电极复位晶体管的源极T7S电连接；第三金属转接结构ML3通过过孔与电容复位晶体管的漏极T1D、阈值补偿晶体管的漏极T2D电连接。第四金属转接结构ML4通过过孔与电极复位晶体管的漏极T7D、第一发光控制晶体管的漏极T6D电连接。其中，第四金属转接结构ML4还通过过孔与位于第二源漏金属层SD2的第五金属转接结构ML5电连接，且第五金属转接结构ML5通过过孔与位于像素电极层ANDL的像素电极ANDA电连接，进而使得该电路布设区PDCA中的像素驱动电路PDC驱动发光元件DD。在该第一示例中，第六金属转接结构MN1具有两个转接部和连接两个转接部的转接线；其中，第六金属转接结构MN1的第一转接部通过过孔与输出控制晶体管的漏极TND电连接，第六金属转接结构MN1的第二转接部通过过孔与位于第二源漏金属层SD2的第九金属转接结构MN4电连接，第九金属转接结构MN4用于与位于像素电极层ANDL的器件电极ANDB通过器件走线ANDBL电连接。第七金属转接结构MN2具有两个转接部和连接两个转接部的转接线；其中，第七金属转接结构MN2的第一转接部通过过孔与输出控制晶体管的源极TNS电连接，第七金属转接结构MN2的第二转接部通过过孔与位于第二源漏金属层SD2的第八金属转接结构MN3电连接，第八金属转接结构MN3与感测信号线SSL电连接。这样，光电检测器OPD产生的信号可以通过输出控制晶体管的沟道区TNAct转发至对应的感测信号线SSL。在不设置复合驱动电路XDC的驱动电路行HPDC对应的电路布设区PDCA中，驱动电源走线VDDL还与位于第三栅极层GT3的电源排布线EMLC通过过孔电连接。
图20为第二示例的显示面板PNL中，第一源漏金属层SD1的结构示意图。其中，用黑色填充的圆圈表示该第一源漏金属层SD1与之下的各个 膜层(低温多晶硅半导体层SEMI1、第一栅极层GT1、第二栅极层GT2、金属氧化物半导体层SEMI2、第三栅极层GT3等)进行过孔连接时过孔的位置。参见图20，在第二示例中，第一源漏金属层SD1设置有数据走线DataL、驱动电源走线VDDL，且在每个电路布设区PDCA中均设置有第二金属转接结构ML2、第三金属转接结构ML3和第四金属转接结构ML4。在复合驱动电路XDC对应的电路布设区PDCA，还设置有第六金属转接结构MN1和第七金属转接结构MN2。其中，数据走线DataL通过过孔与数据写入晶体管的源极T4S电连接；驱动电源走线VDDL通过过孔与第一金属转接结构ML1、第二发光控制晶体管的源极T5S、存储电容的第二电极板CP2电连接；第二金属转接结构ML2通过过孔分别与初始电压线VinitL、电容复位晶体管的源极T1S电连接，还与上一行像素驱动电路PDC的电极复位晶体管的源极T7S电连接；第三金属转接结构ML3通过过孔与电容复位晶体管的漏极T1D、阈值补偿晶体管的漏极T2D电连接。第四金属转接结构ML4通过过孔与电极复位晶体管的漏极T7D、第一发光控制晶体管的漏极T6D电连接。其中，第四金属转接结构ML4还通过过孔与位于第二源漏金属层SD2的第五金属转接结构ML5电连接，且第五金属转接结构ML5通过过孔与位于像素电极层ANDL的像素电极ANDA电连接，进而使得该电路布设区PDCA中的像素驱动电路PDC驱动发光元件DD。在该第二示例中，第六金属转接结构MN1具有两个转接部，第六金属转接结构MN1的第一转接部通过过孔与输出控制晶体管的漏极TND电连接，第六金属转接结构MN1的第二转接部通过过孔与位于第二源漏金属层SD2的第九金属转接结构MN4电连接，第九金属转接结构MN4用于与位于像素电极层ANDL的器件电极ANDB通过器件走线ANDBL电连接。第七金属转接结构MN2具有两个转接部，第七金属转接结构MN2的第一转接部通过过孔与输出控制晶体管的源极TNS电连接，第七金属转接结构MN2的第二转接部通过过孔与位于第二源漏金属层SD2的第八金属转接结构MN3电连接，第八金属转接结构MN3与感测信号线SSL电连接。这样，光电检测器OPD产生的信号可以通过输出控制晶体管的沟道区TNAct转发至对应的感测信号线SSL。在不设置复合驱动电路XDC的驱动电路行HPDC对应的电路布设区PDCA中，驱动电源走 线VDDL还与位于第三栅极层GT3的电源排布线EMLC通过过孔电连接。
图21为第三示例的显示面板PNL中，第一源漏金属层SD1的结构示意图。其中，用黑色填充的圆圈表示该第一源漏金属层SD1与之下的各个膜层(低温多晶硅半导体层SEMI1、第一栅极层GT1、第二栅极层GT2、金属氧化物半导体层SEMI2、第三栅极层GT3等)进行过孔连接时过孔的位置。该第三示例的显示面板PNL的第一源漏金属层SD1与第二示例的显示面板PNL的第一源漏金属层SD1基本相同，区别仅在于在部分相邻的两个电路布设区PDCA中均设置有第六金属转接结构MN1、第七金属转接结构MN2等结构。
图22为第一示例和第二示例中显示面板PNL在第二源漏金属层SD2的结构示意图。其中，第二源漏金属层SD2设置有与驱动电源走线VDDL对应的驱动电源辅助走线VDDLA和设置有与第二驱动电路列VPDCB对应的感测信号线SSL，以及在复合驱动电路XDC对应的电路布设区PDCA中设置有第八金属转接结构MN3和第九金属转接结构MN4，以及在各个电路布设区PDCA中设置有第五金属转接结构ML5。其中，驱动电源辅助走线VDDLA与驱动电源走线VDDL之间电连接，例如在每个电路布设区PDCA中均以过孔进行电连接，这样可以减小驱动电源走线VDDL的阻抗，提高驱动电源VDD的均一性。第八金属转接结构MN3与感测信号线SSL电连接，第九金属转接结构MN4用于与位于第一源漏金属层SD1的第七金属转接结构MN2电连接，这使得第九金属转接结构MN4所连接光电检测器OPD能够通过输出控制晶体管TN连接至感测信号线SSL。第五金属转接结构ML5与位于第一源漏金属层SD1的第四金属转接结构ML4电连接，且与发光元件DD电连接，以使得像素驱动电路PDC能够驱动发光元件DD。
图23为第三示例中显示面板PNL在第二源漏金属层SD2的结构示意图。其中，第三示例中第二源漏金属层SD2的结构与第一示例和第二示例类似，区别仅在于第二驱动电路列VPDCB对应的区域设置有两个感测信号线SSL，以用于分别连接同列相邻的两个复合驱动电路XDC。相应的，在同列相邻的两个复合驱动电路XDC各自对应的电路布设区PDCA中均各自设置有第八金属转接结构MN3和第九金属转接结构MN4，第八金属 转接结构MN3与对应的感测信号线SSL电连接。
图24为第一示例和第二示例中显示面板PNL在像素电极层ANDL的结构示意图。
其中，像素电极层ANDL设置有像素电极ANDA、器件电极ANDB和器件走线ANDBL。像素电极ANDA在末端HC通过过孔与第二源漏金属层SD2的第五金属转接结构ML5电连接，以使得像素驱动电路PDC驱动发光元件DD。器件电极ANDB通过器件走线ANDBL与位于第二源漏金属层SD2的第九金属转接结构MN4电连接，以使得光学检测驱动电路MDC驱动光电检测器OPD。其中，参见图24，器件走线ANDBL远离器件电极ANDB的端部HB，与器件电极ANDB位于不同的行分区HHA中；这使得光学检测驱动电路MDC和复合驱动电路XDC所驱动的光电检测器OPD分别位于不同的行分区HHA中。
图25为第三示例中显示面板PNL在像素电极层ANDL的结构示意图。其中，像素电极层ANDL设置有像素电极ANDA、器件电极ANDB和器件走线ANDBL。像素电极ANDA通过过孔与第二源漏金属层SD2的第五金属转接结构ML5电连接，以使得像素驱动电路PDC驱动发光元件DD。器件电极ANDB通过器件走线ANDBL与位于第二源漏金属层SD2的第九金属转接结构MN4电连接，以使得光学检测驱动电路MDC驱动光电检测器OPD。其中，参见图25，同一行分区HHA中的同列两个光学检测驱动电路MDC所驱动的光电检测器OPD，均位于另一相邻的行分区HHA中；且，两个器件走线ANDBL均位于像素电极ANDA的同一侧。这使得，两个器件走线ANDBL的长度不同。当然的，也可以借助桥接等使得两个器件走线ANDBL的长度相同，以提高光电检测器OPD的均一性。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (21)

  1. 一种显示面板，包括多个复合驱动电路以及包括所述复合驱动电路驱动的发光元件和光电检测器；所述复合驱动电路包括用于驱动所述发光元件的第一像素驱动电路和用于驱动所述光电检测器的光学检测驱动电路；
    其中，所述第一像素驱动电路包括驱动晶体管和第一发光控制晶体管；所述驱动晶体管能够在所述驱动晶体管的栅极上的电压的控制下输出驱动所述发光元件的驱动电流；所述驱动晶体管通过所述第一发光控制晶体管与所述发光元件的像素电极电连接；
    所述光学检测驱动电路包括输出控制晶体管；所述光电检测器的器件电极与感测信号线之间通过所述输出控制晶体管电连接；
    所述显示面板包括沿列方向依次排列的多个行分区，每个所述行分区内设置有用于加载同一使能信号的使能信号线组；
    其中，至少一个所述行分区设置有所述复合驱动电路，所述复合驱动电路的输出控制晶体管的栅极和第一发光控制晶体管的栅极与所述使能信号线组电连接；所述第一发光控制晶体管和所述输出控制晶体管中的一个，用于响应所述使能信号的高电平信号而导通，另一个用于响应所述使能信号的低电平信号而导通；所述复合驱动电路和所述复合驱动电路所驱动的光电检测器分别位于不同的所述行分区中。
  2. 根据权利要求1所述的显示面板，其中，所述复合驱动电路和所述复合驱动电路所驱动的光电检测器分别位于相邻的两个所述行分区中。
  3. 根据权利要求1所述的显示面板，其中，所述驱动晶体管和第一发光控制晶体管为P型晶体管，所述输出控制晶体管为金属氧化物半导体晶体管。
  4. 根据权利要求1所述的显示面板，其中，所述第一像素驱动电路还包括存储电容和数据写入晶体管，所述驱动晶体管的栅极与所述存储电容电连接，用于在所述驱动晶体管的栅极上的电压的控制下输出驱动所述发光元件的驱动电流；所述数据写入晶体管被配置为，能够将驱动数据写入所述存储电容中。
  5. 根据权利要求4所述的显示面板，其中，所述第一像素驱动电路 还包括电容复位晶体管、阈值补偿晶体管、第二发光控制晶体管和电极复位晶体管，其中，
    所述电容复位晶体管的源极用于加载第一初始电压，所述电容复位晶体管的漏极与第一节点电连接，所述电容复位晶体管的栅极用于加载第一复位信号；
    所述阈值补偿晶体管的源极与第三节点电连接，所述阈值补偿晶体管的漏极与所述第一节点电连接，所述阈值补偿晶体管的栅极用于加载扫描信号；
    所述驱动晶体管的源极与第二节点电连接，所述驱动晶体管的漏极与所述第三节点电连接，所述驱动晶体管的栅极与所述第一节点电连接；
    所述数据写入晶体管的源极用于加载驱动数据，所述数据写入晶体管的漏极与所述第二节点电连接，所述数据写入晶体管的栅极用于加载扫描信号；
    所述第二发光控制晶体管的源极用于加载驱动电源，所述第二发光控制晶体管的漏极与所述第二节点电连接，所述第二发光控制晶体管的栅极用于加载与所述第一发光控制晶体管的栅极上相同的使能信号；
    所述第一发光控制晶体管的源极与所述第三节点电连接，所述第一发光控制晶体管的漏极与所述发光元件的像素电极电连接；
    所述电极复位晶体管的源极用于加载第二初始电压，所述电极复位晶体管的漏极与所述第一发光控制晶体管的漏极电连接，所述电极复位晶体管的栅极用于加载第二复位信号。
  6. 根据权利要求1所述的显示面板，其中，所述显示面板包括依次层叠设置的衬底基板、驱动层和器件层；
    所述第一像素驱动电路和所述光学检测驱动电路位于所述驱动层，所述发光元件和所述光电检测器位于所述器件层。
  7. 根据权利要求6所述的显示面板，其中，在设置有所述复合驱动电路的所述行分区中，所述使能信号线组包括至少一个第一使能信号线和至少一个第二使能信号线；
    所述行分区中的各个第一发光控制晶体管的栅极与所述第一使能信号线电连接，所述行分区中的输出控制晶体管的栅极与所述第二使能信号 线电连接。
  8. 根据权利要求7所述的显示面板，其中，所述显示面板包括显示区和围绕所述显示区的外围区；所述复合驱动电路设置于显示区中；
    所述第一使能信号线和所述第二使能信号线沿行方向穿过所述显示区，且同一所述使能信号线组的第一使能信号线和第二使能信号线的端部在所述外围区电连接。
  9. 根据权利要求6所述的显示面板，其中，所述器件层包括依次层叠设置于驱动层远离所述衬底基板一侧的像素电极层、像素定义层、复合功能材料层和公共电极层；所述复合功能材料层包括光电转换材料层和电致发光材料层；
    所述像素电极层包括所述发光元件的像素电极、所述光电检测器的器件电极和器件走线；
    所述光电检测器的器件电极通过所述器件走线与驱动所述光电检测器的光学检测驱动电路电连接。
  10. 根据权利要求1所述的显示面板，其中，在所述复合驱动电路中，所述光学检测驱动电路的布线区域，位于所述第一像素驱动电路的布线区域以内。
  11. 根据权利要求1～9任意一项所述的显示面板，其中，所述显示面板还包第二像素驱动电路和所述第二像素驱动电路驱动的发光元件。
  12. 根据权利要求11所述的显示面板，其中，所述复合驱动电路和所述第二像素驱动电路排列成多个驱动电路行；任意一个所述行分区中包括一个或者多个所述驱动电路行。
  13. 根据权利要求12所述的显示面板，其中，任意一个所述行分区中，最多有一个所述驱动电路行具有所述复合驱动电路；
    所述复合驱动电路和所述第二像素驱动电路排列成多个驱动电路列；
    位于同一所述驱动电路列的各个光学检测驱动电路与同一所述感测信号线电连接。
  14. 根据权利要求12所述的显示面板，其中，所述复合驱动电路和所述第二像素驱动电路排列成多个驱动电路列；至少一个所述驱动电路列的多个复合驱动电路位于同一行分区中；
    位于同一所述行分区内且位于同一所述驱动电路列的多个复合驱动电路，分别连接至不同的感测信号线。
  15. 根据权利要求11所述的显示面板，其中，所述复合驱动电路和所述第二像素驱动电路排列成多个驱动电路列；
    所述显示面板包括与各所述驱动电路列一一对应的驱动电源走线；所述驱动电路列的各个第一像素驱动电路和第二像素驱动电路与对应的所述驱动电源走线电连接；
    所述显示面板还设置有与使能信号线组同层设置的电源排布线，所述电源排布线沿行方向延伸且与各个所述驱动电源走线电连接。
  16. 根据权利要求11所述的显示面板，其中，所述第一像素驱动电路和所述第二像素驱动电路相同。
  17. 一种显示装置，包括权利要求1～16任意一项所述的显示面板。
  18. 一种复合驱动电路，包括用于驱动发光元件的第一像素驱动电路和用于驱动光电检测器的光学检测驱动电路；
    其中，所述第一像素驱动电路包括驱动晶体管和第一发光控制晶体管；所述驱动晶体管能够在所述驱动晶体管的栅极上的电压的控制下输出驱动所述发光元件的驱动电流；所述驱动晶体管通过所述第一发光控制晶体管与所述发光元件的像素电极电连接；
    所述光学检测驱动电路包括输出控制晶体管；所述光电检测器的器件电极与所述光学检测驱动电路的输出端之间通过所述输出控制晶体管电连接；
    所述第一发光控制晶体管的栅极和所述输出控制晶体管的栅极用于加载同一使能信号；所述第一发光控制晶体管和所述输出控制晶体管中的一个，用于响应使能信号的高电平信号而导通，另一个用于响应使能信号的低电平信号而导通。
  19. 根据权利要求18所述的复合驱动电路，其中，所述驱动晶体管和第一发光控制晶体管为P型晶体管，所述输出控制晶体管为金属氧化物半导体晶体管。
  20. 根据权利要求19所述的复合驱动电路，其中，所述第一像素驱动电路还包括存储电容和数据写入晶体管，所述驱动晶体管的栅极与所述 存储电容电连接，用于在所述驱动晶体管的栅极上的电压的控制下输出驱动所述发光元件的驱动电流；所述数据写入晶体管被配置为，能够将驱动数据写入所述存储电容中。
  21. 根据权利要求20所述的复合驱动电路，其中，所述第一像素驱动电路还包括电容复位晶体管、阈值补偿晶体管、第二发光控制晶体管和电极复位晶体管，其中，
    所述电容复位晶体管的源极用于加载第一初始电压，所述电容复位晶体管的漏极与第一节点电连接，所述电容复位晶体管的栅极用于加载第一复位信号；
    所述阈值补偿晶体管的源极与第三节点电连接，所述阈值补偿晶体管的漏极与所述第一节点电连接，所述阈值补偿晶体管的栅极用于加载扫描信号；
    所述驱动晶体管的源极与第二节点电连接，所述驱动晶体管的漏极与所述第三节点电连接，所述驱动晶体管的栅极与所述第一节点电连接；
    所述数据写入晶体管的源极用于加载驱动数据，所述数据写入晶体管的漏极与所述第二节点电连接，所述数据写入晶体管的栅极用于加载扫描信号；
    所述第二发光控制晶体管的源极用于加载驱动电源，所述第二发光控制晶体管的漏极与所述第二节点电连接，所述第二发光控制晶体管的栅极用于加载与所述第一发光控制晶体管的栅极上相同的使能信号；
    所述第一发光控制晶体管的源极与所述第三节点电连接，所述第一发光控制晶体管的漏极与所述发光元件的像素电极电连接；
    所述电极复位晶体管的源极用于加载第二初始电压，所述电极复位晶体管的漏极与所述第一发光控制晶体管的漏极电连接，所述电极复位晶体管的栅极用于加载第二复位信号。
CN202280002061.4A 2022-06-30 2022-06-30 复合驱动电路、显示面板和显示装置 Pending CN117836840A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/102642 WO2024000349A1 (zh) 2022-06-30 2022-06-30 复合驱动电路、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN117836840A true CN117836840A (zh) 2024-04-05

Family

ID=89383507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280002061.4A Pending CN117836840A (zh) 2022-06-30 2022-06-30 复合驱动电路、显示面板和显示装置

Country Status (3)

Country Link
US (1) US20240331635A1 (zh)
CN (1) CN117836840A (zh)
WO (1) WO2024000349A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952612B (zh) * 2017-05-22 2019-09-03 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法
KR20200085403A (ko) * 2019-01-04 2020-07-15 삼성디스플레이 주식회사 지문 센서 및 이를 포함하는 표시 장치
CN111312129A (zh) * 2020-02-28 2020-06-19 京东方科技集团股份有限公司 像素电路、发光器件老化的检测补偿方法及显示基板
CN114299849A (zh) * 2020-09-23 2022-04-08 京东方科技集团股份有限公司 像素电路及其驱动方法和显示面板
TWI778810B (zh) * 2021-09-24 2022-09-21 友達光電股份有限公司 發光二極體驅動電路
CN114253423B (zh) * 2021-12-29 2024-05-07 上海天马微电子有限公司 显示面板及其控制方法及电子设备

Also Published As

Publication number Publication date
US20240331635A1 (en) 2024-10-03
WO2024000349A9 (zh) 2024-04-11
WO2024000349A1 (zh) 2024-01-04

Similar Documents

Publication Publication Date Title
CN112117320B (zh) 一种显示面板和显示装置
WO2022193712A1 (zh) 显示面板、显示装置
EP4421556A1 (en) Display panel and display apparatus
CN114495835B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
KR20200124798A (ko) 표시 장치
WO2022082500A1 (zh) 显示基板和显示装置
KR20210109709A (ko) 표시 장치
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
CN117836840A (zh) 复合驱动电路、显示面板和显示装置
US20230157097A1 (en) Display panel and display device
KR102575554B1 (ko) 화소 및 이를 포함한 표시 장치
CN115701310A (zh) 像素驱动电路及其驱动方法、显示面板
US12020642B2 (en) Display panel and display device
US20240161696A1 (en) Display panel and display device
WO2023236095A1 (zh) 显示面板及显示装置
WO2023092299A1 (zh) 显示面板及显示装置
US20230317004A1 (en) Emissive display device
WO2024092496A9 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
WO2023159602A9 (zh) 显示面板、显示装置
CN118155559A (zh) 像素驱动电路、像素驱动电路的驱动方法及显示面板
CN118522736A (zh) 显示面板和显示装置
CN117980975A (zh) 显示面板及显示装置
KR20230157547A (ko) 표시 장치
KR20240115950A (ko) 표시 장치
CN117956852A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination