CN117811563A - 一种低功耗电平转换电路 - Google Patents

Abstract

本发明公开了一种低功耗电平转换电路，包括第一反相器、第一缓冲器、第二缓冲器、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一二极管、第二二极管、第三二极管、第四二极管、第五二极管、第六二极管和第七二极管，第一二极管、第二二极管、第三二极管、第四二极管、第五二极管和第六二极管均为齐纳二极管，第七二极管为普通二极管，第四PMOS管为大功率PMOS管；优点是在高/低压电源不同步上电时输出逻辑电平确定，安全性较高，且不需要专门的LDO电路和基准电路来实现带驱动能力的基准偏置电压，面积和功耗均较小。

Description

一种低功耗电平转换电路

技术领域

本发明涉及电平转换电路，尤其是涉及一种低功耗电平转换电路。

背景技术

在高集成发射机领域，发射链路的复杂度较高，电源品种较多，不同的芯片工作在不同的电压域，其中电平转换电路是发射链路的一个重要组成部分，用于驱动大功率PMOS管，实现功放芯片的电源调制功能。

传统的电平转换电路主要包括输入缓冲器、高低电平转换模块、输出缓冲器、LDO电路和基准电路，外部电压信号经过输入缓冲器后，输入缓冲器输出控制信号给高低电平转换模块，高低电平转换模块输出控制信号驱动输出输出缓冲器的输入端，基准电路输出跟基准偏置电压相等的基准信号，该基准信号作为LDO电路的输入信号，LDO电路输出具有驱动能力的基准偏置信号，此基准偏置信号作为输出缓冲器的参考电平，控制输出缓冲器输出最终的驱动电平信号来驱动大功率PMOS管的栅端，从而实现电平转换。但是，上述传统的电平转换电路在高压电源和低压电源都未建立完成的时候，其内部的节点电压会处于不定态，即其在电源上电顺序不同时会造成输出电压信号的状态异常。该输出电压信号给发射机中的大功率PMOS管驱动时，如果出现不定态，则被驱动的大功率PMOS管的输出就为不定态，此时大功率PMOS管调制输出的电压给发射机中的功放供电，如果存在不定态则对功放的安全性构成威胁。另外，传统的电平转换电路通过基准电路产生基准偏置电压，该基准偏置电压没有驱动能力，其作为LDO电路的输入，LDO电路输出具有驱动能力的基准偏置电压，作为输出缓冲器的参考电平。虽然LDO和基准电路实现了带驱动能力的基准偏置电压，但是LDO电路和基准电路整体结构比较复杂，导致传统的电平转换电路不仅功耗较高，而且面积较大。

发明内容

本发明所要解决的技术问题是提供一种在高压电源和低压电源不同步上电时输出逻辑电平确定，不存在不定态，且不需要专门的LDO电路和基准电路来实现带驱动能力的基准偏置电压，面积和功耗均较小的低功耗电平转换电路。

本发明解决上述技术问题所采用的技术方案为：一种低功耗电平转换电路，包括第一反相器、第一缓冲器、第二缓冲器、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一二极管、第二二极管、第三二极管、第四二极管、第五二极管、第六二极管和第七二极管，所述的第一二极管、所述的第二二极管、所述的第三二极管、所述的第四二极管、所述的第五二极管和所述的第六二极管均为齐纳二极管，所述的第七二极管为普通二极管，所述的第四PMOS管为大功率PMOS管，所述的第三电阻的阻值为MΩ级，所述的第一NMOS管和所述的第二NMOS管的阈值电压均不高于0.6V；所述的第一缓冲器、所述的第二缓冲器和所述的第一反相器均具有第一电源端、第二电源端、输入端和输出端，所述的第一缓冲器的第一电源端和所述的第一反相器的第一电源端均接入电源电压VDD，所述的第二缓冲器的第一电源端、所述的第一二极管的阴极、所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三二极管的阴极、所述的第三电阻的一端、所述的第五二极管的阴极和所述的第四PMOS管的源极均接入电源电压VCC，电源电压VDD低于电源电压VCC，所述的第一缓冲器的第二电源端、所述的第一反相器的第二电源端、所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第四电阻的一端和所述的第三PMOS管的漏极均接地，所述的第一缓冲器的输入端为所述的低功耗电平转换电路的输入端，所述的第一缓冲器的输出端分别与所述的第一NMOS管的栅极和所述的第一反相器的输入端相连，所述的第一反相器的输出端与所述的第二NMOS管的栅极连接，所述的第一NMOS管的漏极和所述的第一电阻的一端连接，所述的第一电阻的另一端、所述的第一PMOS管的漏极、所述的第二二极管的阳极和所述的第二PMOS管的栅极连接，所述的第二二极管的阴极与所述的第一二极管的阳极连接，所述的第二NMOS管的漏极和所述的第二电阻的一端连接，所述的第二电阻的另一端、所述的第二PMOS管的漏极、所述的第四二极管的阳极、所述的第一PMOS管的栅极、所述的第三电阻的另一端和所述的第二缓冲器的输入端连接，所述的第四二极管的阴极与所述的第三二极管的阳极连接，所述的第二缓冲器的第二电源端与所述的第三PMOS管的源极连接，所述的第二缓冲器的输出端与所述的第四PMOS管的栅极连接，所述的第四PMOS管的漏极为所述的低功耗电平转换电路的输出端，所述的第四电阻的另一端、所述的第七二极管的阴极和所述的第三PMOS管的栅极连接，所述的第七二极管的阳极和所述的第六二极管的阳极相连，所述的第六二极管的阴极和所述的第五二极管的阳极相连。

所述的第一反相器包括第五PMOS管和第三NMOS管，所述的第五PMOS管的源极为所述的第一反相器的第一电源端，所述的第五PMOS管的栅极和所述的第三NMOS管的栅极连接，且其连接端为所述的第一反相器的输入端，所述的第五PMOS管的漏极和所述的第三NMOS管的漏极连接，且其连接端为所述的第一反相器的输出端，所述的第三NMOS管的源极为所述的第一反相器的第二电源端。

所述的第一缓冲器由m个第二反相器串联形成，m为大于等于2的偶数，每个所述的第二反相器均具有第一电源端、第二电源端、输入端和输出端，m个第二反相器的第一电源端连接，且其连接端为所述的第一缓冲器的第一电源端，m个第二反相器的第二电源端连接，且其连接端为所述的第一缓冲器的第二电源端，第1个第二反相器的输入端为所述的第一缓冲器的输入端，第m个第二反相器的输出端为所述的第一缓冲器的输出端，第n个第二反相器的输出端和第n+1个第二反相器的输入端连接，n＝1,2，…，m-1；所述的第二反相器的电路结构与所述的第一反相器相同。

所述的第二缓冲器由k个第三反相器串联形成，k为大于等于2的偶数，每个所述的第三反相器均具有第一电源端、第二电源端、输入端和输出端，k个第三反相器的第一电源端连接，且其连接端为所述的第二缓冲器的第一电源端，k个第三反相器的第二电源端连接，且其连接端为所述的第二缓冲器的第二电源端，第1个第三反相器的输入端为所述的第二缓冲器的输入端，第k个第三反相器的输出端为所述的第二缓冲器的输出端，第j个第三反相器的输出端和第j+1个第三反相器的输入端连接，j＝1,2，…，k-1；所述的第三反相器的电路结构与所述的第一反相器相同。

与现有技术相比，本发明的优点在于通过第一反相器、第一缓冲器、第二缓冲器、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一二极管、第二二极管、第三二极管、第四二极管、第五二极管、第六二极管和第七二极管构成电平转换电路，整体电路结构比较简单，当电源电压VCC上电而电源电压VDD未完成上电时，第一NMOS管和第二NMOS管的栅极控制电压太低，第一NMOS管和第二NMOS管未开启，此时第一PMOS管和第二PMOS管的漏极电压也无法确定，此时利用第三电阻的上拉作用，将第二PMOS管的漏极电压上拉至等于电源电压VCC，解决高/低压电源不同步上电时输出逻辑电平不定态的现象，由于第一NMOS管和第二NMOS管未开启，其所处支路无静态电流，第三电阻在电路实现中往往可以采用高方块电阻值的多晶电阻，占用面积小，同时第三电阻的阻值采用MΩ级别，静态功耗较低，由此，由于MΩ级别的第三电阻不影响电平转换电路的驱动能力，因此不受转换频率的限制，另外本发明利用齐纳二极管的反向击穿稳压特性和PMOS管的栅源电压跟随特性，产生带驱动能力的参考电压信号，即电源电压VCC经过第三二极管和第四二极管的反向击穿电压再经过第七二极管的正向压降Vd，将第四电阻的另一端电压上拉到VCC-2*Vr-Vd，第二缓冲器的第二电源端的基准偏置电压VB随第三PMOS管的栅端电压上升到VCC-2*Vr-Vd+Vth，实现方式简单，省去了专门的基准电路和LDO电路，由此本发明在高压电源和低压电源不同步上电时输出逻辑电平确定，不存在不定态，且不需要专门的LDO电路和基准电路来实现带驱动能力的基准偏置电压，面积和功耗均较小。

附图说明

图1为本发明的低功耗电平转换电路的电路图；

图2为本发明的低功耗电平转换电路的第一反相器的电路图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图1所示，一种低功耗电平转换电路，包括第一反相器、第一缓冲器、第二缓冲器、第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第六二极管D6和第七二极管D7，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5和第六二极管D6均为齐纳二极管，第七二极管D7为普通二极管，第四PMOS管MP4为大功率PMOS管，第三电阻R3的阻值为MΩ级，第一NMOS管MN1和第二NMOS管MN2的阈值电压均不高于0.6V；第一缓冲器、第二缓冲器和第一反相器均具有第一电源端、第二电源端、输入端和输出端，第一缓冲器的第一电源端和第一反相器的第一电源端均接入电源电压VDD，第二缓冲器的第一电源端、第一二极管D1的阴极、第一PMOS管MP1的源极、第二PMOS管MP2的源极、第三二极管D3的阴极、第三电阻R3的一端、第五二极管D5的阴极和第四PMOS管MP4的源极均接入电源电压VCC，电源电压VDD低于电源电压VCC，第一缓冲器的第二电源端、第一反相器的第二电源端、第一NMOS管MN1的源极、第二NMOS管MN2的源极、第四电阻R4的一端和第三PMOS管MP3的漏极均接地，第一缓冲器的输入端为低功耗电平转换电路的输入端，第一缓冲器的输出端分别与第一NMOS管MN1的栅极和第一反相器的输入端相连，第一反相器的输出端与第二NMOS管MN2的栅极连接，第一NMOS管MN1的漏极和第一电阻R1的一端连接，第一电阻R1的另一端、第一PMOS管MP1的漏极、第二二极管D2的阳极和第二PMOS管MP2的栅极连接，第二二极管D2的阴极与第一二极管D1的阳极连接，第二NMOS管MN2的漏极和第二电阻R2的一端连接，第二电阻R2的另一端、第二PMOS管MP2的漏极、第四二极管D4的阳极、第一PMOS管MP1的栅极、第三电阻R3的另一端和第二缓冲器的输入端连接，第四二极管D4的阴极与第三二极管D3的阳极连接，第二缓冲器的第二电源端与第三PMOS管MP3的源极连接，第二缓冲器的输出端与第四PMOS管MP4的栅极连接，第四PMOS管MP4的漏极为低功耗电平转换电路的输出端，第四电阻R4的另一端、第七二极管D7的阴极和第三PMOS管MP3的栅极连接，第七二极管D7的阳极和第六二极管D6的阳极相连，第六二极管D6的阴极和第五二极管D5的阳极相连。

本实施例中，第一电阻R1和第二电阻R2为同类型电阻，电阻值大小相同，本实施例中取值为40kΩ，第一电阻R1和第二电阻R2电阻值越大，低功耗电平转换电路功耗越低，但是转换速率越慢。第三电阻R3为大阻值电阻，本实施例中电阻值为1MΩ，第三电阻R3主要起到不定态时候上拉的作用，正常工作时候消耗的静态电流很小，不影响低功耗电平转换电路主体电路工作。第一NMOS管MN1和第二NMOS管MN2的阈值电压设置为较低(不高于0.6V)，开启速度较快，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5和第六二极管D6的反向击穿电压Vr均约为5V，本实施例中为5V，第七二极管D7的正向压降Vd约为0.7V，本实施例中为0.7V。第四电阻R4的阻值选择可以根据上电建立的速度和功耗进行折中选择，本实施例中选择200kΩ。

本实施例中，当低功耗电平转换电路正常工作时，电源电压VCC(即高压电源)和电源电压VDD(即低压电源)建立完成后，当低功耗电平转换电路的输入端的输入信号为低电平时，第一NMOS管MN1的栅极为低电平，第一NMOS管MN1关闭，第一电阻R1的另一端电压被拉高。第二NMOS管MN2的栅极为高电平，第二NMOS管MN2开启，由于第二NMOS管MN2的开启，第二电阻R2上产生电流，第二电阻R2的另一端电压被拉低，第一PMOS管MP1导通，第二PMOS管MP2的栅极电压被拉高。最终第一电阻R1的另一端电压等于电源电压VCC，第二电阻R2上的分压驱动第二缓冲器。第二电阻R2的另一端电压取决于第三二极管和第四二极管的反向击穿电压，当第三二极管和第四二极管的反向击穿电压Vr均为5V，则第二缓冲器的输入端电压为电源电压VCC-10V；当低功耗电平转换电路的输入端的输入信号为高电平时，第一NMOS管MN1导通，第二NMOS管MN2关闭，第二PMOS管MP2导通，第二电阻R2的另一端电压等于电源电压VCC，第二缓冲器的输入端电压等于电源电压VCC。

本实施例中，第二缓冲器的第二电源端的基准偏置电压VB产生原理如下：VCC未上电时第四电阻R4将第七二极管D7的阴极下拉到地，电源电压VCC上电后，电源电压经过第三二极管和第四二极管的反向击穿电压再经过第七二极管D7的正向压降Vd，将第四电阻R4的另一端电压上拉到VCC-2*Vr-Vd，第三PMOS管MP3的阈值电压为Vth，则VB端的电压跟随栅端电压上升到VCC-2*Vr-Vd+Vth。一般而言，第七二极管D7的正向压降Vd和第三PMOS管MP3的阈值电压Vth近似相等，则第二缓冲器的第二电源端的基准偏置电压VB和第二缓冲器的输入端电压近似相等。

本实施例的当低功耗电平转换电路中，当高压电源VCC上电过程中，低压电源VDD电平未完全建立时，第一NMOS管MN1和第二NMOS管MN2的栅极电压太低以致未达到其阈值电压，第一NMOS管MN1和第一电阻R1构成的支路以及第二NMOS管MN2和第二电阻R2构成的支路均未能正常开启，此时第二缓冲器的输入端电压不稳定，第四PMOS管MP4为不定态，但是由于在第二缓冲器的输入端加入了作为上拉电阻的第三电阻R3，即使第二电阻R2所在的支路未能开启，第二电阻R2的另一端电压会由于第三电阻R3的上拉作用，随着高压电源VCC上电而上升，使得第一电阻R1和第二电阻R2的另一端电压原本的不定态被打破，第二电阻R2的另一端电压被拉高，则第一PMOS管MP1的栅极栅端电压随高压电源VCC上升，第一PMOS管MP1关断，从而使第二缓冲器的输入端电压稳定，第四PMOS管MP4不会出现不定态的现象，能够输出输出稳定的逻辑电平。

实施例二：本实施例与实施例一基本相同，区别在于：本实施例中，如图2所示，第一反相器包括第五PMOS管MP5和第三NMOS管MN3，第五PMOS管MP5的源极为第一反相器的第一电源端，第五PMOS管MP5的栅极和第三NMOS管MN3的栅极连接，且其连接端为第一反相器的输入端，第五PMOS管MP5的漏极和第三NMOS管MN3的漏极连接，且其连接端为第一反相器的输出端，第三NMOS管MN3的源极为第一反相器的第二电源端。

本实施例中，第一缓冲器由m个第二反相器串联形成，m为大于等于2的偶数，每个第二反相器均具有第一电源端、第二电源端、输入端和输出端，m个第二反相器的第一电源端连接，且其连接端为第一缓冲器的第一电源端，m个第二反相器的第二电源端连接，且其连接端为第一缓冲器的第二电源端，第1个第二反相器的输入端为第一缓冲器的输入端，第m个第二反相器的输出端为第一缓冲器的输出端，第n个第二反相器的输出端和第n+1个第二反相器的输入端连接，n＝1,2，…，m-1；第二反相器的电路结构与第一反相器相同。

本实施例中，第二缓冲器由k个第三反相器串联形成，k为大于等于2的偶数，每个第三反相器均具有第一电源端、第二电源端、输入端和输出端，k个第三反相器的第一电源端连接，且其连接端为第二缓冲器的第一电源端，k个第三反相器的第二电源端连接，且其连接端为第二缓冲器的第二电源端，第1个第三反相器的输入端为第二缓冲器的输入端，第k个第三反相器的输出端为第二缓冲器的输出端，第j个第三反相器的输出端和第j+1个第三反相器的输入端连接，j＝1,2，…，k-1；第三反相器的电路结构与第一反相器相同。

Claims (4)

1.一种低功耗电平转换电路，其特征在于包括第一反相器、第一缓冲器、第二缓冲器、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一二极管、第二二极管、第三二极管、第四二极管、第五二极管、第六二极管和第七二极管，所述的第一二极管、所述的第二二极管、所述的第三二极管、所述的第四二极管、所述的第五二极管和所述的第六二极管均为齐纳二极管，所述的第七二极管为普通二极管，所述的第四PMOS管为大功率PMOS管，所述的第三电阻的阻值为MΩ级，所述的第一NMOS管和所述的第二NMOS管的阈值电压均不高于0.6V；

所述的第一缓冲器、所述的第二缓冲器和所述的第一反相器均具有第一电源端、第二电源端、输入端和输出端，所述的第一缓冲器的第一电源端和所述的第一反相器的第一电源端均接入电源电压VDD，所述的第二缓冲器的第一电源端、所述的第一二极管的阴极、所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三二极管的阴极、所述的第三电阻的一端、所述的第五二极管的阴极和所述的第四PMOS管的源极均接入电源电压VCC，电源电压VDD低于电源电压VCC，所述的第一缓冲器的第二电源端、所述的第一反相器的第二电源端、所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第四电阻的一端和所述的第三PMOS管的漏极均接地，所述的第一缓冲器的输入端为所述的低功耗电平转换电路的输入端，所述的第一缓冲器的输出端分别与所述的第一NMOS管的栅极和所述的第一反相器的输入端相连，所述的第一反相器的输出端与所述的第二NMOS管的栅极连接，所述的第一NMOS管的漏极和所述的第一电阻的一端连接，所述的第一电阻的另一端、所述的第一PMOS管的漏极、所述的第二二极管的阳极和所述的第二PMOS管的栅极连接，所述的第二二极管的阴极与所述的第一二极管的阳极连接，所述的第二NMOS管的漏极和所述的第二电阻的一端连接，所述的第二电阻的另一端、所述的第二PMOS管的漏极、所述的第四二极管的阳极、所述的第一PMOS管的栅极、所述的第三电阻的另一端和所述的第二缓冲器的输入端连接，所述的第四二极管的阴极与所述的第三二极管的阳极连接，所述的第二缓冲器的第二电源端与所述的第三PMOS管的源极连接，所述的第二缓冲器的输出端与所述的第四PMOS管的栅极连接，所述的第四PMOS管的漏极为所述的低功耗电平转换电路的输出端，所述的第四电阻的另一端、所述的第七二极管的阴极和所述的第三PMOS管的栅极连接，所述的第七二极管的阳极和所述的第六二极管的阳极相连，所述的第六二极管的阴极和所述的第五二极管的阳极相连。

2.根据权利要求1所述的一种低功耗电平转换电路，其特征在于所述的第一反相器包括第五PMOS管和第三NMOS管，所述的第五PMOS管的源极为所述的第一反相器的第一电源端，所述的第五PMOS管的栅极和所述的第三NMOS管的栅极连接，且其连接端为所述的第一反相器的输入端，所述的第五PMOS管的漏极和所述的第三NMOS管的漏极连接，且其连接端为所述的第一反相器的输出端，所述的第三NMOS管的源极为所述的第一反相器的第二电源端。

3.根据权利要求1所述的一种低功耗电平转换电路，其特征在于所述的第一缓冲器由m个第二反相器串联形成，m为大于等于2的偶数，每个所述的第二反相器均具有第一电源端、第二电源端、输入端和输出端，m个第二反相器的第一电源端连接，且其连接端为所述的第一缓冲器的第一电源端，m个第二反相器的第二电源端连接，且其连接端为所述的第一缓冲器的第二电源端，第1个第二反相器的输入端为所述的第一缓冲器的输入端，第m个第二反相器的输出端为所述的第一缓冲器的输出端，第n个第二反相器的输出端和第n+1个第二反相器的输入端连接，n＝1,2，…，m-1；所述的第二反相器的电路结构与所述的第一反相器相同。

4.根据权利要求1所述的一种低功耗电平转换电路，其特征在于所述的第二缓冲器由k个第三反相器串联形成，k为大于等于2的偶数，每个所述的第三反相器均具有第一电源端、第二电源端、输入端和输出端，k个第三反相器的第一电源端连接，且其连接端为所述的第二缓冲器的第一电源端，k个第三反相器的第二电源端连接，且其连接端为所述的第二缓冲器的第二电源端，第1个第三反相器的输入端为所述的第二缓冲器的输入端，第k个第三反相器的输出端为所述的第二缓冲器的输出端，第j个第三反相器的输出端和第j+1个第三反相器的输入端连接，j＝1,2，…，k-1；所述的第三反相器的电路结构与所述的第一反相器相同。