CN117807937A - 脉冲光电探测前置放大电路数模混合集成电路芯片及设备 - Google Patents

Abstract

本申请提供一种脉冲光电探测前置放大电路数模混合集成电路芯片及设备，涉及激光空间定位应用的光电弱信号前置放大技术领域，包括：可变增益前级放大单元、极性控制单元、末级放大单元及数字电路单元；可变增益前级放大单元由阵列放大器单元和两级可变衰减电路单元构成，极性控制单元采用电流镜原理实现输出电压信号极性控制；末级放大单元实现二次放大并能控制输出饱和幅度和模拟带宽，数字电路单元能够实现在线编程、调试和参数固化，如增益、衰减倍数、输出极性、模拟带宽、脉冲宽度、饱和幅度等控制。本申请能够实现光电信号前置放大电路的高度集成，提供灵活的应用配置，能有效降低传统基于分离器件的光电探测前置放大电路的体积。

Description

脉冲光电探测前置放大电路数模混合集成电路芯片及设备

技术领域

本申请涉及激光空间定位应用的光电弱信号前置放大技术领域，具体涉及一种脉冲光电探测前置放大电路数模混合集成芯片及一种设备。

背景技术

目前，用于激光空间定位的脉冲光电信号探测已广泛应用于军事、医疗、环境及工业领域，但现有的光电探测器的前置放大电路通常采为用贴片电阻、贴片电容、二极管、晶体管等分离器件以及运算放大器等IC器件设计的纯模拟电路，通过PCB实现系统的构建与互联，当技术参数发生变化时，需要重新修改线路设计和器件更换，设计效率较为低下，且生产良率和参数一致性较难控制。另外，传统的前置放大电路的基于分离器件设计的方案难以实现系统的小型化，已经无法满足系统小型化的设计要求。

发明内容

本申请的目的是提供一种脉冲光电探测前置放大电路数模混合集成电路芯片及设备，以解决上述问题。

为了实现上述目的，本申请第一方面提供一种脉冲光电探测前置放大电路数模混合集成电路芯片，包括：

可变增益前级放大单元、极性控制电路、末级放大单元及数字电路单元；

所述可变增益前级放大单元包括阵列放大器单元以及两级可变衰减电路单元，所述阵列放大器单元用于将外部输入的电压信号进行首次放大，所述两级可变衰减电路单元用于对电压信号的放大总增益进行增益调整，以防止后级电路的饱和；

所述极性控制单元用于将所述可变增益前级放大单元放大后的电压信号进行极性变换后发送至所述末级放大单元，以对末级输出电压信号进行极性控制；

所述末级放大单元用于将来自极性控制单元的电压信号进行二次放大后输出，以及对输出信号进行带宽调整；

所述数字电路单元用于控制所述两级可变衰减电路单元对放大电压信号的总增益进行增益调整、控制所述极性控制单元将所述可变增益前级放大单元放大后的电压信号进行极性变换、控制前级放大单元与所述末级放大单元对输出信号进行带宽调整、以及控制所述可变增益前级放大单元与末级放大单元的总增益。

可选地，所述阵列放大器单元包括：放大阵列及开关阵列；

所述放大阵列包括多个晶体管元件，所述开关阵列包括多个第一开关元件，所述放大阵列的晶体管元件数量与所述开关阵列的第一开关元件数量一一对应；

其中，各晶体管元件的栅极相互连接后与所述芯片外部的光电转换单元的输出端连接，各晶体管元件的源极相互连接后接地，且各晶体管元件的漏极分别与其对应的第一开关元件的源极连接；

各第一开关元件的漏极相互连接后与所述末级放大单元的输入端及极性控制单元的输入端连接，各第一开关元件的栅极与数字电路单元的输出端连接。

可选地，所述两级可变衰减电路单元包括：

控制单元、一级衰减单元、第一二级衰减单元及第二二级衰减单元；

所述一级衰减单元串联在所述光电转换单元的输出端与地之间；

所述第一二级衰减单元连接在所述阵列放大器单元与所述末级放大单元之间，所述第二二级衰减单元连接在所述极性控制单元与所述末级放大单元之间；

所述控制单元用于在接收到第一衰减指令后控制所述一级衰减单元导通，以使得外部光电转换单元的输出端与地之间的回路导通；以及在接收到第二衰减指令后控制所述第一二级衰减单元或所述第二二级衰减单元导通；

所述数字电路单元还用于在所述第一二级衰减单元或所述第二二级衰减单元导通后，控制所述第一二级衰减单元或所述第二二级衰减单元的衰减幅度，以控制所述末级放大单元的输出电压信号幅度的衰减。

可选地，所述第一二级衰减单元包括：

多个第二开关元件及多个负载电阻，其中，第二开关元件的数量与负载电阻的数量一一对应；

各第二开关元件的源极相互连接后与电源连接，各第二开关元件的漏极分别与对应的负载电阻的一端连接，各负载电阻的另一端相互连接后与所述阵列放大器子单元的输出端及所述末级放大单元的输入端连接；

各第二开关元件的栅极与所述数字电路单元的输出端连接。

可选地，所述第二二级衰减单元包括：

多个第三开关元件及多个负载电阻，其中，第三开关元件的数量与负载电阻的数量一一对应；

各第三开关元件的源极相互连接后接地，各负载电阻的一端相互连接后与所述极性控制单元的输出端及所述末级放大单元的输入端连接，各负载电阻的另一端分别与其对应的第三开关元件的漏极连接；

各第三开关元件的栅极与所述数字电路单元的输出端连接。

可选地，所述末级放大单元，包括：

运算放大器、第一分压电阻及增益调节阵列，所述增益调节阵列包括一级增益调节阵列及二级增益调节阵列；

所述阵列放大器子单元及所述极性控制单元分别通过所述第一分压电阻与所述运算放大器的反向输入端连接，所述一级增益调节阵列的输出端与所述运算放大器的反向输入端及所述第一分压电阻连接，所述一级增益调节阵列的输入端与所述二级增益调节阵列的输出端连接，所述二级增益调节阵列的输入端与所述运算放大器的输出端连接；

所述运算放大器的正向输入端接基准电压电路。

可选地，所述一级增益调节阵列，包括：

多个第四开关元件及多个第二分压电阻，其中，第四开关元件的数量与第二分压电阻的数量一一对应；

多个第二分压电阻串联后的一端与所述运算放大器的反向输入端连接，另一端通过第三分压电阻与所述二级增益调节阵列的输出端连接；

各第四开关元件分别与其对应的第二分压电阻并联，且各第四开关元件串联连接；

各第四开关元件的栅极分别与所述数字电路单元的输出端连接。

可选地，所述二级增益调节阵列，包括：

多个第五开关元件及多个第四分压电阻，其中，第五开关元件的数量与第四分压电阻的数量一一对应；

各第五开关元件的源极相互连接后与所述运算放大器的输出端连接，各第四分压电阻的一端相互连接后通过所述第三分压电阻与所述一级增益调节阵列的输入端连接，各第四分压电阻的另一端分别与对应的第五开关元件的漏极连接；

各第五开关元件的栅极分别与所述数字电路单元的输出端连接。

可选地，所述末级放大单元，还包括基准电压调节阵列，所述基准电压调节阵列包括：

多个第五分压电阻及多个第六开关元件；

多个第五分压电阻串联连接，任意相邻的第五分压电阻之间通过对应的第六开关元件的源极及漏极接基准电压源，串联后的第五分压电阻的一端与所述运算放大器的正向输入端连接；

各第六开关元件的栅极与所述数字电路单元的输出端连接。

本申请第二方面提供一种设备，包括上述的脉冲光电探测前置放大电路数模混合集成电路芯片。

本申请通过将基于传统分离器件的PCB设计方案进行数模混合一体化单芯片集成，所有器件和必要的外围电路全部集成在一颗IC芯片中，并能够实现数字可编程控制，灵活修改内部参数，以适应不同系统设计要求，而无需重新设计电路方案，实现全软件编程调节，能有效提升设计效率和设计的一致性，降低系统应用设计成本，同时能够有效提升光电探测前置放大电路的集成度。

本申请的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请实施例，但并不构成对本申请实施例的限制。在附图中：

图1为本申请优选实施例提供的脉冲光电探测前置放大电路数模混合集成电路芯片的结构示意图；

图2为本申请优选实施例提供的阵列放大器单元的电路图；

图3为本申请优选实施例提供的衰减逻辑单元的结构示意图；

图4为本申请优选实施例提供的一级衰减单元示意图；

图5为本申请优选实施例提供的第一二级衰减单元的电路图；

图6为本申请优选实施例提供的第二二级衰减单元的电路图；

图7为本申请优选实施例提供的增益调节阵列的电路图；

图8为本申请优选实施例提供的基准电压调节阵列的电路图；

图9为本申请优选实施例提供的一种集成芯片级联示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请实施例，并不用于限制本申请实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

如图1所示，本申请第一方面提供一种脉冲光电探测前置放大电路数模混合集成电路芯片，包括：可变增益前级放大单元、极性控制单元、末级放大单元及数字电路单元；可变增益前级放大单元包括阵列放大器单元以及两级可变衰减电路单元，阵列放大器单元用于将外部输入的电压信号进行首次放大，两级可变衰减电路单元用于对电压信号的放大总增益进行增益调整，以防止后级电路的饱和；极性控制单元用于将可变增益前级放大单元放大后的电压信号进行极性变换后发送至末级放大单元，以对末级输出电压信号进行极性控制；末级放大单元用于将来自极性控制单元的电压信号进行二次放大后输出，以及对输出信号进行带宽调整；数字电路单元用于控制两级可变衰减电路单元对放大电压信号的总增益进行增益调整、控制极性控制单元将可变增益前级放大单元放大后的电压信号进行极性变换、控制末级放大单元对输出信号进行带宽调整、以及控制所述可变增益前级放大单元与末级放大单元的总增益。

如此，本申请通过将基于传统分离器件的PCB设计方案进行数模混合一体化芯片集成，所有器件和必要的外围电路全部集成在一颗IC芯片中，并能够实现数字可编程控制，灵活修改内部参数，以适应不同系统设计要求，而无需重新设计电路方案，实现全软件编程调节，能有效提升设计效率和设计的一致性，降低系统应用设计成本，同时能够有效提升光电探测前置放大电路的集成度。

具体的，本申请的脉冲光电探测前置放大电路数模混合集成电路芯片还包括电源转换与管理单元，其中，电源转换与管理单元、可变增益前级放大单元、极性控制单元、末级放大单元及数字电路单元通过BCD工艺集成在同一芯片中。其中，数字电路单元包括FLASH内存及SPI接口电路，预先配置到FLASH内存中的控制与编程模块可以通过SPI接口电路接收外部指令，实现内部各单元关键参数调节，以及实现电源电压调节、增益调节、衰减量调节、输出信号极性调节、信号脉冲宽度调节等多种调节功能，并通过烧录的方式，将配置字固化到内部FLASH中，有效重复可编程次数＞1K次以上。

其中，SPI接口电路采用四线SPI定义（MOSI、MISO、DCLK、CS），支持LVTTL电平，由于数字内核部分的FLASH内存为1.8V电平，所以需要此SPI接口电路实现电平转换。数字内存即FLASH内存的核心为一个重复可编程的8-BYTE MTP寄存器，编程电压17V，可实时接收外部SPI传送过来的指令字节数据，实现在线调试，也能通过SPI接口将最新的指令烧录进入MTP内部存储，重新上电后，MTP内部指令会自动完成配置进入各功能寄存器中，完成模拟电路工作状态的上电初始化。

本申请中，电源转换与管理单元用于将外部提供的12V电源转换为内部所需要的低电压，如1.8V，供给数字电路单元；或者3.3V，供给SPI数字接口电路；或者5V，供给各模拟电路部分，例如前置放大MOS阵列单元及电流镜单元等；或者2-9V的可变调节LDO，供给末级放大单元，同时，以上各电源转换电路均可有效隔离外部电源噪声及干扰。

本申请中，光电转换单元主要部分独立于芯片之外，该单元基于PD即光电二极管的RC积分网络实现光电流的IV转换，首先外部光信号通过PD转换为脉冲电流信号，之后利用等效RC积分网络将脉冲电流转换为脉冲电压信号，为该芯片提供输入信号。光电转换单元还包含了部分采样电阻子单元，该采样电阻Rsample是集成在芯片之上的，采样电阻Rsample的作用是调节电压脉冲宽度，可实现输出电压信号脉宽的调节功能，考虑到集成芯片需要具备数字可编程调节功能，本申请的Rsample由开关电阻阵列构成，通过数字寄存器CFG_pulse_width配置，可以实现电阻阻值的调节。其中，开关电阻阵列包括多个开关元件及与各开关元件一一对应的电阻，每一电阻与对应的开关元件串联后构成一级开关电阻，多级开关电阻并联构成开关电阻阵列，其中，开关电阻阵列的一端与光电二极管D1的正极连接，另一端接地。光电二极管D1的负极通过第一电容C1接地，光电二极管D1的正极还通过第二电容C2与可变增益前级放大单元的输入端连接，其中，光电二极管D1为N型光电二极管。

如图2所示，本申请中，阵列放大器单元包括放大阵列及开关阵列。其中，放大阵列包括多个晶体管元件，开关阵列包括多个第一开关元件，放大阵列的晶体管元件数量与开关阵列的第一开关元件数量一一对应，本申请中，第一开关元件与放大阵列的晶体管元件均为MOS晶体管。本申请采用7个第一开关元件M1~M7，以及7个可控放大元件M8~M14。其中，可控放大元件M8~M14的栅极相互连接后与光电转换单元的输出端连接，M8~M14的源极相互连接后接地，且M8~M14的漏极分别与其对应的第一开关元件的源极连接，例如，M8的漏极与M1的源极连接，M9的漏极与M2的源极连接，M10的漏极与M3的源极连接，M11的漏极与M4的源极连接，M12的漏极与M5的源极连接，M13的漏极与M6的源极连接，M14的漏极与M7的源极连接。第一开关元件M1~M7的漏极相互连接后与末级放大单元的输入端及极性控制单元的输入端连接，第一开关元件M1~M7的栅极与数字电路单元的输出端连接。

本申请中，前置MOS阵列放大电路即阵列放大器单元实质是由开关矩阵形成的多级MOS晶体管的等效并联，本申请采用7个MOS并联构成一个完整的MOS阵列放大器，通过开关组合实现第一级MOS阵列放大器的增益可调，数字电路单元可根据指令要求，例如，由CFG_Gain_SEL控制实现第一开关元件M1~M7中的一个或多个的导通与关闭，从而确定对应支路的MOS晶体管被选择参与信号放大还是断开，以实现数字电路单元对前置MOS阵列放大电路增益的控制。

本申请中，极性控制单元为电流镜，其中，电流镜采用现有电流镜结构，以实现将电流作镜像和幅度等比例的变换，此处对其电路结构不作限定。电流镜单元的主要作用是将第一级MOS阵列放大器的漏极即D端输出的电压信号进行极性变换，实现最后末级电压信号极性的控制。其中，通过数字电路单元寄存器的控制，可以控制第一级MOS阵列放大器的漏极输出电压信号的走向，例如，第一级MOS阵列放大器与末级放大单元之间、电流镜与末级放大单元之间分别设置有开关单元SW1、SW2，通过数字电路单元对对应开关单元进行控制，以选通电压信号的传输路线。当导通第一级MOS阵列放大器，关闭电流镜时，电压信号由第一级MOS阵列放大器至末级放大单元，输出的电压极性不变；当关闭第一级MOS阵列放大器，导通电流镜时，输出的电压极性反向，其中，开关单元可以为开关管。

可以理解的，本申请的前置MOS阵列放大电路及电流镜通过外接隔直电容C3与末级放大单元的输入端连接。

本申请的两级可变衰减电路单元包括：控制单元、一级衰减单元、第一二级衰减单元及第二二级衰减单元；一级衰减单元串联在外部光电转换单元的输出端与地之间；第一二级衰减单元连接在阵列放大器单元与末级放大单元之间，第二二级衰减单元连接在极性控制单元与末级放大单元之间；控制单元用于在接收到第一衰减指令后控制一级衰减单元导通，以使得外部光电转换单元的输出端与地之间的回路导通；以及在接收到第二衰减指令后控制第一二级衰减单元或第二二级衰减单元导通；数字电路单元还用于在第一二级衰减单元或第二二级衰减单元导通后，控制第一二级衰减单元或第二二级衰减单元的衰减幅度，以控制末级放大单元的电压信号幅度的衰减。其中，一级衰减单元为开关单元，例如，开关单元可以为开关管，第一衰减指令为一个有效的12V信号，其通过集成电路的端口4输入控制单元。可以理解的，第二衰减指令也可以是一个有效的12V信号，其通过集成电路的端口5输入控制单元。外部输入的衰减控制信号K1_12V/K2_12V需要分别控制集成芯片内部的K1衰减支路和K2衰减支路，考虑电平和极性的兼容型，分别通过电阻分压和内部的寄存器的使能信号K1_en/K2_en，通过多次的逻辑转换获得最终的控制信号K1_enable/K2_enable，最终K1_enable/K2_enable信号去控制一级衰减单元K1和二级衰减单元K2的开关导通与关闭，以实现对应的衰减功能。可以理解的，K1和K2的两个衰减逻辑单元结构相同，是两个独立的逻辑电路，电路结构是一致的。例如，端口4和端口5分别与控制单元中两个相同结构的衰减逻辑单元的输入端连接。

例如，如图3所示，衰减逻辑单元可以包括分压电阻R11、分压电阻R12、比较器、第一与门、非门及第二与门，分压电阻R11的一端与K1_12V/K2_12V信号的输入端即端口4/端口5连接，R11的另一端与分压电阻R12的一端连接后接比较器的正向输入端INP，比较器的反向输入端INM接地，R12的另一端接地。比较器的输出端与第一与门的第一输入端连接，第一与门的第二输入端接入来自数字电路单元的使能信号K1_en/K2_en，第一与门的输出端与非门的输入端连接，非门的输出端与第二与门的输入端连接，第二与门的输出端与一级衰减单元的开关管控制端连接，或者第二与门的输出端与第一二级衰减单元及第二二级衰减单元的开关单元分别连接。可以理解的，第一二级衰减单元及第二二级衰减单元的开关单元可设置于控制单元的输出端即第二与门的输出端与第一二级衰减单元及第二二级衰减单元的控制回路上，开关单元的设置为现有技术，且其可根据实际需求设置，此处对此不作限定。

如图4所示，一级衰减单元K1的主要作用是将输入的主信号进行幅度衰减，让后级处于饱和输出状态的放大器重新回落至小信号放大状态，其原理是在主信号输入的隔直电容C4外并联一电阻并通过一级衰减单元的开关单元接地，从而实现输入阻抗的拉低，使得输入电压信号幅度调小。其中，输入电压信号的衰减幅度大小由外置的电阻和电容实现调节。

如图5所示，本申请中，第一二级衰减单元包括：多个第二开关元件及多个负载电阻，其中，第二开关元件的数量与负载电阻的数量一一对应；各第二开关元件的源极相互连接后与电源连接，各第二开关元件的漏极分别与对应的负载电阻的一端连接，各负载电阻的另一端相互连接后与阵列放大器子单元的输出端及末级放大单元的输入端连接；各第二开关元件的栅极与数字电路单元的输出端连接。例如，第一二级衰减单元中的第二开关元件为8个，分别为Q1~Q8，其中，第二开关元件为MOS晶体管；对应的负载电阻也为8个，分别为R21~R28，则，Q1的漏极与R21的一端连接，Q2的漏极与R22的一端连接，Q3的漏极与R23的一端连接，Q4的漏极与R24的一端连接，Q5的漏极与R25的一端连接，Q6的漏极与R26的一端连接，Q7的漏极与R27的一端连接，Q8的漏极与R28的一端连接，Q1~Q8的栅极分别与数字电路单元的输出端连接；Q1~Q8的源极相互连接后接电源，R21~R28的另一端相互连接后经第一一级衰减单元的开关单元与末级放大单元的输入端连接。

如图6所示，本申请中，第二二级衰减单元包括：多个第三开关元件及多个负载电阻，其中，第三开关元件的数量与负载电阻的数量一一对应；各第三开关元件的源极相互连接后接地，各负载电阻的一端相互连接后与极性控制单元的输出端及末级放大单元的输入端连接，各负载电阻的另一端分别与其对应的第三开关元件的漏极连接；各第三开关元件的栅极与数字电路单元的输出端连接。例如，第二二级衰减单元中的第三开关元件为8个，分别为Q9~Q16，其中，第三开关元件为MOS晶体管；对应的负载电阻也为8个，分别为R31~R38，则，Q9~Q16的源极相互连接后接地，R31~R38的一端相互连接后与电流镜的输出端连接后通过第二二级衰减单元的开关单元与末级放大单元的输入端连接；R31的第二端与Q9的漏极连接，R32的第二端与Q10的漏极连接，R33的第二端与Q11的漏极连接，R34的第二端与Q12的漏极连接，R35的第二端与Q13的漏极连接，R36的第二端与Q14的漏极连接，R37的第二端与Q15的漏极连接，R38的第二端与Q16的漏极连接；Q9~Q16的栅极分别与数字电路单元的输出端连接。这样，数字电路单元通过控制Q1~Q16的通断即可对衰减幅度进行控制。

其中，二级衰减单元K2的主要作用是在一级衰减单元K1开启第一级幅度衰减后，在末级放大单元即OPA运算放大器再次进入饱和状态时，通过开启二级衰减单元K2，使得末级放大单元回到小信号增益状态。可以理解的，二级衰减单元K2包括第一二级衰减单元及第二二级衰减单元，根据由光电转换得到的电压信号的走向选择开启第一二级衰减单元或第二二级衰减单元。

其中，二级衰减单元K2的衰减实质是改变第一级MOS阵列放大器的负载电阻，从而改变第一级MOS阵列放大器的电压放大倍数gm*RL，K2调节的RL即由第二开关元件阵列或第三开关元件阵列控制的等效并联电阻。根据输入电压信号的不同极性要求，数字电路单元分别通过第一二级衰减单元或第二二级衰减单元的负载电阻的开关阵列实现等效的RL。其中，数字电路单元通过寄存器CFG_K2_SEL指令实现对负载电阻RL的调整。对于第一二级衰减单元或第二二级衰减单元，通过对开关元件的组合控制，可以实现2⁸共计256种控制组合。

由于外部光信号会从小到大逐渐变化，进入芯片的信号幅度会由弱到强变化，因此，若芯片增益固定不变，将会导致芯片输出信号过早饱和，此时芯片的输出信号无法跟踪外部光信号强度的变化，本申请通过一级衰减单元和二级衰减单元实现芯片增益的动态可调，从而能够有效提高芯片输出信号的精度。

本申请的末级放大单元，包括：运算放大器OP、第一分压电阻及增益调节阵列，增益调节阵列包括一级增益调节阵列及二级增益调节阵列；阵列放大器子单元及极性控制单元分别通过第一分压电阻与运算放大器OP的反向输入端连接，一级增益调节阵列的输出端与运算放大器OP的反向输入端及第一分压电阻连接，一级增益调节阵列的输入端与二级增益调节阵列的输出端连接，二级增益调节阵列的输入端与运算放大器OP的输出端连接；运算放大器OP的正向输入端接基准电压电路，其中基准电压电路用于提供基准电压，基准电压电路为现有技术，此处对此不作限定。

本申请中，末级的OPA运算放大器OP的电压增益由增益调节阵列的等效电阻R42及第一分压电阻R41确定，即由R42/R41确定，从而实现交流信号的放大。为了实现第二级运算放大器OP的增益可调，本申请的R42由数字可调的电阻阵列构成，利用对应的开关阵列实现等效并联电阻阻值的改变来实现增益可调。同时，本申请还开放了电阻反馈支路，可提供外置可调电阻，例如，温敏电阻NTC或PTC，从而可以实现更为灵活的增益调节范围以及温度补偿能力。另外，本申请还可以通过增加反馈电容来调节第二级运算放大器OP的等效闭环带宽，实现输出信号脉宽的微调与增益稳定性补偿。其中，反馈电容置于芯片外部，通过芯片内部的开关元件，由寄存器EN_LPF_cap指令控制该开关元件选择接入C1还是断开C1。

本申请中，对于R42阻值可以通过寄存器CFG_OP指令实现阻值大步进的粗调和CFG_OP_Trim指令实现小步进的细调节，其中，粗调节通过一级增益调节阵列实现，细调节通过二级增益调节阵列实现。

如图7所示，一级增益调节阵列，包括：多个第四开关元件及多个第二分压电阻，其中，第四开关元件的数量与第二分压电阻的数量一一对应；多个第二分压电阻串联后的一端与运算放大器OP的反向输入端连接，另一端通过第三分压电阻与二级增益调节阵列的输出端连接；各第四开关元件分别与其对应的第二分压电阻并联，且各第四开关元件串联连接；各第四开关元件的栅极分别与数字电路单元的输出端连接。例如，第四开关元件可以为4个，分别为Q17~Q20，第四开关元件可以为MOS晶体管，第二分压电阻为4个，分别为R421~R424，其中，Q17的漏极与R421的第一端连接后接运算放大器OP的反向输入端，Q17的源极与Q18的漏极及R421的另一端连接，R421的另一端还与R422的一端连接，Q18的源极与Q19的漏极连接后接R422的另一端，R422的另一端还与R423的一端连接，Q19的源极与Q20的漏极连接后接R423的另一端，R423的另一端还与R424的一端连接，Q20的源极与R424的另一端连接后接第三分压电阻R425的一端，Q17~Q20的栅极与数字电路单元的输出端连接。

二级增益调节阵列，包括：多个第五开关元件及多个第四分压电阻，其中，第五开关元件的数量与第四分压电阻的数量一一对应；各第五开关元件的源极相互连接后与运算放大器OP的输出端连接，各第四分压电阻的一端相互连接后通过第三分压电阻与一级增益调节阵列的输入端连接，各第四分压电阻的另一端分别与对应的第五开关元件的漏极连接；各第五开关元件的栅极分别与数字电路单元的输出端连接。其中，第五开关元件可以为8个，分别为Q21~Q28，第四分压电阻为8个，分别为R426~R433，其中，Q21~Q28为MOS晶体管。其中，R426~R433的一端相互连接后与第三分压电阻R425的另一端连接，Q21~Q28的源极相互连接后与运算放大器OP的输出端连接，Q21的漏极与R426的另一端连接，Q22的漏极与R427的另一端连接，Q23的漏极与R428的另一端连接，Q24的漏极与R429的另一端连接，Q25的漏极与R430的另一端连接，Q26的漏极与R431的另一端连接，Q27的漏极与R432的另一端连接，Q28的漏极与R433的另一端连接，Q21~Q28的栅极与数字电路单元的输出端连接。这样，数字电路单元通过对Q17~Q28的栅极控制即可实现对运算放大器OP的电压增益的粗调节及细调节。

如图8所示，本申请中，末级放大单元还包括基准电压调节阵列，基准电压调节阵列包括：多个第五分压电阻及多个第六开关元件；多个第五分压电阻串联连接，任意相邻的第五分压电阻之间通过对应的第六开关元件的源极及漏极接基准电压源，串联后的第五分压电阻的一端与运算放大器OP的正向输入端连接；各第六开关元件的栅极与数字电路单元的输出端连接。例如，第五分压电阻为17个，分别为R501~R517，第六开关元件为16个，分别为Q29~Q44，其中，Q29~Q44可以为MOS晶体管。电阻R501~R517串联，Q29的源极连接在R501及R502之间，Q29的漏极与基准电压源连接，Q30的源极连接在R502与R503之间，Q30的漏极与Q29的漏极连接并接基准电压源，以此类推，Q44的源极连接在R516~R517之间，Q44的漏极与Q43的漏极连接并接基准电压源，R517的一端与运算放大器OP的正向输入端连接。

本申请中，末级的运算放大器OP采用单电源方式工作，需要考虑静态工作点的设置，本申请通过电阻分压的方式将运算放大器OP的供电，即来自LDO 2-9V的电压进行分压获得基准电压Vref以提供末级运算放大器OP的静态工作电压，同时为了获得不同饱和幅度的调节能力，Vref需要可变，本申请的数字电路单元根据配置指令的配置要求即CFG_VREF指令控制Q29~Q44中的一者或多者的通断对电阻阵列进行分压，从而将运算放大器OP的电源进行分压获得Vref的调节能力。本申请的16个开关可以实现1/20到16/20共16种状态的分压。

由于MOS管自身的工艺特点，其跨到gm往往都会存在小幅偏差，所以不同芯片之间肯定存在同样配置下的增益小幅差异，因而需要末级运算放大器能够进行小幅增益调整，才能确保芯片增益的一致性。本申请通过可变增益放大器链路实现对输入电压信号的放大，并能根据需要实现增益可控，实现输入光脉冲信号动态范围的灵活调节，同时，既可以通过末级运算放大器CFG_OP配置实现增益的大步进调节，又可以通过对K1和K2衰减单元的控制对增益衰减进行控制，同时还可以通过末级运算放大器CFG_OP_trim配置实现增益的小幅修调，确保不同芯片之间增益的一致性。

本申请第二方面提供一种设备，包括上述的脉冲光电探测前置放大电路数模混合集成电路芯片。其中，本申请的芯片采用BCD工艺，芯片尺寸可低至1.1mm*1mm。

如图9所示，本申请的集成芯片还可以通过级联获得更高的增益，例如，若需要三级增益放大，可以通过将集成芯片1的输出端与集成芯片2的末级放大单元的输入端级联构成三级增益放大。

综上，本申请采用数模混合芯片设计实现脉冲光电探测电路的可变增益级联放大，采用SPI接口与数字可编程方式实现可变增益放大电路的参数调节，通过电流镜实现输出电压极性的调节，采用OPA反向放大拓扑结构实现末级放大，并采用开放式端口方式实现放大链路稳性补偿以及放大链路高低温增益波动补偿，通过外部电平（K1_12V/K2_12V）实现放大链路增益的两级衰减控制，扩展输入信号动态范围，同时，通过电压可调结构改变末级运算放大器的供电与静态工作点，实现输出信号限幅可调。从而本申请基于数模混合一体化单芯片的脉冲光电探测前置放大电路可有效缩小电路体积，满足小型化光电探测系统开发需求，提升光电探测前置放大电路的设计效率，提高生产效率，降低调试难度，提升产品生产的一致性和良率，有效降低大批量生产制造的成本。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种脉冲光电探测前置放大电路数模混合集成电路芯片，其特征在于，包括：

可变增益前级放大单元、极性控制单元、末级放大单元及数字电路单元；

所述可变增益前级放大单元包括阵列放大器单元以及两级可变衰减电路单元，所述阵列放大器单元用于将外部输入的电压信号进行首次放大，所述两级可变衰减电路单元用于对电压信号的放大总增益进行增益调整，以防止后级电路的饱和；

所述极性控制单元用于将所述可变增益前级放大单元放大后的电压信号进行极性变换后发送至所述末级放大单元，以对末级输出电压信号进行极性控制；

所述末级放大单元用于将来自极性控制单元的电压信号进行二次放大后输出，以及对输出信号进行带宽调整；

所述数字电路单元用于控制所述两级可变衰减电路单元对放大电压信号的总增益进行增益调整、控制所述极性控制单元将所述可变增益前级放大单元放大后的电压信号进行极性变换、控制所述末级放大单元对输出信号进行带宽调整、以及控制所述可变增益前级放大单元与末级放大单元的总增益。

2.根据权利要求1所述的脉冲光电探测前置放大电路数模混合集成电路芯片，其特征在于：所述阵列放大器单元包括：放大阵列及开关阵列；

所述放大阵列包括多个晶体管元件，所述开关阵列包括多个第一开关元件，所述放大阵列的晶体管元件数量与所述开关阵列的第一开关元件数量一一对应；

其中，各晶体管元件的栅极相互连接后与所述芯片外部的光电转换单元的输出端连接，各晶体管元件的源极相互连接后接地，且各晶体管元件的漏极分别与其对应的第一开关元件的源极连接；

各第一开关元件的漏极相互连接后与所述末级放大单元的输入端及极性控制单元的输入端连接，各第一开关元件的栅极与数字电路单元的输出端连接。

3.根据权利要求1所述的脉冲光电探测前置放大电路数模混合集成电路芯片，其特征在于：所述两级可变衰减电路单元包括：

控制单元、一级衰减单元、第一二级衰减单元及第二二级衰减单元；

所述一级衰减单元串联在所述光电转换单元的输出端与地之间；

所述第一二级衰减单元连接在所述阵列放大器子单元与所述末级放大单元之间，所述第二二级衰减单元连接在所述极性控制单元与所述末级放大单元之间；

所述控制单元用于在接收到第一衰减指令后控制所述一级衰减单元导通，以使得外部光电转换单元的输出端与地之间的回路导通；以及在接收到第二衰减指令后控制所述第一二级衰减单元或所述第二二级衰减单元导通；

所述数字电路单元还用于在所述第一二级衰减单元或所述第二二级衰减单元导通后，控制所述第一二级衰减单元或所述第二二级衰减单元的衰减幅度，以控制所述末级放大单元的输出电压信号幅度的衰减。

4.根据权利要求3所述的脉冲光电探测前置放大电路数模混合集成电路芯片，其特征在于，所述第一二级衰减单元包括：

多个第二开关元件及多个负载电阻，其中，第二开关元件的数量与负载电阻的数量一一对应；

各第二开关元件的源极相互连接后与电源连接，各第二开关元件的漏极分别与对应的负载电阻的一端连接，各负载电阻的另一端相互连接后与所述阵列放大器子单元的输出端及所述末级放大单元的输入端连接；

各第二开关元件的栅极与所述数字电路单元的输出端连接。

5.根据权利要求1所述的脉冲光电探测前置放大电路数模混合集成电路芯片，其特征在于，所述第二二级衰减单元包括：

多个第三开关元件及多个负载电阻，其中，第三开关元件的数量与负载电阻的数量一一对应；

各第三开关元件的源极相互连接后接地，各负载电阻的一端相互连接后与所述极性控制单元的输出端及所述末级放大单元的输入端连接，各负载电阻的另一端分别与其对应的第三开关元件的漏极连接；

各第三开关元件的栅极与所述数字电路单元的输出端连接。

6.根据权利要求1所述的脉冲光电探测前置放大电路数模混合集成电路芯片，其特征在于，所述末级放大单元，包括：

运算放大器、第一分压电阻及增益调节阵列，所述增益调节阵列包括一级增益调节阵列及二级增益调节阵列；

所述阵列放大器子单元及所述极性控制单元分别通过所述第一分压电阻与所述运算放大器的反向输入端连接，所述一级增益调节阵列的输出端与所述运算放大器的反向输入端及所述第一分压电阻连接，所述一级增益调节阵列的输入端与所述二级增益调节阵列的输出端连接，所述二级增益调节阵列的输入端与所述运算放大器的输出端连接；

所述运算放大器的正向输入端接基准电压电路。

7.根据权利要求6所述的脉冲光电探测前置放大电路数模混合集成电路芯片，其特征在于，所述一级增益调节阵列，包括：

多个第四开关元件及多个第二分压电阻，其中，第四开关元件的数量与第二分压电阻的数量一一对应；

多个第二分压电阻串联后的一端与所述运算放大器的反向输入端连接，另一端通过第三分压电阻与所述二级增益调节阵列的输出端连接；

各第四开关元件分别与其对应的第二分压电阻并联，且各第四开关元件串联连接；

各第四开关元件的栅极分别与所述数字电路单元的输出端连接。

8.根据权利要求7所述的脉冲光电探测前置放大电路数模混合集成电路芯片，其特征在于，所述二级增益调节阵列，包括：

多个第五开关元件及多个第四分压电阻，其中，第五开关元件的数量与第四分压电阻的数量一一对应；

各第五开关元件的源极相互连接后与所述运算放大器的输出端连接，各第四分压电阻的一端相互连接后通过所述第三分压电阻与所述一级增益调节阵列的输入端连接，各第四分压电阻的另一端分别与对应的第五开关元件的漏极连接；

各第五开关元件的栅极分别与所述数字电路单元的输出端连接。

9.根据权利要求6所述的脉冲光电探测前置放大电路数模混合集成电路芯片，其特征在于，所述末级放大单元，还包括基准电压调节阵列，所述基准电压调节阵列包括：

多个第五分压电阻及多个第六开关元件；

多个第五分压电阻串联连接，任意相邻的第五分压电阻之间通过对应的第六开关元件的源极及漏极接基准电压源，串联后的第五分压电阻的一端与所述运算放大器的正向输入端连接；

各第六开关元件的栅极与所述数字电路单元的输出端连接。

10.一种设备，其特征在于，包括如权利要求1-9中任一项权利要求所述的脉冲光电探测前置放大电路数模混合集成电路芯片。