CN115267498A - 芯片测试电路、芯片及测试设备 - Google Patents
芯片测试电路、芯片及测试设备 Download PDFInfo
- Publication number
- CN115267498A CN115267498A CN202210898156.0A CN202210898156A CN115267498A CN 115267498 A CN115267498 A CN 115267498A CN 202210898156 A CN202210898156 A CN 202210898156A CN 115267498 A CN115267498 A CN 115267498A
- Authority
- CN
- China
- Prior art keywords
- switch
- signal
- branch
- detected
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种芯片测试电路、芯片及测试设备。该芯片测试电路包括:信号输入端待检测芯片连接,用于接入待检测信号;多个信号输出端,用于输出待检测信号;开关模组连接在信号输入端和信号输出端之间;开关模组包括:至少一个开关模块,其包括多个开关支路,开关支路与信号输出端的数量相匹配;开关支路包括:开关支路第一端与信号输入端电连接;开关支路第二端与信号输出端一一对应相连;开关单元,连接在开关支路第一端和开关支路第二端之间;其中,开关单元被配置为根据待检测信号的类型选择性导通以传输待检测信号至信号输出端。上述芯片测试电路,能够提高信号传输的宽带,提高测试效率,同时能够满足多种信号测试工况的需求。
Description
技术领域
本发明涉及集成电路技术领域,特别是涉及一种芯片测试电路、芯片及测试设备。
背景技术
随着芯片功能的丰富化,芯片内部测试需求也逐渐增多,相应的,芯片和测试设备之间需要传输的信号数量增多。多通道输入的测试设备满足了同时测量多个信号数量的需求。例如测试芯片SPI(Serial Peripheral interface)总线过程中,就需要同时测试时钟信号、数据信号和片选信号,但是要求测试的速度不高。然而,在一些情况下,只需要测试一个信号即可,且要求测试的速度较高,例如测试USB总线信号。
发明内容
本申请实施例的目的是提供一种芯片测试电路、芯片及测试设备,能够提高信号传输的带宽,进一步提高测试效率,同时能够满足多种信号测试工况的需求。
基于此,第一方面,提供一种芯片测试电路,包括:信号输入端,信号输入端与待检测芯片连接,用于接入待检测信号;多个信号输出端,用于输出待检测信号;开关模组,连接在信号输入端和信号输出端之间;开关模组包括:至少一个开关模块,开关模块包括多个开关支路,开关支路与信号输出端的数量相匹配;开关支路包括:开关支路第一端,与信号输入端电连接;开关支路第二端,与信号输出端一一对应相连;开关单元,连接在开关支路第一端和开关支路第二端之间;其中,开关单元被配置为根据待检测信号的类型选择性导通以传输待检测信号至信号输出端。
在其中一个实施例中,待检测信号的类型包括高速信号和低速信号。
在其中一个实施例中,当待检测信号为高速信号时,多个开关支路至少导通2个。
在其中一个实施例中,芯片测试电路还包括:多个采样保持器,设置在开关支路第二端与信号输出端之间,每个采样保持器的时钟相位不同。
在其中一个实施例中,开关模组包括1个开关模块,每个开关模块包括M个开关支路,分别为1至M级开关支路,其中,M≥2。
在其中一个实施例中,开关模组包括N个开关模块,每个开关模块包括M个开关支路,分别为1至M级开关支路,其中,M≥N≥2。
在其中一个实施例中,开关模块的同级开关支路的开关支路第二端电连接。
在其中一个实施例中,当待检测信号类型不同时,接入高速信号的开关模块的至少2个开关支路导通,其他开关模块的1个开关支路导通,且每个开关模块的同级开关支路不同时导通。
在其中一个实施例中,当待检测信号类型是低速信号时,每个开关模块的至少1个开关支路导通,且每个开关模块的同级开关支路不同时导通。
在其中一个实施例中,开关单元将待检测信号由电压信号转为电流信号。
在其中一个实施例中,开关单元还包括带宽限制器,用于对开关单元的带宽范围进行限制。
第二方面,提供一种芯片,包括任意实施例的芯片测试电路。
第三方面,提供一种测试设备,包括电源和任意实施例的测试电路,电源用于为测试电路提供工作电压和/或工作电流。
上述芯片测试电路,通过设置多个开关支路以及多个信号输出端,能够提高信号传输的带宽,进一步提高测试效率,同时能够满足多种信号测试工况的需求。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一实施例中的芯片测试电路的电路元件图;
图2为另一实施例中的芯片测试电路的电路元件图;
图3为另一实施例中的芯片测试电路的电路元件图;
图4为另一实施例中的芯片测试电路的电路元件图;
图5为一实施例的开关单元的功能框图;
图6为图5所示的开关单元的具体电路元件图;
图7为图6中带宽限制器的具体电路元件图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请的范围的情况下,可以将第一电阻称为第二电阻,且类似地,可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻,但其不是同一电阻。
可以理解,以下实施例中的“连接”,如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
参阅图1,图1示出了一实施例中的芯片测试电路的电路元件图。参见图1,芯片测试电路包括信号输入端10、开关模组20和多个信号输出端30。信号输入端10与待检测芯片连接,用于接入待检测信号。多个信号输出端30,用于输出待检测信号,以对待检测信号进行进一步处理。开关模组20,连接在信号输入端10和信号输出端30之间;开关模组20包括至少一个开关模块210,开关模块包括多个开关支路,开关支路与信号输出端的数量相匹配;开关支路包括:开关支路第一端,与信号输入端电连接;开关支路第二端,与信号输出端一一对应相连;开关单元,连接在开关支路第一端和开关支路第二端之间,控制开关支路的导通和断开;其中,开关单元被配置为根据待检测信号的类型选择性导通以传输待检测信号至信号输出端。可以理解的是,待检测信号可以是数字信号,也可以是模拟信号,此处不作限定。
具体的,芯片测试电路包括:信号输入端10;多个信号输出端30包括第一信号输出端311、第二信号输出端312、第三信号输出端313和第四信号输出端314;开关模块210包括第一开关支路211,第二开关支路212,第三开关支路213和第四开关支路214,其中,第一开关支路第一端与信号输入端10电连接,第一开关支路第二端与第一信号输出端311电连接;第二开关支路第一端与信号输入端10电连接,第二开关支路第二端与第二信号输出端312电连接;第三开关支路第一端与信号输入端10电连接,第三开关支路第二端与第三信号输出端313电连接;第四开关支路第一端与信号输入端10电连接,第四开关支路第二端与第四信号输出端314电连接。每个开关支路上还设置有开关单元,分别为设置在第一开关支路上的开关单元211a,设置在第二开关支路上的开关单元212a,设置在第三开关支路上的开关单元213a,设置在第四开关支路上的开关单元214a,开关单元导通则开关单元所在的开关支路导通,反之,开关单元断开则开关单元所在的开关支路关断,因此,开关单元能够控制开关支路的导通和断开。需要说明的是,图1中仅示例性示出测试电路包括第一开关支路211、第二开关支路212、第三开关支路213和第四开关支路214,并且与第一信号输出端311、第二信号输出端312,第三信号输出端313,第四信号输出端314一一对应连接,但非对本申请的限定,开关支路的数量及信号输出端的数量本领域技术人员可根据实际情况设置。
具体的,开关单元被配置为根据待检测信号的类型选择性导通以传输待检测信号至信号输出端。在一些实施例中,如图1所示,信号输入端10接入待检测信号后,第一开关支路211、第二开关支路212、第三开关支路213、第四开关支路214中的开关单元211a,212a,213a,214a同时导通,即第一开关支路211、第二开关支路212、第三开关支路213和第四开关支路214导通,则待检测信号分别由第一开关支路211、第二开关支路212、第三开关支路213以及第四开关支路214同时输出至对应的第一信号输出端311、第二信号输出端312、第三信号输出端313及第四信号输出端314。
可选的,每个开关单元的特性相同。如此,待检测信号通过第一开关支路211、第二开关支路212、第三开关支路213、第四开关支路214后,信号不变,即第一信号输出端311、第二信号输出端312、第三信号输出端313和第四信号输出端314输出的信号相同,且与信号输入端接入的待检测信号相同,为同一信号。例如若开关单元的类型为高速类型,则每个开关单元的允许通过的最高频率相同;若开关单元的类型为高精度类型,则信号通过每个开关单元时的漏电流相同;若开关单元的类型为高压类型,则开关单元允许通过的信号的最大电压值相同;若开关单元的类型为大电流类型,则开关单元允许通过的信号的最大电流值相同。
这样,芯片测试电路通过设置多个开关支路以及对应的多个信号输出端,进而传输到外部电路,能够提高信号传输的带宽,进一步提高测试效率。
可选的,芯片测试电路还包括多个采样保持器40,设置在开关支路第二端与信号输出端30之间,用于对待检测信号进行采样。且每个采样保持器的时钟相位不同。具体的,如图2所示,多个采样保持器40包括第一采样保持器41,第二采样保持器42,第三采样保持器43以及第四采样保持器44。其中,第一采样保持器41设置在第一开关支路第二端与第一信号输出端311之间,第二采样保持器42设置在第二开关支路第二端与第二信号输出端312之间,第三采样保持器43设置在第三开关支路与第三信号输出端313之间,第四采样保持器44设置在第四开关支路第二端与第四信号输出端314之间。这样,采样保持器40相当于在不同时刻采集同一个待检测信号,实现四倍采样率,提高了信号带宽以及提高了数据采样率。
在另一些实施例中,信号输入端10接入待检测信号后,开关模块210的多个开关支路中的部分开关支路导通,即第一开关支路211、第二开关支路212、第三开关支路213、第四开关支路213中的部分开关支路的开关单元导通,例如第一开关支路211的开关单元211a导通,即第一开关支路211导通,其他开关单元保持断开,则待检测信号由第一开关支路211输出至第一信号输出端311。或者第一开关支路211和第二开关支路212导通,其他开关单元保持断开,则待检测信号由第一开关支路211输出至第一信号输出端311,且由第二开关支路212输出至第二信号输出端312。
这样,芯片测试电路通过设置多个开关支路以及对应的多个信号输出端,可以配置多种输出模式,如上述的多个信号输出端输出同一待检测信号的多输出模式或单个信号输出端输出待检测信号的单输出模式。
由于待检测信号类型包括高速信号和低速信号。通常高速信号,例如USB信号、HDMI信号等信号,其要求的测试速度比低速信号要求的测试速度更高,低速信号可以为SPI信号,CAN(Controller Area Network)信号等。因此,为了达到更好的测试效果,例如在测试高速信号时,可以采用多输出模式,以方便进行下一步采集处理,提高整体采样率,从而可以观测到更高频率的信号,进一步提高测试效率;而该测试电路在测试低速信号时,可以采用单输出模式,这样,同一个测试电路能够满足多种信号测试工况的需求。
图3示出了另一实施例中的芯片测试电路的电路元件图。参考图3,芯片测试电路包括第一信号输入端110和第二信号输入端120;多个信号输出端分别为第一信号输出端321,第二信号输出端322,第三信号输出端323,第四信号输出端324。开关模组20包括第一开关模块220和第二开关模块230。其中,第一开关模块220连接在第一信号输入端110与多个信号输出端30之间,第二开关模块230连接在第二信号输入端120与多个信号输出端30之间。具体的,第一开关模块220包括第一至四级开关支路,分别为第一开关支路221、第二开关支路222、第三开关支路223和第四开关支路224。其中,第一开关支路第一端与第一信号输入端110电连接,第一开关支路第二端与第一信号输出端321电连接;第二开关支路第一端与第一信号输入端110电连接,第二开关支路第二端与第二信号输出端电连接322;第三开关支路第一端与第一信号输入端110电连接,第三开关支路第二端与第三信号输出端323电连接;第四开关支路第一端与第一信号输入端110电连接,第四开关支路第二端与第四信号输出端324电连接。同样地,第二开关模块230也包括第一至四级开关支路,分别为第一开关支路231、第二开关支路232、第三开关支路233和第四开关支路234。其中,第一开关支路第一端与第二信号输入端120电连接,第一开关支路第二端与第一信号输出端321电连接;第二开关支路第一端与第二信号输入端120电连接,第二开关支路第二端与第二信号输出端322电连接;第三开关支路第一端与第二信号输入端120电连接,第三开关支路第二端与第三信号输出端323电连接;第四开关支路第一端与第二信号输入端120电连接,第四开关支路第二端与第四信号输出端324电连接。如此,开关模块的同级开关支路的开关支路第二端电连接并与对应的信号输出端电连接。此外,每个开关支路上还设置有开关单元,第一开关模块220包括设置在第一开关支路上的开关单元221a,设置在第二开关支路上的开关单元222a,设置在第三开关支路上的开关单元223a,设置在第四开关支路上的开关单元224a。第二开关模块230包括设置在第一开关支路上的开关单元231a,设置在第二开关支路上的开关单元232a,设置在第三开关支路上的开关单元233a,设置在第四开关支路上的开关单元234a。开关单元导通则开关单元所在的开关支路导通,反之,开关单元断开则开关单元所在的开关支路关断,因此,开关单元能够控制所在开关支路的导通和断开。
可以理解的是,图3中仅示例性示出开关模组20包括第一开关模块220和第二开关模块230,第一开关模块220和第二开关模块230分别包括第一至四级开关支路,分别为第一开关支路、第二开关支路、第三开关支路和第四开关支路,并且与第一信号输出端、第二信号输出端,第三信号输出端,第四信号输出端一一对应连接,但非对本申请的限定,开关模块的数量,开关支路的数量及信号输出端的数量本领域技术人员可根据实际情况设置。
下面将结合图3对开关单元被配置为根据待检测信号的类型选择性导通以传输待检测信号至信号输出端进行详细说明。在一些实施例中,如果待检测信号为高速信号时,接入上述高速信号的开关模块的多个开关支路中至少2个开关支路导通。
示例性的,当外部提供2个待检测信号,分别为第一待检测信号和第二待检测信号时,将第一待检测信号接入第一信号输入端110,第二待检测信号接入第二信号输入端120。考虑到待检测信号的类型,若第一待检测信号和第二待检测信号同为高速信号,则开关单元可以被配置为:第一开关模块220的第一开关支路221和第二开关支路222中的开关单元221a和222a导通,即第一开关模块220的第一开关支路221和第二开关支路222导通,因此第一待检测信号由第一开关支路221和第二开关支路222输出至第一信号输出端321和第二信号输出端322。而第二开关模块120的第三开关支路233和第四开关支路234中的开关单元233a和234a导通,即第三开关支路233和第四开关支路234导通,因此第二待检测信号由第三开关支路233和第四开关支路234输出至第三信号输出端323和第四信号输出端324。
而当待检测信号类型不同时,接入高速信号的开关模块的至少2个开关支路导通,其他开关模块的1个开关支路导通,且每个开关模块的同级开关支路不同时导通。示例性的,如第一待检测信号为低速信号,而第二待检测信号为高速信号。当第一信号输入端110接入第一待检测信号,第二信号输入端120接入第二待检测信号时,开关单元可以被配置为:第一开关模块220的第一开关支路221的开关单元221a导通,即第一开关模块220的第一开关支路221导通,第一待检测信号由第一开关支路221输出至第一信号输出端321。而第二开关模块230的第二开关支路232、第三开关支路233和第四开关支路234中的开关单元232a,233a,234a中至少导通2个,例如开关单元232a,233a导通,即第二开关支路232、第三开关支路233导通,因此第二待检测信号由第二开关支路232、第三开关支路233输出至第二信号输出端322、第三信号输出端323。当然为了进一步提高高速信号传输的带宽,优化测试效率,开关单元还可以被配置为:第一开关模块220的第一开关支路221的开关单元221a导通,即第一开关模块220的第一开关支路221导通,第一待检测信号由第一开关支路221输出至第一信号输出端321。而第二开关模块230的第二开关支路232、第三开关支路233和第四开关支路234中的开关单元232a,233a,234a导通,即第二开关支路232、第三开关支路233和第四开关支路234全部导通,因此第二待检测信号由第二开关支路232、第三开关支路233和第四开关支路234输出至第二信号输出端322、第三信号输出端323和第四信号输出端324。
这样,芯片测试电路通过设置多个开关支路以及对应的多个信号输出端,可以配置多种输出模式,能够满足多种信号测试工况的需求,还可以提高信号传输的带宽,进一步优化测试效率。
为了满足多种输出模式,在一些实施例中,开关模组包括1个开关模块时,开关模块可以设置M个开关支路,分别为1至M级开关支路,其中,M≥2,以图1所示实施例为例。在另一些实施例中,开关模组包括N个开关模块时,每个开关模块包括M个开关支路,分别为1至M级开关支路,其中,M≥N≥2,以图3所示实施例为例。
具体而言,当开关模组包括N个开关模块时,开关模块的同级开关支路的开关支路第二端电连接。以下将结合图4以芯片测试电路包括4个开关模块,每个开关模块包括1至4级开关支路为例,对芯片测试电路进行具体说明。
如图4所示的芯片测试电路,包括第一信号输入端130,第二信号输入端140,第三信号输入端150和第四信号输入端160;多个信号输出端30分别为第一信号输出端331,第二信号输出端332,第三信号输出端333,第四信号输出端334;开关模组20包括第一开关模块240,第二开关模块250,第三开关模块260和第四开关模块270,其中,第一开关模块240连接在第一信号输入端130和多个信号输出端30之间,第二开关模块250连接在第二信号输入端140与多个信号输出端30之间,第三开关模块260连接在第三信号输入端150与多个信号输出端30之间,第四开关模块160连接在第四信号输入端160与多个信号输出端30之间。具体的,各个开关模块分别包括第一至四级开关支路,分别为第一开关支路、第二开关支路、第三开关支路和第四开关支路。其中,开关模块的同级开关支路的开关支路第二端电连接,即各个开关支路第一端与对应的信号输入端连接,而第一开关支路第二端与第一信号输出端电连接,第二开关支路第二端与第二信号输出端电连接,第三开关支路第二端与第三信号输出端电连接,第四开关支路第二端与第四信号输出端电连接。
具体的,当待检测信号为高速信号时,例如USB总线信号,待检测信号输入第一信号输入端130,第一开关支路、第二开关支路、第三开关支路、第四开关支路中的开关单元同时导通,即第一开关支路241、第二开关支路242、第三开关支路243和第四开关支路244导通,则待检测信号分别由第一开关支路241、第二开关支路242、第三开关支路243以及第四开关支路244同时输出至对应的第一信号输出端331、第二信号输出端332、第三信号输出端333及第四信号输出端334。这样,能够提高信号传输的带宽,进一步提高测试效率。而当待检测信号为低速信号时,例如测试SPI信号,在此过程中,需要同时测试时钟、数据和片选信号,但是要求测试的速度不高。因此,每个开关模块的至少1个开关支路导通,且开关模块的同级开关支路不同时导通。测试时钟、数据和片选信号分别输入第一信号输入端130,第二信号输入端140,第三信号输入端150,例如第一开关模块240的第一开关支路导通241,第二开关模块250的第二开关支路导通252,第三开关模块260的第三开关支路263导通,从而分别传输测试时钟、数据和片选信号至第一信号输出端331、第二信号输出端332和第三信号输出端333。
在上述技术方案的基础上,开关单元将待检测信号由电压信号转为电流信号,可选的,开关单元采用交叉点开关的方式传输信号,如此,能够进一步提高信号传输的带宽。
图5是实施例提供的一种开关单元的功能框图。参见图5,开关单元包括第一跟随器510、第二跟随器520、跨导放大器530。其中,第一跟随器510输入端与开关支路第一端连接,以接入差分电压VIP,第一跟随器510输出端与跨导放大器530第一输入端连接,第二跟随器520输入端与开关支路第一端连接,以接入差分电压VIN,第二跟随器520输出端与跨导放大器530第二输入端连接,跨导放大器530第一输出端、跨导放大器第二输出端与开关支路第二端连接,以输出差分电流ION和IOP。
其中,第一跟随器510和第二跟随器520具有高输入阻抗、低输出阻抗和近似为1的电压增益,对后级的跨导放大器530具有驱动作用。
具体的,图6是图5所示的开关单元的具体电路元件图。参考图6,第一跟随器510包括第一电阻R1,第一三极管Q1,第二三极管Q2,第一电流源I1和第二电流源I2。第一电阻R1的一端连接恒压电源VCC,第一电阻R1的另一端连接第一三级管Q1的集电极,第一三级管Q1的基极连接第一跟随器510输入端,第一三级管Q1的发射级与第二三级管Q2的发射极连接,且经第一电流源I1后接地,第二三级管Q2的集电极经第二电流源I2接恒压电源VCC,第二三极管Q2的集电极和基极连接,同时还连接于第一跟随器510输出端。
第二跟随器520包括第二电阻R2,第三三极管Q3,第四三极管Q4,第三电流源I3和第四电流源I4。第二电阻R2的一端连接恒压电源VCC,第二电阻R2的另一端连接第三三级管Q3的集电极,第三三级管Q3的基极连接第二跟随器520输入端,第三三级管Q3的发射级与第四三级管Q4的发射极连接,且经第三电流源I3后接地,第四三级管Q4的集电极经第四电流源I4后接恒压电源VCC,第四三极管Q4的集电极和基极连接,同时还连接于第二跟随器520输出端。
上述第二电流源I2的电流设置为第一电流源I1的一半,同样地,第四电流源I4的电流设置为第三电流源I3的一半。这样设置使得第一跟随器510和第二跟随器520的输出端电压与输入端电压相同,可以提高对共模信号的抑制能力。
跨导放大器530用于将输入的差分电压信号转换为电流信号输出。具体而言,跨导放大器530包括第五三级管Q5,第六三级管Q6,第五电流源I5,第六电流源I6,第三电阻R3以及第一电容C1。其中,第五三极管Q5的基极与跨导放大器530的第一输入端连接,第五三极管Q5的集电极与跨导放大器530的第一输出端连接,跨导放大器530的发射极通过第五电流源I5后接地。而第六三极管Q6的基极与跨导放大器530的第二输入端连接,第六三极管Q6的集电极与跨导放大器530的第二输出端连接,第六三极管Q6的发射极通过第六电流源I6后接地。同时,第三电阻R3和第一电容C1并联连接于第五三极管Q5的发射极和第六三级管Q6的发射极之间。
上述跨导放大器530中,第五三极管Q5和第六三极管Q6作为共射放大器,第五电流源I5和第六电流源I6作为放大器尾电流源,第三电阻R3作为射极电阻,用于控制跨导放大器530跨导值,实现带宽调节。同时,第一电容C1作为高频补偿电容,能够提升开关单元的带宽。
这样,当第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、第五电流源I5和第六电流源I6使能端接入控制信号,第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、第五电流源I5和第六电流源I6打开,从而使得第一跟随器510,第二跟随器520以及跨导放大器530工作,实现开关单元导通。
在一些实施例中,开关单元还包括带宽限制器540,用于对开关单元的带宽范围进行限制。具体的,带宽限制器540设置于第一跟随器510输出端与第二跟随器520输出端之间。而当开关单元断开时,打开带宽限制器540,能够提高开关单元的高频隔离度。
如图7所示,带宽限制器540包括开关K,第二电容C2和第三电容C3。其中,第二电容C2的一端与第一跟随器510输出端连接,第二电容C2的另一端通过开关K与第三电容C3的第一端连接,第三电容C3的另一端连接于第二跟随器520输出端。
当带宽限制器540打开时,闭合开关K,带宽限制器540两端等效为一个电容Cs,其电容值为:
可以理解,带宽限制器还可以采用其他形式,例如带宽控制器采用一个开关K0的形式。当开关单元处于断开状态时,开挂K0闭合,将第一跟随器输出端与第二跟随器输出端短路,这样可以大幅度提高开关单元的隔离度。
上述电路可以应用于芯片以及诸如示波器等测试设备或类似设备中。在一些实施例中,测试设备还包括电源,该电源用于为测试电路提供工作电压和/或工作电流,使得测试电路能够正常工作。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种芯片测试电路,其特征在于,包括:
信号输入端,所述信号输入端与待检测芯片连接,用于接入待检测信号;
多个信号输出端,用于输出所述待检测信号;
开关模组,连接在所述信号输入端和所述信号输出端之间;所述开关模组包括:
至少一个开关模块,所述开关模块包括多个开关支路,所述开关支路与所述信号输出端的数量相匹配;所述开关支路包括:
开关支路第一端,与所述信号输入端电连接;
开关支路第二端,与所述信号输出端一一对应相连;
开关单元,连接在所述开关支路第一端和所述开关支路第二端之间;
其中,所述开关单元被配置为根据所述待检测信号的类型选择性导通以传输所述待检测信号至所述信号输出端。
2.根据权利要求1所述的芯片测试电路,其特征在于,
所述待检测信号的类型包括高速信号和低速信号。
3.根据权利要求2所述的芯片测试电路,其特征在于,
当所述待检测信号为所述高速信号时,多个所述开关支路至少导通2个。
4.根据权利要求1所述的芯片测试电路,其特征在于,
所述芯片测试电路还包括:多个采样保持器,设置在所述开关支路第二端与所述信号输出端之间,每个所述采样保持器的时钟相位不同。
5.根据权利要求2所述的芯片测试电路,其特征在于,
当所述开关模组包括1个开关模块时,每个所述开关模块包括M个开关支路,分别为1至M级开关支路,其中,M≥2;
当所述开关模组包括N个开关模块时,每个所述开关模块包括M个开关支路,分别为1至M级开关支路,其中,M≥N≥2。
6.根据权利要求5所述的芯片测试电路,其特征在于,
所述开关模块的同级开关支路的开关支路第二端电连接。
7.根据权利要求5所述的芯片测试电路,其特征在于,
当所述待检测信号类型不同时,接入所述高速信号的开关模块的至少2个开关支路导通,其它所述开关模块的1个开关支路导通,且每个所述开关模块的同级开关支路不同时导通。
8.根据权利要求5所述的芯片测试电路,其特征在于,
当所述待检测信号类型是所述低速信号时,每个所述开关模块的至少1个开关支路导通,且每个所述开关模块的同级开关支路不同时导通。
9.根据权利要求1所述的芯片测试电路,其特征在于,
所述开关单元还包括带宽限制器,用于对开关单元的带宽范围进行限制。
10.一种芯片,其特征在于,包括权利要求1-9任一项所述的芯片测试电路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210898156.0A CN115267498A (zh) | 2022-07-28 | 2022-07-28 | 芯片测试电路、芯片及测试设备 |
PCT/CN2023/096746 WO2024021830A1 (zh) | 2022-07-28 | 2023-05-29 | 芯片测试电路、芯片及测试设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210898156.0A CN115267498A (zh) | 2022-07-28 | 2022-07-28 | 芯片测试电路、芯片及测试设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115267498A true CN115267498A (zh) | 2022-11-01 |
Family
ID=83771430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210898156.0A Pending CN115267498A (zh) | 2022-07-28 | 2022-07-28 | 芯片测试电路、芯片及测试设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115267498A (zh) |
WO (1) | WO2024021830A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115856588A (zh) * | 2023-02-22 | 2023-03-28 | 长鑫存储技术有限公司 | 芯片测试板及测试方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0779274A (ja) * | 1993-09-08 | 1995-03-20 | Fujitsu Ltd | 多重装置のテスト回路 |
US6946948B2 (en) * | 2000-06-06 | 2005-09-20 | Vitesse Semiconductor Corporation | Crosspoint switch with switch matrix module |
EP1852976B1 (en) * | 2001-08-29 | 2009-12-02 | Altera Corporation | Programmable high-speed I/O interface |
KR20030049481A (ko) * | 2001-12-15 | 2003-06-25 | 삼성전자주식회사 | 저속의 테스트 장비와 인터페이스할 수 있는 반도체 장치및 이를 이용한 테스트 시스템 |
JP2006030166A (ja) * | 2004-06-18 | 2006-02-02 | Yokogawa Electric Corp | Icテスタ |
CN2833720Y (zh) * | 2005-05-26 | 2006-11-01 | 台均科技(深圳)有限公司 | 音频/usb信号复用线、播放存储设备及复用传输播放存储系统 |
JP2010002995A (ja) * | 2008-06-18 | 2010-01-07 | Sharp Corp | 多重バスインターフェースモジュールおよび多重バスシステム |
CN206149229U (zh) * | 2016-10-14 | 2017-05-03 | 上海旻艾信息科技有限公司 | 一种hub模块 |
-
2022
- 2022-07-28 CN CN202210898156.0A patent/CN115267498A/zh active Pending
-
2023
- 2023-05-29 WO PCT/CN2023/096746 patent/WO2024021830A1/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115856588A (zh) * | 2023-02-22 | 2023-03-28 | 长鑫存储技术有限公司 | 芯片测试板及测试方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2024021830A1 (zh) | 2024-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101788578B (zh) | 一种具有模拟前端电路的示波器 | |
CN107370465A (zh) | 高精度宽带可编程增益放大器 | |
CN115267498A (zh) | 芯片测试电路、芯片及测试设备 | |
CN101604962B (zh) | 可变增益rf放大器 | |
CN111865244B (zh) | 一种数字控制可变增益放大器 | |
CN111835299A (zh) | 一种具有可变带宽的可变增益放大器 | |
CN101282108B (zh) | 低差动电压输出电路 | |
CN102147783B (zh) | 主从设备通信电路 | |
CN113078923B (zh) | 信号传输网络、芯片及信号处理装置 | |
CN112994623B (zh) | 一种应用于功率放大器的功率检测电路 | |
CN112327029A (zh) | 一种基于双阻抗变换网络的示波器模拟通道装置 | |
CN115203106A (zh) | 信号传输电路、接收电路以及信号传输系统 | |
CN212903630U (zh) | 热敏电阻的温度检测装置以及智能家电 | |
US20220263540A1 (en) | Adaptive cable equalizer | |
CN107453757A (zh) | 线路接收器以及驱动负载的方法 | |
EP1230731B1 (en) | Transconductor with controllable transconductance for low supply voltages | |
CN218941058U (zh) | 传输门电路、可编程增益放大器、芯片及电子设备 | |
CN213633572U (zh) | 一种基于双阻抗变换网络的示波器模拟通道装置 | |
CN107017876B (zh) | 高频程控容性阻抗电路及测量装置 | |
CN104617899A (zh) | 差分放大器和电子设备 | |
CN219801969U (zh) | 电源切换电路及源表板卡 | |
CN220173227U (zh) | 数据采集电路和系统 | |
CN116094877B (zh) | 差分信号传输电路及数据传输装置 | |
RU2128875C1 (ru) | Многозвенный управляемый четырехполюсник | |
EP4213387A1 (en) | High bandwidth and low power transmitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |