CN117795411A - 显示基板、维修方法和显示装置 - Google Patents

显示基板、维修方法和显示装置 Download PDF

Info

Publication number
CN117795411A
CN117795411A CN202280002443.7A CN202280002443A CN117795411A CN 117795411 A CN117795411 A CN 117795411A CN 202280002443 A CN202280002443 A CN 202280002443A CN 117795411 A CN117795411 A CN 117795411A
Authority
CN
China
Prior art keywords
line
substrate
node
orthographic projection
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280002443.7A
Other languages
English (en)
Inventor
袁粲
丁录科
袁志东
吴刘
李永谦
张大成
许程
周丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117795411A publication Critical patent/CN117795411A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

本公开提供一种显示基板、维修方法和显示装置。显示基板包括衬底基板和设置于衬底基板上的驱动模组，所述驱动模组包括至少一驱动单元，驱动单元包括N级驱动电路；N为正整数，n为小于等于N的正整数；第n级驱动电路包括第2n‑1级输出电路、第2n级输出电路和第一节点控制电路；第一节点通过第一连接线分别与第2n‑1级输出电路和所述第2n级输出电路电连接；驱动模组还包括扫描线；第一连接线在衬底基板上的正投影与扫描线在衬底基板上的正投影之间具有至少两个相互独立的重叠部分。本公开所述的显示基板、维修方法和显示装置可以维修并能正常工作。

Description

显示基板、维修方法和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板、维修方法和显示装置。
背景技术
在相关的显示基板中，驱动模组包括多个驱动单元，所述驱动单元可以包括多级驱动电路，所述驱动电路可以为具有PWM(脉冲宽度调制)功能的驱动电路。所述驱动电路采用共用第一节点和第二节点的架构，所述驱动电路通过一个第一节点和一个第二节点控制通过两级驱动输出端提供相应的扫描信号，利于实现窄边框。但是远离显示区域的驱动电路的驱动输出端连接的扫描线，需要跨过靠近显示区域的驱动电路中的连接线，若在跨线时发生短路不良，会导致两组驱动电路失效，最终导致暗线产生，导致显示产品良率低。
发明内容
在一个方面中，本公开实施例提供了一种显示基板，包括衬底基板和设置于衬底基板上的驱动模组，所述驱动模组包括至少一驱动单元，所述驱动单元包括N级驱动电路；N为正整数，n为小于等于N的正整数；
第n级驱动电路包括第2n-1级输出电路、第2n级输出电路和第一节点控制电路；
所述第一节点控制电路与第一节点电连接，用于控制所述第一节点的电位；
所述第2n-1级输出电路分别与所述第一节点和第2n-1级驱动输出端电连接，用于在所述第一节点的电位的控制下，控制通过所述第2n-1级驱动输出端提供第2n-1级扫描信号；
所述第2n级输出电路分别与所述第一节点和第2n级驱动输出端电连接，用于在所述第一节点的电位的控制下，控制通过所述第2n级驱动输出端提供第2n级扫描信号；
所述第一节点通过第一连接线分别与第2n-1级输出电路和所述第2n级输出电路电连接；
所述驱动模组还包括扫描线；
所述第一连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
可选的，所述第n级驱动电路还包括第二节点控制电路；
所述第二节点控制电路与第二节点电连接，用于控制所述第二节点的电位；
所述第2n-1级输出电路还与所述第二节点电连接，还用于在所述第二节点的电位的控制下，控制通过所述第2n-1级驱动输出端提供第2n-1级扫描信号；
所述第2n级输出电路还与所述第二节点电连接，还用于在所述第二节点的电位的控制下，控制通过所述第2n级驱动输出端提供第2n级扫描信号；
所述第二节点通过第二连接线与第2n-1级输出电路和所述第2n级输出电路电连接；所述第二连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
可选的，所述第一连接线包括第一连线部分、第一导接线、第二导接线和第二连线部分；
所述第一节点通过第一连线部分与第2n-1级输出电路电连接，所述第一连线部分分别与第一导接线和第二导接线电连接，所述第一导接线和第二导接线分别通过所述第二连线部分与所述第2n级驱动电路电连接；
所述扫描线在所述衬底基板上的正投影与所述第一导接线在所述衬底基板上的正投影之间具有第一重叠部分，所述扫描线在所述衬底基板上的正投影与所述第二导接线在所述衬底基板上的正投影之间具有第二重叠部分；
所述第一重叠部分与所述第二重叠部分相互独立。
可选的，所述第一导接线的线宽大于等于5um而小于等于10um，所述第二导接线的线宽大于等于5um而小于等于10um；
所述第一导接线与所述第二导接线之间的间距大于等于6um而小于等于8um。
可选的，所述第二连接线包括第三连线部分、第三导接线、第四导接线和第四连线部分；
所述第二节点通过第三连线部分与第2n级输出电路电连接，所述第三连线部分分别与第三导接线和第四导接线电连接，所述第三导接线和第四导接线分别通过所述第四连线部分与所述第2n-1级驱动电路电连接；
所述扫描线在所述衬底基板上的正投影和所述第三导接线在所述衬底基板上的正投影之间存在第三重叠部分，所述扫描线在所述衬底基板上的正投影与所述第四导接线在所述衬底基板上的正投影之间存在第四重叠部分；
所述第三重叠部分和所述第四重叠部分相互独立。
可选的，所述第三导接线的线宽大于等于5um而小于等于10um，所述第四导接线的线宽大于等于5um而小于等于10um；
所述第三导接线与所述第四导接线之间的间距大于等于6um而小于等于8um。
可选的，所述扫描线包括第一扫描连接线、第一扫描线部、第二扫描线部和第二扫描连接线；
第一扫描连接线分别通过第一扫描线部和第二扫描线部与所述第二扫描连接线电连接；
所述第一连接线在所述衬底基板上的正投影与所述第一扫描线部在所述衬底基板上的正投影之间存在第五重叠部分，所述第一连接线在所述衬底基板上的正投影与所述第二扫描线部在所述衬底基板上的正投影存在第六重叠部分；
所述第五重叠部分和所述第六重叠部分相互独立。
可选的，所述第一扫描线部的线宽大于等于5um而小于等于10um，所述第二扫描线部的线宽大于等于5um而小于等于10um，所述第一扫描线部与所述第二扫描线部之间的间距大于等于6um而小于等于8um。
可选的，所述扫描线包括第三扫描连接线、第三扫描线部、第四扫描线部和第四扫描连接线；
第三扫描连接线分别通过第三扫描线部和第四扫描线部与所述第四扫描连接线电连接，所述第二连接线在所述衬底基板上的正投影与所述第三扫描 线部在所述衬底基板上的正投影之间存在第七重叠部分，所述第二连接线在所述衬底基板上的正投影与所述第四扫描线部在所述衬底基板上的正投影存在第八重叠部分；
所述第七重叠部分与所述第八重叠部分相互独立。
可选的，所述第三扫描线部的线宽大于等于5um而小于等于10um，所述第四扫描线部的线宽大于等于5um而小于等于10um，所述第三扫描线部与所述第四扫描线部之间的间距大于等于6um而小于等于8um。
可选的，所述驱动模组包括移位寄存器、第一驱动单元、第二驱动单元、第一扫描线、第二扫描线和移位扫描线；所述第一驱动单元与第一扫描线电连接，用于为第一扫描线提供第一扫描信号；所述第二驱动单元与第二扫描线电连接，用于为第二扫描线提供第二扫描信号；所述移位寄存器与移位扫描线电连接，用于为移位扫描线提供移位扫描信号；
所述移位寄存器、所述第一驱动单元和所述第二驱动单元沿着靠近显示区域的方向依次排列。
可选的，所述第一驱动单元包括多级第一驱动电路；
第n级第一驱动电路包括第2n-1级第一输出电路、第2n级第一输出电路、第一个第一节点控制电路和第一个第二节点控制电路；
所述第一个第一节点控制电路与第一个第一节点电连接，用于控制所述第一个第一节点的电位；
所述第一个第二节点控制电路与第一个第二节点电连接，用于控制所述第一个第二节点的电位；
所述第2n-1级第一输出电路分别与所述第一个第一节点、所述第一个第二节点和第2n-1级第一驱动输出端电连接，用于在所述第一个第一节点的电位和所述第一个第二节点的电位的控制下，控制通过所述第2n-1级第一驱动输出端提供第2n-1级第一扫描信号；
所述第2n级第一输出电路分别与所述第一个第一节点、所述第一个第二节点和第2n级第一驱动输出端电连接，用于在所述第一个第一节点的电位和所述第一个第二节点的电位的控制下，控制通过所述第2n级第一驱动输出端提供第2n级第一扫描信号；
所述驱动模组还包括第2n-1行第一扫描线和第2n行第一扫描线；所述第2n-1级第一驱动输出端与所述第2n-1行第一扫描线电连接，所述第2n级第一驱动输出端与所述第2n行第一扫描线电连接；
所述第一个第一节点通过第一个第一连接线分别与第2n-1级第一输出电路和所述第2n级第一输出电路电连接；
所述第一个第二节点通过第一个第二连接线分别与第2n-1级第一输出电路和所述第2n级第一输出电路电连接；
所述第一个第一连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，所述第一个第二连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
可选的，所述第二驱动单元包括多级第二驱动电路；
第n级第二驱动电路包括第2n-1级第二输出电路、第2n级第二输出电路、第二个第一节点控制电路和第二个第二节点控制电路；
所述第二个第一节点控制电路与第二个第一节点电连接，用于控制所述第二个第一节点的电位；
所述第二个第二节点控制电路与第二个第二节点电连接，用于控制所述第二个第二节点的电位；
所述第2n-1级第二输出电路分别与所述第二个第一节点、所述第二个第二节点和第2n-1级第二驱动输出端电连接，用于在所述第二个第一节点的电位和所述第二个第二节点的电位的控制下，控制通过所述第2n-1级第二驱动输出端提供第2n-1级第二扫描信号；
所述第2n级第二输出电路分别与所述第二个第一节点、所述第二个第二节点和第2n级第二驱动输出端电连接，用于在所述第二个第一节点的电位和所述第二个第二节点的电位的控制下，控制通过所述第2n级第二驱动输出端提供第2n级第二扫描信号；
所述驱动模组还包括第2n-1行第二扫描线和第2n行第二扫描线；所述第2n-1级第二驱动输出端与所述第2n-1行第二扫描线电连接，所述第2n级第二驱动输出端与所述第2n行第二扫描线电连接；
所述第二个第一节点通过第二个第一连接线分别与第2n-1级第二输出电路和所述第2n级第二输出电路电连接；
所述第二个第二节点通过第二个第二连接线分别与第2n-1级第二输出电路和所述第2n级第二输出电路电连接；
所述第二个第一连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，所述第二个第二连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
可选的，所述第二个第一连接线在所述衬底基板上的正投影与所述第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第二个第二连接线在所述衬底基板上的正投影与所述第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；或者，
所述第二个第一连接线在所述衬底基板上的正投影与所述第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第二个第二连接线在所述衬底基板上的正投影与所述第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
可选的，所述驱动模组还包括第三扫描线和第三驱动单元；所述第三驱动单元与第三扫描线电连接，用于为第三扫描线提供第三扫描信号；
所述第三驱动单元设置于所述第二驱动单元靠近显示区域的一侧。
可选的，所述第三驱动单元包括多级第三驱动电路；
所述第三驱动单元包括多级第三驱动电路；
第n级第三驱动电路包括第2n-1级第三输出电路、第2n级第三输出电路、第三个第一节点控制电路和第三个第二节点控制电路；
所述第三个第一节点控制电路与第三个第一节点电连接，用于控制所述第三个第一节点的电位；
所述第三个第二节点控制电路与第三个第二节点电连接，用于控制所述第三个第二节点的电位；
所述第2n-1级第三输出电路分别与所述第三个第一节点、所述第三个第 二节点和第2n-1级第三驱动输出端电连接，用于在所述第三个第一节点的电位和所述第三个第二节点的电位的控制下，控制通过所述第2n-1级第三驱动输出端提供第2n-1级第三扫描信号；
所述第2n级第三输出电路分别与所述第三个第一节点、所述第三个第二节点和第2n级第三驱动输出端电连接，用于在所述第三个第一节点的电位和所述第三个第二节点的电位的控制下，控制通过所述第2n级第三驱动输出端提供第2n级第三扫描信号；
所述驱动模组还包括第2n-1行第三扫描线和第2n行第三扫描线；所述第2n-1级第三驱动输出端与所述第2n-1行第三扫描线电连接，所述第2n级第三驱动输出端与所述第2n行第三扫描线电连接；
所述第三个第一节点通过第三个第一连接线分别与第2n-1级第三输出电路和所述第2n级第三输出电路电连接；
所述第三个第二节点通过第三个第二连接线分别与第2n-1级第三输出电路和所述第2n级第三输出电路电连接；
所述第三个第一连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，所述第三个第二连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
可选的，所述第三个第一连接线在所述衬底基板上的正投影与第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第一连接线在所述衬底基板上的正投影与第2n-1行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n-1行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；或者，
所述第三个第一连接线在所述衬底基板上的正投影与第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n行第一扫描线在 所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第一连接线在所述衬底基板上的正投影与第2n行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
可选的，本公开至少一实施例所述的显示基板包括依次设置于所述衬底基板上的第一栅金属层和第一源漏金属层；
所述驱动模组包括的扫描线设置于所述第一栅金属层；
所述第一连接线包括第一导接线和第二导接线，所述第二连接线包括第三导接线和第四导接线；
所述第一导接线、所述第二导接线、所述第三导接线与所述第四导接线都设置于所述第一源漏金属层。
可选的，本公开至少一实施例所述的显示基板包括依次设置于所述衬底基板上的第一栅金属层、第一源漏金属层和第二源漏金属层；
所述驱动模组包括的扫描线设置于所述第一栅金属层；
所述第一连接线包括第一导接线和第二导接线，所述第二连接线包括第三导接线和第四导接线；
所述第一导接线、所述第二导接线、所述第三导接线与所述第四导接线都设置于所述第二源漏金属层。
可选的，本公开至少一实施例所述的显示基板包括依次设置于所述衬底基板上的第一栅金属层、第一源漏金属层和第二源漏金属层；
所述第一导接线设置于所述第一源漏金属层，所述第二导接线设置于所述第二源漏金属层；或者，所述第一导接线设置于所述第二源漏金属层，所述第二导接线设置于所述第一源漏金属层。
可选的，本公开至少一实施例所述的显示基板包括依次设置于所述衬底基板上的第一栅金属层、第一源漏金属层和第二源漏金属层；
所述第三导接线设置于所述第一源漏金属层，所述第四导接线设置于所述第二源漏金属层；或者，所述第三导接线设置于所述第二源漏金属层，所述第四导接线设置于所述第一源漏金属层。
在第二个方面中，本公开实施例提供了一种显示基板的维修方法，应用于上述的显示基板，所述显示基板的维修方法包括：
对所述显示基板进行点屏测试，控制各行像素电路显示画面；
当存在像素电路显示异常时，线路检测器检测相应行扫描线与第一连接线之间是否短路；
在所述线路检测器检测到相应行扫描线与第一连接线之间短路时，切断所述相应行扫描线或所述第一连接线，使得所述相应行扫描线与所述第一连接线之间断开，并所述相应行扫描线能够提供相应行扫描信号至相应行像素电路，所述第一连接线能够电连接第2n-1级输出电路和第2n级输出电路。
可选的，第n级驱动电路还包括第二节点控制电路；所述第2n-1级输出电路还与第二节点电连接；所述第二节点通过第二连接线与第2n-1级输出电路和第2n级输出电路电连接；所述第二连接线在衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述显示基板的维修方法还包括：
当存在像素电路显示异常时，线路检测器检测相应行扫描线与第二连接线之间是否短路；
在所述线路检测器检测到相应行扫描线与第二连接线之间短路时，切断所述相应行扫描线或所述第二连接线，使得所述相应行扫描线与所述第二连接线之间断开，并所述相应行扫描线能够提供相应行扫描信号至相应行像素电路，所述第二连接线能够电连接所述第2n-1级输出电路和所述第2n级输出电路。
在第三个方面中，本公开实施例还提供一种显示装置，包括上述的显示基板。
附图说明
图1是在本公开至少一实施例中，第一导接线DX1在衬底基板上的正投影与扫描线S0在衬底基板上的正投影之间具有第一重叠部分CD1和第二导接线DX2在衬底基板上的正投影与扫描线S0在衬底基板上的正投影之间具有第二重叠部分CD2的示意图；
图2是在本公开至少一实施例中，第二连接线在衬底基板上的正投影与扫描线在衬底基板上的正投影之间的位置关系示意图；
图3是在本公开至少一实施例中，第一连接线在衬底基板上的正投影与扫描线在衬底基板上的正投影之间的位置关系示意图；
图4是在本公开至少一实施例中，第二连接线在衬底基板上的正投影与扫描线在衬底基板上的正投影之间的位置关系示意图；
图5是在本公开至少一实施例中，移位寄存器GA0、第一驱动单元GA1、第二驱动单元GA2和第三驱动单元GA3的位置关系示意图；
图6是在本公开至少一实施例中，第n级第一驱动电路的至少一实施例的结构图；
图7是第2n-1级第一输出电路的至少一实施例的电路图和第2n级第一输出电路的至少一实施例的电路图；
图8是在本公开至少一实施例中，第n级第二驱动电路的至少一实施例的结构图；
图9是第2n-1级第二输出电路的至少一实施例的电路图和第2n级第二输出电路的至少一实施例的电路图；
图10是第n级第三驱动电路的至少一实施例的结构图；
图11是第2n-1级第三输出电路的至少一实施例的电路图和第2n级第三输出电路的至少一实施例的电路图；
图12是本公开所述的显示基板包括的驱动模组的至少一实施例的电路图；
图13是本公开所述的显示基板包括的驱动模组的至少一实施例的电路图；
图14是第一输出晶体管M1与第三输出晶体管M3之间的连接线、第二输出晶体管M2与第四输出晶体管M4之间的连接线，与，扫描线之间的重叠关系示意图；
在图14和图15中，标号为GL0(2n-1)的为第2n-1行移位扫描线；标号为GL1(2n-1)的为第2n-1行第一扫描线
图15是图14中的第一栅金属层的布局图；
图16是图14中的半导体层的布局图；
图17是图14中的第一源漏金属层的布局图；
图18是第五输出晶体管M5与第七输出晶体管M7之间的连接线、第六输出晶体管M6与第八输出晶体管M8之间的连接线，与，扫描线之间的重叠关系示意图；
图19是图18中的第一栅金属层的布局图；
图20是图18中的半导体层的布局图；
图21是图18中的第一源漏金属层的布局图；
图22是第九输出晶体管M9与第十一输出晶体管M11之间的连接线、第十输出晶体管M10与第十二输出晶体管M12之间的连接线，与，扫描线之间的重叠关系示意图；
图23是图22中的第一栅金属层的布局图；
图24是图22中的半导体层的布局图；
图25是图22中的第一源漏金属层的布局图；
图26是第一输出晶体管M1与第三输出晶体管M3之间的连接线、第二输出晶体管M2与第四输出晶体管M4之间的连接线，与，扫描线之间的重叠关系示意图；
图27是图26中的第一栅金属层的布局图；
图28是图26中的半导体层的布局图；
图29是图26中的第一源漏金属层的布局图；
图30是图26中的第二源漏金属层的布局图；
图31是第一输出晶体管M1与第三输出晶体管M3之间的连接线、第二输出晶体管M2与第四输出晶体管M4之间的连接线，与，扫描线之间的重叠关系示意图；
图32是图31中的第一栅金属层的布局图；
图33是图31中的半导体层的布局图；
图34是图31中的第一源漏金属层的布局图；
图35是图31中的第二源漏金属层的布局图；
图36是制作本公开至少一实施例所述的显示基板的工艺流程图；
图37是本公开所述的显示基板中的像素电路的至少一实施例的电路图；
图38是图37所示的像素电路的至少一实施例的工作时序图；
图39是具有PWM(脉冲宽度调制)功能的驱动单元包括的驱动电路的至少一实施例的电路图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本公开实施例所述的显示基板包括衬底基板和设置于衬底基板上的驱动模组，所述驱动模组包括至少一驱动单元，所述驱动单元包括N级驱动电路；N为正整数，n为小于等于N的正整数；
第n级驱动电路包括第2n-1级输出电路、第2n级输出电路和第一节点控制电路；
所述第一节点控制电路与第一节点电连接，用于控制所述第一节点的电位；
所述第2n-1级输出电路分别与所述第一节点和第2n-1级驱动输出端电连接，用于在所述第一节点的电位的控制下，控制通过所述第2n-1级驱动输出 端提供第2n-1级扫描信号；
所述第2n级输出电路分别与所述第一节点和第2n级驱动输出端电连接，用于在所述第一节点的电位的控制下，控制通过所述第2n级驱动输出端提供第2n级扫描信号；
所述第一节点通过第一连接线分别与第2n-1级输出电路和所述第2n级输出电路电连接；
所述驱动模组还包括扫描线；
所述第一连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
在本公开至少一实施例中，所述第一连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分指的是：第一连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个重叠部分，该至少两个重叠部分相互不接触。
在本公开实施例中，第2n-1级输出电路和第2n级输出电路共用第一节点，第一节点通过第一连接线与第2n-1级输出电路和第2n级输出电路电连接，所述第一连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，以在所述第一连接线与所述扫描线之间产生短路不良时，可以在定位后切断短路通路后，保证所述驱动模组仍能正常工作。
在本公开至少一实施例中，所述第n级驱动电路还包括第二节点控制电路；
所述第二节点控制电路与第二节点电连接，用于控制所述第二节点的电位；
所述第2n-1级输出电路还与所述第二节点电连接，还用于在所述第二节点的电位的控制下，控制通过所述第2n-1级驱动输出端提供第2n-1级扫描信号；
所述第2n级输出电路还与所述第二节点电连接，还用于在所述第二节点的电位的控制下，控制通过所述第2n级驱动输出端提供第2n级扫描信号；
所述第二节点通过第二连接线与第2n-1级输出电路和所述第2n级输出电路电连接；所述第二连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
在本公开至少一实施例中，所述第二连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分指的是：所述第二连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个重叠部分，该至少两个重叠部分相互不接触。
在本公开至少一实施例中，第2n-1级输出电路和第2n级输出电路共用第二节点，第二节点通过第二连接线与第2n-1级输出电路和所述第2n级输出电路电连接，所述第二连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，以在所述第二连接线与所述扫描线之间产生短路不良时，可以在定位后切断短路通路后，保证所述驱动模组仍能正常工作。
在本公开至少一实施例中，所述第一连接线可以包括第一连线部分、第一导接线、第二导接线和第二连线部分；
所述第一节点通过第一连线部分与第2n-1级输出电路电连接，所述第一连线部分分别与第一导接线和第二导接线电连接，所述第一导接线和第二导接线分别通过所述第二连线部分与所述第2n级驱动电路电连接；
所述扫描线在所述衬底基板上的正投影与所述第一导接线在所述衬底基板上的正投影之间具有第一重叠部分，所述扫描线在所述衬底基板上的正投影与所述第二导接线在所述衬底基板上的正投影之间具有第二重叠部分；
所述第一重叠部分与所述第二重叠部分相互独立。
在具体实施时，所述第一连接线可以包括第一连线部分、第一导接线、第二导接线和第二连线部分，所述第一连线部分分别通过第一导接线和第二导接线与所述第二连线部分电连接，所述扫描线在所述衬底基板上的正投影与所述第一导接线在所述衬底基板上的正投影之间具有第一重叠部分，所述扫描线在所述衬底基板上的正投影与所述第二导接线在所述衬底基板上的正投影之间具有第二重叠部分，所述第一重叠部分和所述第二重叠部分相互独 立，以在所述扫描线与所述第一导接线之间存在短路不良时，可以通过激光切断所述第一导接线，在消除短路不良的同时保证驱动模组正常工作，在所述扫描线与所述第二导接线之间存在短路不良时，可以通过激光切断所述第二导接线，可进行维修，在消除短路不良的同时保证驱动模组正常工作的同时，使得显示产品良率达到优的效果。
在本公开至少一实施例中，所述第一导接线的线宽大于等于5um而小于等于10um，所述第二导接线的线宽大于等于5um而小于等于10um，以保证不会因为线宽太细断线，也不会因为线宽太粗而使得寄生电容太大；例如，所述线宽可以为5um、6um、7um、8um、9um或10um；
所述第一导接线与所述第二导接线之间的间距大于等于6um而小于等于8um，保证激光下刀最小精度；例如，所述间距可以为6um、7um或8um。
图1是在本公开至少一实施例中，第一连接线在衬底基板上的正投影与扫描线在衬底基板上的正投影之间的位置关系示意图。
在图1中，标号为LX1的为第一连线部分，标号为DX1的为第一导接线，标号为DX2的为第二导接线，标号为LX2的为第二连线部分；标号为S0的为扫描线；
所述第一连接线包括相互电连接的第一连线部分LX1、第一导接线DX1、第二导接线DX2和第二连线部分LX2；
如图1所示，DX1在衬底基板上的正投影与S0在衬底基板上的正投影之间具有第一重叠部分CD1，DX2在衬底基板上的正投影与S0在衬底基板上的正投影之间具有第二重叠部分CD2。
在本公开至少一实施例中，所述第二连接线包括第三连线部分、第三导接线、第四导接线和第四连线部分；
所述第二节点通过第三连线部分与第2n级输出电路电连接，所述第三连线部分分别与第三导接线和第四导接线电连接，所述第三导接线和第四导接线分别通过所述第四连线部分与所述第2n-1级驱动电路电连接；
所述扫描线在所述衬底基板上的正投影和所述第三导接线在所述衬底基板上的正投影之间存在第三重叠部分，所述扫描线在所述衬底基板上的正投影与所述第四导接线在所述衬底基板上的正投影之间存在第四重叠部分；
所述第三重叠部分和所述第四重叠部分相互独立。
在具体实施时，所述第二连接线可以包括第三连线部分、第三导接线、第四导接线和第四连线部分，所述第三连线部分分别通过第三导接线和第四导接线与所述第四连线部分电连接，所述扫描线在所述衬底基板上的正投影与所述第三导接线在所述衬底基板上的正投影之间具有第三重叠部分，所述扫描线在所述衬底基板上的正投影与所述第四导接线在所述衬底基板上的正投影之间具有第四重叠部分，所述第三重叠部分和所述第四重叠部分相互独立，以在所述扫描线与所述第三导接线之间存在短路不良时，可以通过激光切断所述第三导接线，在消除短路不良的同时保证驱动模组正常工作，在所述扫描线与所述第四导接线之间存在短路不良时，可以通过激光切断所述第四导接线，在消除短路不良的同时保证驱动模组正常工作。
在本公开至少一实施例中，所述第三导接线的线宽大于等于5um而小于等于10um，所述第四导接线的线宽大于等于5um而小于等于10um，以保证不会因为线宽太细断线，也不会因为线宽太粗而使得寄生电容太大；例如，所述线宽可以为5um、6um、7um、8um、9um或10um；
所述第三导接线与所述第四导接线之间的间距大于等于6um而小于等于8um，保证激光下刀最小精度；例如，所述间距可以为6um、7um或8um。
图2是在本公开至少一实施例中，第二连接线在衬底基板上的正投影与扫描线在衬底基板上的正投影之间的位置关系示意图。
在图2中，标号为LX3的为第三连线部分，标号为DX3的为第三导接线，标号为DX4的为第四导接线，标号为LX4的为第四连线部分；标号为S0的为扫描线；
所述第二连接线包括相互电连接的第三连线部分LX3、第三导接线DX3、第四导接线DX4和第四连线部分LX4；
如图2所示，DX3在衬底基板上的正投影与S0在衬底基板上的正投影之间具有第三重叠部分CD3，DX4在衬底基板上的正投影与S0在衬底基板上的正投影之间具有第四重叠部分CD4。
在本公开至少一实施例中，所述扫描线包括第一扫描连接线、第一扫描线部、第二扫描线部和第二扫描连接线；
第一扫描连接线分别通过第一扫描线部和第二扫描线部与所述第二扫描连接线电连接；
所述第一连接线在所述衬底基板上的正投影与所述第一扫描线部在所述衬底基板上的正投影之间存在第五重叠部分，所述第一连接线在所述衬底基板上的正投影与所述第二扫描线部在所述衬底基板上的正投影存在第六重叠部分；
所述第五重叠部分和所述第六重叠部分相互独立。
在具体实施时，所述扫描线可以包括相互电连接的第一扫描连接线、第一扫描线部、第二扫描线部和第二扫描连接线，第一扫描连接线分别通过第一扫描线部和第二扫描线部与所述第二扫描连接线电连接，所述第一连接线在所述衬底基板上的正投影与所述第一扫描线部在所述衬底基板上的正投影之间存在第五重叠部分，所述第一连接线在所述衬底基板上的正投影与所述第二扫描线部在所述衬底基板上的正投影存在第六重叠部分；所述第五重叠部分和所述第六重叠部分相互独立，以在所述第一扫描线部与第一连接线之间短路时，能够通过激光切断所述第一扫描线部，并同时能够保证所述驱动模组正常工作，并在第二扫描线部与第一连接线之间短路时，能够通过激光切断所述第二扫描线部，并同时能够保证所述驱动模组正常工作。
在本公开至少一实施例中，所述第一扫描线部的线宽大于等于5um而小于等于10um，所述第二扫描线部的线宽大于等于5um而小于等于10um，以保证不会因为线宽太细断线，也不会因为线宽太粗而使得寄生电容太大；例如，所述线宽可以为5um、6um、7um、8um、9um或10um；
所述第一扫描线部与所述第二扫描线部之间的间距大于等于6um而小于等于8um，保证激光下刀最小精度；例如，所述间距可以为6um、7um或8um。
图3是在本公开至少一实施例中，第一连接线在衬底基板上的正投影与扫描线在衬底基板上的正投影之间的位置关系示意图。
在图3中，所述扫描线包括第一扫描连接线SL1、第一扫描线部SX1、第二扫描线部SX2和第二扫描连接线SL2；标号为L1的为第一连接线；
SX1在衬底基板上的正投影与L1在衬底基板上的正投影之间具有第五重叠部分CD5，SX2在衬底基板上的正投影与L1在衬底基板上的正投影之 间具有第六重叠部分CD6。
在本公开至少一实施例中，所述扫描线包括第三扫描连接线、第三扫描线部、第四扫描线部和第四扫描连接线；
第三扫描连接线分别通过第三扫描线部和第四扫描线部与所述第四扫描连接线电连接，所述第二连接线在所述衬底基板上的正投影与所述第三扫描线部在所述衬底基板上的正投影之间存在第七重叠部分，所述第二连接线在所述衬底基板上的正投影与所述第四扫描线部在所述衬底基板上的正投影存在第八重叠部分；
所述第七重叠部分与所述第八重叠部分相互独立。
在具体实施时，所述扫描线可以包括相互电连接的第三扫描连接线、第三扫描线部、第四扫描线部和第四扫描连接线，第三扫描连接线分别通过第三扫描线部和第四扫描线部与所述第四扫描连接线电连接，所述第二连接线在所述衬底基板上的正投影与所述第三扫描线部在所述衬底基板上的正投影之间存在第七重叠部分，所述第二连接线在所述衬底基板上的正投影与所述第四扫描线部在所述衬底基板上的正投影存在第八重叠部分；所述第七重叠部分和所述第八重叠部分相互独立，以在所述第三扫描线部与第二连接线之间短路时，能够通过激光切断所述第三扫描线部，并同时能够保证所述驱动模组正常工作，并在第四扫描线部与第二连接线之间短路时，能够通过激光切断所述第四扫描线部，并同时能够保证所述驱动模组正常工作。
在本公开至少一实施例中，所述第三扫描线部的线宽大于等于5um而小于等于10um，所述第四扫描线部的线宽大于等于5um而小于等于10um，以保证不会因为线宽太细断线，也不会因为线宽太粗而使得寄生电容太大；例如，所述线宽可以为5um、6um、7um、8um、9um或10um；
所述第三扫描线部与所述第四扫描线部之间的间距大于等于6um而小于等于8um，保证激光下刀最小精度；例如，所述间距可以为6um、7um或8um。
图4是在本公开至少一实施例中，第二连接线在衬底基板上的正投影与扫描线在衬底基板上的正投影之间的位置关系示意图。
在图4中，所述扫描线包括第三扫描连接线SL3、第三扫描线部SX3、第四扫描线部SX4和第四扫描连接线SL4；标号为L2的为第二连接线；
SX3在衬底基板上的正投影与L2在衬底基板上的正投影之间具有第七重叠部分CD7，SX4在衬底基板上的正投影与L2在衬底基板上的正投影之间具有第八重叠部分CD8。
可选的，所述驱动模组包括移位寄存器、第一驱动单元、第二驱动单元、第一扫描线、第二扫描线和移位扫描线；所述第一驱动单元与第一扫描线电连接，用于为第一扫描线提供第一扫描信号；所述第二驱动单元与第二扫描线电连接，用于为第二扫描线提供第二扫描信号；所述移位寄存器与移位扫描线电连接，用于为移位扫描线提供移位扫描信号；
所述移位寄存器、所述第一驱动单元和所述第二驱动单元沿着靠近显示区域的方向依次排列。
可选的，所述驱动模组还包括第三扫描线和第三驱动单元；所述第三驱动单元与第三扫描线电连接，用于为第三扫描线提供第三扫描信号；
所述第三驱动单元设置于所述第二驱动单元靠近显示区域的一侧。
在具体实施时，所述驱动模组可以包括位寄存器、第一驱动单元、第二驱动单元、第三驱动单元、第一扫描线、第二扫描线和移位扫描线；所述第一驱动单元用于为第一扫描线提供第一扫描信号，所述第二驱动单元用于为第二扫描线提供第二扫描信号；所述移位寄存器用于为移位扫描线提供移位扫描信号，所述第三驱动单元为第三扫描线提供第三扫描信号。
在本公开至少一实施例中，所述第三扫描线可以为发光控制线，所述第三扫描信号可以为发光控制信号，但不以此为限。
在本公开至少一实施例中，如图5所示，标号为GA0的为移位寄存器，标号为GA1的为第一驱动单元，标号为GA2的为第二驱动单元，标号为GA3的为第三驱动单元，GA0、GA1、GA2和GA3沿着靠近显示区域A0的方向依次排列。
可选的，所述第一驱动单元包括多级第一驱动电路；
第n级第一驱动电路包括第2n-1级第一输出电路、第2n级第一输出电路、第一个第一节点控制电路和第一个第二节点控制电路；
所述第一个第一节点控制电路与第一个第一节点电连接，用于控制所述第一个第一节点的电位；
所述第一个第二节点控制电路与第一个第二节点电连接，用于控制所述第一个第二节点的电位；
所述第2n-1级第一输出电路分别与所述第一个第一节点、所述第一个第二节点和第2n-1级第一驱动输出端电连接，用于在所述第一个第一节点的电位和所述第一个第二节点的电位的控制下，控制通过所述第2n-1级第一驱动输出端提供第2n-1级第一扫描信号；
所述第2n级第一输出电路分别与所述第一个第一节点、所述第一个第二节点和第2n级第一驱动输出端电连接，用于在所述第一个第一节点的电位和所述第一个第二节点的电位的控制下，控制通过所述第2n级第一驱动输出端提供第2n级第一扫描信号；
所述驱动模组还包括第2n-1行第一扫描线和第2n行第一扫描线；所述第2n-1级第一驱动输出端与所述第2n-1行第一扫描线电连接，所述第2n级第一驱动输出端与所述第2n行第一扫描线电连接；
所述第一个第一节点通过第一个第一连接线分别与第2n-1级第一输出电路和所述第2n级第一输出电路电连接；
所述第一个第二节点通过第一个第二连接线分别与第2n-1级第一输出电路和所述第2n级第一输出电路电连接；
所述第一个第一连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，所述第一个第二连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
在本公开至少一实施例中，如图6所示，第n级第一驱动电路可以包括第2n-1级第一输出电路61、第2n级第一输出电路62、第一个第一节点控制电路63和第一个第二节点控制电路64；
所述第一个第一节点控制电路63与第一个第一节点Q1电连接，用于控制所述第一个第一节点Q1的电位；
所述第一个第二节点控制电路64与第一个第二节点QB1电连接，用于控制所述第一个第二节点QB1的电位；
所述第2n-1级第一输出电路61分别与所述第一个第一节点Q1、所述第 一个第二节点QB1和第2n-1级第一驱动输出端G1(2n-1)电连接，用于在所述第一个第一节点Q1的电位和所述第一个第二节点QB1的电位的控制下，控制通过所述第2n-1级第一驱动输出端G1(2n-1)提供第2n-1级第一扫描信号；
所述第2n级第一输出电路62分别与所述第一个第一节点Q1、所述第一个第二节点QB1和第2n级第一驱动输出端G1(2n)电连接，用于在所述第一个第一节点Q1的电位和所述第一个第二节点QB1的电位的控制下，控制通过所述第2n级第一驱动输出端G1(2n)提供第2n级第一扫描信号。
在具体实施时，如图7所示，所述第2n-1级第一输出电路61可以包括第一输出晶体管M1和第二输出晶体管M2，所述第2n级第一输出电路62可以包括第三输出晶体管M3和第四输出晶体管M4；
M1的栅极与第一个第一节点Q1电连接，M1的源极接入高电压VGH，M1的漏极与第2n-1行第一扫描线GL1(2n-1)电连接；
M2的栅极与第一个第二节点QB1电连接，M2的源极与第2n-1行第一扫描线GL1(2n-1)电连接，M2的漏极接入低电压VGL；
M3的栅极与第一个第一节点Q1电连接，M3的源极接入高电压VGH，M3的漏极与第2n行第一扫描线GL1(2n)电连接；
M4的栅极与第一个第二节点QB1电连接，M4的源极与第2n行第一扫描线GL1(2n)电连接，M4的漏极接入低电压VGL。
如图7所示，标号为GL0(2n-1)的为第2n-1行移位扫描线，标号为DX11的为第一个第一导接线，标号为DX12的为第一个第二导接线，DX11和DX12竖向延伸；
标号为DX13的为第一个第三导接线，标号为DX14的为第一个第四导接线，DX13和DX14竖向延伸；
DX11在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX12在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX13在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX14在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部 分重叠。
可选的，所述第二驱动单元包括多级第二驱动电路；
第n级第二驱动电路包括第2n-1级第二输出电路、第2n级第二输出电路、第二个第一节点控制电路和第二个第二节点控制电路；
所述第二个第一节点控制电路与第二个第一节点电连接，用于控制所述第二个第一节点的电位；
所述第二个第二节点控制电路与第二个第二节点电连接，用于控制所述第二个第二节点的电位；
所述第2n-1级第二输出电路分别与所述第二个第一节点、所述第二个第二节点和第2n-1级第二驱动输出端电连接，用于在所述第二个第一节点的电位和所述第二个第二节点的电位的控制下，控制通过所述第2n-1级第二驱动输出端提供第2n-1级第二扫描信号；
所述第2n级第二输出电路分别与所述第二个第一节点、所述第二个第二节点和第2n级第二驱动输出端电连接，用于在所述第二个第一节点的电位和所述第二个第二节点的电位的控制下，控制通过所述第2n级第二驱动输出端提供第2n级第二扫描信号；
所述驱动模组还包括第2n-1行第二扫描线和第2n行第二扫描线；所述第2n-1级第二驱动输出端与所述第2n-1行第二扫描线电连接，所述第2n级第二驱动输出端与所述第2n行第二扫描线电连接；
所述第二个第一节点通过第二个第一连接线分别与第2n-1级第二输出电路和所述第2n级第二输出电路电连接；
所述第二个第二节点通过第二个第二连接线分别与第2n-1级第二输出电路和所述第2n级第二输出电路电连接；
所述第二个第一连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，所述第二个第二连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
在本公开至少一实施例中，所述第二个第一连接线在所述衬底基板上的正投影与所述第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少 两个相互独立的重叠部分；所述第二个第二连接线在所述衬底基板上的正投影与所述第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；或者，
所述第二个第一连接线在所述衬底基板上的正投影与所述第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第二个第二连接线在所述衬底基板上的正投影与所述第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
在本公开至少一实施例中，如图8所示，第n级第二驱动电路可以包括第2n-1级第二输出电路81、第2n级第二输出电路82、第二个第一节点控制电路83和第二个第二节点控制电路84；
所述第二个第一节点控制电路83与第二个第一节点Q2电连接，用于控制所述第二个第一节点Q2的电位；
所述第二个第二节点控制电路84与第二个第二节点QB2电连接，用于控制所述第二个第二节点QB2的电位；
所述第2n-1级第二输出电路81分别与所述第二个第一节点Q2、所述第二个第二节点QB2和第2n-1级第二驱动输出端G2(2n-1)电连接，用于在所述第二个第一节点Q2的电位和所述第二个第二节点QB2的电位的控制下，控制通过所述第2n-1级第二驱动输出端G2(2n-1)提供第2n-1级第二扫描信号；
所述第2n级第二输出电路82分别与所述第二个第一节点Q2、所述第二个第二节点QB2和第2n级第二驱动输出端G2(2n)电连接，用于在所述第二个第一节点Q2的电位和所述第二个第二节点QB2的电位的控制下，控制通过所述第2n级第二驱动输出端G2(2n)提供第2n级第二扫描信号。
在具体实施时，如图9所示，所述第2n-1级第二输出电路81可以包括第五输出晶体管M5和第六输出晶体管M6，所述第2n级第二输出电路82可以包括第七输出晶体管M7和第八输出晶体管M8；
M5的栅极与第二个第一节点Q2电连接，M5的源极接入高电压VGH，M5的漏极与第2n-1行第二扫描线GL2(2n-1)电连接；
M6的栅极与第二个第二节点QB2电连接，M6的源极与第2n-1行第二 扫描线GL2(2n-1)电连接，M6的漏极接入低电压VGL；
M7的栅极与第二个第一节点Q2电连接，M7的源极接入高电压VGH，M7的漏极与第2n行第二扫描线GL2(2n)电连接；
M8的栅极与第二个第二节点QB2电连接，M8的源极与第2n行第二扫描线GL2(2n)电连接，M8的漏极接入低电压VGL。
如图9所示，标号为GL0(2n-1)的为第2n-1行移位扫描线，标号为GL1(2n-1)的为第2n-1行第一扫描线；
标号为DX21的为第二个第一导接线，标号为DX22的为第二个第二导接线，DX21和DX22竖向延伸；
标号为DX23的为第二个第三导接线，标号为DX24的为第二个第四导接线，DX23和DX24竖向延伸；
DX21在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX22在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX21在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠，DX22在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠；
DX23在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX24在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX23在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠，DX24在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠。
在本公开至少一实施例中，所述第三驱动单元包括多级第三驱动电路；
所述第三驱动单元包括多级第三驱动电路；
第n级第三驱动电路包括第2n-1级第三输出电路、第2n级第三输出电路、第三个第一节点控制电路和第三个第二节点控制电路；
所述第三个第一节点控制电路与第三个第一节点电连接，用于控制所述第三个第一节点的电位；
所述第三个第二节点控制电路与第三个第二节点电连接，用于控制所述第三个第二节点的电位；
所述第2n-1级第三输出电路分别与所述第三个第一节点、所述第三个第二节点和第2n-1级第三驱动输出端电连接，用于在所述第三个第一节点的电位和所述第三个第二节点的电位的控制下，控制通过所述第2n-1级第三驱动输出端提供第2n-1级第三扫描信号；
所述第2n级第三输出电路分别与所述第三个第一节点、所述第三个第二节点和第2n级第三驱动输出端电连接，用于在所述第三个第一节点的电位和所述第三个第二节点的电位的控制下，控制通过所述第2n级第三驱动输出端提供第2n级第三扫描信号；
所述驱动模组还包括第2n-1行第三扫描线和第2n行第三扫描线；所述第2n-1级第三驱动输出端与所述第2n-1行第三扫描线电连接，所述第2n级第三驱动输出端与所述第2n行第三扫描线电连接；
所述第三个第一节点通过第三个第一连接线分别与第2n-1级第三输出电路和所述第2n级第三输出电路电连接；
所述第三个第二节点通过第三个第二连接线分别与第2n-1级第三输出电路和所述第2n级第三输出电路电连接；
所述第三个第一连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，所述第三个第二连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
在本公开至少一实施例中，所述第三个第一连接线在所述衬底基板上的正投影与第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第一连接线在所述衬底基板上的正投影与第2n-1行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n-1行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠 部分；或者，
所述第三个第一连接线在所述衬底基板上的正投影与第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第一连接线在所述衬底基板上的正投影与第2n行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
在本公开至少一实施例中，如图10所示，第n级第三驱动电路可以包括第2n-1级第三输出电路101、第2n级第三输出电路102、第三个第一节点控制电路103和第三个第二节点控制电路104；
所述第三个第一节点控制电路103与第三个第一节点Q3电连接，用于控制所述第三个第一节点Q3的电位；
所述第三个第二节点控制电路104与第三个第二节点QB3电连接，用于控制所述第三个第二节点QB3的电位；
所述第2n-1级第三输出电路101分别与所述第三个第一节点Q3、所述第三个第二节点QB3和第2n-1级第三驱动输出端G3(2n-1)电连接，用于在所述第三个第一节点Q3的电位和所述第三个第二节点QB3的电位的控制下，控制通过所述第2n-1级第三驱动输出端G3(2n-1)提供第2n-1级第三扫描信号；
所述第2n级第三输出电路102分别与所述第三个第一节点Q3、所述第三个第二节点QB3和第2n级第三驱动输出端G3(2n)电连接，用于在所述第三个第一节点Q3的电位和所述第三个第二节点QB3的电位的控制下，控制通过所述第2n级第三驱动输出端G3(2n)提供第2n级第三扫描信号。
在具体实施时，如图11所示，所述第2n-1级第三输出电路101可以包括第九输出晶体管M9和第十输出晶体管M10，所述第2n级第三输出电路102可以包括第十一输出晶体管M11和第十二输出晶体管M12；
M9的栅极与第三个第一节点Q3电连接，M9的源极接入高电压VGH， M9的漏极与第2n-1行第三扫描线GL3(2n-1)电连接；
M10的栅极与第三个第二节点QB3电连接，M10的源极与第2n-1行第三扫描线GL3(2n-1)电连接，M10的漏极接入低电压VGL；
M11的栅极与第三个第一节点Q3电连接，M11的源极接入高电压VGH，M11的漏极与第2n行第三扫描线GL3(2n)电连接；
M12的栅极与第三个第二节点QB3电连接，M12的源极与第2n行第三扫描线GL3(2n)电连接，M12的漏极接入低电压VGL。
如图11所示，标号为GL0(2n-1)的为第2n-1行移位扫描线，标号为GL1(2n-1)的为第2n-1行第一扫描线；标号为GL2(2n-1)的为第2n-1行第二扫描线；
标号为DX31的为第三个第一导接线，标号为DX32的为第三个第二导接线，DX31和DX32竖向延伸；
标号为DX33的为第三个第三导接线，标号为DX34的为第三个第四导接线，DX33和DX34竖向延伸；
DX31在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX32在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX31在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠，DX32在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠；
DX31在衬底基板上的正投影与GL2(2n-1)在衬底基板上的正投影部分重叠，DX32在衬底基板上的正投影与GL2(2n-1)在衬底基板上的正投影部分重叠；
DX33在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX34在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX33在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠，DX34在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠；
DX33在衬底基板上的正投影与GL2(2n-1)在衬底基板上的正投影部分重叠，DX34在衬底基板上的正投影与GL2(2n-1)在衬底基板上的正投影部分重叠。
在图12中，标号为GA0的为移位寄存器，标号为GL0(2n-1)的为第2n-1行移位扫描线，标号为GL0(2n)的为第2n行移位扫描线；
所述第2n-1级第一输出电路包括第一输出晶体管M1和第二输出晶体管M2，所述第2n级第一输出电路包括第三输出晶体管M3和第四输出晶体管M4；
M1的栅极与第一个第一节点Q1电连接，M1的源极接入高电压VGH，M1的漏极与第2n-1行第一扫描线GL1(2n-1)电连接；
M2的栅极与第一个第二节点QB1电连接，M2的源极与第2n-1行第一扫描线GL1(2n-1)电连接，M2的漏极接入低电压VGL；
M3的栅极与第一个第一节点Q1电连接，M3的源极接入高电压VGH，M3的漏极与第2n行第一扫描线GL1(2n)电连接；
M4的栅极与第一个第二节点QB1电连接，M4的源极与第2n行第一扫描线GL1(2n)电连接，M4的漏极接入低电压VGL；
Q1分别通过第一个第一导接线DX11和第一个第二导接线DX12与M3的栅极电电连接；
QB1分别通过第一个第三导接线DX13和第一个第三导接线DX14与M2的栅极电连接；
DX11在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX12在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX13在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX14在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
所述第2n-1级第二输出电路包括第五输出晶体管M5和第六输出晶体管 M6，所述第2n级第二输出电路可以包括第七输出晶体管M7和第八输出晶体管M8；
M5的栅极与第二个第一节点Q2电连接，M5的源极接入高电压VGH，M5的漏极与第2n-1行第二扫描线GL2(2n-1)电连接；
M6的栅极与第二个第二节点QB2电连接，M6的源极与第2n-1行第二扫描线GL2(2n-1)电连接，M6的漏极接入低电压VGL；
M7的栅极与第二个第一节点Q2电连接，M7的源极接入高电压VGH，M7的漏极与第2n行第二扫描线GL2(2n)电连接；
M8的栅极与第二个第二节点QB2电连接，M8的源极与第2n行第二扫描线GL2(2n)电连接，M8的漏极接入低电压VGL；
Q2分别通过第二个第一导接线DX21和第二个第二导接线DX22与M7的栅极电连接；
QB2分别通过第二个第三导接线DX23和第二个第四导接线DX24与M6的栅极电连接；
DX21在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX22在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX21在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠，DX22在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠；
DX23在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX24在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX23在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠，DX24在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠；
所述第2n-1级第三输出电路可以包括第九输出晶体管M9和第十输出晶体管M10，所述第2n级第三输出电路可以包括第十一输出晶体管M11和第十二输出晶体管M12；
M9的栅极与第三个第一节点Q3电连接，M9的源极接入高电压VGH，M9的漏极与第2n-1行第三扫描线GL3(2n-1)电连接；
M10的栅极与第三个第二节点QB3电连接，M10的源极与第2n-1行第三扫描线GL3(2n-1)电连接，M10的漏极接入低电压VGL；
M11的栅极与第三个第一节点Q3电连接，M11的源极接入高电压VGH，M11的漏极与第2n行第三扫描线GL3(2n)电连接；
M12的栅极与第三个第二节点QB3电连接，M12的源极与第2n行第三扫描线GL3(2n)电连接，M12的漏极接入低电压VGL；
Q3分别通过DX31和DX32与M11的栅极电连接；
QB3分别通过DX33和DX34与M10的栅极电连接；
DX31在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX32在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX31在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠，DX32在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠；
DX31在衬底基板上的正投影与GL2(2n-1)在衬底基板上的正投影部分重叠，DX32在衬底基板上的正投影与GL2(2n-1)在衬底基板上的正投影部分重叠；
DX33在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠，DX34在衬底基板上的正投影与GL0(2n-1)在衬底基板上的正投影部分重叠；
DX33在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠，DX34在衬底基板上的正投影与GL1(2n-1)在衬底基板上的正投影部分重叠；
DX33在衬底基板上的正投影与GL2(2n-1)在衬底基板上的正投影部分重叠，DX34在衬底基板上的正投影与GL2(2n-1)在衬底基板上的正投影部分重叠。
在图13中，标号为GA0的为移位寄存器，标号为GL0(2n-1)的为第 2n-1行移位扫描线，标号为GL0(2n)的为第2n行移位扫描线；
所述第2n-1级第一输出电路61包括第一输出晶体管M1和第二输出晶体管M2，所述第2n级第一输出电路62包括第三输出晶体管M3和第四输出晶体管M4；
M1的栅极与第一个第一节点Q1电连接，M1的源极接入高电压VGH，M1的漏极与第2n-1行第一扫描线GL1(2n-1)电连接；
M2的栅极与第一个第二节点QB1电连接，M2的源极与第2n-1行第一扫描线GL1(2n-1)电连接，M2的漏极接入低电压VGL；
M3的栅极与第一个第一节点Q1电连接，M3的源极接入高电压VGH，M3的漏极与第2n行第一扫描线GL1(2n)电连接；
M4的栅极与第一个第二节点QB1电连接，M4的源极与第2n行第一扫描线GL1(2n)电连接，M4的漏极接入低电压VGL；
Q1通过第一个第一连接线L11与M3的栅极电电连接；
QB1通过第一个第二连接线L12与M2的栅极电连接；
GL0(2n-1)包括第一个第一扫描线部SX11、第一个第二扫描线部SX12、第一个第三扫描线部SX13和第一个第四扫描线部SX14；
SX11与SX12并联，SX13和SX14并联；
SX11在衬底基板上的正投影与L11在衬底基板上的正投影部分重叠；SX12在衬底基板上的正投影与L11在衬底基板上的正投影部分重叠；
SX13在衬底基板上的正投影与L12在衬底基板上的正投影部分重叠；SX14在衬底基板上的正投影与L12在衬底基板上的正投影部分重叠；
所述第2n-1级第二输出电路81包括第五输出晶体管M5和第六输出晶体管M6，所述第2n级第二输出电路可以包括第七输出晶体管M7和第八输出晶体管M8；
M5的栅极与第二个第一节点Q2电连接，M5的源极接入高电压VGH，M5的漏极与第2n-1行第二扫描线GL2(2n-1)电连接；
M6的栅极与第二个第二节点QB2电连接，M6的源极与第2n-1行第二扫描线GL2(2n-1)电连接，M6的漏极接入低电压VGL；
M7的栅极与第二个第一节点Q2电连接，M7的源极接入高电压VGH， M7的漏极与第2n行第二扫描线GL2(2n)电连接；
M8的栅极与第二个第二节点QB2电连接，M8的源极与第2n行第二扫描线GL2(2n)电连接，M8的漏极接入低电压VGL；
GL0(2n-1)还包括第二个第一扫描线部SX21、第二个第二扫描线部SX22、第二个第三扫描线部SX23和第二个第四扫描线部SX24；
SX21与SX22并联，SX23和SX24并联；
GL1(2n-1)还包括第三个第一扫描线部SX31、第三个第二扫描线部SX32、第三个第三扫描线部SX33和第四个第三扫描线部S43；
SX31和SX32并联，SX33和SX34并联；
Q2通过第二个第一连接线L21与M7的栅极电电连接；
QB2通过第二个第二连接线L22与M6的栅极电连接；
SX21在衬底基板上的正投影与L21在衬底基板上的正投影部分重叠，SX22在衬底基板上的正投影与L21在衬底基板上的正投影部分重叠；
SX23在衬底基板上的正投影与L22在衬底基板上的正投影部分重叠，SX24在衬底基板上的正投影与L22在衬底基板上的正投影部分重叠；
SX31在衬底基板上的正投影与L21在衬底基板上的正投影部分重叠，SX32在衬底基板上的正投影与L21在衬底基板上的正投影部分重叠；
SX33在衬底基板上的正投影与L22在衬底基板上的正投影部分重叠，SX34在衬底基板上的正投影与L22在衬底基板上的正投影部分重叠；
所述第2n-1级第三输出电路101可以包括第九输出晶体管M9和第十输出晶体管M10，所述第2n级第三输出电路102可以包括第十一输出晶体管M11和第十二输出晶体管M12；
M9的栅极与第三个第一节点Q3电连接，M9的源极接入高电压VGH，M9的漏极与第2n-1行第三扫描线GL3(2n-1)电连接；
M10的栅极与第三个第二节点QB3电连接，M10的源极与第2n-1行第三扫描线GL3(2n-1)电连接，M10的漏极接入低电压VGL；
M11的栅极与第三个第一节点Q3电连接，M11的源极接入高电压VGH，M11的漏极与第2n行第三扫描线GL3(2n)电连接；
M12的栅极与第三个第二节点QB3电连接，M12的源极与第2n行第三 扫描线GL3(2n)电连接，M12的漏极接入低电压VGL；
GL0(2n-1)还包括第四个第一扫描线部SX41、第四个第二扫描线部SX42、第四个第三扫描线部SX43和第四个第四扫描线部SX44；
SX41与SX42并联，SX43和SX44并联；
GL1(2n-1)还包括第五个第一扫描线部SX51、第五个第二扫描线部SX52、第五个第三扫描线部SX53和第五个第三扫描线部S53；
SX51和SX52并联，SX53和SX54并联；
GL2(2n-1)还包括第六个第一扫描线部SX61、第六个第二扫描线部SX62、第六个第三扫描线部SX63和第六个第三扫描线部S63；
SX61和SX62并联，SX63和SX64并联；
Q3通过第三个第一连接线L31与M11的栅极电电连接；
QB3通过第三个第二连接线L32与M10的栅极电连接；
SX41在衬底基板上的正投影与L31在衬底基板上的正投影部分重叠，SX42在衬底基板上的正投影与L31在衬底基板上的正投影部分重叠；
SX43在衬底基板上的正投影与L32在衬底基板上的正投影部分重叠，SX44在衬底基板上的正投影与L32在衬底基板上的正投影部分重叠；
SX51在衬底基板上的正投影与L31在衬底基板上的正投影部分重叠，SX52在衬底基板上的正投影与L31在衬底基板上的正投影部分重叠；
SX53在衬底基板上的正投影与L32在衬底基板上的正投影部分重叠，SX54在衬底基板上的正投影与L32在衬底基板上的正投影部分重叠；
SX61在衬底基板上的正投影与L31在衬底基板上的正投影部分重叠，SX62在衬底基板上的正投影与L31在衬底基板上的正投影部分重叠；
SX63在衬底基板上的正投影与L32在衬底基板上的正投影部分重叠，SX64在衬底基板上的正投影与L32在衬底基板上的正投影部分重叠；
本公开至少一实施例所述的显示基板包括依次设置于所述衬底基板上的第一栅金属层和第一源漏金属层；
所述驱动模组包括的扫描线设置于所述第一栅金属层；
所述第一连接线包括第一导接线和第二导接线，所述第二连接线包括第三导接线和第四导接线；
所述第一导接线、所述第二导接线、所述第三导接线与所述第四导接线都设置于所述第一源漏金属层。
在具体实施时，所述扫描线可以设置于第一栅金属层，所述第一连接线包括的第一导接线和第二导接线，以及，所述第二连接线包括的第三导接线和第四导接线可以都设置于第一源漏金属层。
在本公开至少一实施例中，所述显示基板包括依次设置于所述衬底基板上的第一栅金属层、第一源漏金属层和第二源漏金属层；
所述驱动模组包括的扫描线设置于所述第一栅金属层；
所述第一连接线包括第一导接线和第二导接线，所述第二连接线包括第三导接线和第四导接线；
所述第一导接线、所述第二导接线、所述第三导接线与所述第四导接线都设置于所述第二源漏金属层。
在具体实施时，所述扫描线可以设置于第一栅金属层，所述第一连接线包括的第一导接线和第二导接线，以及，所述第二连接线包括的第三导接线和第四导接线可以都设置于第二源漏金属层。
本公开至少一实施例所述的显示基板包括依次设置于所述衬底基板上的第一栅金属层、第一源漏金属层和第二源漏金属层；
所述第一导接线设置于所述第一源漏金属层，所述第二导接线设置于所述第二源漏金属层；或者，所述第一导接线设置于所述第二源漏金属层，所述第二导接线设置于所述第一源漏金属层。
在具体实施时，第一导接线可以设置于第一源漏金属层，第二导接线可以设置于第二源漏金属层，第二源漏金属层与第一栅金属层之间的绝缘层包括层间介质层、平坦层和钝化层，第一栅金属层与第二源漏金属层之间寄生电容较小，对栅极信号之间的寄生电容差异均一性影响交底，在中小尺寸显示器中消除了由于栅极寄生电容不同产生的横纹问题。
在本公开至少一实施例中，所述显示基板包括依次设置于所述衬底基板上的第一栅金属层、第一源漏金属层和第二源漏金属层；
所述第三导接线设置于所述第一源漏金属层，所述第四导接线设置于所述第二源漏金属层；或者，所述第三导接线设置于所述第二源漏金属层，所 述第四导接线设置于所述第一源漏金属层。
在具体实施时，第三导接线可以设置于第一源漏金属层，第四导接线可以设置于第二源漏金属层，第二源漏金属层与第一栅金属层之间的绝缘层包括层间介质层、平坦层和钝化层，第一栅金属层与第二源漏金属层之间寄生电容较小，对栅极信号之间的寄生电容差异均一性影响交底，在中小尺寸显示器中消除了由于栅极寄生电容不同产生的横纹问题。
在图14中，标号为M1的为第一输出晶体管，标号为M2的为第二输出晶体管，标号为M3的为第三输出晶体管，标号为M4的为第四输出晶体管；
在图14和图15中，标号为GL0(2n-1)的为第2n-1行移位扫描线；标号为GL1(2n-1)的为第2n-1行第一扫描线；
标号为GL0(2n)的为第2n行移位扫描线，标号为GL1(2n)的为第2n行第一扫描线。
在图15中，标号为G1的为M1的栅极，标号为G2的为M2的栅极，标号为G3的为M3的栅极，标号为G4的为M4的栅极；
在图15中，标号为LX11的为第一个第一连线部分，标号为LX12的为第一个第二连线部分；
标号为LX13的为第一个第三连线部分，标号为LX14的为第一个第四连线部分。
在图17中，标号为DX11的为第一个第一导接线，标号为DX12的为第一个第二导接线；
标号为DX13的为第一个第三导接线，标号为DX14的为第一个第三导接线。
在图16中，标号为P1的为M1的有源层图形，标号为P2的为M2的有源层图形，标号为P3的为M3的有源层图形，标号为P4的为M4的有源层图形。
图15是图14中的第一栅金属层的布局图，图16是图14中的半导体层的布局图，图17是图14中的第一源漏金属层的布局图。
如图14所示，DX11在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第一重叠部分；
DX12在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第二重叠部分；
第一个第一重叠部分与第一个第二重叠部分相互独立；
DX13在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第三重叠部分；
DX14在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第四重叠部分；
第一个第三重叠部分和第一个第四重叠部分相互独立；
DX13在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第二个第三重叠部分；
DX14在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第二个第四重叠部分；
所述第二个第三重叠部分与所述第二个第四重叠部分相互独立。
在图18中，标号为M5的为第五输出晶体管，标号为M6的为第六输出晶体管，标号为M7的为第七输出晶体管，标号为M8的为第八输出晶体管；
在图18和图19中，标号为GL0(2n-1)的为第2n-1行移位扫描线；标号为GL1(2n-1)的为第2n-1行第一扫描线，标号为GL2(2n-1)的为第2n-1行第二扫描线；
标号为GL0(2n)的为第2n行移位扫描线，标号为GL1(2n)的为第2n行第一扫描线，标号为GL2(2n)的为第2n第二扫描线。
在图19中，标号为G5的为M5的栅极，标号为G6的为M6的栅极，标号为G7的为M7的栅极，标号为G8的为M8的栅极；
在图19中，标号为LX21的为第二个第一连线部分，标号为LX22的为第二个第二连线部分；
标号为LX23的为第二个第三连线部分，标号为LX24的为第二个第四连线部分。
在图21中，标号为DX21的为第二个第一导接线，标号为DX22的为第二个第二导接线；
标号为DX23的为第二个第三导接线，标号为DX24的为第二个第三导 接线。
在图20中，标号为P5的为M5的有源层图形，标号为P6的为M6的有源层图形，标号为P7的为M7的有源层图形，标号为P8的为M8的有源层图形。
图19是图18中的第一栅金属层的布局图，图20是图18中的半导体层的布局图，图21是图18中的第一源漏金属层的布局图。
如图18所示，DX21在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第二个第一重叠部分；
DX22在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第二个第二重叠部分；
所述第二个第一重叠部分与所述第二个第二重叠部分相互独立；
DX21在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第三个第一重叠部分；
DX22在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第三个第二重叠部分；
所述第三个第二重叠部分与所述第三个第一重叠部分相互独立；
DX23在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第三个第三重叠部分；
DX24在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第三个第四重叠部分；
所述第三个第三重叠部分和所述第三个第四重叠部分相互独立；
DX23在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第四个第三重叠部分；
DX24在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第四个第四重叠部分；
所述第四个第三重叠部分与所述第四个第四重叠部分相互独立。
在图22中，标号为M9的为第九输出晶体管，标号为M10的为第十输出晶体管，标号为M11的为第十一输出晶体管，标号为M12的为第十二输出晶体管；
在图22和图23中，标号为GL0(2n-1)的为第2n-1行移位扫描线；标号为GL1(2n-1)的为第2n-1行第一扫描线，标号为GL2(2n-1)的为第2n-1第二扫描线；标号为GL3(2n-1)的为第2n-1行第三扫描线；
标号为GL0(2n)的为第2n行移位扫描线，标号为GL1(2n)的为第2n行第一扫描线，标号为GL2(2n)的为第2n行第二扫描线，标号为GL3(2n)的为第2n行第三扫描线。
在图23中，标号为G9的为M9的栅极，标号为G10的为M10的栅极，标号为G11的为M11的栅极，标号为G12的为M12的栅极；
在图23中，标号为LX31的为第三个第一连线部分，标号为LX32的为第三个第二连线部分；
标号为LX33的为第三个第三连线部分，标号为LX34的为第三个第四连线部分。
在图25中，标号为DX31的为第三个第一导接线，标号为DX32的为第三个第二导接线；
标号为DX33的为第三个第三导接线，标号为DX34的为第三个第四导接线。
在图24中，标号为P9的为M9的有源层图形，标号为P10的为M10的有源层图形，标号为P11的为M11的有源层图形，标号为P12的为M12的有源层图形。
图23是图22中的第一栅金属层的布局图，图24是图22中的半导体层的布局图，图25是图22中的第一源漏金属层的布局图。
如图22所示，DX31在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第四个第一重叠部分；
DX32在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第四个第二重叠部分；
所述第四个第一重叠部分与所述第四个第二重叠部分相互独立；
DX31在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第五个第一重叠部分；
DX32在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间 具有第五个第二重叠部分；
所述第五个第一重叠部分与所述第五个第二重叠部分相互独立；
DX31在衬底基板上的正投影与GL2(2n)在衬底基板上的正投影之间具有第六个第一重叠部分；
DX32在衬底基板上的正投影与GL2(2n)在衬底基板上的正投影之间具有第六个第二重叠部分；
所述第六个第一重叠部分与所述第六个第二重叠部分相互独立；
DX33在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第五个第三重叠部分；
DX34在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第五个第四重叠部分；
所述第五个第三重叠部分和所述第五个第四重叠部分相互独立；
DX33在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第六个第三重叠部分；
DX34在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第六个第四重叠部分；
所述第六个第三重叠部分与所述第六个第四重叠部分相互独立；
DX33在衬底基板上的正投影与GL2(2n)在衬底基板上的正投影之间具有第七个第三重叠部分；
DX34在衬底基板上的正投影与GL2(2n)在衬底基板上的正投影之间具有第七个第四重叠部分；
所述第七个第三重叠部分与所述第七个第四重叠部分相互独立。
在图26中，标号为M1的为第一输出晶体管，标号为M3的为第二输出晶体管，标号为M2的为第三输出晶体管，标号为M4的为第四输出晶体管；
在图26和图27中，标号为GL0(2n-1)的为第2n-1行移位扫描线；标号为GL1(2n-1)的为第2n-1行第一扫描线；
标号为GL0(2n)的为第2n行移位扫描线，标号为GL1(2n)的为第2n行第一扫描线。
在图27中，标号为G1的为M1的栅极，标号为G2的为M2的栅极， 标号为G3的为M3的栅极，标号为G4的为M4的栅极；
在图27中，标号为LX11的为第一个第一连线部分，标号为LX12的为第一个第二连线部分；
标号为LX13的为第一个第三连线部分，标号为LX14的为第一个第四连线部分。
在图29中，标号为DX11的为第一个第一导接线，在图30中，标号为DX12的为第一个第二导接线；
在图29中，标号为DX13的为第一个第三导接线，在图30中，标号为DX14的为第一个第三导接线。
在图28中，标号为P1的为M1的有源层图形，标号为P2的为M2的有源层图形，标号为P3的为M3的有源层图形，标号为P4的为M4的有源层图形。
图27是图26中的第一栅金属层的布局图，图28是图26中的半导体层的布局图，图29是图26中的第一源漏金属层的布局图，图30是图26中的第二源漏金属层的布局图。
如图26所示，DX11在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第一重叠部分；
DX12在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第二重叠部分；
所述第一个第一重叠部分与所述第一个第二重叠部分相互独立；
DX13在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第三重叠部分；
DX14在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第四重叠部分；
所述第一个第三重叠部分和所述第一个第四重叠部分相互独立；
DX13在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第二个第三重叠部分；
DX14在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第二个第四重叠部分；
所述第二个第三重叠部分与所述第二个第四重叠部分相互独立。
在图31中，标号为M1的为第一输出晶体管，标号为M3的为第二输出晶体管，标号为M2的为第三输出晶体管，标号为M4的为第四输出晶体管；
在图31和图32中，标号为GL0(2n-1)的为第2n-1行移位扫描线；标号为GL1(2n-1)的为第2n-1行第一扫描线；
在图31中，标号为GL0(2n)的为第2n行移位扫描线，在图31和图32中，标号为GL1(2n)的为第2n行第一扫描线。
在图32中，标号为G1的为M1的栅极，标号为G2的为M2的栅极，标号为G3的为M3的栅极，标号为G4的为M4的栅极；
在图32中，标号为LX11的为第一个第一连线部分，标号为LX12的为第一个第二连线部分；
标号为LX13的为第一个第三连线部分，标号为LX14的为第一个第四连线部分。
在图24中，标号为DX11的为第一个第一导接线；
在图34中，标号为DX13的为第一个第三导接线，在图35中，标号为DX14的为第一个第四导接线。
在图32中，GL0(2n)包括第一扫描连接线SL1、第一扫描线部SX1、第二扫描线部SX2和第二扫描连接线SL2；
所述第一扫描线部SX1与所述第二扫描连接线SL2相互并联。
在图33中，标号为P1的为M1的有源层图形，标号为P2的为M2的有源层图形，标号为P3的为M3的有源层图形，标号为P4的为M4的有源层图形。
图32是图31中的第一栅金属层的布局图，图33是图31中的半导体层的布局图，图34是图31中的第一源漏金属层的布局图，图35是图31中的第二源漏金属层的布局图。
如图31所示，DX11在衬底基板上的正投影与SX1在衬底基板上的正投影之间具有第一个第五重叠部分；
DX11在衬底基板上的正投影与SX2在衬底基板上的正投影之间具有第 一个第六重叠部分；
所述第一个第五重叠部分与所述第一个第六重叠部分相互独立；
DX13在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第三重叠部分；
DX14在衬底基板上的正投影与GL0(2n)在衬底基板上的正投影之间具有第一个第四重叠部分；
所述第一个第三重叠部分和所述第一个第四重叠部分相互独立；
DX13在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第二个第三重叠部分；
DX14在衬底基板上的正投影与GL1(2n)在衬底基板上的正投影之间具有第二个第四重叠部分；
所述第二个第三重叠部分与所述第二个第四重叠部分相互独立。
在本公开至少一实施例中，所述显示基板可以包括沿着远离衬底基板的方向，依次设置于衬底基板上的半导体层Poly、第一栅金属层GT1、第二栅金属层GT2、第一源漏金属层SD1、第二源漏金属层SD2和阳极层AN；
在所述第二栅金属层GT2与所述第一源漏金属层SD1之间可以设置有层间介质层ILD，在所述第一源漏金属层SD1与所述第二源漏金属层SD2之间可以设置有第一有机绝缘层RS1和第一钝化层PVX1；
在所述第二源漏金属层SD2与阳极层AN之间设置有第二钝化层PVX2和第二有机绝缘层RS2。
在所述阳极层AN远离所述衬底基板的一侧依次设置有第一像素界定层PDL1和第二像素界定层PDL2。
在本公开至少一实施例中，如图36所示，工艺流程可以依次为Poly-GT1-GT2-ILD-SD1-RS1-PVX1-SD2-RS2-PVX2-AN-PDL1-PDL2，共13道Mask(掩膜)工艺，但不以此为限。
在制作完本公开至少一实施例所述的显示基板后，对所述显示基板进行点屏测试。
在进行点屏测试时，控制各行像素电路显示画面，当特定行像素电路显示异常时，通过线路检测器(所述线路检测器例如可以为光学检测仪器)检 测相应行扫描线与第一连接线之间是否短路，并在所述线路检测器检测到相应行扫描线与第一连接线之间短路时，切断所述相应行扫描线或所述第一连接线，使得所述相应行扫描线与所述第一连接线之间断开，并所述相应行扫描线能够提供相应行扫描信号至相应行像素电路，并所述第一连接线能够电连接所述第2n-1级输出电路和所述第2n级输出电路。
在具体实施时，当所述第一连接线包括第一连线部分、第一导接线、第二导接线和第二连线部分时，所述线路检测器检测所述第一导接线或所述第二导接线与相应行扫描线之间是否短路；当所述线路检测器检测到所述第一导接线与相应行扫描线之间短路时，通过激光切断所述第一导接线，此时第2n-1级输出电路与所述第2n级输出电路还可以通过第二导接线相互电连接，以共用第一节点；当所述线路检测器检测到所述第二导接线与相应行扫描线之间短路时，通过激光切断所述第二导接线，此时第2n-1级输出电路与所述第2n级输出电路还可以通过第一导接线相互电连接，以共用第一节点。
在具体实施时，当所述扫描线包括第一扫描连接线、第一扫描线部、第二扫描线部和第二扫描连接线时，所述线路检测器检测所述第一扫描连接线或所述第二扫描连接线与第一连接线之间是否短路；当所述线路检测器检测到所述第一扫描连接线与所述第一连接线之间短路时，通过激光切断所述第一扫描连接线，此时第一扫描连接线还可以通过第二扫描连接部与第二扫描连接线电连接，从而相应行扫描线仍然可以提供相应的扫描信号至相应行像素电路；当线路检测器检测到所述第二扫描连接线与所述第一连接线之间短路时，通过激光切断所述第二扫描连接线，此时第一扫描连接线还可以通过第一扫描连接部与第二扫描连接线电连接，从而相应行扫描线仍然可以提供相应的扫描信号至相应行像素电路。
在进行点屏测试时，控制各行像素电路显示画面，当特定行像素电路显示异常时，通过线路检测器(所述线路检测器例如可以为光学检测仪器)检测相应行扫描线与第二连接线之间是否短路，并在所述线路检测器检测到相应行扫描线与第二连接线之间短路时，切断所述相应行扫描线或所述第二连接线，使得所述相应行扫描线与所述第二连接线之间断开，并所述相应行扫描线能够提供相应行扫描信号至相应行像素电路，并所述第二连接线能够电 连接所述第2n-1级输出电路和所述第2n级输出电路。
在具体实施时，当所述第二连接线包括第三连线部分、第三导接线、第四导接线和第四连线部分时，所述线路检测器检测所述第三导接线或所述第四导接线与相应行扫描线之间是否短路；当所述线路检测器检测到所述第三导接线与相应行扫描线之间短路时，通过激光切断所述第三导接线，此时第2n-1级输出电路与所述第2n级输出电路还可以通过第四导接线相互电连接，以共用第二节点；当所述线路检测器检测到所述第四导接线与相应行扫描线之间短路时，通过激光切断所述第四导接线，此时第2n-1级输出电路与所述第2n级输出电路还可以通过第三导接线相互电连接，以共用第一节点。
在具体实施时，当所述扫描线包括第三扫描连接线、第三扫描线部、第四扫描线部和第四扫描连接线时，所述线路检测器检测所述第三扫描连接线或所述第四扫描连接线与第二连接线之间是否短路；当所述线路检测器检测到所述第三扫描连接线与所述第二连接线之间短路时，通过激光切断所述第三扫描连接线，此时第三扫描连接线还可以通过第四扫描连接部与第四扫描连接线电连接，从而相应行扫描线仍然可以提供相应的扫描信号至相应行像素电路；当线路检测器检测到所述第四扫描连接线与所述第二连接线之间短路时，通过激光切断所述第四扫描连接线，此时第三扫描连接线还可以通过第三扫描连接部与第四扫描连接线电连接，从而相应行扫描线仍然可以提供相应的扫描信号至相应行像素电路。
本公开实施例所述的显示基板的维修方法，应用于上述的显示基板，所述显示基板的维修方法包括：
对所述显示基板进行点屏测试，控制各行像素电路显示画面；
当存在像素电路显示异常时，线路检测器检测相应行扫描线与第一连接线之间是否短路；
在所述线路检测器检测到相应行扫描线与第一连接线之间短路时，切断所述相应行扫描线或所述第一连接线，使得所述相应行扫描线与所述第一连接线之间断开，并所述相应行扫描线能够提供相应行扫描信号至相应行像素电路，并所述第一连接线能够电连接所述第2n-1级输出电路和所述第2n级输出电路。
在具体实施时，所述相应行扫描线为与显示异常的像素电路电连接的扫描线。
在本公开至少一实施例中，第n级驱动电路还包括第二节点控制电路；所述第2n-1级输出电路还与第二节点电连接；所述第二节点通过第二连接线与第2n-1级输出电路和第2n级输出电路电连接；所述第二连接线在衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述显示基板的维修方法还包括：
当存在像素电路显示异常时，线路检测器检测相应行扫描线与第二连接线之间是否短路；
在所述线路检测器检测到相应行扫描线与第二连接线之间短路时，切断所述相应行扫描线或所述第二连接线，使得所述相应行扫描线与所述第二连接线之间断开，并所述相应行扫描线能够提供相应行扫描信号至相应行像素电路，并所述第二连接线能够电连接所述第2n-1级输出电路和所述第2n级输出电路。
本公开实施例所述的显示装置包括上述的显示基板。
在本公开至少一实施例中，所述显示装置还可以包括多行多列像素电路，所述像素电路设置于衬底基板上，所述像素电路设置于显示区域。
如图37所示，所述像素电路的至少一实施例可以包括有机发光二极管O1、第一显示控制晶体管T1、第二显示控制晶体管T2、第三显示控制晶体管T3、第四显示控制晶体管T4、第五显示控制晶体管T5、驱动晶体管T0和存储电容Cst；
T1的栅极与移位扫描线GL0电连接，T1的源极与数据线D1电连接，T1的漏极与T2的漏极电连接；
T2的栅极与第一扫描线GL1电连接，T2的源极接入参考电压Vref；
T3的栅极与第二扫描线GL2电连接，T3的源极接入初始化电压Vi，T3的漏极与O1的阳极电连接；
T4的栅极与第三扫描线GL3电连接，T4的源极接入高电压VDD，T4的漏极与T0的源极电连接；
T5的栅极与分区控制线G_com电连接，T5的源极与T1的漏极电连接， T5的漏极与驱动晶体管T0的栅极电连接；
Cst的第一端与T0的栅极电连接，Cst的第二端与O1的阳极电连接；
T0的漏极与O1的阳极电连接，O1的阴极接入低电压VSS。
在图37所示的像素电路的至少一实施例中，所有晶体管都为n型晶体管，但不以此为限。
在本公开至少一实施例中，所述移位扫描线可以为数据写入控制线，所述第一扫描线可以为第一初始控制线，第二扫描线可以为第二初始控制线，所述第三扫描线可以为发光控制线；
所述移位扫描线用于提供移位扫描信号，所述第一扫描线用于提供第一扫描信号，所述第二扫描线用于提供第二扫描信号，所述第三扫描线用于提供第三扫描信号；
所述第三扫描线提供的第三扫描信号可以为发光控制信号，但不以此为限。
在本公开至少一实施例中，所述移位扫描线用于提供移位扫描信号，生成所述移位扫描信号的GOA(Gate On Array，阵列基板行驱动)电路为具有移位功能的GOA电路；
生成所述第一扫描信号的第一驱动单元、生成所述第二扫描信号的第二驱动单元，以及，生成所述第三扫描信号的第三驱动单元可以为具有PWM(脉冲宽度调制)功能的GOA电路，所述具有PWM功能的GOA电路采用共用第一控制节点和第二控制节点的架构，可以节省采用的晶体管的数目，有利于实现窄边框设计。
在具体实施时，第一驱动单元包括的第一驱动电路可以用于在同一第一节点的电位和同一第二节点的电位的控制下，控制两级第一驱动输出端分别输出相应的第一扫描信号；
第二驱动单元包括的第二驱动电路可以用于在同一第一节点的电位和同一第二节点的电位的控制下，控制两级第二驱动输出端分别输出相应的第二扫描信号；
第三驱动单元包括的第三驱动电路可以用于在同一第一节点的电位和同一第二节点的电位的控制下，控制两级第三驱动输出端分别输出相应的第三 扫描信号。
图38是图37所示的像素电路的至少一实施例的工作时序图。
如图39所示，具有PWM功能的驱动单元包括的驱动电路的至少一实施例可以包括第一生成控制晶体管T11、第二生成控制晶体管T12、第三生成控制晶体管T13、第四生成控制晶体管T14、第五生成控制晶体管T15、第六生成控制晶体管T16、第七生成控制晶体管T17、第八生成控制晶体管T18、第九生成控制晶体管T19、第十生成控制晶体管T110、第十一生成控制晶体管T111、第十二生成控制晶体管T112、第十三生成控制晶体管T113、第十四生成控制晶体管T114、第十五生成控制晶体管T115、第十六生成控制晶体管T116、第十七生成控制晶体管T117、第一电容C1、第二电容C2和第三电容C3。
在图39中，标号为I1的为输入端，标号为Q的为第一节点，标号为QB的为第二节点，标号为VGH的为高电平端，标号为CKA的为第一时钟信号端，标号为CKB的为第二时钟信号端，标号为VGL的为低电平端，标号为TRST的为帧复位端，标号为CR的为进位信号输出端，标号为G(2n-1)的为第2n-1级驱动输出端，标号为G(2n)的为第2n级驱动输出端；所述输入端与相邻上一级驱动电路的进位信号输出端电连接。
本公开实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (24)

  1. 一种显示基板，包括衬底基板和设置于衬底基板上的驱动模组，所述驱动模组包括至少一驱动单元，所述驱动单元包括N级驱动电路；N为正整数，n为小于等于N的正整数；
    第n级驱动电路包括第2n-1级输出电路、第2n级输出电路和第一节点控制电路；
    所述第一节点控制电路与第一节点电连接，用于控制所述第一节点的电位；
    所述第2n-1级输出电路分别与所述第一节点和第2n-1级驱动输出端电连接，用于在所述第一节点的电位的控制下，控制通过所述第2n-1级驱动输出端提供第2n-1级扫描信号；
    所述第2n级输出电路分别与所述第一节点和第2n级驱动输出端电连接，用于在所述第一节点的电位的控制下，控制通过所述第2n级驱动输出端提供第2n级扫描信号；
    所述第一节点通过第一连接线分别与第2n-1级输出电路和所述第2n级输出电路电连接；
    所述驱动模组还包括扫描线；
    所述第一连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
  2. 如权利要求1所述的显示基板，其中，所述第n级驱动电路还包括第二节点控制电路；
    所述第二节点控制电路与第二节点电连接，用于控制所述第二节点的电位；
    所述第2n-1级输出电路还与所述第二节点电连接，还用于在所述第二节点的电位的控制下，控制通过所述第2n-1级驱动输出端提供第2n-1级扫描信号；
    所述第2n级输出电路还与所述第二节点电连接，还用于在所述第二节点的电位的控制下，控制通过所述第2n级驱动输出端提供第2n级扫描信号；
    所述第二节点通过第二连接线与第2n-1级输出电路和所述第2n级输出 电路电连接；所述第二连接线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
  3. 如权利要求1所述的显示基板，其中，所述第一连接线包括第一连线部分、第一导接线、第二导接线和第二连线部分；
    所述第一节点通过第一连线部分与第2n-1级输出电路电连接，所述第一连线部分分别与第一导接线和第二导接线电连接，所述第一导接线和第二导接线分别通过所述第二连线部分与所述第2n级驱动电路电连接；
    所述扫描线在所述衬底基板上的正投影与所述第一导接线在所述衬底基板上的正投影之间具有第一重叠部分，所述扫描线在所述衬底基板上的正投影与所述第二导接线在所述衬底基板上的正投影之间具有第二重叠部分；
    所述第一重叠部分与所述第二重叠部分相互独立。
  4. 如权利要求3所述的显示基板，其中，所述第一导接线的线宽大于等于5um而小于等于10um，所述第二导接线的线宽大于等于5um而小于等于10um；
    所述第一导接线与所述第二导接线之间的间距大于等于6um而小于等于8um。
  5. 如权利要求2所述的显示基板，其中，所述第二连接线包括第三连线部分、第三导接线、第四导接线和第四连线部分；
    所述第二节点通过第三连线部分与第2n级输出电路电连接，所述第三连线部分分别与第三导接线和第四导接线电连接，所述第三导接线和第四导接线分别通过所述第四连线部分与所述第2n-1级驱动电路电连接；
    所述扫描线在所述衬底基板上的正投影和所述第三导接线在所述衬底基板上的正投影之间存在第三重叠部分，所述扫描线在所述衬底基板上的正投影与所述第四导接线在所述衬底基板上的正投影之间存在第四重叠部分；
    所述第三重叠部分和所述第四重叠部分相互独立。
  6. 如权利要求5所述的显示基板，其中，所述第三导接线的线宽大于等于5um而小于等于10um，所述第四导接线的线宽大于等于5um而小于等于10um；
    所述第三导接线与所述第四导接线之间的间距大于等于6um而小于等于 8um。
  7. 如权利要求1所述的显示基板，其中，所述扫描线包括第一扫描连接线、第一扫描线部、第二扫描线部和第二扫描连接线；
    第一扫描连接线分别通过第一扫描线部和第二扫描线部与所述第二扫描连接线电连接；
    所述第一连接线在所述衬底基板上的正投影与所述第一扫描线部在所述衬底基板上的正投影之间存在第五重叠部分，所述第一连接线在所述衬底基板上的正投影与所述第二扫描线部在所述衬底基板上的正投影存在第六重叠部分；
    所述第五重叠部分和所述第六重叠部分相互独立。
  8. 如权利要求7所述的显示基板，其中，所述第一扫描线部的线宽大于等于5um而小于等于10um，所述第二扫描线部的线宽大于等于5um而小于等于10um，所述第一扫描线部与所述第二扫描线部之间的间距大于等于6um而小于等于8um。
  9. 如权利要求2所述的显示基板，其中，所述扫描线包括第三扫描连接线、第三扫描线部、第四扫描线部和第四扫描连接线；
    第三扫描连接线分别通过第三扫描线部和第四扫描线部与所述第四扫描连接线电连接，所述第二连接线在所述衬底基板上的正投影与所述第三扫描线部在所述衬底基板上的正投影之间存在第七重叠部分，所述第二连接线在所述衬底基板上的正投影与所述第四扫描线部在所述衬底基板上的正投影存在第八重叠部分；
    所述第七重叠部分与所述第八重叠部分相互独立。
  10. 如权利要求9所述的显示基板，其中，所述第三扫描线部的线宽大于等于5um而小于等于10um，所述第四扫描线部的线宽大于等于5um而小于等于10um，所述第三扫描线部与所述第四扫描线部之间的间距大于等于6um而小于等于8um。
  11. 如权利要求1至10中任一权利要求所述的基板，其中，所述驱动模组包括移位寄存器、第一驱动单元、第二驱动单元、第一扫描线、第二扫描线和移位扫描线；所述第一驱动单元与第一扫描线电连接，用于为第一扫描 线提供第一扫描信号；所述第二驱动单元与第二扫描线电连接，用于为第二扫描线提供第二扫描信号；所述移位寄存器与移位扫描线电连接，用于为移位扫描线提供移位扫描信号；
    所述移位寄存器、所述第一驱动单元和所述第二驱动单元沿着靠近显示区域的方向依次排列。
  12. 如权利要求11所述的显示基板，其中，所述第一驱动单元包括多级第一驱动电路；
    第n级第一驱动电路包括第2n-1级第一输出电路、第2n级第一输出电路、第一个第一节点控制电路和第一个第二节点控制电路；
    所述第一个第一节点控制电路与第一个第一节点电连接，用于控制所述第一个第一节点的电位；
    所述第一个第二节点控制电路与第一个第二节点电连接，用于控制所述第一个第二节点的电位；
    所述第2n-1级第一输出电路分别与所述第一个第一节点、所述第一个第二节点和第2n-1级第一驱动输出端电连接，用于在所述第一个第一节点的电位和所述第一个第二节点的电位的控制下，控制通过所述第2n-1级第一驱动输出端提供第2n-1级第一扫描信号；
    所述第2n级第一输出电路分别与所述第一个第一节点、所述第一个第二节点和第2n级第一驱动输出端电连接，用于在所述第一个第一节点的电位和所述第一个第二节点的电位的控制下，控制通过所述第2n级第一驱动输出端提供第2n级第一扫描信号；
    所述驱动模组还包括第2n-1行第一扫描线和第2n行第一扫描线；所述第2n-1级第一驱动输出端与所述第2n-1行第一扫描线电连接，所述第2n级第一驱动输出端与所述第2n行第一扫描线电连接；
    所述第一个第一节点通过第一个第一连接线分别与第2n-1级第一输出电路和所述第2n级第一输出电路电连接；
    所述第一个第二节点通过第一个第二连接线分别与第2n-1级第一输出电路和所述第2n级第一输出电路电连接；
    所述第一个第一连接线在所述衬底基板上的正投影与所述移位扫描线在 所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，所述第一个第二连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
  13. 如权利要求12所述的显示基板，其中，所述第二驱动单元包括多级第二驱动电路；
    第n级第二驱动电路包括第2n-1级第二输出电路、第2n级第二输出电路、第二个第一节点控制电路和第二个第二节点控制电路；
    所述第二个第一节点控制电路与第二个第一节点电连接，用于控制所述第二个第一节点的电位；
    所述第二个第二节点控制电路与第二个第二节点电连接，用于控制所述第二个第二节点的电位；
    所述第2n-1级第二输出电路分别与所述第二个第一节点、所述第二个第二节点和第2n-1级第二驱动输出端电连接，用于在所述第二个第一节点的电位和所述第二个第二节点的电位的控制下，控制通过所述第2n-1级第二驱动输出端提供第2n-1级第二扫描信号；
    所述第2n级第二输出电路分别与所述第二个第一节点、所述第二个第二节点和第2n级第二驱动输出端电连接，用于在所述第二个第一节点的电位和所述第二个第二节点的电位的控制下，控制通过所述第2n级第二驱动输出端提供第2n级第二扫描信号；
    所述驱动模组还包括第2n-1行第二扫描线和第2n行第二扫描线；所述第2n-1级第二驱动输出端与所述第2n-1行第二扫描线电连接，所述第2n级第二驱动输出端与所述第2n行第二扫描线电连接；
    所述第二个第一节点通过第二个第一连接线分别与第2n-1级第二输出电路和所述第2n级第二输出电路电连接；
    所述第二个第二节点通过第二个第二连接线分别与第2n-1级第二输出电路和所述第2n级第二输出电路电连接；
    所述第二个第一连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，所述第二个第二连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板 上的正投影之间具有至少两个相互独立的重叠部分。
  14. 如权利要求13所述的显示基板，其中，所述第二个第一连接线在所述衬底基板上的正投影与所述第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第二个第二连接线在所述衬底基板上的正投影与所述第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；或者，
    所述第二个第一连接线在所述衬底基板上的正投影与所述第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第二个第二连接线在所述衬底基板上的正投影与所述第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
  15. 如权利要求13所述的显示基板，其中，所述驱动模组还包括第三扫描线和第三驱动单元；所述第三驱动单元与第三扫描线电连接，用于为第三扫描线提供第三扫描信号；
    所述第三驱动单元设置于所述第二驱动单元靠近显示区域的一侧。
  16. 如权利要求15所述的显示基板，其中，所述第三驱动单元包括多级第三驱动电路；
    所述第三驱动单元包括多级第三驱动电路；
    第n级第三驱动电路包括第2n-1级第三输出电路、第2n级第三输出电路、第三个第一节点控制电路和第三个第二节点控制电路；
    所述第三个第一节点控制电路与第三个第一节点电连接，用于控制所述第三个第一节点的电位；
    所述第三个第二节点控制电路与第三个第二节点电连接，用于控制所述第三个第二节点的电位；
    所述第2n-1级第三输出电路分别与所述第三个第一节点、所述第三个第二节点和第2n-1级第三驱动输出端电连接，用于在所述第三个第一节点的电位和所述第三个第二节点的电位的控制下，控制通过所述第2n-1级第三驱动输出端提供第2n-1级第三扫描信号；
    所述第2n级第三输出电路分别与所述第三个第一节点、所述第三个第二节点和第2n级第三驱动输出端电连接，用于在所述第三个第一节点的电位和 所述第三个第二节点的电位的控制下，控制通过所述第2n级第三驱动输出端提供第2n级第三扫描信号；
    所述驱动模组还包括第2n-1行第三扫描线和第2n行第三扫描线；所述第2n-1级第三驱动输出端与所述第2n-1行第三扫描线电连接，所述第2n级第三驱动输出端与所述第2n行第三扫描线电连接；
    所述第三个第一节点通过第三个第一连接线分别与第2n-1级第三输出电路和所述第2n级第三输出电路电连接；
    所述第三个第二节点通过第三个第二连接线分别与第2n-1级第三输出电路和所述第2n级第三输出电路电连接；
    所述第三个第一连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分，所述第三个第二连接线在所述衬底基板上的正投影与所述移位扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分。
  17. 如权利要求16所述的显示基板，其中，所述第三个第一连接线在所述衬底基板上的正投影与第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n-1行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第一连接线在所述衬底基板上的正投影与第2n-1行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n-1行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；或者，
    所述第三个第一连接线在所述衬底基板上的正投影与第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n行第一扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第一连接线在所述衬底基板上的正投影与第2n行第二扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述第三个第二连接线在所述衬底基板上的正投影与所述第2n行第二扫描线在所述衬底基板 上的正投影之间具有至少两个相互独立的重叠部分。
  18. 如权利要求2至10中任一权利要求所述的显示基板，其中，包括依次设置于所述衬底基板上的第一栅金属层和第一源漏金属层；
    所述驱动模组包括的扫描线设置于所述第一栅金属层；
    所述第一连接线包括第一导接线和第二导接线，所述第二连接线包括第三导接线和第四导接线；
    所述第一导接线、所述第二导接线、所述第三导接线与所述第四导接线都设置于所述第一源漏金属层。
  19. 如权利要求2至10中任一权利要求所述的显示基板，其中，包括依次设置于所述衬底基板上的第一栅金属层、第一源漏金属层和第二源漏金属层；
    所述驱动模组包括的扫描线设置于所述第一栅金属层；
    所述第一连接线包括第一导接线和第二导接线，所述第二连接线包括第三导接线和第四导接线；
    所述第一导接线、所述第二导接线、所述第三导接线与所述第四导接线都设置于所述第二源漏金属层。
  20. 如权利要求3所述的显示基板，其中，包括依次设置于所述衬底基板上的第一栅金属层、第一源漏金属层和第二源漏金属层；
    所述第一导接线设置于所述第一源漏金属层，所述第二导接线设置于所述第二源漏金属层；或者，所述第一导接线设置于所述第二源漏金属层，所述第二导接线设置于所述第一源漏金属层。
  21. 如权利要求5所述的显示基板，其中，包括依次设置于所述衬底基板上的第一栅金属层、第一源漏金属层和第二源漏金属层；
    所述第三导接线设置于所述第一源漏金属层，所述第四导接线设置于所述第二源漏金属层；或者，所述第三导接线设置于所述第二源漏金属层，所述第四导接线设置于所述第一源漏金属层。
  22. 一种显示基板的维修方法，应用于如权利要求1至21中任一权利要求所述的显示基板，所述显示基板的维修方法包括：
    对所述显示基板进行点屏测试，控制各行像素电路显示画面；
    当存在像素电路显示异常时，线路检测器检测相应行扫描线与第一连接线之间是否短路；
    在所述线路检测器检测到相应行扫描线与第一连接线之间短路时，切断所述相应行扫描线或所述第一连接线，使得所述相应行扫描线与所述第一连接线之间断开，并所述相应行扫描线能够提供相应行扫描信号至相应行像素电路，所述第一连接线能够电连接第2n-1级输出电路和第2n级输出电路。
  23. 如权利要求22所述的显示基板的维修方法，其中，第n级驱动电路还包括第二节点控制电路；所述第2n-1级输出电路还与第二节点电连接；所述第二节点通过第二连接线与第2n-1级输出电路和第2n级输出电路电连接；所述第二连接线在衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影之间具有至少两个相互独立的重叠部分；所述显示基板的维修方法还包括：
    当存在像素电路显示异常时，线路检测器检测相应行扫描线与第二连接线之间是否短路；
    在所述线路检测器检测到相应行扫描线与第二连接线之间短路时，切断所述相应行扫描线或所述第二连接线，使得所述相应行扫描线与所述第二连接线之间断开，并所述相应行扫描线能够提供相应行扫描信号至相应行像素电路，所述第二连接线能够电连接所述第2n-1级输出电路和所述第2n级输出电路。
  24. 一种显示装置，包括如权利要求1至21中任一权利要求所述的显示基板。
CN202280002443.7A 2022-07-28 2022-07-28 显示基板、维修方法和显示装置 Pending CN117795411A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/108510 WO2024020921A1 (zh) 2022-07-28 2022-07-28 显示基板、维修方法和显示装置

Publications (1)

Publication Number Publication Date
CN117795411A true CN117795411A (zh) 2024-03-29

Family

ID=89704911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280002443.7A Pending CN117795411A (zh) 2022-07-28 2022-07-28 显示基板、维修方法和显示装置

Country Status (2)

Country Link
CN (1) CN117795411A (zh)
WO (1) WO2024020921A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9581873B2 (en) * 2015-04-27 2017-02-28 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit repair method
CN110068970B (zh) * 2019-04-18 2020-09-11 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板
WO2021184158A1 (zh) * 2020-03-16 2021-09-23 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
EP4050661A4 (en) * 2020-06-04 2023-02-08 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, METHOD OF MAKING AND DISPLAY DEVICE

Also Published As

Publication number Publication date
WO2024020921A1 (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US10714053B2 (en) Driving circuit, method for controlling light emission and display device
US20200403051A1 (en) Display Panel and Organic Light-Emitting Diode Display Device Using the Same
CN109754753B (zh) 一种显示面板及显示装置
US11183114B2 (en) Display panel, compensation method thereof and display device compensating an organic light-emitting element
CN111489700A (zh) 一种显示面板、驱动方法及显示装置
US20230154383A1 (en) Display panel and display device
CN113785353B (zh) 显示基板及其制作方法、显示装置
US11315523B2 (en) Emission controller, driving method, and display device
US11683957B2 (en) Display panel and display device
US11063067B2 (en) Display substrate and repairing method thereof, and display device
CN114175166A (zh) 显示基板及其制作方法、显示装置
CN114641825A (zh) 显示基板及其制作方法、显示装置
CN113785350B (zh) 显示基板及其制作方法、显示装置
CN113785352B (zh) 显示基板及其制作方法、显示装置
CN113724667B (zh) 显示基板及其制作方法、显示装置
CN113571021A (zh) 显示面板及显示装置
CN117795411A (zh) 显示基板、维修方法和显示装置
US11818929B2 (en) Display device with repair patterns
CN113348498A (zh) 显示面板及显示装置
CN114333580B (zh) 显示面板及显示装置
CN115699155A (zh) 显示基板和显示装置
CN115050754A (zh) 一种显示面板、显示面板的制备方法和显示装置
CN117059627A (zh) 阵列基板及显示面板
JPH0646346B2 (ja) アクテイブマトリクス基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication