CN117789805A - 信号监测方法、装置、芯片及电子设备 - Google Patents

Abstract

本公开提供了一种信号监测方法、装置、芯片及电子设备，涉及计算机技术领域，该方法由芯片执行，该方法包括：根据所述输入信号对应的第一源时钟的波形变化，将所述输入信号存入FIFO寄存器；根据第二源时钟的波形变化，从所述FIFO寄存器中取出信号，得到输出信号，所述第二源时钟的频率小于所述第一源时钟的频率，所述输出信号的频率小于所述输入信号的频率；将所述输出信号传输至外部监测模块，所述外部监测模块用于监测所述输出信号的正确性，所述外部监测模块的收敛频率小于所述输入信号的频率，且大于所述输出信号的频率。本公开对高频信号进行降频，使其可以被外部监测模块监测到，以实现对高频信号的监测。

Description

信号监测方法、装置、芯片及电子设备

技术领域

本公开涉及计算机技术领域，尤其涉及一种信号监测方法、装置、芯片及电子设备。

背景技术

芯片内部会产生高频信号，监测信号可通过IO PAD（输入输出模块）传递到芯片外部，在传递过程中，IO PAD需要对高频信号的正确性进行监测。由于其频率要远大于IO PAD本身的收敛频率，使得IO PAD无法监测到高频信号。因此，相关技术在监测芯片内部的高频信号时，需要将高频信号接入到示波器上，再由技术人员根据示波器的波形变化来监测高频信号的正确性。因此相关技术使用的方法较为麻烦且复杂，对芯片内部高频信号的监测不易实现。

发明内容

本公开提供了一种信号监测方法、装置、芯片及电子设备，以至少解决现有技术中存在的以上技术问题。

根据本公开的第一方面，提供了一种信号监测方法。该方法包括：

获取输入信号，所述输入信号的频率大于第一预设频率；

根据所述输入信号对应的第一源时钟的波形变化，将所述输入信号存入先入先出FIFO寄存器；

根据第二源时钟的波形变化，从所述FIFO寄存器中取出信号，得到输出信号，所述第二源时钟的频率小于所述第一源时钟的频率，所述输出信号的频率小于所述输入信号的频率；

将所述输出信号传输至外部监测模块，所述外部监测模块用于监测所述输出信号的正确性，所述外部监测模块的收敛频率小于所述输入信号的频率，且大于所述输出信号的频率。

在一可实施方式中，在所述第一源时钟产生信号边沿的情况下，将所述输入信号存入所述FIFO寄存器；或者，在所述第一源时钟产生相位反转的情况下，将所述输入信号存入所述FIFO寄存器；或者，在所述第一源时钟产生脉冲的情况下，将所述输入信号存入所述FIFO寄存器。

在一可实施方式中，在所述第二源时钟产生信号边沿的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号；或者，在所述第二源时钟产生相位反转的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号；或者，在所述第二源时钟产生脉冲的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号。

在一可实施方式中，通过移位寄存器的输出位输出所述输入信号，所述移位寄存器每隔预设周期更新所述输出位，所述移位寄存器配置有模式模型，所述模式模型用于生成所述输入信号。

在一可实施方式中，获取第一监测信号和第二监测信号，所述第一监测信号的频率和所述第二监测信号的频率大于所述第一预设频率，所述第一监测信号和所述第二监测信号由所述芯片内部的不同模块提供；根据所述第一监测信号的波形变化，生成第一计数信号，以及根据所述第二监测信号的波形变化，生成第二计数信号；根据所述第一计数信号和所述第二计数信号，计算第一计数值；在所述第一计数值大于第一监测阈值的情况下，监测到所述第一监测信号或所述第二监测信号存在异常。

在一可实施方式中，在预设时间段内，获取所述第一计数信号的第一数量和所述第二计数信号的第二数量；根据所述第一数量和所述第二数量，计算所述第一计数值。

在一可实施方式中，根据所述第一数量增加所述第一计数值的计数；根据所述第二数量减小所述第一计数值的计数；或者，根据所述第一数量减小所述第一计数值的计数；根据所述第二数量增加所述第一计数值的计数。

在一可实施方式中，获取待测信号和第三监测信号，所述第三监测信号是基于所述待测信号生成的，所述待测信号的频率和所述第三监测信号的频率大于所述预设频率，所述待测信号和所述第三监测信号由所述芯片内部的不同模块提供；根据所述待测信号的波形变化，生成第三计数信号，以及根据所述第三监测信号的波形变化，生成第四计数信号；根据所述第三计数信号和所述第四计数信号，计算第二计数结果；在所述第二计数结果大于第二监测阈值的情况下，生成报错信号。

根据本公开的第二方面，提供了一种信号监测装置。该装置包括：

输入模块，用于获取输入信号，所述输入信号的频率大于第一预设频率；

降频模块，用于根据所述输入信号对应的第一源时钟的波形变化，将所述输入信号存入先入先出FIFO寄存器；

所述降频模块，还用于根据第二源时钟的波形变化，从所述FIFO寄存器中取出信号，得到输出信号，所述第二源时钟的频率小于所述第一源时钟的频率，所述输出信号的频率小于第二预设频率；

输出模块，用于将所述输出信号传输至外部监测模块，所述外部监测模块用于监测所述输出信号的正确性，所述外部监测模块的收敛频率小于所述输入信号的频率，且大于所述输出信号的频率。

在一可实施方式中，所述降频模块，还用于在所述第一源时钟产生信号边沿的情况下，将所述输入信号存入所述FIFO寄存器；或者，在所述第一源时钟产生相位反转的情况下，将所述输入信号存入所述FIFO寄存器；或者，在所述第一源时钟产生脉冲的情况下，将所述输入信号存入所述FIFO寄存器。

在一可实施方式中，所述降频模块，还用于在所述第二源时钟产生信号边沿的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号；或者，在所述第二源时钟产生相位反转的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号；或者，在所述第二源时钟产生脉冲的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号。

在一可实施方式中，所述输入模块，还用于通过移位寄存器的输出位输出所述输入信号，所述移位寄存器每隔预设周期更新所述输出位，所述移位寄存器配置有模式模型，所述模式模型用于生成所述输入信号。

在一可实施方式中，所述装置还包括内部监测模块；所述内部监测模块，还用于获取第一监测信号和第二监测信号，所述第一监测信号的频率和所述第二监测信号的频率大于所述第一预设频率，所述第一监测信号和所述第二监测信号由所述芯片内部的不同模块提供；根据所述第一监测信号的波形变化，生成第一计数信号，以及根据所述第二监测信号的波形变化，生成第二计数信号；根据所述第一计数信号和所述第二计数信号，计算第一计数值；在所述第一计数值大于第一监测阈值的情况下，监测到所述第一监测信号或所述第二监测信号存在异常。

在一可实施方式中，所述内部监测模块，还用于在预设时间段内，获取所述第一计数信号的第一数量和所述第二计数信号的第二数量；根据所述第一数量增加所述第一计数值的计数；根据所述第二数量减小所述第一计数值的计数；或者，根据所述第一数量减小所述第一计数值的计数；根据所述第二数量增加所述第一计数值的计数。

在一可实施方式中，所述输入模块，还用于获取待测信号和第三监测信号，所述第三监测信号是基于所述待测信号生成的，所述待测信号的频率和所述第三监测信号的频率大于所述预设频率，所述待测信号和所述第三监测信号由所述芯片内部的不同模块提供；所述内部监测模块，还用于根据所述待测信号的波形变化，生成第三计数信号，以及根据所述第三监测信号的波形变化，生成第四计数信号；根据所述第三计数信号和所述第四计数信号，计算第二计数结果；在所述第二计数结果大于第二监测阈值的情况下，生成报错信号。

第三方面，本申请实施例提供一种芯片，所述芯片包括：处理器、存储器和总线；所述存储器存储可执行指令；所述处理器与所述存储器之间通过所述总线通信，所述处理器执行所述存储器中存储的可执行指令时，实现上述的信号监测方法。

第四方面，本申请实施例提供一种电子设备，所述电子设备包括芯片，所述芯片能够实现上述的信号监测方法。所述电子设备包括汽车部件或汽车整车。其中，所述汽车包括但不限于平衡车、小汽车、公共汽车、火车或飞机等。

第五方面，本申请实施例提供一种计算机可读存储介质，存储有可执行指令，用于被处理器执行时，实现本申请实施例提供的信号监测方法。

本公开的信号监测方法、装置、芯片及电子设备，可以通过芯片内部的FIFO寄存器对输入信号的频率进行调整，得到输出信号。并且输出信号的频率与外部监测模块的收敛频率相适配，使得外部监测模块可以直接监测输出信号的正确性。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，其中：

在附图中，相同或对应的标号表示相同或对应的部分。

图1示出了本公开实施例提供的一种芯片的实现模型示意图；

图2示出了本公开实施例提供的一种信号监测方法的实现流程示意图一；

图3示出了本公开实施例提供的一种信号监测方法的实现流程示意图二；

图4示出了本公开实施例提供的一种信号监测方法的实现流程示意图三；

图5示出了本公开实施例提供的一种信号监测装置的实现模型示意图；

图6示出了本公开实施例一种芯片的组成结构示意图。

具体实施方式

为使本公开的目的、特征、优点能够更加的明显和易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而非全部实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

图1示出了本公开实施例提供的一种芯片的模型结构示意图。该芯片包括输入选择模块101和降频模块102。

输入选择模块101包括高频信号发生器103。可选的，高频信号发生器103所生成的高频信号的频率大于200MHz。在一些实施例中，高频信号发生器103是pattern信号发生器（pattern信号是芯片内部生成的一种动态信号）。示例性的，高频信号发生器103产生的高频信号包括但不限于PWM（Pulse Width Modulation，脉冲宽度调制）信号、TIMER（定时器）信号、随机数发生信号。

在一些实施例中，高频信号发生器103包括周期发生模块104和移位寄存器105，周期发生模块104用于产生使能周期信号。移位寄存器105用于输出高频信号。移位寄存器105的周期由移位使能EN控制，移位使能EN接收周期发生模块104产生的使能周期信号。每当经过配置的使能周期时，移位寄存器105会产生一次右移位，周期发生模块104取移位寄存器105的最低位作为当前周期内的高频信号。在一些实施例中，移位寄存器105中预先设置有信号生成模型，信号生成模型可产生高频信号，其中，高频信号的种类和参数可根据实际需求进行调整。

降频模块102用于降低信号的频率。在一些实施例中，降频模块102接收来自输入选择模块106的输出信号和/或输入选择模块101的输出信号。在一些实施例中，降频模块102是异步FIFO（First In First Out，先入先出）寄存器。可选的，以图1中降频模块102接收输入选择模块101的输出信号B为例进行说明，在降频模块102监测到输出信号B对应的第一源时钟的上升沿时，将对应的输出信号B存入寄存器中；降频模块102监测到第二源时钟的上升沿时，将寄存器中信号输出，其中，第二源时钟的频率小于第一源时钟的频率，以此来实现信号的降频输出。在一些实施例中，降频模块102于外部监测模块相连（图中未示出），外部监测模块用于监测输出信号的正确性。

在本申请的其他方面，芯片内部还包括输入选择模块106、监测模块107和仲裁模块108。监测模块107和仲裁模块108共同作用，用于判断芯片内部信号的正确性。

输入选择模块101和输入选择模块106用于从输入信号中筛选输出信号。在一些实施例中，以输入选择模块101为例，输入选择模块101接收待测信号1和待测信号2，同时输入选择模块101内部的高频信号发生器103也会产生pattern信号，输入选择模块106从待测信号1、待测信号2和pattern信号中选择一种信号输出。

监测模块107包括边沿监测模块110和边沿监测模块111，其中，边沿监测模块110接收来自输入选择模块106的输出信号A，边沿监测模块111接收来自输入选择模块101的输出信号B。在一些实施例中，在边沿监测模块110监测到输出信号A出现上升沿时，边沿监测模块110产生一个增加信号，并将增加信号发送给仲裁模块108；在边沿监测模块111监测到输出信号B出现上升沿时，边沿监测模块111产生一个减少信号，并将减少信号发送给仲裁模块108。

仲裁模块108包括计数器112和阈值监测模块113。计数器112用于计算监测模块107产生的增加信号和减少信号的数量。阈值监测模块113用于监测计数器112的计数值。在一些实施例中，计数器112根据增加信号进行计数增加操作；根据减少信号进行计数减少操作。例如，计数器112在接收到一个增加信号后，会对计数值加1；而计数器112在接收到一个减少信号后，会对计数值减1。在一些实施例中，在阈值监测模块113监测到计数器112的计数值大于监测阈值时，会产生报错信号，报错信号用于表示输入选择模块101的输出信号或输入选择模块106的输出信号存在异常。

图2示出了本公开实施例提供的一种信号监测方法的实现流程示意图一。该方法可由图1所示的芯片执行，该方法包括：

步骤S201：获取输入信号，输入信号的频率大于第一预设频率。

在一些实施例中，输入信号是高频信号。可选的，输入信号包括但不限于PWM信号、TIMER信号、随机数发生信号。

可选的，第一预设频率与外部监测模块的收敛频率相关。在一些实施例中，第一预设频率为200MHz。

步骤S202：根据输入信号对应的第一源时钟的波形变化，将输入信号存入FIFO寄存器。

在一些实施例中，第一源时钟指输入信号的时钟源的时钟信号。

在一些实施例中，在第一源时钟产生信号边沿的情况下，将输入信号存入FIFO寄存器。示例性的，在第一源时钟产生上升沿的情况下，将输入信号存入FIFO寄存器。或者，在第一源时钟产生下降沿的情况下，将输入信号存入FIFO寄存器。

在一些实施例中，在第一源时钟产生相位反转的情况下，将输入信号存入FIFO寄存器。示例性的，在第一源时钟的相邻信号的相位差为180度的情况下，将输入信号存入FIFO寄存器。

在一些实施例中，在第一源时钟产生脉冲的情况下，将输入信号存入FIFO寄存器。示例性的，在第一源时钟产生上升沿脉冲的情况下，将输入信号存入FIFO寄存器。或者，在第二源时钟产生下降沿脉冲的情况下，将输入信号存入FIFO寄存器。

步骤S203：根据第二源时钟的波形变化，从FIFO寄存器中取出信号，得到输出信号，第二源时钟的频率小于第一源时钟的频率，输出信号的频率小于输入信号的频率，且大于输出信号的频率。

在一些实施例中，第二源时钟是由外部监测模块提供的时钟信号。示例性的，芯片可根据外部监测模块向芯片传输的信号确定第二源时钟的频率。

在一些实施例中，第二源时钟是由芯片内部生成的时钟信号。

在一些实施例中，在第二源时钟产生信号边沿的情况下，从FIFO寄存器中取出信号，得到输出信号。示例性的，在第二源时钟产生上升沿的情况下，从FIFO寄存器中取出信号，得到输出信号。或者，在第二源时钟产生下降沿的情况下，从FIFO寄存器中取出信号，得到输出信号。

在一些实施例中，在第二源时钟产生相位反转的情况下，从FIFO寄存器中取出信号，得到输出信号。示例性的，在第二源时钟的相邻信号的相位差为180度的情况下，从FIFO寄存器中取出信号，得到输出信号。

在一些实施例中，在第二源时钟产生脉冲的情况下，从FIFO寄存器中取出信号，得到输出信号。示例性的，在第二源时钟产生上升沿脉冲的情况下，从FIFO寄存器中取出信号，得到输出信号。或者，在第二源时钟产生下降沿脉冲的情况下，从FIFO寄存器中取出信号，得到输出信号。

步骤S204：将输出信号传输至外部监测模块，外部监测模块用于监测输出信号的正确性，外部监测模块的收敛频率小于输入信号的频率，且大于输出信号的频率。

在一些实施例中，外部监测模块是IO PAD（芯片管脚处理模块）。可选的，IO PAD还可连接到其他监测模块上。

在一些实施例中，收敛频率用于表示外部监测模块可监测的最高频率。在本实施例中，收敛频率小于200MHz。

综上所述，本公开可以通过芯片内部的FIFO寄存器对输入信号的频率进行调整，得到输出信号。并且输出信号的频率与外部监测模块的收敛频率相适配，使得外部监测模块可以直接监测输出信号的正确性。

图3示出了本公开实施例提供的一种信号监测方法的实现流程示意图二。该方法可由图1所示的芯片执行，该方法包括：

步骤S301：获取第一监测信号和第二监测信号，第一监测信号的频率和第二监测信号的频率大于预设频率，第一监测信号和第二监测信号由芯片内部的不同模块提供。

在一些实施例中，第一监测信号和第二监测信号的频率、占空比、相位差相同，即第一监测信号和第二监测信号是相同的信号，但第一监测信号和第二监测信号的来源不同。

在一些实施例中，预设频率与芯片的IO PAD（输入输出模块）相关，预设频率大于IO PAD的收敛频率。可选的，预设频率是200MHz。

在一些实施例中，第一监测信号和第二监测信号是pattern信号，pattern信号包括但不限于PWM信号、TIMER信号、随机数发生信号。

在一些实施例中，通过移位寄存器的输出位输出第一监测信号，移位寄存器每隔预设周期更新输出位，移位寄存器配置有信号模型，信号模型用于生成监测信号。可选的，每隔预设周期，移位寄存器的输出位就移动一位。示例性的，信号模型是pattern模型，pattern模型用于生成pattern信号。在一些实施例中，第二监测信号也是通过移位寄存器输出得到的。

步骤S302：根据第一监测信号的波形变化，生成第一计数信号，以及根据第二监测信号的波形变化，生成第二计数信号。

在一些实施例中，在第一监测信号产生信号边沿的情况下，生成第一计数信号，以及在第二监测信号产生信号边沿的情况下，生成第二计数信号。可选的，在第一监测信号产生上升沿的情况下，生成第一计数信号，以及在第二监测信号产生上升沿的情况下，生成第二计数信号。可选的，在第一监测信号产生下降沿的情况下，生成第一计数信号，以及在第二监测信号产生下降沿的情况下，生成第二计数信号。可选的，在第一监测信号产生双边沿的情况下，生成第一计数信号，以及在第二监测信号产生双边沿的情况下，生成第二计数信号。

在一些实施例中，在第一监测信号产生相位反转的情况下，生成第一计数信号，以及在第二监测信号产生相位反转的情况下，生成第二计数信号。

在一些实施例中，在第一监测信号产生脉冲的情况下，生成第一计数信号，以及在第二监测信号产生脉冲的情况下，生成第二计数信号。可选的，在第一监测信号产生上升脉冲的情况下，生成第一计数信号，以及在第二监测信号产生上升脉冲的情况下，生成第二计数信号。可选的，在第一监测信号产生下降脉冲的情况下，生成第一计数信号，以及在第二监测信号产生下降脉冲的情况下，生成第二计数信号。

步骤S303：根据第一计数信号和第二计数信号，计算第一计数值。

在一些实施例中，在预设时间段内，获取第一计数信号的第一数量和第二计数信号的第二数量；根据第一数量和第二数量，计算第一计数值。其中，预设时间段的时间长度可根据实际需求进行调整。

可选的，根据第一数量增加第一计数值的计数；根据第二数量减小第一计数值的计数。可选的，根据第一数量减小第一计数值的计数；根据第二数量增加第一计数值的计数。

在一些实施例中，在预设时间段内，每获取一次第一计数信号，增加第一计数值的计数；每获取一次第二计数信号，减少第一计数值的计数。例如，在预设时间段内，获取到第一计数信号后，将第一计数值加1；获取到第二计数信号后，将第一计数值减1。

步骤S304：在第一计数值大于第一监测阈值的情况下，监测到第一监测信号或第二监测信号存在异常。

在预设时间段内，若第一监测信号和第二监测信号正常，第一计数信号和第二计数信号的数量相同，则第一计数值的数值会保持不变。若第一监测信号或第二监测信号出现异常，则第一计数值的数值会产生变化。

在一些实施例中，在第一计数值大于第一监测阈值的情况下，产生第一报错信号，第一报错信号用于表示第一监测信号或第二监测信号存在异常。

在一些实施例中，根据第一监测信号对应的第一源时钟的波形变化，将第一监测信号存入先入先出FIFO寄存器；根据第二源时钟的波形变化，从FIFO寄存器中输出信号，第二源时钟的频率小于第一源时钟的频率。可选的，第二源时钟是由IO PAD提供的。示例性的，在监测到第一监测信号对应的第一源时钟出现信号边沿的情况下，将第一监测信号存入先入先出FIFO寄存器；在监测到第二源时钟出现信号边沿的情况下，从FIFO寄存器中输出信号。示例性的，在监测到第一监测信号对应的第一源时钟出现相位反转的情况下，将第一监测信号存入先入先出FIFO寄存器；在监测到第二源时钟出现相位反转的情况下，从FIFO寄存器中输出信号。

综上所述，本公开获取到的第一监测信号和第二监测信号的频率均大于预设频率，且第一监测信号和第二监测信号由芯片内部的不同模块产生，而后由芯片根据第一监测信号的波形变化和第二监测信号的波形变化判断两个监测信号的正确性。本公开使得对高频的监测信号的正确性监测可以在芯片中完成，不需要输出到外部，而且本公开监测的是原始监测信号，而非处理后的监测信号，因此本公开的监测方法拥有更高的准确性。

图4示出了本公开实施例提供的一种信号监测方法的实现流程示意图三。该方法可由图1所示的芯片执行，该方法包括：

步骤S401：获取输入信号和第三监测信号，第三监测信号是基于输入信号生成的，输入信号的频率和第三监测信号的频率大于第一预设频率，输入信号和第三监测信号由芯片内部的不同模块提供。

在一些实施例中，第三监测信号是pattern信号。在一些实施例中，通过移位寄存器的输出位输出第三监测信号，移位寄存器每隔预设周期更新输出位，移位寄存器配置有信号模型，信号模型用于生成监测信号。可选的，信号模型可输出多种不同类型的监测信号，信号模型可根据输入信号的类型输出对应的第三监测信号。

示例性的，信号模型内设置有输入信号的类型与第三监测信号的对应关系。获取输入信号的类型；根据输入信号类型的类型在对应关系中确定第三监测信号，并输出第三监测信号。可选的，通过输入信号的频率、占空比、时钟频率、周期、能量功率中的至少一种确定输入信号的类型。可选的，输入信号包括标识码，标识码用于表示输入信号的类型，可通过该标识码确定输入信号的类型，其中，标识码可在输入信号进入输入选择模块之前发送到输入选择模块中，也可将标识码耦合在输入信号中，由输入选择模块读取标识码。

步骤S402：根据输入信号的波形变化，生成第三计数信号，以及根据第三监测信号的波形变化，生成第四计数信号。

在一些实施例中，在输入信号产生信号边沿的情况下，生成第三计数信号，以及在第三监测信号产生信号边沿的情况下，生成第四计数信号。可选的，在输入信号产生上升沿的情况下，生成第三计数信号，以及在第三监测信号产生上升沿的情况下，生成第四计数信号。可选的，在输入信号产生下降沿的情况下，生成第三计数信号，以及在第三监测信号产生下降沿的情况下，生成第四计数信号。可选的，在输入信号产生双边沿的情况下，生成第三计数信号，以及在第三监测信号产生双边沿的情况下，生成第四计数信号。

在一些实施例中，在输入信号产生相位反转的情况下，生成第三计数信号，以及在第三监测信号产生相位反转的情况下，生成第四计数信号。

在一些实施例中，在输入信号产生脉冲的情况下，生成第三计数信号，以及在第三监测信号产生脉冲的情况下，生成第四计数信号。可选的，在输入信号产生上升脉冲的情况下，生成第三计数信号，以及在第三监测信号产生上升脉冲的情况下，生成第四计数信号。可选的，在输入信号产生下降脉冲的情况下，生成第三计数信号，以及在第三监测信号产生下降脉冲的情况下，生成第四计数信号。

步骤S403：根据第三计数信号和第四计数信号，计算第二计数值。

在一些实施例中，在预设时间段内，获取第三计数信号的第三数量和第四计数信号的第四数量；根据第三数量和第四数量，计算第二计数值。其中，预设时间段的时间长度可根据实际需求进行调整。

可选的，根据第三数量增加第一计数值的计数；根据第四数量减小第二计数值的计数。可选的，根据第三数量减小第二计数值的计数；根据第四数量增加第二计数值的计数。

在一些实施例中，在预设时间段内，每获取一次第三计数信号，增加第二计数值的计数；每获取一次第四计数信号，减少第二计数值的计数。例如，在预设时间段内，获取到第三计数信号后，将第一计数值加1；获取到第四计数信号后，将第二计数值减1。

步骤S404：在第二计数结果大于第二监测阈值的情况下，监测到输入信号存在异常。

在预设时间段内，若输入信号正常，第三计数信号和第四计数信号的数量相同，则第二计数值的数值会保持不变。若输入信号出现异常，则第二计数值的数值会产生变化。

在一些实施例中，在第二计数结果大于第二监测阈值的情况下，产生第二报错信号，第二报错信号用于表示输入信号存在异常。

综上所述，本公开可根据输入信号选择第三监测信号来进行对输入信号的正确性进行监测。且对输入信号的监测是在芯片内部进行，不需要输出到外部的IO PAD。

本公开实施例还提供了一种信号监测装置，如图5所示，该装置至少包括：

输入模块501，用于获取输入信号，所述输入信号的频率大于第一预设频率；

降频模块502，用于根据所述输入信号对应的第一源时钟的波形变化，将所述输入信号存入先入先出FIFO寄存器；

所述降频模块502，还用于根据第二源时钟的波形变化，从所述FIFO寄存器中取出信号，得到输出信号，所述第二源时钟的频率小于所述第一源时钟的频率，所述输出信号的频率小于第二预设频率；

输出模块503，用于将所述输出信号传输至外部监测模块，所述外部监测模块用于监测所述输出信号的正确性，所述外部监测模块的收敛频率小于所述输入信号的频率，且大于所述输出信号的频率。

在一可实施方式中，所述降频模块502，还用于在所述第一源时钟产生信号边沿的情况下，将所述输入信号存入所述FIFO寄存器；或者，在所述第一源时钟产生相位反转的情况下，将所述输入信号存入所述FIFO寄存器；或者，在所述第一源时钟产生脉冲的情况下，将所述输入信号存入所述FIFO寄存器。

在一可实施方式中，所述降频模块502，还用于在所述第二源时钟产生信号边沿的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号；或者，在所述第二源时钟产生相位反转的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号；或者，在所述第二源时钟产生脉冲的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号。

在一可实施方式中，所述输入模块501，还用于通过移位寄存器的输出位输出所述输入信号，所述移位寄存器每隔预设周期更新所述输出位，所述移位寄存器配置有模式模型，所述模式模型用于生成所述输入信号。

在一可实施方式中，所述装置还包括内部监测模块504；所述内部监测模块504，还用于获取第一监测信号和第二监测信号，所述第一监测信号的频率和所述第二监测信号的频率大于所述第一预设频率，所述第一监测信号和所述第二监测信号由所述芯片内部的不同模块提供；根据所述第一监测信号的波形变化，生成第一计数信号，以及根据所述第二监测信号的波形变化，生成第二计数信号；根据所述第一计数信号和所述第二计数信号，计算第一计数值；在所述第一计数值大于第一监测阈值的情况下，监测到所述第一监测信号或所述第二监测信号存在异常。

在一可实施方式中，所述内部监测模块504，还用于在预设时间段内，获取所述第一计数信号的第一数量和所述第二计数信号的第二数量；根据所述第一数量增加所述第一计数值的计数；根据所述第二数量减小所述第一计数值的计数；或者，根据所述第一数量减小所述第一计数值的计数；根据所述第二数量增加所述第一计数值的计数。

在一可实施方式中，所述输入模块501，还用于获取待测信号和第三监测信号，所述第三监测信号是基于所述待测信号生成的，所述待测信号的频率和所述第三监测信号的频率大于所述预设频率，所述待测信号和所述第三监测信号由所述芯片内部的不同模块提供；所述内部监测模块，还用于根据所述待测信号的波形变化，生成第三计数信号，以及根据所述第三监测信号的波形变化，生成第四计数信号；根据所述第三计数信号和所述第四计数信号，计算第二计数结果；在所述第二计数结果大于第二监测阈值的情况下，生成报错信号。

综上所述，本公开可以通过芯片内部的FIFO寄存器对输入信号的频率进行调整，得到输出信号。并且输出信号的频率与外部监测模块的收敛频率相适配，使得外部监测模块可以直接监测输出信号的正确性。

本申请实施例还提供一种芯片，芯片的结构示意图，如图6所示，包括：一个处理器610、存储器650和总线640；芯片中的各个模块通过总线640耦合在一起。可理解，总线640用于实现这些模块之间的连接通信。总线640除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图6中将各种总线都标为总线640。

处理器610具有信号的处理能力，例如通用处理器、数字信号处理器（DSP，DigitalSignal Processor），或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件模型等，其中，通用处理器可以是微处理器或者任何常规的处理器等。

存储器650中存储有用于实现本申请实施例提供的信号监测方法的可执行指令，信号监测方法可由图5所示的信号监测装置中的输入模块501、降频模块502、输出模块503和内部监测模块504实现；存储器650可以是可移除的，不可移除的或其组合。示例性的硬件设备包括固态存储器，硬盘驱动器，光盘驱动器等。存储器650可选地包括在物理位置上远离处理器610的一个或多个存储设备。

在一些实施例中，存储器650能够存储数据以支持各种操作，这些数据的示例包括程序、模块和数据结构或者其子集或超集。

在一些实施例中，芯片还可以包括：

操作系统651，包括用于处理各种基本系统服务和执行硬件相关任务的系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务；

网络通信模块652，用于经由一个或多个（有线或无线）网络接口620到达其他计算设备，示例性的网络接口620包括：蓝牙、无线相容性认证（WiFi）、和通用串行总线（USB，Universal Serial Bus）等。

本申请实施例还提供一种交通设备上的部件，所述部件包括芯片，所述芯片能够执行上述车辆内的信号监测方法。

在一些可选实施例中，所述部件可以是电路板级的部件，也可以是汽车电气系统级的部件，还可以是汽车总成部件。作为示例，部件可以是车辆的发动机、底盘、车身和电气电子设备。其中，车辆的电气电子设备可以包括用于照明的大灯，控制发动机的管理设备，接收广播、导航、听音乐、娱乐等的中控设备等。

本申请实施例还提供一种电子设备，所述电子设备包括芯片，所述芯片能够执行上述信号监测方法。其中，所述芯片可以为多核异构芯片，所述电子设备包括汽车部件或汽车整车。其中，所述汽车包括但不限于平衡车、小汽车、公共汽车、火车或飞机等。

本申请实施例提供一种存储有可执行指令的计算机可读存储介质，其中存储有可执行指令，当可执行指令被处理器执行时，将触发处理器执行本申请实施例提供的信号监测方法。

在一些实施例中，计算机可读存储介质可以是铁电随机存取存储器（Ferroelectric RAM，FRAM）、只读存储器（Read-Only Memory，ROM）、可编程只读存储器（Programmable Read-Only Memory，PROM）、可擦除可编程的只读存储器（ErasableProgrammable ROM，EPROM）、电可擦可编程序只读存储器（Electrically ErasableProgrammable Read-Only Memory，EEPROM）、闪存、磁表面存储器、光盘、或CD-ROM等存储器；也可以是包括上述存储器之一或任意组合的各种设备。

在一些实施例中，可执行指令可以采用程序、软件、软件模块、脚本或代码的形式，按任意形式的编程语言（包括编译或解释语言，或者声明性或过程性语言）来编写，并且其可按任意形式部署，包括被部署为独立的程序或者被部署为模块、模型、子例程或者适合在计算环境中使用的其它单元。

作为示例，可执行指令可被部署为在一个计算设备上执行，或者在位于一个地点的多个计算设备上执行，又或者，在分布在多个地点且通过通信网络互连的多个计算设备上执行。

本申请实施例提供一种计算机程序产品，所述计算机程序产品包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现本申请所述的信号监测方法。

以上，仅为本申请的实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和范围之内所作的任何修改、等同替换和改进等，均包含在本申请的保护范围之内。

Claims (10)

1.一种信号监测方法，其特征在于，所述方法由芯片执行，所述方法包括：

获取输入信号，所述输入信号的频率大于第一预设频率；

根据所述输入信号对应的第一源时钟的波形变化，将所述输入信号存入先入先出FIFO寄存器；

根据第二源时钟的波形变化，从所述FIFO寄存器中取出信号，得到输出信号，所述第二源时钟的频率小于所述第一源时钟的频率，所述输出信号的频率小于所述输入信号的频率；

将所述输出信号传输至外部监测模块，所述外部监测模块用于监测所述输出信号的正确性，所述外部监测模块的收敛频率小于所述输入信号的频率，且大于所述输出信号的频率。

2.根据权利要求1所述的方法，其特征在于，所述根据所述输入信号对应的第一源时钟的波形变化，将所述输入信号存入先入先出FIFO寄存器，包括：

在所述第一源时钟产生信号边沿的情况下，将所述输入信号存入所述FIFO寄存器；

或者，在所述第一源时钟产生相位反转的情况下，将所述输入信号存入所述FIFO寄存器；

或者，在所述第一源时钟产生脉冲的情况下，将所述输入信号存入所述FIFO寄存器。

3.根据权利要求1所述的方法，其特征在于，所述根据第二源时钟的波形变化，从所述FIFO寄存器中取出信号，得到输出信号，包括：

在所述第二源时钟产生信号边沿的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号；

或者，在所述第二源时钟产生相位反转的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号；

或者，在所述第二源时钟产生脉冲的情况下，从所述FIFO寄存器中取出信号，得到所述输出信号。

4.根据权利要求1至3任一项所述的方法，其特征在于，所述方法还包括：

通过移位寄存器的输出位输出所述输入信号，所述移位寄存器每隔预设周期更新所述输出位，所述移位寄存器配置有模式模型，所述模式模型用于生成所述输入信号。

5.根据权利要求1至3任一项所述的方法，其特征在于，所述方法还包括：

获取第一监测信号和第二监测信号，所述第一监测信号的频率和所述第二监测信号的频率大于所述第一预设频率，所述第一监测信号和所述第二监测信号由所述芯片内部的不同模块提供；

根据所述第一监测信号的波形变化，生成第一计数信号，以及根据所述第二监测信号的波形变化，生成第二计数信号；

根据所述第一计数信号和所述第二计数信号，计算第一计数值；

在所述第一计数值大于第一监测阈值的情况下，监测到所述第一监测信号或所述第二监测信号存在异常。

6.根据权利要求5所述的方法，其特征在于，所述根据所述第一计数信号和所述第二计数信号，计算第一计数值，包括：

在预设时间段内，获取所述第一计数信号的第一数量和所述第二计数信号的第二数量；

根据所述第一数量增加所述第一计数值的计数；根据所述第二数量减小所述第一计数值的计数；或者，根据所述第一数量减小所述第一计数值的计数；根据所述第二数量增加所述第一计数值的计数。

7.根据权利要求1至3任一项所述的方法，其特征在于，所述方法还包括：

获取待测信号和第三监测信号，所述第三监测信号是基于所述待测信号生成的，所述待测信号的频率和所述第三监测信号的频率大于所述第一预设频率，所述待测信号和所述第三监测信号由所述芯片内部的不同模块提供；

根据所述待测信号的波形变化，生成第三计数信号，以及根据所述第三监测信号的波形变化，生成第四计数信号；

根据所述第三计数信号和所述第四计数信号，计算第二计数结果；

在所述第二计数结果大于第二监测阈值的情况下，生成报错信号。

8.一种信号监测装置，其特征在于，所述装置包括：

输入模块，用于获取输入信号，所述输入信号的频率大于第一预设频率；

降频模块，用于根据所述输入信号对应的第一源时钟的波形变化，将所述输入信号存入先入先出FIFO寄存器；

所述降频模块，还用于根据第二源时钟的波形变化，从所述FIFO寄存器中取出信号，得到输出信号，所述第二源时钟的频率小于所述第一源时钟的频率，所述输出信号的频率小于第二预设频率；

输出模块，用于将所述输出信号传输至外部监测模块，所述外部监测模块用于监测所述输出信号的正确性，所述外部监测模块的收敛频率小于所述输入信号的频率，且大于所述输出信号的频率。

9.一种芯片，其特征在于，所述芯片包括：处理器、存储器和总线；

所述存储器存储可执行指令；

所述处理器与所述存储器之间通过所述总线通信，所述处理器执行所述存储器中存储的可执行指令时，实现权利要求1至7任一项所述的信号监测方法。

10.一种电子设备，其特征在于，所述电子设备包括芯片，所述芯片能够实现权利要求1至7任一项所述的信号监测方法。