RU155907U1 - Устройство контроля последовательных каналов связи - Google Patents

Abstract

Устройство контроля последовательных каналов связи, содержащее блок контроля, блок индикации, блок синхронизации, блоки приема и передачи, вход сброса, отличающееся тем, что дополнительно введены блоки преобразования входных и выходных сигналов, блок распределения каналов связи, при этом блок контроля обеспечивает анализ многобайтной посылки с обработкой контрольной суммы и включает блок регистров, блок памяти и микроконтроллер, первый вход которого является входом сброса, а второй вход соединен с выходом блока синхронизации, вход которого является входом устройства контроля последовательных каналов связи, первый выход микроконтроллера соединен с входом блока индикации, а второй выход соединен с первым входом блока передачи, второй вход которого соединен с первым выходом блока распределения каналов связи, а группа выходов соединена с группой входов блока преобразования выходных сигналов, группа выходов которого является группой выходов устройства контроля последовательных каналов связи, третий выход микроконтроллера соединен с входом блока распределения каналов связи, второй выход которого соединен с входом блока приема, выход которого соединен с третьим входом микроконтроллера, а группа входов соединена с группой выходов блока преобразования входных сигналов, группа входов которого является группой входов устройства контроля последовательных каналов связи, четвертый выход микроконтроллера через блок регистров соединен с входом блока памяти, выход которого соединен с четвертым входом микроконтроллера.

Description

Полезная модель относится к области вычислительной техники и автоматике и может быть использовано для регистрации неисправности периферийных устройств, например, в системах связи и т.д.

Известно устройство (патент РФ №2020565 приоритет от 11.06.1990 «Устройство для сопряжения вычислительной машины с каналами связи», МПК: G06F 13/00, Аронштам М.Н., Ицкович Ю.С., Кузнецов Н.А., опубл. 30.09.94), включающее блок контроля, блок интерфейса, блок синхронизации, вход задания режима работы устройства, вход сброса устройства, ключ, шину адреса - данных, блок приема, блок передачи, блок формирования сигналов прерывания, шину "0" питания, элемент индикации, внутреннюю шину адреса - данных устройства, вход устройства для подключения к каналу связи. Устройство предназначено для повышения достоверности ввода последовательной информации путем обеспечения программного контроля ввода информации.

Недостатками данного устройства являются отсутствие визуального контроля получаемой информации, отсутствие возможностей одновременного подключения к нескольким каналам связи (многоканальность), выбора контролируемых каналов и низкая точность получаемых результатов проверки.

Технические результаты, на достижение которых направлена полезная модель, заключаются в повышении точности получаемого результата проверки и расширении функциональных возможностей.

Данные технические результаты достигаются тем, что в устройстве контроля последовательных каналов связи, содержащем блок контроля, блок индикации, блок синхронизации, блоки приема и передачи, вход сброса, новым является то, что дополнительно введены блоки преобразования входных и выходных сигналов, блок распределения каналов связи, при этом блок контроля обеспечивает анализ многобайтной посылки с обработкой контрольной суммы и включает блок регистров, блок памяти и микроконтроллер, первый вход которого является входом сброса, а второй вход соединен с выходом блока синхронизации, вход которого является входом устройства контроля последовательных каналов связи, первый выход микроконтроллера соединен с входом блока индикации, а второй выход - соединен с первым входом блока передачи, второй вход которого соединен с первым выходом блока распределения каналов связи, а группа выходов -соединена с группой входов блока преобразования выходных сигналов, группа выходов которого является группой выходов устройства контроля последовательных каналов связи, третий выход микроконтроллера соединен с входом блока распределения каналов связи, второй выход которого соединен с входом блока приема, выход которого соединен с третьим входом микроконтроллера, а группа входов - соединена с группой выходов блока преобразования входных сигналов, группа входов которого является группой входов устройства контроля последовательных каналов связи, четвертый выход микроконтроллера через блок регистров соединен с входом блока памяти, выход которого соединен с четвертым входом микроконтроллера.

Указанная совокупность существенных признаков позволяет расширить функциональные возможности устройства за счет многоканальности (одновременного подключения к нескольким каналам связи), возможности выбора каналов проверки и вывода на индикаторное устройство информации о результатах проверки и повысить точность проверки каналов связи за счет проведения анализа многобайтной посылки с обработкой контрольной суммы.

На фигуре представлена функциональная блок-схема устройства контроля последовательных каналов связи.

Устройство контроля последовательных каналов связи содержит микроконтроллер 1, блок 2 распределения каналов связи, блок 3 приема, блок 4 передачи, блок 5 преобразования входных сигналов, блок 6 преобразования выходных сигналов, блок 7 индикации, блок 8 синхронизации, блок 9 памяти, блок 10 регистров, вход 11 сброса.

Микроконтроллер 1 блок 9 памяти и блок 10 регистров образуют блок контроля.

Первый вход микроконтроллера 1 является входом 11 сброса, а второй вход соединен с выходом блока 8 синхронизации, вход которого является входом устройства контроля последовательных каналов связи. Первый выход микроконтроллера 1 соединен с входом блока 7 индикации. Второй выход микроконтроллера 1 соединен с первым входом блока 4 передачи, группа выходов которого соединена с группой входов блока 6 преобразования выходных сигналов. Группа выходов блока 6 преобразования выходных сигналов является группой выходов устройства контроля последовательных каналов связи. Третий выход микроконтроллера 1 соединен с входом блока 2 распределения каналов связи. Первый выход блока 2 распределения каналов связи соединен со вторым входом блока 4 передачи, а второй выход соединен с входом блока 3 приема. Выход блока 3 приема соединен с третьим входом микроконтроллера 1, а группа входов соединена с группой выходов блока 5 преобразования входных сигналов. Группа входов блока 5 преобразования входных сигналов является группой входов устройства контроля последовательных каналов связи. Четвертый выход микроконтроллера 1 через блок 10 регистров соединен с входом блока 9 памяти, выход которого соединен с четвертым входом микроконтроллера 1.

Микроконтроллер 1 предназначен для обработки цифровой информации, управления процессом этой обработки и может быть выполнен на микросхеме 1880BE51. Выбор конкретного микроконтроллера обусловлен требуемым объемом обработки и объемом информации.

Блок 2 распределения каналов связи служит для выбора канала связи, по которому будет идти трансляция данных. Блок 2 распределения каналов связи может быть построен (сформирован) посредством логической микросхемы ИЛИ и D-триггера.

Блок 3 приема обеспечивает считывание информации с определенного канала блока 5 преобразования входных сигналов посредством выбора каналов блоком 2 распределения каналов связи. Блок 3 приема может быть построен (сформирован) посредством микросхемы «селектор-мультиплексора».

Блок 4 передачи служит для передачи по определенному каналу блока 6 преобразования выходных сигналов посредством выбора каналов блоком 2 распределения каналов связи. Блок 4 передачи может быть построен (сформирован) посредством логической микросхемы ИЛИ.

Блок 5 преобразования входных сигналов предназначен для преобразования входных сигналов принимаемых из канала связи последовательных кодов в коды интерфейса, в данном случае, UART. Блок 5 преобразования входных сигналов может быть построен (сформирован) посредством биполярного транзистора, оптопары, обеспечивающих необходимую частоту переключений, а также логической микросхемы - триггер Шмитта, предназначенной для выравнивания фронтов импульсов.

Блок 6 преобразования выходных сигналов преобразует выходные сигналы, принимаемые от блока 4 передачи, из кодов интерфейса UART в коды последовательных интерфейсов. Блок 6 преобразования выходных сигналов может быть построен (сформирован) посредством биполярного транзистора, оптопары, обеспечивающих необходимую частоту переключений, а также логической микросхемы - триггер Шмитта, предназначенной для выравнивания фронтов импульсов.

Блок 7 индикации служит для формирования и вывода информации на информационное табло. Блок 7 индикации может быть построен (сформирован) посредством семисигментных индикаторов.

Блок 8 синхронизации обеспечивает формирование импульса разрешения начала работы, посылаемого в микроконтроллер 1 для начала работы микроконтроллера 1. Блок 8 синхронизации может быть построен (сформирован) посредством логической микросхемы - триггер Шмитта и электролитического конденсатора.

Блок 9 памяти предназначен для хранения служебной информации, необходимой для работы микроконтроллера 1. Блок памяти может быть построен (сформирован) посредством микросхемы памяти, обеспечивающей долгосрочное хранение определенного объема информации.

Устройство контроля последовательных каналов связи работает следующим образом.

Работа устройства основывается на совокупности программных и аппаратных средств микропроцессорной системы.

С источника питания (на фигуре не показан) поступают напряжения, которые необходимы для функционирования устройства контроля последовательных каналов связи - +5 В. Обмен информации между микроконтроллером 1 и блоком 9 памяти осуществляется через блок 10 регистров.

Вход 11 сброса обеспечивает подачу сигнала, близкого к потенциалу земли, длительностью не менее 50 мс.

Блок 8 синхронизации посредством управляющего сигнала формирует импульс разрешения начала работы, посылаемый в микроконтроллер 1. В свою очередь микроконтроллер 1 посылает команду на блок 2 распределения каналов связи о выборе определенного последовательного канала связи, по которому необходима трансляция данных, для проверки его целостности. Блок 2 распределения каналов связи выставляет блоку 3 приема и блоку 4 передачи признак выбранного канала связи.

Блок 5 преобразования входных сигналов осуществляет декодирование принимаемых из каналов связи сигналов в виде многобайтных посылок в коды интерфейса UART. После чего блок 3 приема считывает из блока 5 преобразования входных сигналов преобразованную посылку выбранного канала связи, и передает ее на обработку в микроконтроллер 1.

Микроконтроллер 1 вычисляет контрольную сумму полученного кода и производит сравнение с контрольной суммой, содержащейся в полученной многобайтной посылке. При положительном результате сравнения микроконтроллер 1 производит анализ многобайтной посылки путем преобразования полученного кода по некому алгоритму, получившуюся информацию сравнивает с эталонной, хранящейся в блоке 9 памяти. Если информация совпала, то микроконтроллер 1 формирует ответное слово, если не совпала, посылает на блок 7 индикации код ошибки, свидетельствующий о том, что канал связи неисправен.

После того, как выработалось ответное слово, микроконтроллер 1 посылает его в виде кода интерфейса UART на вход блока 4 передачи. Блок 4 передачи в свою очередь посылает данный код на ранее выбранный блоком 2 распределения каналов канал связи блока 6 преобразования выходных сигналов.

Блок 6 преобразования выходных сигналов осуществляет преобразование и передачу принимаемого от блока 4 передачи кода интерфейса UART в последовательный код данного канала.

По исходу удачной проверки каналов связи микроконтроллер 1 посылает на блок 7 индикации код положительного исхода, свидетельствующий о том, что канал связи исправен.

Изготовлен макетный образец заявляемого устройства контроля последовательных каналов связи, испытания которого подтвердили его работоспособность и достижение заявленных технических результатов.

Claims (1)

1. Устройство контроля последовательных каналов связи, содержащее блок контроля, блок индикации, блок синхронизации, блоки приема и передачи, вход сброса, отличающееся тем, что дополнительно введены блоки преобразования входных и выходных сигналов, блок распределения каналов связи, при этом блок контроля обеспечивает анализ многобайтной посылки с обработкой контрольной суммы и включает блок регистров, блок памяти и микроконтроллер, первый вход которого является входом сброса, а второй вход соединен с выходом блока синхронизации, вход которого является входом устройства контроля последовательных каналов связи, первый выход микроконтроллера соединен с входом блока индикации, а второй выход соединен с первым входом блока передачи, второй вход которого соединен с первым выходом блока распределения каналов связи, а группа выходов соединена с группой входов блока преобразования выходных сигналов, группа выходов которого является группой выходов устройства контроля последовательных каналов связи, третий выход микроконтроллера соединен с входом блока распределения каналов связи, второй выход которого соединен с входом блока приема, выход которого соединен с третьим входом микроконтроллера, а группа входов соединена с группой выходов блока преобразования входных сигналов, группа входов которого является группой входов устройства контроля последовательных каналов связи, четвертый выход микроконтроллера через блок регистров соединен с входом блока памяти, выход которого соединен с четвертым входом микроконтроллера.

   

Images