CN117783840A - 晶圆测试系统及芯片测试方法 - Google Patents

Abstract

本发明提供一种晶圆测试系统及芯片测试方法，包括：上位机，产生测试激励和结果比对文本，文本包括激励时钟、数据及理论测试结果；测试机台，基于激励时钟及激励数据提供测试时钟及测试数据，并接收实际测试结果，将实际测试结果与理论测试结果进行比对；被测晶圆，基于测试时钟及测试数据执行芯片裸片的功能测试，并反馈实际测试结果。本发明在晶圆测试阶段，引入芯片功能测试，可以提前将坏片筛选剔除降低后续成本，成测时只需要再补测芯片管脚功能；芯片内的测试控制电路全部由数字电路实现，测试激励和理论测试结果可直接在上位机上以文本方式生成后由测试机台直接读取，不需要复杂的激励生成硬件平台，降低了测试的复杂度。

Description

晶圆测试系统及芯片测试方法

技术领域

本发明涉及集成电路测试领域，特别是涉及一种晶圆测试系统及芯片测试方法。

背景技术

芯片后道检测分为封装前的晶圆测试和封装后的成品测试。其中，晶圆测试是指，在芯片制造过程中因为制造工艺不可避免地会引入制造缺陷，在晶圆制造完成后需要对晶圆上的每个芯片裸片进行测试，筛选剔除残次品，降低后续封装、测试成本；该阶段测试内容一般为芯片基本电气参数。成品测试是指，将芯片裸片封装后再测试，确保芯片在封装过程中没有引入新问题；该阶段测试内容一般为芯片全性能测试。

现有封装工艺普遍比较成熟，良率比较高，因此，封装过程一般不会对芯片内部电路功能产生影响，成品测试中发现的功能问题往往是芯片封装前引入的，对于存在功能问题而需要剔除的成品芯片而言，造成了不必要的封装成本。可以在晶圆测试中引入对芯片的功能测试，但是现有在晶圆测试阶段实现功能测试的方案一般都比较复杂。

因此，如何在实现芯片功能测试的同时降低成本和测试复杂度，已成为本领域技术人员亟待解决的问题之一。

应该注意，上面对技术背景的介绍只是为了方便对本发明的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本发明的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆测试系统及芯片测试方法，用于解决现有技术中芯片测试成本高、复杂度高等问题。

为实现上述目的及其他相关目的，本发明提供一种晶圆测试系统，所述晶圆测试系统至少包括：

上位机、测试机台及被测晶圆；

所述上位机用于产生测试激励和结果比对文本，所述测试激励和结果比对文本包括激励时钟、激励数据及理论测试结果；

所述测试机台读取所述测试激励和结果比对文本，基于所述激励时钟及所述激励数据向所述被测晶圆提供测试时钟及测试数据，并接收所述被测晶圆返回的实际测试结果，将所述实际测试结果与所述理论测试结果进行比对；

所述被测晶圆与所述测试机台连接，基于所述测试机台提供的所述测试时钟及所述测试数据执行芯片裸片的功能测试，并将测试得到的实际测试结果反馈给所述测试机台。

可选地，所述上位机为PC机。

可选地，所述被测晶圆包括IO选择电路、测试控制电路、功能模块及时钟复位电路；

所述IO选择电路接收所述测试时钟及所述测试数据，并与所述测试控制电路连接，用于为输入输出数据选择对应的IO端口；

所述测试控制电路基于所述IO选择电路输出的所述测试时钟及所述测试数据产生测试控制信号，并将获取的实际测试结果传输至所述IO选择电路；

所述功能模块连接所述测试控制电路，基于所述测试控制信号执行相应功能，产生实际测试结果并反馈给所述测试控制电路；

所述时钟复位电路连接所述功能模块，控制所述功能模块的工作时钟复位。

更可选地，所述测试控制电路为纯数字电路。

更可选地，所述测试控制电路包括串并转换模块、测试模式生成模块、测试控制信号产生模块及并串转换模块；

所述串并转换模块连接所述IO选择电路的输出端，对所述IO选择电路输出的测试数据进行串并转换；

所述测试模式生成模块连接于所述串并转换模块的输出端，对所述串并转换模块的输出信号进行译码得到对应的测试模式；

所述测试控制信号产生模块连接于所述测试模式生成模块的输出端，根据对应的测试模式产生所述功能模块的测试控制信号；

所述并串转换模块接收所述功能模块输出的实际测试结果，对所述实际测试结果进行并串转换，并传输至所述IO选择电路。

为实现上述目的及其他相关目的，本发明还提供一种芯片测试方法，所述芯片测试方法至少包括：

在晶圆测试阶段，提供上述晶圆测试系统；

将所述上位机上生成的测试激励和结果比对文本提供给所述测试机台；

所述测试机台读取所述测试激励和结果比对文本，基于所述测试激励和结果比对文本中的激励时钟及激励数据为所述被测晶圆提供测试时钟及测试数据；

所述被测晶圆获取所述测试时钟及所述测试数据，并基于所述测试时钟及所述测试数据对所述被测晶圆上制备的芯片裸片进行功能测试，产生实际测试结果；

所述测试机台获取所述实际测试结果，并将所述实际测试结果与所述测试激励和结果比对文本中的理论测试结果进行比对，进而判断所述芯片裸片是否合格。

可选地，所述芯片测试方法还包括，所述测试激励和结果比对文本通过可移动存储介质提供给所述测试机台。

可选地，所述被测晶圆测试产生实际测试结果的方法包括：

获取所述测试机台提供的所述测试时钟及所述测试数据，对所述测试数据进行串并转换，然后基于所述测试时钟及所述测试数据译码得到对应的测试模式，基于所述测试模式产生测试控制信号；

所述被测晶圆内的功能模块基于所述测试控制信号执行相应功能，并产生实际测试结果；对所述实际测试结果进行并串转换后反馈至所述测试机台。

可选地，产生所述测试时钟及所述测试数据，并对所述实际测试结果与所述理论测试结果进行比对的方法包括：

以基准时钟读取所述测试激励和结果比对文本，每个周期读取一行，产生所述测试时钟及所述测试数据；其中，所述基准时钟的频率为所述测试时钟频率的2倍，所述测试激励和结果比对文本的每行均包括对应的激励时钟跳变沿、激励数据及理论测试结果；

以所述基准时钟读取所述实际测试结果，将所述实际测试结果与对应的所述理论测试结果进行比对，并产生比对结果。

更可选地，所述芯片测试方法还包括，在完成晶圆测试后对封装后的芯片进行管脚功能测试。

如上所述，本发明的晶圆测试系统及芯片测试方法，具有以下有益效果：

1、本发明的晶圆测试系统及芯片测试方法在晶圆测试阶段，引入芯片功能测试，可以提前将坏片筛选剔除降低后续成本，尤其对于中低端的消费电子类芯片，封装技术成熟良率高，且封装一般不会影响芯片内部电路，成测时只需要再补测芯片管脚功能。

2、本发明的晶圆测试系统中芯片内的测试控制电路全部由数字电路实现，测试激励和理论测试结果都为按一定时序的数字信号，其可直接在上位机上以文本方式生成后由测试机台直接读取，不需要复杂的激励生成硬件平台，降低了测试的复杂度。

附图说明

图1显示为本发明的晶圆测试系统的结构示意图。

图2显示为本发明的测试激励和结果比对文本的示意图。

图3显示为本发明的测试时钟、测试数据及实际测试结果的波形示意图。

图4显示为本发明的被测晶圆的内部结构示意图。

元件标号说明

1晶圆测试系统

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示，本发明提供一种晶圆测试系统1，所述晶圆测试系统1包括：

上位机11、测试机台12及被测晶圆13。

如图1所示，所述上位机11用于产生测试激励和结果比对文本，所述测试激励和结果比对文本包括激励时钟、激励数据及理论测试结果。

具体地，在本实施例中，所述上位机11为PC机，在实际使用中，任意能产生所述测试激励和结果比对文本的装置均适用于本发明。所述上位机11可根据所述被测晶圆13内功能模块执行的功能及测试项产生所述测试机台12可识别的测试激励和对应的理论测试结果，作为示例，所述测试激励包括激励时钟及激励数据。

需要说明的是，在本实施例中，为了方便所述测试机台12识别，所述测试激励和结果比对文本中的测试激励为0和1表示的信号，理论测试结果为H(高电平)和L(低电平)表示的信号，均为数字信号；如图2所示，其中，ro1表示激励时钟，ro2表示激励数据，ro3表示激励数据对应的理论测试结果。此外，所述上位机11与所述测试机台12无需直接连接，所述上位机11产生所述测试激励和结果比对文本，所述测试激励和结果比对文本可通过可移动存储介质(包括但不限于U盘)拷贝到所述测试机台12中，以供所述测试机台12读取；所述上位机11也可与所述测试机台12直接连接，所述上位机11产生所述测试激励和结果比对文本后直接传输到所述测试机台12中。

如图1所示，所述测试机台12读取所述测试激励和结果比对文本，基于所述激励时钟及所述激励数据向所述被测晶圆13提供测试时钟及测试数据，并接收所述被测晶圆13返回的实际测试结果，将所述实际测试结果与所述理论测试结果进行比对。

具体地，所述测试机台12获取所述测试激励和结果比对文本后，基于所述测试激励和结果比对文本中的激励时钟及激励数据产生测试时钟和测试数据。如图3所示，基于所述激励时钟的0和1产生测试时钟的脉冲，其中，0对应下降沿，1对应上升沿；基于所述激励数据的0和1得到对应测试数据的数值。

具体地，所述测试机台12获取所述被测晶圆13返回的实际测试结果，如图3所示，所述实际测试结果为数字信号。基于所述测试时钟的上升沿和下降沿对所述实际测试结果进行采样，可得到与所述测试激励和结果比对文本中理论测试结果相对应的高低电平，对两者进行比对，即可基于比对结果判断所述被测晶圆13中处于测试状态的芯片裸片的功能是否满足要求。

如图1所示，所述被测晶圆13与所述测试机台12连接，基于所述测试机台12提供的所述测试时钟及所述测试数据执行芯片裸片的功能测试，并将测试得到的实际测试结果反馈给所述测试机台12。

具体地，所述被测晶圆13上制备有芯片裸片，基于所述测试机台12提供的测试时钟和测试数据对各芯片裸片上的功能模块进行功能测试。在本实施例中，所述被测晶圆13包括IO选择电路131、测试控制电路132、功能模块133及时钟复位电路134。

更具体地，所述IO选择电路131接收所述测试时钟及所述测试数据，并与所述测试控制电路132连接，用于为输入输出数据选择对应的IO端口；所述被测晶圆13接收的数据至少包括所述测试时钟及所述测试数据，各数据均串行传输(节省端口)，分别需要占用一个IO端口；所述被测晶圆13返回的实际测试结果至少需要占用一个IO端口(串行传输)，因此，所述IO选择电路131为各输入、输出的数据选择对应的IO端口，确保各路数据准确传输。

更具体地，所述测试控制电路132基于所述IO选择电路131输出的所述测试时钟及所述测试数据产生测试控制信号，并将获取的实际测试结果传输至所述IO选择电路131。在本实施例中，所述测试控制电路132为纯数字电路。作为示例，所述测试控制电路132包括串并转换模块132a、测试模式生成模块132b、测试控制信号产生模块132c及并串转换模块132d。所述串并转换模块132a连接所述IO选择电路131的输出端，对所述IO选择电路131输出的测试数据进行串并转换；如图3所示，第一行为第一IO端口传输进来的测试时钟，第二行为第二IO端口传输进来的串行测试数据，作为示例，串行的测试数据包括8bit(bit0～bit7)。所述测试模式生成模块132b连接于所述串并转换模块132a的输出端，对所述串并转换模块132a的输出信号进行译码得到对应的芯片内部测试模式；译码方式可根据实际需要设置，在此不一一赘述。所述测试控制信号产生模块132c连接于所述测试模式生成模块132b的输出端，根据对应的测试模式产生所述功能模块133的测试控制信号；所述测试控制信号为所述功能模块133可直接使用的信号，包括但不限于使能信号、复位信号、输入信号，根据所述功能模块133的实际结构及需要设置，在此不一一赘述。所述并串转换模块132d接收所述功能模块133输出的实际测试结果，对所述实际测试结果进行并串转换，并传输至所述IO选择电路131；如图3所示，第三行为第三IO端口传输出去的串行的实际测试结果，作为示例，串行的实际测试结果包括8bit(bit0～bit7)。

更具体地，所述功能模块133连接所述测试控制电路132，基于所述测试控制信号执行相应功能，产生实际测试结果并反馈给所述测试控制电路132。所述功能模块133的具体功能根据实际需要设定，当所述功能模块133接收所述测试控制信号，并产生相应的输出信号，该输出信号作为实际测试结果通过所述测试控制电路132及所述IO选择电路131反馈给所述测试机台12。

更具体地，所述时钟复位电路134连接所述功能模块133，控制所述功能模块133的工作时钟复位。

本发明的晶圆测试系统1中直接通过上位机提供测试激励和结果比对文本，测试机台根据该文本产生的测试时钟和测试数据经过简单的串并转换和译码即可被被测晶圆使用，无需复杂的生成测试激励的硬件平台，也无需复杂的过程产生测试控制信号，大大降低成本和测试复杂度。

如图1-图4所示，本发明还提供一种芯片测试方法，所述芯片测试方法至少包括：

1)在晶圆测试阶段，提供本发明的晶圆测试系统1。

2)将所述上位机11上生成的测试激励和结果比对文本提供给所述测试机台12。

具体地，所述测试激励和结果比对文本可在所述晶圆测试阶段前生成，在所述晶圆测试阶段被使用；也可在晶圆测试阶段的初期生成；根据实际需要设定。在本实施例中，所述测试激励和结果比对文本通过可移动存储介质提供给所述测试机台12，即所述上位机11与所述测试机台12无需直接连接或通讯，所述上位机11与所述测试机台12可位于两个不相关的地理位置上(例如办公室和测试车间)，以提高灵活性。

3)所述测试机台12读取所述测试激励和结果比对文本，基于所述测试激励和结果比对文本中的激励时钟及激励数据为所述被测晶圆13提供测试时钟及测试数据。

具体地，在本实施例中，以基准时钟读取所述测试激励和结果比对文本，如图2所示，每个周期读取一行，其中，第一列ro1为激励时钟跳变沿，第二列ro2为激励数据，第三列ro3为理论测试结果，根据第一列ro1的数据得到图3第一行所示的测试时钟，根据第二列ro2的数据得到图3第二行所示的测试数据，产生所述测试时钟及所述测试数据；其中，所述基准时钟的频率为所述测试时钟频率的2倍，即在所述测试时钟的上升沿和下降沿均读取所述测试激励和结果比对文本。所述测试激励和结果比对文本中的激励数据及理论测试结果都是按所述测试时钟信号为基准的数字时序信号，所以，所述激励时钟、所述激励数据和所述理论测试结果都可以以数值0、1的方式记录在文本中。

4)所述被测晶圆13获取所述测试时钟及所述测试数据，并基于所述测试时钟及所述测试数据对所述被测晶圆上制备的芯片裸片进行功能测试，产生实际测试结果。

具体地，在本实施例中，获取所述测试机台12提供的所述测试时钟及所述测试数据，此时，所述测试数据为串行数据，如图3所示；然后对所述测试数据进行串并转换，基于所述测试时钟及并行的所述测试数据译码得到对应的芯片内部测试模式，基于所述测试模式产生测试控制信号，测试控制信号包括但不限于使能信号、复位信号、输入信号，任意测试所需的信号均包括在内，根据实际需要配置，在此不一一赘述。所述被测晶圆13内的功能模块133基于所述测试控制信号执行相应功能，并产生实际测试结果。对所述实际测试结果进行并串转换，得到串行的实际测试结果后反馈至所述测试机台12，如图3所示。

5)所述测试机台12获取所述实际测试结果，并将所述实际测试结果与所述测试激励和结果比对文本中的理论测试结果进行比对，进而判断所述芯片裸片是否合格。

具体地，在本实施例中，所述测试机台12以所述基准时钟读取所述实际测试结果，将所述实际测试结果与对应的所述理论测试结果进行比对，并产生比对结果。

需要说明的是，所述测试机台12中产生所述测试时钟及所述测试数据，对所述实际测试结果与所述测试结果进行比对的步骤是同时进行的，所述测试机台12每次读取所述测试激励和结果比对文本的一行和对应的实际测试结果，其中，所述测试激励和结果比对文本中的测试激励用于产生所述测试时钟及所述测试数据，所述理论测试结果用于与所述实际测试结果做比对，依次读取各行，直至所述测试激励和结果比对文本结束。此外，在本实施例中，每一行对应一比对结果，基于比对正确的概率或关键数据位是否正确来判断所述芯片裸片是否合格，在实际使用中，任意能基于各比对结果判断芯片裸片是否合格的方式均适用于本发明。

本发明在晶圆测试阶段引入芯片功能测试，可以提前将坏片筛选剔除降低后续成本，同时减小测试复杂度。

作为本发明的另一种实现方式，所述芯片测试方法还包括，在完成晶圆测试后对封装后的芯片进行管脚功能测试。由于封装技术成熟、良率高，且封装一般不会影响芯片内部电路，本发明在成品测时只需要补测芯片管脚功能，大大减低成本和测试复杂度。

综上所述，本发明提供一种晶圆测试系统及芯片测试方法，包括：上位机、测试机台及被测晶圆；所述上位机用于产生测试激励和结果比对文本，所述测试激励和结果比对文本包括激励时钟、激励数据及理论测试结果；所述测试机台读取所述测试激励和结果比对文本，基于所述激励时钟及所述激励数据向所述被测晶圆提供测试时钟及测试数据，并接收所述被测晶圆返回的实际测试结果，将所述实际测试结果与所述理论测试结果进行比对；所述被测晶圆与所述测试机台连接，基于所述测试机台提供的所述测试时钟及所述测试数据执行芯片裸片的功能测试，并将测试得到的实际测试结果反馈给所述测试机台。本发明的晶圆测试系统及芯片测试方法在晶圆测试阶段，引入芯片功能测试，可以提前将坏片筛选剔除降低后续成本，尤其对于中低端的消费电子类芯片，封装技术成熟良率高，且封装一般不会影响芯片内部电路，成测时只需要再补测芯片管脚功能；其中芯片内的测试控制电路全部由数字电路实现，测试激励和理论测试结果都为按一定时序的数字信号，其可直接在上位机上以文本方式生成后由测试机台直接读取，不需要复杂的激励生成硬件平台，降低了测试的复杂度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种晶圆测试系统，其特征在于，所述晶圆测试系统至少包括：

上位机、测试机台及被测晶圆；

所述上位机用于产生测试激励和结果比对文本，所述测试激励和结果比对文本包括激励时钟、激励数据及理论测试结果；

所述测试机台读取所述测试激励和结果比对文本，基于所述激励时钟及所述激励数据向所述被测晶圆提供测试时钟及测试数据，并接收所述被测晶圆返回的实际测试结果，将所述实际测试结果与所述理论测试结果进行比对；

所述被测晶圆与所述测试机台连接，基于所述测试机台提供的所述测试时钟及所述测试数据执行芯片裸片的功能测试，并将测试得到的实际测试结果反馈给所述测试机台。

2.根据权利要求1所述的晶圆测试系统，其特征在于：所述上位机为PC机。

3.根据权利要求1所述的晶圆测试系统，其特征在于：所述被测晶圆包括IO选择电路、测试控制电路、功能模块及时钟复位电路；

所述IO选择电路接收所述测试时钟及所述测试数据，并与所述测试控制电路连接，用于为输入输出数据选择对应的IO端口；

所述测试控制电路基于所述IO选择电路输出的所述测试时钟及所述测试数据产生测试控制信号，并将获取的实际测试结果传输至所述IO选择电路；

所述功能模块连接所述测试控制电路，基于所述测试控制信号执行相应功能，产生实际测试结果并反馈给所述测试控制电路；

所述时钟复位电路连接所述功能模块，控制所述功能模块的工作时钟复位。

4.根据权利要求3所述的晶圆测试系统，其特征在于：所述测试控制电路为纯数字电路。

5.根据权利要求3或4所述的晶圆测试系统，其特征在于：所述测试控制电路包括串并转换模块、测试模式生成模块、测试控制信号产生模块及并串转换模块；

所述串并转换模块连接所述IO选择电路的输出端，对所述IO选择电路输出的测试数据进行串并转换；

所述测试模式生成模块连接于所述串并转换模块的输出端，对所述串并转换模块的输出信号进行译码得到对应的测试模式；

所述测试控制信号产生模块连接于所述测试模式生成模块的输出端，根据对应的测试模式产生所述功能模块的测试控制信号；

所述并串转换模块接收所述功能模块输出的实际测试结果，对所述实际测试结果进行并串转换，并传输至所述IO选择电路。

6.一种芯片测试方法，其特征在于，所述芯片测试方法至少包括：

在晶圆测试阶段，提供如权利要求1-5任意一项所述的晶圆测试系统；

将所述上位机上生成的测试激励和结果比对文本提供给所述测试机台；

所述测试机台读取所述测试激励和结果比对文本，基于所述测试激励和结果比对文本中的激励时钟及激励数据为所述被测晶圆提供测试时钟及测试数据；

所述被测晶圆获取所述测试时钟及所述测试数据，并基于所述测试时钟及所述测试数据对所述被测晶圆上制备的芯片裸片进行功能测试，产生实际测试结果；

所述测试机台获取所述实际测试结果，并将所述实际测试结果与所述测试激励和结果比对文本中的理论测试结果进行比对，进而判断所述芯片裸片是否合格。

7.根据权利要求6所述的芯片测试方法，其特征在于：所述芯片测试方法还包括，所述测试激励和结果比对文本通过可移动存储介质提供给所述测试机台。

8.根据权利要求6所述的芯片测试方法，其特征在于：所述被测晶圆测试产生实际测试结果的方法包括：

获取所述测试机台提供的所述测试时钟及所述测试数据，对所述测试数据进行串并转换，然后基于所述测试时钟及所述测试数据译码得到对应的测试模式，基于所述测试模式产生测试控制信号；

所述被测晶圆内的功能模块基于所述测试控制信号执行相应功能，并产生实际测试结果；对所述实际测试结果进行并串转换后反馈至所述测试机台。

9.根据权利要求6所述的芯片测试方法，其特征在于：产生所述测试时钟及所述测试数据，并对所述实际测试结果与所述理论测试结果进行比对的方法包括：

以基准时钟读取所述测试激励和结果比对文本，每个周期读取一行，产生所述测试时钟及所述测试数据；其中，所述基准时钟的频率为所述测试时钟频率的2倍，所述测试激励和结果比对文本的每行均包括对应的激励时钟跳变沿、激励数据及理论测试结果；

以所述基准时钟读取所述实际测试结果，将所述实际测试结果与对应的所述理论测试结果进行比对，并产生比对结果。

10.根据权利要求6-9任意一项所述的芯片测试方法，其特征在于：所述芯片测试方法还包括，在完成晶圆测试后对封装后的芯片进行管脚功能测试。