CN117783684A - 一种晶圆的电容测试方法、装置及系统 - Google Patents
一种晶圆的电容测试方法、装置及系统 Download PDFInfo
- Publication number
- CN117783684A CN117783684A CN202311664701.0A CN202311664701A CN117783684A CN 117783684 A CN117783684 A CN 117783684A CN 202311664701 A CN202311664701 A CN 202311664701A CN 117783684 A CN117783684 A CN 117783684A
- Authority
- CN
- China
- Prior art keywords
- electrode
- capacitance
- detecting
- detection component
- capacitance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 24
- 238000001514 detection method Methods 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 230000003071 parasitic effect Effects 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000010998 test method Methods 0.000 claims 1
- 239000000523 sample Substances 0.000 description 16
- 238000003860 storage Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 7
- 238000004590 computer program Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种晶圆的电容测试方法、装置及系统,所述晶圆中设置有多个待测芯片,所述待测芯片包括待测极板、第一基底、第一电极和第二电极,所述待测极板与所述第一基底之间绝缘,所述待测芯片包括第一电极和第二电极,所述第一电极与所述第一基底连接,所述第二电极与所述待测极板连接,所述方法包括:检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值;控制所述第一探测部件与所述第一电极连接、所述第二探测部件与所述第二电极连接;检测所述第一探测部件和所述第二探测部件之间的第二电容值;根据所述第一电容值和所述第二电容值,得到所述待测极板与所述第一基底之间的第三电容值。
Description
技术领域
本发明涉及晶圆技术领域,更具体地,本发明涉及一种晶圆的电容测试方法、一种晶圆的电容测试装置及一种晶圆的电容测试系统。
背景技术
在晶圆级芯片测试中,通常会有电容测试项。由于芯片的电容量级较小,通常在fF~pF量级之间,往往会受到测试系统中寄生电容的干扰,导致测量的电容值偏大。
在待测晶圆为未划切晶圆,晶圆上所设置的所有芯片的基底为一个整体,当探针与连接衬底的电极相连时,整个晶圆的衬底相当于一个大的电极,与晶圆上方的探针之间形成寄生电容。而且,在晶圆级的电容测试过程中,两个探针之间距离过近,两个探针之间也会形成寄生电容。
因此,提出一种能够准确检测芯片中待测电容的技术方案是十分必要的。
发明内容
本发明实施例的一个目的是提供一种能够准确检测晶圆级芯片中待测电容的技术方案。
根据本公开的第一方面,提供了一种晶圆的电容测试方法,所述晶圆中设置有多个待测芯片,所述待测芯片包括待测极板、第一基底、第一电极和第二电极,所述待测极板与所述第一基底之间绝缘,所述待测芯片包括第一电极和第二电极,所述第一电极与所述第一基底连接,所述第二电极与所述待测极板连接,
所述方法包括:
检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值;
控制所述第一探测部件与所述第一电极连接、所述第二探测部件与所述第二电极连接;
检测所述第一探测部件和所述第二探测部件之间的第二电容值;
根据所述第一电容值和所述第二电容值,确定所述待测极板与所述第一基底之间的第三电容值。
可选的,所述寄生电容包括以下至少一个:所述第一探测部件和所述第二探测部件所形成的寄生电容、所述第二探测部件和所述第一基底之间所形成的寄生电容。
可选的,所述晶圆中设置有至少一个参考芯片,所述参考芯片包括第二基底、第三电极和第四电极,所述第三电极与所述第二基底连接,所述第二基底和所述第一基底之间导通;
所述检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值,包括:
根据与所述待测芯片之间距离最近的参考芯片,检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值,作为所述第一电容值。
可选的,所述晶圆中设置有多个参考芯片,所述参考芯片包括第二基底、第三电极和第四电极,所述第三电极与所述第二基底连接,所述第二基底和所述第一基底之间导通;
所述检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值,包括:
根据每一参考芯片分别检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值;
确定根据多个参考芯片所检测到的所述寄生电容的电容值的统计值,作为所述第一电容值。
可选的,根据任一参考芯片检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值,包括:
控制所述第一探测部件与所述任一参考芯片的第三电极连接,控制所述第二探测部件与所述任一参考芯片的第四电极连接;
检测所述第一探测部件和所述第二探测部件之间的电容值,作为所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值。
可选的,所述检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值,包括:
控制所述第一探测部件与所述第一电极连接,且所述第二探测部件不与所述第二电极连接;
检测所述第一探测部件和所述第二探测部件之间的电容值,作为所述第一电容值。
可选的,所述根据所述第一电容值和所述第二电容值,确定所述待测极板与所述第一基底之间的第三电容值,包括:
确定所述第二电容值与所述第一电容值之间的差值,作为所述第三电容值。
根据本公开的第二方面,提供了一种晶圆的电容测试装置,其特征在于,所述晶圆中设置有多个待测芯片,所述待测芯片包括待测极板、第一基底、第一电极和第二电极,所述待测极板与所述第一基底之间绝缘,所述待测芯片包括第一电极和第二电极,所述第一电极与所述第一基底连接,所述第二电极与所述待测极板连接,
所述装置包括:
第一检测模块,用于检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值;
控制模块,用于控制所述第一探测部件与所述第一电极连接、所述第二探测部件与所述第二电极连接;
第二检测模块,用于检测所述第一探测部件和所述第二探测部件之间的第二电容值;
电容值确定模块,用于根据所述第一电容值和所述第二电容值,确定所述待测极板与所述第一基底之间的第三电容值。
可选的,所述晶圆中设置有至少一个参考芯片,所述参考芯片包括第二基底、第三电极和第四电极,所述第三电极与所述第二基底连接,所述第二基底和所述第一基底之间导通;
所述第一检测模块用于根据与所述待测芯片之间距离最近的参考芯片,检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值,作为所述第一电容值。
根据本公开的第三方面,提供了一种晶圆的电容测试系统,包括第一探测部件、第二探测部件、及根据本公开第二方面所述的装置。
通过本实施例,在晶圆划切分割前,先检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值,再在第一探测部件与第一电极连接、第二探测部件与第二电极连接的情况下,检测第一探测部件和第二探测部件之间的第二电容值,再根据第一电容值和第二电容值,可以准确地检测出待测芯片的待测极板和第一基底之间的第三电容值。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1为根据本公开实施例提供的晶圆的示意图;
图2为根据本公开一个实施例提供的晶圆的电容测试方法的流程图;
图3为根据本公开一个实施例提供的晶圆的示意图;
图4为图1中晶圆的A-A剖面示意图;
图5为图1中晶圆的A-A剖面示意图;
图6为根据本公开一个实施例提供的晶圆的电容测试装置的框图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图1为根据本公开实施例提供的晶圆的示意图。
如图1所示,该晶圆在厚度方向上由衬底1-1和半导体工艺制备所得的结构层1-2,结构层1-2中可以包括至少一层介电质层,以用于与衬底1-1绝缘。晶圆上设置有多个待测芯片1-3。其中,单个待测芯片1-3包括待测极板1-31、第一基底1-32、第一电极1-33、第二电极1-34,待测极板1-31位于晶圆的结构层1-2,因此,待测极板1-31与第一基底1-32之间包括至少一层介电质层。
第一基底1-32位于晶圆的衬底1-1,第一电极1-33与第一基底1-32连接,第二电极1-34与待测极板1-31连接,第一电极1-33与第二电极1-34形成电容。
在晶圆进行划切分割前,晶圆上所设置的所有待测芯片1-3的第一基底1-32之间短路,每个第二电极1-34仅与对应待测芯片1-3的待测极板1-31连接。
图2为根据本公开实施例提供的晶圆的电容测试方法的流程图。
如图2所示,该方法可以包括如下所示的步骤S2100~S2400:
步骤S2100,检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值。
本实施例中的探测部件可以是探针,第一探测部件和第二探测部件可以是同步移动,无法单独控制一个探测部件移动。
在通过第一探测部件2-1和第二探测部件2-2对待测极板1-31与第一基底1-32之间的待测电容进行测试的情况下,第一探测部件2-1与第一电极1-33连接,第二探测部件2-2与第二电极1-34连接,如图1所示。由于第一探测部件2-1和第二探测部件2-2之间距离较近,因此,第一探测部件2-1和第二探测部件2-2之间可以产生寄生电容Cp_1;而且,由于第二探测部件2-2和第一基底1-32之间距离较近,因此,第二探测部件2-2和第一基底1-32之间也可以产生寄生电容Cp_2。
在本公开的第一个实施例中,如图3所示,晶圆中可以设置至少一个参考芯片1-4,参考芯片可以包括参考极板1-41、第二基底1-42、第三电极1-43和第四电极1-44,第三电极1-43和第二基底1-42连接,参考极板1-41与第四电极1-44之间断开。
在本实施例中,参考芯片1-4和待测芯片1-3可以是同步制备得到的,其中,参考芯片1-4的参考极板1-41与待测芯片1-3的待测极板1-31可以是通过相同的制备步骤所得到的,参考极板1-41相对于第二基底1-42的位置,与待测极板1-31相对于第一基底1-32的位置相同。
在晶圆中设置至少一个参考芯片1-4的基础上,检测第一电容值的步骤,可以包括:根据与待测芯片之间距离最近的参考芯片,检测第一探测部件和第二探测部件所产生的寄生电容的电容值,作为第一电容值。
具体的,根据任一个参考芯片检测第一探测部件和第二探测部件所产生的寄生电容的电容值,可以包括:控制第一探测部件与该参考芯片的第三电极连接,控制第二探测部件与该参考芯片的第四电极连接;检测第一探测部件和第二探测部件之间的电容值,作为第一探测部件和第二探测部件所产生的寄生电容的电容值。
在本实施例中,在第一探测部件2-1与该参考芯片1-4的第三电极1-43连接,控制第二探测部件2-2与该参考芯片1-4的第四电极1-44连接的情况下,检测到的第一探测部件2-1和第二探测部件2-2之间的电容值,即为第一探测部件2-1和第二探测部件2-2所产生的寄生电容的电容值。
具体的,由于第一探测部件2-1通过参考芯片1-4的第三电极1-43和第二基底1-42连接,第二探测部件2-2与第四电极1-44连接,而参考极板1-41与第四电极1-44之间断开,因此,第一探测部件2-1和第二探测部件2-2之间的电容不包括参考极板1-41与第二基底1-42之间的电容C0_0。而由于第一探测部件2-1和第二探测部件2-2之间距离较近,因此,第一探测部件2-1和第二探测部件2-2之间可以产生寄生电容Cp_1;而且,由于第二探测部件2-2和第一基底1-32之间距离较近,因此,第二探测部件2-2和第一基底1-32之间也可以产生寄生电容Cp_2。
因此,在第一探测部件2-1与第三电极1-43连接,第二探测部件2-2不与第四电极1-44连接的情况下,第一探测部件2-1和第二探测部件2-2之间的电容,即为寄生电容Cp_1和寄生电容Cp_2的并联电容,检测到的第一探测部件2-1和第二探测部件2-2所产生的寄生电容的电容值,则为寄生电容Cp_1的电容值和寄生电容Cp_2的电容值之和。
在本实施例中,晶圆中可以是仅设置单个参考芯片,将参考芯片的引入对单片晶圆产生待测芯片的数量的影响降到最低。或者,晶圆中还可以均匀设置有多个参考芯片,在进行电容检测时,通过与待测芯片之间距离最近的参考芯片,确定第一电容值,后续再根据该第一电容值来检测待测芯片的待测极板和第一基底之间的第三电容值,可以减小参考芯片与待测芯片在晶圆上的位置差异造成的电容误差。
或者,在晶圆中设置至少一个参考芯片1-4的基础上,检测第一电容值的步骤,可以包括:根据每个参考芯片分别检测第一探测部件和第二探测部件所产生的寄生电容的电容值;确定多个参考芯片检测到的寄生电容的电容值的统计值,作为第一电容值。
在本实施例中,根据每个参考芯片分别检测第一探测部件和第二探测部件所产生的寄生电容的电容值的方式,可以参照前述的根据任一个参考芯片检测第一探测部件和第二探测部件所产生的寄生电容的电容值的方式,在此不再赘述。
在根据多个参考芯片检测到第一探测部件和第二探测部件所产生的寄生电容的电容值的情况下,可以是确定这些电容值的统计值作为第一电容值。其中,统计值可以是平均值、中位数、最大值、最小值中的任意一个。
通过本实施例来确定第一电容值,后续再根据该第一电容值来检测待测芯片的待测极板和第一基底之间的第三电容值,可以减小第三电容值的检测误差。
在本公开的第二个实施例中,检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值,还可以包括如下所示的步骤S2121~S2122:
步骤S2121,控制第一探测部件与第一电极连接,且第二探测部件不与第二电极连接。
在本实施例中,第一距离小于第二距离,其中,第一距离为第一探测部件2-1与晶圆之间的最小距离,第二距离为第二探测部件2-2与晶圆之间的最小距离。由于第一探测部件2-1和第二探测部件2-2同步移动,因此,可以先控制第一探测部件2-1和第二探测部件2-2在平行于晶圆平面的方向上移动,使得第一探测部件2-1和第二探测部件2-2分别位于第一电极1-33和第二电极1-34上方,再控制第一探测部件2-1和第二探测部件2-2向靠近晶圆的方向移动,使得第一探测部件2-1与第一电极1-33连接,第二探测部件2-2不与第二电极1-34连接,如图4所示。
进一步地,第一探测部件与第一电极连接,且第二探测部件不与第二电极连接的情况下,第二探测部件越靠近第二电极,后续得到的第一电容值的准确性越高,进而使得最终得到的第三电容值的准确性也越高。
步骤S2122,检测第一探测部件和第二探测部件之间的电容值,作为第一电容值。
在第一探测部件2-1与第一电极1-33连接,第二探测部件2-2不与第二电极1-34连接的情况下,检测到的第一探测部件2-1和第二探测部件2-2之间的电容值,即为第一探测部件2-1和第二探测部件2-2所产生的寄生电容的第一电容值。
具体的,由于第一探测部件2-1通过第一电极1-33与第一基底1-32连接,第二电极1-34与待测极板1-31连接,而第二探测部件2-2与第二电极1-34之间断开,因此,第一探测部件2-1和第二探测部件2-2之间的电容不包括待测极板1-31与第一基底1-32之间的电容C0_1。而由于第一探测部件2-1和第二探测部件2-2之间距离较近,因此,第一探测部件2-1和第二探测部件2-2之间可以产生寄生电容Cp_1;而且,由于第二探测部件2-2和第一基底1-32之间距离较近,因此,第二探测部件2-2和第一基底1-32之间也可以产生寄生电容Cp_2。
因此,在第一探测部件2-1与第一电极1-33连接,第二探测部件2-2不与第二电极1-34连接的情况下,第一探测部件2-1和第二探测部件2-2之间的电容,即为寄生电容Cp_1和寄生电容Cp_2的并联电容,检测到的第一电容值则为寄生电容Cp_1的电容值和寄生电容Cp_2的电容值之和。
通过本实施例,可以准确检测出第一探测部件和第二探测部件所产生的寄生电容的第一电容值,进而可以根据该第一电容值更加准确地检测出待测芯片的待测极板和第一基底之间的第三电容值。
步骤S2200,控制第一探测部件与第一电极连接、第二探测部件与第二电极连接。
在通过前述的第一个实施例来得到第一电容值的情况下,可以是在第一探测部件2-1与参考芯片1-4的第三电极1-43连接,第二探测部件2-2与该参考芯片1-4的第四电极1-44连接的基础上,可以先控制第一探测部件2-1和第二探测部件2-2向远离晶圆的方向移动,使得第一探测部件2-1和第二探测部件2-2均不与晶圆接触连接后,再控制第一探测部件2-1和第二探测部件2-2在平行于晶圆平面的方向上移动,使得第一探测部件2-1和第二探测部件2-2分别位于待测芯片1-3的第一电极1-33和第二电极1-34上方,再控制第一探测部件2-1和第二探测部件2-2向靠近晶圆的方向移动,使得第一探测部件2-1与待测芯片1-3的第一电极1-33连接,第二探测部件2-2与待测芯片1-3的第二电极1-34连接。
在通过前述的第二个实施例来得到第一电容值的情况下,可以是在第一探测部件2-1与待测芯片1-3的第一电极1-33连接,且第二探测部件2-2不与待测芯片1-3的第二电极1-34连接的基础上,继续控制第一探测部件2-1和第二探测部件2-2继续向靠近晶圆的方向移动,至第二探测部件2-2与待测芯片1-3的第二电极1-34连接,第一探测部件2-1可以发生形变,且第一探测部件2-1与第一电极1-33保持连接,使得第一探测部件2-1与第一电极1-33连接、第二探测部件2-2与第二电极1-34连接,如图5所示。
步骤S2300,检测第一探测部件和第二探测部件之间的第二电容值。
本实施例中的第二电容值,可以是在第一探测部件2-1与第一电极1-33连接、第二探测部件2-2与第二电极1-34连接的情况下,第一探测部件2-1和第二探测部件2-2之间的电容值。
具体的,由于第一探测部件2-1通过第一电极1-33与第一基底1-32连接,第二探测部件2-2通过第二电极1-34与待测极板1-31连接,因此,第一探测部件2-1和第二探测部件2-2之间的电容包括待测极板1-31与第一基底1-32之间的待测电容C0_1。而由于第一探测部件2-1和第二探测部件2-2之间距离较近,因此,第一探测部件2-1和第二探测部件2-2之间可以产生寄生电容Cp_1;而且,由于第二探测部件2-2和第一基底1-32之间距离较近,因此,第二探测部件2-2和第一基底1-32之间也可以产生寄生电容Cp_2。
因此,在第一探测部件2-1与第一电极1-33连接,第二探测部件2-2与第二电极1-34连接的情况下,第一探测部件2-1和第二探测部件2-2之间的电容,即为待测电容C0_1、寄生电容Cp_1和寄生电容Cp_2的并联电容,检测到的第一电容值则为待测电容C0_1、寄生电容Cp_1的电容值和寄生电容Cp_2的电容值之和。
步骤S2400,根据第一电容值和第二电容值,得到待测极板与第一基底之间的第三电容值。
在本公开的一个实施例中,根据第一电容值和第二电容值,得到待测极板与第一基底之间的第三电容值,可以包括:确定第二电容值和第一电容值之间的差值,作为第三电容值。
通过本实施例,在晶圆划切分割前,先检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值,再在第一探测部件与第一电极连接、第二探测部件与第二电极连接的情况下,检测第一探测部件和第二探测部件之间的第二电容值,再根据第一电容值和第二电容值,可以准确地检测出待测芯片的待测极板和第一基底之间的第三电容值。
本公开还提供了一种晶圆的电容测试装置,所述晶圆中设置有多个待测芯片,所述待测芯片包括待测极板、第一基底、第一电极和第二电极,所述待测极板与所述第一基底之间绝缘,所述待测芯片包括第一电极和第二电极,所述第一电极与所述第一基底连接,所述第二电极与所述待测极板连接。如图6所示,该电容测试装置6000可以包括第一检测模块6100、控制模块6200、第二检测模块6300和电容值确定模块6400。
该第一检测模块6100用于检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值。
该控制模块6200用于控制所述第一探测部件与所述第一电极连接、所述第二探测部件与所述第二电极连接。
该第二检测模块6300用于检测所述第一探测部件和所述第二探测部件之间的第二电容值。
该电容值确定模块6400用于根据所述第一电容值和所述第二电容值,确定所述待测极板与所述第一基底之间的第三电容值。
在本公开的一个实施例中,所述寄生电容包括以下至少一个:所述第一探测部件和所述第二探测部件所形成的寄生电容、所述第二探测部件和所述第一基底之间所形成的寄生电容。
在本公开的一个实施例中,所述晶圆中设置有至少一个参考芯片,所述参考芯片包括第二基底、第三电极和第四电极,所述第三电极与所述第二基底连接,所述第二基底和所述第一基底之间导通;
所述第一检测模块6100具体可以用于:
根据与所述待测芯片之间距离最近的参考芯片,检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值,作为所述第一电容值。
在本公开的一个实施例中,所述晶圆中设置有多个参考芯片,所述参考芯片包括第二基底、第三电极和第四电极,所述第三电极与所述第二基底连接,所述第二基底和所述第一基底之间导通;
所述第一检测模块6100具体可以用于:
根据每一参考芯片分别检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值;
确定根据多个参考芯片所检测到的所述寄生电容的电容值的统计值,作为所述第一电容值。
在本公开的一个实施例中,根据任一参考芯片检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值,包括:
控制所述第一探测部件与所述任一参考芯片的第三电极连接,控制所述第二探测部件与所述任一参考芯片的第四电极连接;
检测所述第一探测部件和所述第二探测部件之间的电容值,作为所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值。
在本公开的一个实施例中,第一检测模块6100具体可以用于:
控制所述第一探测部件与所述第一电极连接,且所述第二探测部件不与所述第二电极连接;
检测所述第一探测部件和所述第二探测部件之间的电容值,作为所述第一电容值。
在本公开的一个实施例中,电容值确定模块具体用于:确定所述第二电容值与所述第一电容值之间的差值,作为所述第三电容值。
本公开还提供了一种晶圆的电容测试系统,该电容测试系统可以包括第一探测部件、第二探测部件、及前述的电容测试装置6000。
上述各实施例主要重点描述与其他实施例的不同之处,但本领域技术人员应当清楚的是,上述各实施例可以根据需要单独使用或者相互结合使用。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分相互参见即可,每个实施例重点说明的都是与其他实施例的不同之处,但本领域技术人员应当清楚的是,上述各实施例可以根据需要单独使用或者相互结合使用。另外,对于装置实施例而言,由于其是与方法实施例相对应,所以描述得比较简单,相关之处参见方法实施例的对应部分的说明即可。以上所描述的系统实施例仅仅是示意性的,其中作为分离部件说明的模块可以是或者也可以不是物理上分开的。
本发明可以是装置、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械压缩设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本发明操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。对于本领域技术人员来说公知的是,通过硬件方式实现、通过软件方式实现以及通过软件和硬件结合的方式实现都是等价的。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本发明的范围由所附权利要求来限定。
Claims (10)
1.一种晶圆的电容测试方法,其特征在于,所述晶圆中设置有多个待测芯片,所述待测芯片包括待测极板、第一基底、第一电极和第二电极,所述待测极板与所述第一基底之间绝缘,所述待测芯片包括第一电极和第二电极,所述第一电极与所述第一基底连接,所述第二电极与所述待测极板连接,
所述方法包括:
检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值;
控制所述第一探测部件与所述第一电极连接、所述第二探测部件与所述第二电极连接;
检测所述第一探测部件和所述第二探测部件之间的第二电容值;
根据所述第一电容值和所述第二电容值,确定所述待测极板与所述第一基底之间的第三电容值。
2.根据权利要求1所述的方法,其特征在于,所述寄生电容包括以下至少一个:所述第一探测部件和所述第二探测部件所形成的寄生电容、所述第二探测部件和所述第一基底之间所形成的寄生电容。
3.根据权利要求1所述的方法,其特征在于,所述晶圆中设置有至少一个参考芯片,所述参考芯片包括第二基底、第三电极和第四电极,所述第三电极与所述第二基底连接,所述第二基底和所述第一基底之间导通;
所述检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值,包括:
根据与所述待测芯片之间距离最近的参考芯片,检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值,作为所述第一电容值。
4.根据权利要求1所述的方法,其特征在于,所述晶圆中设置有多个参考芯片,所述参考芯片包括第二基底、第三电极和第四电极,所述第三电极与所述第二基底连接,所述第二基底和所述第一基底之间导通;
所述检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值,包括:
根据每一参考芯片分别检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值;
确定根据多个参考芯片所检测到的所述寄生电容的电容值的统计值,作为所述第一电容值。
5.根据权利要求3或4所述的方法,其特征在于,根据任一参考芯片检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值,包括:
控制所述第一探测部件与所述任一参考芯片的第三电极连接,控制所述第二探测部件与所述任一参考芯片的第四电极连接;
检测所述第一探测部件和所述第二探测部件之间的电容值,作为所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值。
6.根据权利要求1所述的方法,其特征在于,所述检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值,包括:
控制所述第一探测部件与所述第一电极连接,且所述第二探测部件不与所述第二电极连接;
检测所述第一探测部件和所述第二探测部件之间的电容值,作为所述第一电容值。
7.根据权利要求1所述的方法,其特征在于,所述根据所述第一电容值和所述第二电容值,确定所述待测极板与所述第一基底之间的第三电容值,包括:
确定所述第二电容值与所述第一电容值之间的差值,作为所述第三电容值。
8.一种晶圆的电容测试装置,其特征在于,所述晶圆中设置有多个待测芯片,所述待测芯片包括待测极板、第一基底、第一电极和第二电极,所述待测极板与所述第一基底之间绝缘,所述待测芯片包括第一电极和第二电极,所述第一电极与所述第一基底连接,所述第二电极与所述待测极板连接,
所述装置包括:
第一检测模块,用于检测第一探测部件和第二探测部件所产生的寄生电容的第一电容值;
控制模块,用于控制所述第一探测部件与所述第一电极连接、所述第二探测部件与所述第二电极连接;
第二检测模块,用于检测所述第一探测部件和所述第二探测部件之间的第二电容值;
电容值确定模块,用于根据所述第一电容值和所述第二电容值,确定所述待测极板与所述第一基底之间的第三电容值。
9.根据权利要求8所述的装置,其特征在于,所述晶圆中设置有至少一个参考芯片,所述参考芯片包括第二基底、第三电极和第四电极,所述第三电极与所述第二基底连接,所述第二基底和所述第一基底之间导通;
所述第一检测模块用于根据与所述待测芯片之间距离最近的参考芯片,检测所述第一探测部件和所述第二探测部件所产生的寄生电容的电容值,作为所述第一电容值。
10.一种晶圆的电容测试系统,其特征在于,包括第一探测部件、第二探测部件、及根据权利要求8或9所述的装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311664701.0A CN117783684A (zh) | 2023-12-06 | 2023-12-06 | 一种晶圆的电容测试方法、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311664701.0A CN117783684A (zh) | 2023-12-06 | 2023-12-06 | 一种晶圆的电容测试方法、装置及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117783684A true CN117783684A (zh) | 2024-03-29 |
Family
ID=90388259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311664701.0A Pending CN117783684A (zh) | 2023-12-06 | 2023-12-06 | 一种晶圆的电容测试方法、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117783684A (zh) |
-
2023
- 2023-12-06 CN CN202311664701.0A patent/CN117783684A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240036105A1 (en) | Integrated circuit margin measurement and failure prediction device | |
EP3781958A1 (en) | Integrated circuit profiling and anomaly detection | |
US11929131B2 (en) | Memory device degradation monitoring | |
CN112514042B (zh) | 用于针对移动的工艺套件测量侵蚀并校准位置的方法和装置 | |
KR20140096299A (ko) | 플라즈마 프로세싱 챔버 내 dc 바이어스 검출 시스템, 방법 및 장치 | |
US10295592B2 (en) | Pre-test power-optimized bin reassignment following selective voltage binning | |
US20180074109A1 (en) | Voltage Rail Monitoring to Detect Electromigration | |
US9916415B2 (en) | Integrated circuit performance modeling that includes substrate-generated signal distortions | |
CN117783684A (zh) | 一种晶圆的电容测试方法、装置及系统 | |
CN116884330A (zh) | 一种显示面板的可靠性测试方法及测试系统 | |
CN110888036B (zh) | 测试项目确定方法及装置、存储介质和电子设备 | |
US20170212165A1 (en) | Resistance measurement-dependent integrated circuit chip reliability estimation | |
US9007079B2 (en) | System and method for compensating measured IDDQ values | |
CN108701581B (zh) | 用于确定加工操作的参数的装置和方法 | |
US11137418B2 (en) | Device test pad probe card structure with individual probe manipulation capability | |
US11934614B1 (en) | System and method for broken screen recognition | |
CN116739975A (zh) | 一种半导体基板的缺陷区域的评价方法及系统 | |
JP2005351691A (ja) | 半導体装置の測定装置および測定方法 | |
CN118444017A (zh) | Vcm的频率响应检测方法、装置、介质及电子设备 | |
CN117572190A (zh) | Soi cmos器件潜在缺陷测量方法、装置及设备 | |
JP2017181274A (ja) | 検査装置及び検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |