CN117572190A - Soi cmos器件潜在缺陷测量方法、装置及设备 - Google Patents
Soi cmos器件潜在缺陷测量方法、装置及设备 Download PDFInfo
- Publication number
- CN117572190A CN117572190A CN202311644280.5A CN202311644280A CN117572190A CN 117572190 A CN117572190 A CN 117572190A CN 202311644280 A CN202311644280 A CN 202311644280A CN 117572190 A CN117572190 A CN 117572190A
- Authority
- CN
- China
- Prior art keywords
- current
- soi cmos
- state
- cmos device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000012212 insulator Substances 0.000 title description 5
- 229910052710 silicon Inorganic materials 0.000 title description 5
- 239000010703 silicon Substances 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 42
- 238000005259 measurement Methods 0.000 claims description 37
- 238000012546 transfer Methods 0.000 claims description 28
- 238000012216 screening Methods 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 8
- 238000000691 measurement method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开涉及一种SOI CMOS器件潜在缺陷测量方法、装置及设备。方法包括获取至少一个SOI CMOS器件的饱和漏极电流和关态漏极电流，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；获取至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；在预设温度下获取至少一个SOI CMOS器件的关态漏极电流，获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤。可以减少SOI CMOS器件工作状态下的热损耗，提高SOI CMOS器件在高温下的可靠性，避免出现故障造成巨大损失。
Description
技术领域
本公开涉及半导体器件测量技术领域，特别是涉及一种SOI CMOS器件潜在缺陷测量方法、装置及设备。
背景技术
随着航天/航空、车载电子、深井勘探和核反应堆等的高温环境中的电子自动控制系统的发展，耐高温元器件的需求不断提高。耐高温元器件通常是指绝缘体上硅(SOICMOS)器件，与PN结隔离的体硅器件相比，SOI CMOS器件不存在阱区，具有优良的氧化物隔离结构，SiO2埋层消除了器件与衬底之间的耦合，单晶硅层在栅电压作用下可以部分耗尽和全耗尽。由于埋氧的存在形成SOI器件特有的前栅与背栅结构，在栅电压或衬底偏压作用下，单晶硅层上下均可形成导电沟道。
但是SOI CMOS器件中的潜在缺陷威胁器件的正常功能，在正常工作条件下，器件中的潜在缺陷威胁不会马上显现出来，而是经过一段时间才会表现出来。若器件中的潜在缺陷暴露出来，将会使电路的功能失效，导致任务失败，造成巨大的损失。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种SOI CMOS器件潜在缺陷测量方法、装置及设备，至少可以检测SOI CMOS器件中的潜在缺陷，从而筛选出合格的SOICMOS器件，提高SOI CMOS器件在高温下的可靠性，避免出现故障造成巨大损失。
为实现上述目的及其他目的，根据本公开的各种实施例，本公开的第一方面提供了SOI CMOS器件潜在缺陷测量方法，包括：
获取至少一个SOI CMOS器件的饱和漏极电流和关态漏极电流，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；
获取至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；
在预设温度下获取至少一个SOI CMOS器件的关态漏极电流，获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOI CMOS器件。
上述实施例中的SOI CMOS器件潜在缺陷测量方法，首先通过获取至少一个SOICMOS器件的饱和漏极电流和关态漏极电流，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，对漏极是否在潜在损伤进行初步判断；之后通过获取至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，根据是否产生有漏极到衬底的漏电通道，验证漏极是否存在潜在损伤；之后在预设温度下获取至少一个SOI CMOS器件的关态漏极电流，获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOI CMOS器件，保证合格的SOI CMOS器件在高温下可以正常工作，避免出现故障。目前相关SOI CMOS器件缺陷测量方法，主要是检测器件在制造过程中出现的明显缺陷，例如检测硅片键合界面的缺陷，未考虑SOI CMOS器件中存在的潜在缺陷对器件的影响，器件在工作一段时间后，存在的潜在缺陷暴露出来，会使电路的功能失效，甚至造成巨大的损失，并且常规的对单一SOICMOS器件的饱和漏极电流、阈值电压和电流-电压曲线的测量，不能检测出SOI CMOS器件的漏极是否有潜在损伤。本公开实施例中的SOI CMOS器件潜在缺陷测量方法，通过同时对多个SOI CMOS器件的关态漏极电流进行测量，判断SOI CMOS器件漏极是否存在潜在缺陷，并通过是测量多个SOI CMOS器件的关态漏极电流随温度的变化关系，验证SOI CMOS器件的漏极是否受到了潜在损伤及损伤程度，从而筛选出合格的SOI CMOS器件，减少SOI CMOS器件工作状态下的热损耗，提高SOI CMOS器件在高温下的可靠性，避免出现故障造成巨大损失。
在一些实施例中，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOICMOS器件的漏极是否存在潜在损伤，包括：
判断饱和漏极电流是否在预设第一阈值范围内；及/或判断关态漏极电流是否在预设第二阈值范围内；
若SOI CMOS器件的饱和漏极电流和关态漏极电流中至少一个位于对应预设阈值范围之外，则判断SOI CMOS器件的漏极存在潜在损伤。通过同时测量多个器件的关态漏极电流，检测SOI CMOS器件的漏极是否存在潜在损伤，减小测量难度。
在一些实施例中，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOICMOS器件的漏极是否存在潜在损伤，包括：
判断开态衬底电流是否在预设第三阈值范围内；及/或判断关态衬底电流是否在预设第四阈值范围内；
若SOI CMOS器件的开态衬底电流和关态衬底电流中至少一个位于对应预设阈值范围之外，则判断SOI CMOS器件的漏极存在潜在损伤。通过同时测量多个SOI CMOS器件衬底电流，分析潜在缺陷的种类，检测SOI CMOS器件的漏极存在潜在损伤，以及是否产生了由漏极到衬底的漏电通道。
在一些实施例中，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，包括：
获取关态漏极电流随对应温度变化的斜率，若斜率大于预设值，则判断SOICMOS器件的漏极存在潜在损伤。通过同时获得多个SOI CMOS器件的关态漏极电流随温度变化的斜率，检测SOI CMOS器件的漏极是否存在潜在损伤，并根据斜率的大小，判断损伤程度，筛选合格SOI CMOS器件。
在一些实施例中，在判断SOI CMOS器件中的漏极是否存在潜在损伤之前，还包括：
获取至少一个SOI CMOS器件的漏极电流与栅极电压，获取漏极电流与栅极电压的转移特性关系，根据转移特性关系，判断SOI CMOS器件是否存在损伤；
获取至少一个SOI CMOS器件的开态栅极电流和关态栅极电流，根据开态栅极电流和关态栅极电流的第三比较结果，判断SOI CMOS器件的栅极是否受到损伤。通过首先判断SOI CMOS器件和SOI CMOS器件的栅极是否受到损伤，筛选正常的SOI CMOS器件，再检测漏极是否存在潜在损伤。
在一些实施例中，根据转移特性关系，判断SOI CMOS器件是否存在损伤，包括：
根据转移特性关系，若在栅极电压的预设初始部分，漏极电流位于预设第五阈值范围内，则判断SOI CMOS器件正常。可以进行下一步测量。
在一些实施例中，根据开态栅极电流和关态栅极电流的第三比较结果，判断SOICMOS器件的栅极是否受到损伤，包括：
判断开态栅极电流是否在预设第六阈值范围内；及/或判断关态栅极电流是否在预设第七阈值范围内；
若SOI CMOS器件的开态栅极电流和关态栅极电流均位于对应预设阈值范围之内，则判断SOI CMOS器件的栅极正常。之后可以测量SOI CMOS器件漏极，判断SOI CMOS器件漏极是否存在潜在缺陷。
本公开的第二方面提供了一种SOI CMOS器件潜在缺陷测量装置，包括漏极电流测量模块、衬底电流测量模块和预设温度判断模块，漏极电流测量模块用于获取至少一个SOICMOS器件的饱和漏极电流和关态漏极电流，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；衬底电流测量模块用于获取至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；预设温度判断模块用于在预设温度下获取至少一个SOI CMOS器件的关态漏极电流，获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOICMOS器件。
上述实施例中的SOI CMOS器件潜在缺陷测量装置，通过漏极电流测量模块获取至少一个SOI CMOS器件的饱和漏极电流和关态漏极电流，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，对漏极是否在潜在损伤进行初步判断；通过衬底电流测量模块获取至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，根据是否产生有漏极到衬底的漏电通道，验证漏极是否存在潜在损伤；通过预设温度判断模块在预设温度下获取至少一个SOI CMOS器件的关态漏极电流，获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOI CMOS器件，保证合格的SOI CMOS器件在高温下可以正常工作，避免出现故障。目前相关SOICMOS器件缺陷测量装置，主要是检测器件在制造过程中出现的明显缺陷，例如检测SOI CMOS器件中绝缘体层中的缺陷，未考虑SOI CMOS器件中存在的潜在缺陷对器件的影响，器件在工作一段时间后，存在的潜在缺陷暴露出来，会使电路的功能失效，甚至造成巨大的损失。本公开实施例中的SOI CMOS器件潜在缺陷测量装置，通过设置漏极电流测量模块、衬底电流测量模块和预设温度判断模块，同时对多个SOI CMOS器件的关态漏极电流、衬底电流和关态漏极电流随温度的变化进行测量，判断SOI CMOS器件漏极是否存在潜在缺陷，了解SOI CMOS器件的损伤程度，从而筛选出合格的SOI CMOS器件，减少SOICMOS器件工作状态下的热损耗，提高SOI CMOS器件在高温下的可靠性，避免出现故障造成巨大损失。
在一些实施例中，上述SOI CMOS器件潜在缺陷测量装置，还包括转移特性测量模块和栅极电流测量模块，转移特性测量模块用于获取至少一个SOICMOS器件的漏极电流与栅极电压，获取漏极电流与栅极电压的转移特性关系，根据转移特性关系，判断SOI CMOS器件是否存在损伤。栅极电流测量模块用于获取至少一个SOI CMOS器件的开态栅极电流和关态栅极电流，根据开态栅极电流和关态栅极电流的第三比较结果，判断SOI CMOS器件的栅极是否受到损伤。通过转移特性测量模块和栅极电流测量模块对SOI CMOS器件和SOICMOS器件中的栅极进行测量，判断SOI CMOS器件是否存在明显损伤，筛选未有明显损伤的SOICMOS器件进行测量，判断SOI CMOS器件是否存在潜在损伤。
本公开的第三方面提供了一种SOI CMOS器件潜在缺陷测量设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述任一项的SOI CMOS器件潜在缺陷测量方法的步骤。
附图说明
为了更清楚地说明本公开实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例中提供的SOI CMOS器件潜在缺陷测量方法的应用环境图；
图2为本公开一实施例中提供的SOI CMOS器件潜在缺陷测量方法的流程示意图；
图3为本公开另一实施例中提供的SOI CMOS器件潜在缺陷测量方法的流程示意图；
图4为本公开再一实施例中提供的SOI CMOS器件潜在缺陷测量方法的流程示意图；
图5为本公开一个实施例中提供的SOI CMOS器件的转移特性测量的示意图；
图6为本公开一个实施例中提供的SOI CMOS器件的栅极电流测量的示意图；
图7为本公开一个实施例中提供的SOI CMOS器件的漏极电流测量的示意图；
图8为本公开一个实施例中提供的SOI CMOS器件的衬底电流测量的示意图；
图9为本公开一个实施例中提供的SOI CMOS器件的漏极电流随温度变化的示意图；
图10为本公开一实施例中提供的SOI CMOS器件潜在缺陷测量装置的结构框图示意图；
图11为本公开另一实施例中提供的SOI CMOS器件潜在缺陷测量装置的结构框图示意图；
图12为本公开一实施例中提供的计算机设备的内部结构示意图。
附图标记说明：
100、SOI CMOS器件潜在缺陷测量装置；111、转移特性测量模块；112、栅极电流测量模块；120、漏极电流测量模块；130、衬底电流测量模块；140、预设温度判断模块。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施方式。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本公开的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本公开。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本公开实施例提供的SOI CMOS器件潜在缺陷测量方法，可以应用于如图1所示的应用环境中。其中，终端104通过网络与服务器102进行通信。服务器102与服务器接收端通讯连接，终端104也可以直接与服务器接收端通讯连接，通讯连接的方式包括有线或无线连接。
例如，SOI CMOS器件潜在缺陷测量方法应用于终端104，终端104从服务器接收端中获取至少一个SOI CMOS器件的饱和漏极电流、关态漏极电流、衬底电流和预设温度；终端104根据第一比较结果、第二比较结果判断SOI CMOS器件的漏极是否存在潜在损伤；终端104还获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，将漏极是否存在潜在损伤判断结果发送给服务器102进行储存。其中，终端104可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备，物联网设备可为智能音箱、智能电视、智能空调、智能车载设备等。便携式可穿戴设备可为智能手表、智能手环、头戴设备等。服务器102可以用独立的服务器或者是多个服务器组成的服务器集群来实现。终端104和服务器102可以通过有线或无线通信方式进行直接或间接的连接，例如通过网络连接。
又例如，SOI CMOS器件潜在缺陷测量方法应用于服务器102，服务器102从服务器接收端中获取至少一个SOI CMOS器件的饱和漏极电流、关态漏极电流、衬底电流和预设温度；终端104根据第一比较结果、第二比较结果判断SOICMOS器件的漏极是否存在潜在损伤；服务器102还从服务器接收端中获取关态漏极电流与对应温度的关联关系；终端104根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤。服务器102在完成SOI CMOS器件的漏极是否存在潜在损伤的判断后将判断结果进行储存。
SOI CMOS器件中的潜在缺陷威胁器件的正常功能，在正常工作条件下，器件中的潜在缺陷威胁不会马上显现出来，而是经过一段时间才会表现出来，带来巨大损失。潜在缺陷一般容易受到温度的影响，在常温下，潜在缺陷对器件的影响比较小，器件功能正常，当温度升高到一定程度，潜在缺陷本身的电学特性发生改变，泄漏电流增大，从而对器件的影响变大，严重时造成器件功能失效。
目前在高温下，SOI CMOS器件的失效模式与失效激励主要有饱和漏极电流的失效、关态漏极电流的失效和阈值电压失效，其中，饱和漏极电流的失效与阈值电压和栅氧电容的失效有关，温度的变化同样会引起饱和漏极电流的失效；关态漏极电流的失效与栅氧质量、沟道表面的沾污、漏极损伤等有关，当漏极有损伤时，虽然沟道处于关闭状态，但漏极仍然会有电流流向衬底，从而产生泄漏电流；阈值电压失效与栅氧质量、沟道注入等有关。
当饱和漏极电流测量正常、阈值电压和关态漏极电流的测量正常时，并不意味着器件就没有问题，某个参数可能会偏大，原因在于器件的漏端受到了轻微的损伤。在器件工作一段时间以后，损伤扩大，使得饱和漏极电流、阈值电压均出现变化，导致器件失效，进而影响整机和系统的功能失效，发生不可挽回的损伤。
基于此，请参考图2，本公开提供了一种SOI CMOS器件潜在缺陷测量方法，至少可以检测SOI CMOS器件中的潜在缺陷，从而筛选出合格的SOI CMOS器件，提高SOI CMOS器件在高温下的可靠性，避免出现故障造成巨大损失，该方法包括以下步骤：
步骤S12：获取至少一个SOI CMOS器件的饱和漏极电流和关态漏极电流，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；
步骤S14：获取至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；
步骤S16：在预设温度下获取至少一个SOI CMOS器件的关态漏极电流，获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOI CMOS器件。
作为示例，请继续参考图2，首先通过获取至少一个SOI CMOS器件的饱和漏极电流和关态漏极电流，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，对漏极是否在潜在损伤进行初步判断；之后通过获取至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，根据是否产生有漏极到衬底的漏电通道，验证漏极是否存在潜在损伤；之后在预设温度下获取至少一个SOI CMOS器件的关态漏极电流，获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOI CMOS器件，保证合格的SOI CMOS器件在高温下可以正常工作，避免出现故障。目前相关SOI CMOS器件缺陷测量方法，主要是检测器件在制造过程中出现的明显缺陷，例如检测硅片键合界面的缺陷，未考虑SOI CMOS器件中存在的潜在缺陷对器件的影响，器件在工作一段时间后，存在的潜在缺陷暴露出来，会使电路的功能失效，甚至造成巨大的损失，并且常规的对单一SOI CMOS器件的饱和漏极电流、阈值电压和电流-电压曲线的测量，不能检测出SOI CMOS器件的漏极是否有潜在损伤。本公开实施例中的SOI CMOS器件潜在缺陷测量方法，通过同时对多个SOI CMOS器件的关态漏极电流进行测量，判断SOI CMOS器件漏极是否存在潜在缺陷，并通过是测量多个SOI CMOS器件的关态漏极电流随温度的变化关系，验证SOI CMOS器件的漏极是否受到了潜在损伤及损伤程度，从而筛选出合格的SOI CMOS器件，减少SOI CMOS器件工作状态下的热损耗，提高SOI CMOS器件在高温下的可靠性，避免出现故障造成巨大损失。
需要说明的是，预设温度包括298开尔文(K)-473开尔文(K)，例如300K、323K、360K、400K、450K或473K等等。
作为示例，请参考图3，在判断SOI CMOS器件中的漏极是否存在潜在损伤之前，还包括：
步骤S111：获取至少一个SOI CMOS器件的漏极电流与栅极电压，获取漏极电流与栅极电压的转移特性关系，根据转移特性关系，判断SOI CMOS器件是否存在损伤；
步骤S112：获取至少一个SOI CMOS器件的开态栅极电流和关态栅极电流，根据开态栅极电流和关态栅极电流的第三比较结果，判断SOI CMOS器件的栅极是否受到损伤。
作为示例，请继续参考图3，通过首先判断SOI CMOS器件和SOI CMOS器件的栅极是否受到损伤，筛选正常的SOI CMOS器件，再检测漏极是否存在潜在损伤，判断SOI CMOS器件中的缺陷种类，提高SOI CMOS器件的良率。
作为示例，请参考图4，步骤S111中根据转移特性关系，判断SOI CMOS器件是否存在损伤，包括：
步骤S1111：根据转移特性关系，若在栅极电压的预设初始部分，漏极电流位于预设第五阈值范围内，则判断SOI CMOS器件正常。
作为示例，请继续参考图4，步骤S112中根据开态栅极电流和关态栅极电流的第三比较结果，判断SOI CMOS器件的栅极是否受到损伤，包括：
步骤S1121：判断开态栅极电流是否在预设第六阈值范围内；及/或判断关态栅极电流是否在预设第七阈值范围内；
步骤S1122：若SOI CMOS器件的开态栅极电流和关态栅极电流均位于对应预设阈值范围之内，则判断SOI CMOS器件的栅极正常。
作为示例，请继续参考图4，步骤S12中根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，包括：
步骤S121：判断饱和漏极电流是否在预设第一阈值范围内；及/或判断关态漏极电流是否在预设第二阈值范围内；
步骤S122：若SOI CMOS器件的饱和漏极电流和关态漏极电流中至少一个位于对应预设阈值范围之外，则判断SOI CMOS器件的漏极存在潜在损伤。
作为示例，请继续参考图4，步骤S14中根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，包括：
步骤S141：判断开态衬底电流是否在预设第三阈值范围内；及/或判断关态衬底电流是否在预设第四阈值范围内；
步骤S142：若SOI CMOS器件的开态衬底电流和关态衬底电流中至少一个位于对应预设阈值范围之外，则判断SOI CMOS器件的漏极存在潜在损伤。
作为示例，请继续参考图4，步骤S16中根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，包括：
步骤S161：获取关态漏极电流随对应温度变化的斜率，若斜率大于预设值，则判断SOI CMOS器件的漏极存在潜在损伤。
作为示例，请参考图5，同时对8个SOI CMOS器件的转移特性进行测量，判断SOICMOS器件是否受到了损伤，产生了泄漏电流，如图5所示，在栅极电压的预设初始部分，这8个SOI CMOS器件没有出现较大的漏极电流，漏极电流均在预设第五阈值范围内，说明8个SOI CMOS器件正常，没有明显的损伤，可以进一步测量缺陷。
作为示例，请参考图6，同时对8个SOI CMOS器件的栅极电流进行测量，判断栅极是否受到了损伤，如图5所示，这个8个SOI CMOS器件的开态栅极电流和关态栅极电流没有明显差异，均在对应的预设阈值范围内，说明8个SOICMOS器件的栅极均为受到明显损伤，之后可以测量SOI CMOS器件漏极，判断SOI CMOS器件漏极是否存在潜在缺陷。
作为示例，请参考图7，同时对8个SOI CMOS器件的饱和漏极电流和关态漏极电流进行检测，可知这8个SOI CMOS器件的饱和漏极电流没有明显差异，在预设第一阈值范围内，但是观察这8个SOI CMOS器件的关态漏极电流，可知3号SOI CMOS器件和4号SOI CMOS器件的关态漏极电流与其他SOICMOS器件的关态漏极电流相比，明显增大，位于预设第二阈值范围之外，且4号SOI CMOS器件的关态漏极电流大于3号SOI CMOS器件的关态漏极电流，说明3号SOI CMOS器件和4号SOI CMOS器件的漏极存在潜在损伤。通过同时测量多个器件的关态漏极电流，检测SOI CMOS器件的漏极是否存在潜在损伤，减小测量难度。
作为示例，请参考图8，同时对8个SOI CMOS器件的衬底电流进行测量，可知这8个SOI CMOS器件的开态衬底电流没有明显差异，在预设第三阈值范围内，但是观察这8个SOICMOS器件的关态衬底电流，可知3号SOI CMOS器件和4号SOI CMOS器件的关态漏极电流与其他SOI CMOS器件的关态漏极电流相比，明显增大，位于预设第四阈值范围之外，且4号SOICMOS器件的关态衬底电流大于3号SOI CMOS器件的关态衬底电流，说明3号SOI CMOS器件和4号SOI CMOS器件的漏极存在潜在损伤，产生了由漏极到衬底的漏电通道。通过同时测量多个SOI CMOS器件衬底电流，分析潜在缺陷的种类，检测SOI CMOS器件的漏极存在潜在损伤，以及是否产生了由漏极到衬底的漏电通道。
作为示例，请参考图9，在300K-475K的范围内，同时对8个SOI CMOS器件的关态漏极电流进行测量，并建立这8个SOI CMOS器件的关态漏极电流随着温度的变化关系，如图8所示，4号SOI CMOS器件的关态漏极电流，随着温度的升高而大幅度上升，斜率位于预设值之外，说明4号SOI CMOS器件存在潜在缺陷，且对器件的可靠性构成严重威胁；虽然3号SOICMOS器件的关态漏极电流也随着温度的升高而上升，但是斜率位于预设值之内，说明3号SOI CMOS器件存在潜在缺陷，但对器件的可靠性威胁程度较小。通过同时获得多个SOICMOS器件的关态漏极电流随温度变化的斜率，检测SOI CMOS器件的漏极是否存在潜在损伤，并根据斜率的大小，判断损伤程度，筛选合格SOICMOS器件。
应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本公开实施例还提供了一种用于实现上述所涉及的SOICMOS器件潜在缺陷测量方法的测量装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个测量装置实施例中的具体限定可以参见上文中对于SOI CMOS器件潜在缺陷测量方法的限定，在此不再赘述。
作为示例，请参考图10，本公开实施例还提供了一种SOI CMOS器件潜在缺陷测量装置100，包括漏极电流测量模块120、衬底电流测量模块130和预设温度判断模块140，漏极电流测量模块120用于获取至少一个SOI CMOS器件的饱和漏极电流和关态漏极电流，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；衬底电流测量模块130用于获取至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤；预设温度判断模块140用于在预设温度下获取至少一个SOI CMOS器件的关态漏极电流，获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOI CMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOICMOS器件。
作为示例，请继续参考图11，SOI CMOS器件潜在缺陷测量装置100通过漏极电流测量模块120获取至少一个SOI CMOS器件的饱和漏极电流和关态漏极电流，根据饱和漏极电流和关态漏极电流的第一比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，对漏极是否在潜在损伤进行初步判断；通过衬底电流测量模块130获取至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据开态衬底电流和关态衬底电流的第二比较结果，判断SOI CMOS器件的漏极是否存在潜在损伤，根据是否产生有漏极到衬底的漏电通道，验证漏极是否存在潜在损伤；通过预设温度判断模块130在预设温度下获取至少一个SOI CMOS器件的关态漏极电流，获取关态漏极电流与对应温度的关联关系，根据关联关系，判断SOICMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOI CMOS器件，保证合格的SOICMOS器件在高温下可以正常工作，避免出现故障。目前相关SOI CMOS器件缺陷测量装置，主要是检测器件在制造过程中出现的明显缺陷，例如检测SOI CMOS器件中绝缘体层中的缺陷，未考虑SOI CMOS器件中存在的潜在缺陷对器件的影响，器件在工作一段时间后，存在的潜在缺陷暴露出来，会使电路的功能失效。本公开实施例中的SOI CMOS器件潜在缺陷测量装置100，通过设置漏极电流测量模块120、衬底电流测量模块130和预设温度判断模块140，同时对多个SOI CMOS器件的关态漏极电流、衬底电流和关态漏极电流随温度的变化进行测量，判断SOI CMOS器件漏极是否存在潜在缺陷，了解SOI CMOS器件的损伤程度，从而筛选出合格的SOICMOS器件，减少SOI CMOS器件工作状态下的热损耗，提高SOI CMOS器件在高温下的可靠性，避免出现故障造成巨大损失。
作为示例，请参考图11，上述SOI CMOS器件潜在缺陷测量装置100，还包括转移特性测量模块111和栅极电流测量模块112，转移特性测量模块111用于获取至少一个SOICMOS器件的漏极电流与栅极电压，获取漏极电流与栅极电压的转移特性关系，根据转移特性关系，判断SOI CMOS器件是否存在损伤。栅极电流测量模块112用于获取至少一个SOICMOS器件的开态栅极电流和关态栅极电流，根据开态栅极电流和关态栅极电流的第三比较结果，判断SOICMOS器件的栅极是否受到损伤。通过转移特性测量模块111和栅极电流测量模块112对SOI CMOS器件和SOI CMOS器件中的栅极进行测量，判断SOICMOS器件是否存在明显损伤，筛选未有明显损伤的SOI CMOS器件进行测量，判断SOI CMOS器件是否存在潜在损伤。
上述SOI CMOS器件潜在缺陷测量装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，其内部结构图可以如图12所示。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种SOI CMOS器件潜在缺陷测量方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图12中示出的结构，仅仅是与本公开方案相关的部分结构的框图，并不构成对本公开方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本公开所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magneto-resistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase ChangeMemory，PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是动态随机存取存储器(DynamicRandom Access Memory，DRAM)。本公开所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本公开专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开的保护范围应以所附权利要求为准。
Claims (10)
1.一种SOICMOS器件潜在缺陷测量方法，其特征在于，包括：
获取至少一个SOI CMOS器件的饱和漏极电流和关态漏极电流，根据所述饱和漏极电流和所述关态漏极电流的第一比较结果，判断所述SOI CMOS器件的漏极是否存在潜在损伤；
获取所述至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据所述开态衬底电流和所述关态衬底电流的第二比较结果，判断所述SOI CMOS器件的漏极是否存在潜在损伤；
在预设温度下获取所述至少一个SOI CMOS器件的关态漏极电流，获取所述关态漏极电流与对应温度的关联关系，根据所述关联关系，判断所述SOI CMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOICMOS器件。
2.根据权利要求1所述的SOICMOS器件潜在缺陷测量方法，其特征在于，根据所述饱和漏极电流和所述关态漏极电流的第一比较结果，判断所述SOI CMOS器件的漏极是否存在潜在损伤，包括：
判断所述饱和漏极电流是否在预设第一阈值范围内；及/或
判断所述关态漏极电流是否在预设第二阈值范围内；
若所述SOI CMOS器件的饱和漏极电流和关态漏极电流中至少一个位于对应预设阈值范围之外，则判断所述SOICMOS器件的漏极存在潜在损伤。
3.根据权利要求1所述的SOICMOS器件潜在缺陷测量方法，其特征在于，根据所述开态衬底电流和所述关态衬底电流的第二比较结果，判断所述SOI CMOS器件的漏极是否存在潜在损伤，包括：
判断所述开态衬底电流是否在预设第三阈值范围内；及/或
判断所述关态衬底电流是否在预设第四阈值范围内；
若所述SOI CMOS器件的开态衬底电流和关态衬底电流中至少一个位于对应预设阈值范围之外，则判断所述SOICMOS器件的漏极存在潜在损伤。
4.根据权利要求1所述的SOI CMOS器件潜在缺陷测量方法，根据所述关联关系，判断所述SOICMOS器件的漏极是否存在潜在损伤，包括：
获取所述关态漏极电流随所述对应温度变化的斜率，若所述斜率大于预设值，则判断所述SOI CMOS器件的漏极存在潜在损伤。
5.根据权利要求1-4任一项所述的器件潜在缺陷测量方法，其特征在于，在判断所述SOICMOS器件中的漏极是否存在潜在损伤之前，还包括：
获取所述至少一个SOI CMOS器件的漏极电流与栅极电压，获取所述漏极电流与栅极电压的转移特性关系，根据所述转移特性关系，判断所述SOICMOS器件是否存在损伤；
获取所述至少一个SOI CMOS器件的开态栅极电流和关态栅极电流，根据所述开态栅极电流和所述关态栅极电流的第三比较结果，判断所述SOI CMOS器件的栅极是否受到损伤。
6.根据权利要求5所述的SOICMOS器件潜在缺陷测量方法，其特征在于，根据所述转移特性关系，判断所述SOICMOS器件是否存在损伤，包括：
根据所述转移特性关系，若在所述栅极电压的预设初始部分，所述漏极电流位于预设第五阈值范围内，则判断所述SOICMOS器件正常。
7.根据权利要求5所述的SOICMOS器件潜在缺陷测量方法，其特征在于，根据所述开态栅极电流和所述关态栅极电流的第三比较结果，判断所述SOI CMOS器件的栅极是否受到损伤，包括：
判断所述开态栅极电流是否在预设第六阈值范围内；及/或
判断所述关态栅极电流是否在预设第七阈值范围内；
若所述SOI CMOS器件的开态栅极电流和关态栅极电流均位于对应预设阈值范围之内，则判断所述SOICMOS器件的栅极正常。
8.一种SOICMOS器件潜在缺陷测量装置，其特征在于，包括：
漏极电流测量模块，用于获取至少一个SOI CMOS器件的饱和漏极电流和关态漏极电流，根据所述饱和漏极电流和所述关态漏极电流的第一比较结果，判断所述SOICMOS器件的漏极是否存在潜在损伤；
衬底电流测量模块，用于获取所述至少一个SOI CMOS器件的开态衬底电流和关态衬底电流，根据所述开态衬底电流和所述关态衬底电流的第二比较结果，判断所述SOICMOS器件的漏极是否存在潜在损伤；
预设温度判断模块，用于在预设温度下获取所述至少一个SOI CMOS器件的关态漏极电流，获取所述关态漏极电流与对应温度的关联关系，根据所述关联关系，判断所述SOI CMOS器件的漏极是否存在潜在损伤，筛选存在潜在损伤的SOICMOS器件。
9.根据权利要求8所述的SOICMOS器件潜在缺陷测量装置，其特征在于，还包括：
转移特性测量模块，用于获取所述至少一个SOI CMOS器件的漏极电流与栅极电压，获取所述漏极电流与栅极电压的转移特性关系，根据所述转移特性关系，判断所述SOI CMOS器件是否存在损伤；
栅极电流测量模块，用于获取所述至少一个SOI CMOS器件的开态栅极电流和关态栅极电流，根据所述开态栅极电流和所述关态栅极电流的第三比较结果，判断所述SOICMOS器件的栅极是否受到损伤。
10.一种SOI CMOS器件潜在缺陷测量设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1-7任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311644280.5A CN117572190A (zh) | 2023-12-01 | 2023-12-01 | Soi cmos器件潜在缺陷测量方法、装置及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311644280.5A CN117572190A (zh) | 2023-12-01 | 2023-12-01 | Soi cmos器件潜在缺陷测量方法、装置及设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117572190A true CN117572190A (zh) | 2024-02-20 |
Family
ID=89860680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311644280.5A Pending CN117572190A (zh) | 2023-12-01 | 2023-12-01 | Soi cmos器件潜在缺陷测量方法、装置及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117572190A (zh) |
-
2023
- 2023-12-01 CN CN202311644280.5A patent/CN117572190A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240036105A1 (en) | Integrated circuit margin measurement and failure prediction device | |
| US9869713B2 (en) | Through-silicon via (TSV) crack sensors for detecting TSV cracks in three-dimensional (3D) integrated circuits (ICs) (3DICs), and related methods and systems | |
| US11054459B2 (en) | Optimization of integrated circuit reliability | |
| US9575115B2 (en) | Methodology of grading reliability and performance of chips across wafer | |
| Martin | Review on the reliability characterization of plasma-induced damage | |
| Kim et al. | Modeling manufacturing yield and reliability | |
| CN115579352A (zh) | 电迁移寿命时间测试方法、测试组件、计算机设备、介质 | |
| US8000935B2 (en) | Diagnostic method for root-cause analysis of FET performance variation | |
| US20140291678A1 (en) | Semiconductor sensor reliability operation | |
| US20150112660A1 (en) | Semiconductor sensor reliability | |
| CN117572190A (zh) | Soi cmos器件潜在缺陷测量方法、装置及设备 | |
| US20130049793A1 (en) | Analyzing em performance during ic manufacturing | |
| KR20180083692A (ko) | 반도체 장치 테스트 방법 | |
| US10996261B2 (en) | Sensor for gate leakage detection | |
| US20170212165A1 (en) | Resistance measurement-dependent integrated circuit chip reliability estimation | |
| US6989682B1 (en) | Test key on a wafer | |
| WO2022077979A1 (zh) | 寄生电容的检测方法、存储器和可读存储介质 | |
| US11867745B2 (en) | Parasitic capacitance detection method, memory and readable storage medium | |
| CN116227391B (zh) | 可容错的约瑟夫森结阵、动态三进制设计方法及设备 | |
| CN115579046B (zh) | 半导体器件的特性参数的规格的预测方法及装置、终端 | |
| Brozek et al. | Monitoring Product Chip Health with In-die Quality Monitors | |
| JP2002110944A (ja) | 半導体記憶装置及びその評価方法並びにその評価方法を用いた半導体記憶装置の開発方法 | |
| US9514999B2 (en) | Systems and methods for semiconductor line scribe line centering | |
| US6289291B1 (en) | Statistical method of monitoring gate oxide layer yield | |
| TW202145236A (zh) | 測試半導體裝置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |