CN117762849A - 同步传输方法以及应用其的芯片和串行通讯系统 - Google Patents

Abstract

依据本发明的实施例揭露了一种同步传输方法以及应用其的芯片和串行通讯系统，通过同步控制区间和数据控制区间按照时序进行交替，以使得在同步控制区间，实现输入信号的周期和输出信号的周期同步，而在数据控制区间，产生从机想要输出的数据，输出信号周期的开始时刻由输入信号控制，所述输出信号的数据是0还是1由第一信号控制。同时，本发明的同步传输方法使用较低的芯片内部的时钟频率，降低了数字功耗和芯片面积，降低了芯片成本。

Description

同步传输方法以及应用其的芯片和串行通讯系统

技术领域

本发明涉及电力电子领域，更具体的说，涉及一种同步传输方法以及应用其的芯片和串行通讯系统。

背景技术

单线串行通讯具有节省通讯端口、低功耗、小封装和设计简单等优势，广泛应用于自动控制系统、工业控制、智能家居和智能交通等领域。现有技术中如果使用单线串行通讯方法，通常需要利用从机的内部时钟进行时钟回复和同步，从机的输入信号与内部时钟为异步关系，通常在从机的输出信号与其输入信号间会发生一到两个周期的延迟，并且不同的边沿延迟不一定相同，经过多级级联后，无论传输信号的高电平或者低电平以及占空比都会产生不同程度的变化，从而引起传输错误。

发明内容

有鉴于此，本发明提出了一种同步传输方法以及应用其的芯片和串行通讯系统，以解决现有技术中单线串行通讯中会存在周期延迟的技术问题。

第一方面，本发明实施例提供了一种同步传输方法，应用于串行通讯系统，所述串行通讯系统包括依次串联耦接的主机和多个从机，所述同步传输方法包括：在控制周期的同步控制区间，所述从机的输出信号由其自身的输入信号控制；在所述控制周期的数据控制区间，所述从机的输出信号由第一信号控制；以使得所述输出信号的周期和所述输入信号的周期同步；其中，所述第一信号的第一个周期的开始时刻比所述输入信号的第一个周期的开始时刻延迟第一时间。

在一个实施例中，所述第一时间大于所述输入信号的周期的k倍且小于所述输入信号的周期的(k+0.5)倍，其中，k为不小于零的整数。

在一个实施例中，每个控制周期对应于所述输入信号的一个周期。

在一个实施例中，所述同步控制区间的开始时刻在所述输入信号的对应周期的开始时刻之前；所述同步控制区间的截止时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间。

在一个实施例中，所述数据控制区间的开始时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间；所述数据控制区间的截止时刻在所述输入信号的对应周期的一半至所述输入信号的对应周期的截止时间之间。

在一个实施例中，所述同步控制区间和所述数据控制区间按照时序进行交替。

在一个实施例中，根据所述同步控制区间的开始时刻之前的所述输入信号和所述第一信号或所述输出信号的电平，或根据所述同步控制区间内所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式，控制所述同步控制区间内的所述输出信号与所述输入信号的电平关系。

在一个实施例中，在所述同步控制区间的开始时刻之前，采样所述输入信号和所述第一信号的电平；当所述输入信号和所述第一信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述第一信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

在一个实施例中，在所述同步控制区间的开始时刻之前，采样所述输入信号和所述输出信号的电平；当所述输入信号和所述输出信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述输出信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

在一个实施例中，在所述同步控制区间：当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

在一个实施例中，在所述数据控制区间，所述输出信号和所述第一信号的电平相同。

第二方面，本发明实施例提供了一种芯片，包括：输入端，被配置为接收输入信号；输出端，被配置为输出输出信号；和通讯处理模块，耦接在所述输入端和所述输出端之间，被配置为产生所述输出信号；其中，在控制周期的同步控制区间，所述输出信号由所述输入信号控制，在所述控制周期的数据控制区间，所述输出信号由第一信号控制，以使得所述输出信号的周期和所述输入信号的周期同步；所述第一信号的第一个周期的开始时刻比所述输入信号的第一个周期的开始时刻延迟第一时间。

在一个实施例中，所述第一时间大于所述输入信号的周期的k倍且小于所述输入信号的周期的(k+0.5)倍，其中，k为不小于零的整数。

在一个实施例中，每个控制周期对应于所述输入信号的一个周期。

在一个实施例中，所述同步控制区间的开始时刻在所述输入信号的对应周期的开始时刻之前；所述同步控制区间的截止时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间。

在一个实施例中，所述数据控制区间的开始时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间；所述数据控制区间的截止时刻在所述输入信号的对应周期的一半至所述输入信号的对应周期的截止时间之间。

在一个实施例中，所述通讯处理模块根据所述同步控制区间的开始时刻之前的所述输入信号和所述第一信号或所述输出信号的电平，或根据所述同步控制区间内所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式，控制所述同步控制区间内的所述输出信号与所述输入信号的电平关系。

在一个实施例中，在所述同步控制区间的开始时刻之前，采样所述输入信号和所述第一信号的电平；当所述输入信号和所述第一信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述第一信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

在一个实施例中，在所述同步控制区间的开始时刻之前，采样所述输入信号和所述输出信号的电平；当所述输入信号和所述输出信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述输出信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

在一个实施例中，在所述同步控制区间：当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

在一个实施例中，在所述数据控制区间内，所述输出信号和所述第一信号的电平相同。

在一个实施例中，所述通讯处理模块包括同步传输电路，所述同步传输电路包括第一开关、第二开关和第三开关，所述输出端经所述第一开关接收所述第一信号，所述输入端经所述第二开关耦接所述输出端，所述输入端经所述第三开关和反相器耦接所述输出端。

在一个实施例中，所述第一开关在所述同步控制区间关断，并在所述数据控制区间导通。

在一个实施例中，所述第二开关和所述第三开关选择性地在所述同步控制区间导通，所述第二开关和所述第三开关在所述数据控制区间均关断。

在一个实施例中，在所述同步控制区间的开始时刻之前，采样所述输入信号和所述第一信号或所述输出信号的电平，当所述输入信号和所述第一信号或所述输出信号的电平相同时，所述第二开关在所述同步控制区间导通，所述第三开关在所述同步控制区间关断；当所述输入信号和所述第一信号或所述输出信号的电平相反时，所述第三开关在所述同步控制区间导通，所述第二开关在所述同步控制区间关断。

在一个实施例中，在所述同步控制区间，当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相同时，所述第二开关在所述同步控制区间导通，所述第三开关在所述同步控制区间关断；当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相反时，所述第三开关在所述同步控制区间导通，所述第二开关在所述同步控制区间关断。

在一个实施例中，所述通讯处理模块包括同步传输电路，所述同步传输电路包括多路复用器，所述多路复用器的第一输入端接收所述第一信号，所述多路复用器的第二输入端耦接所述输入端，所述多路复用器的第三输入端经反相器耦接所述输入端，所述多用复用器的输出端耦接所述输出端，所述多路复用器的第一控制端接收第一控制信号，所述多数复用器的第二控制端接收第二控制信号。

在一个实施例中，所述多路复用器根据所述第一控制信号和所述第二控制信号，选择性的将所述第一信号、所述输入信号和所述输入信号的反相信号传递到所述输出端。

第三方面，本发明实施例提供了一种串行通讯系统，包括依次串联耦接的主机和多个从机，所述从机被配置为以上任意一项所述的芯片；其中，所述主机和所述多个从机通过单线总线依次耦接。

与现有技术相比，本发明的技术方案具有以下优点：本发明实施例中同步传输方法应用于串行通讯系统，所述串行通讯系统包括依次串联耦接的主机和多个从机，所述同步传输方法包括在控制周期的同步控制区间，所述从机的输出信号由其自身的输入信号控制；在所述控制周期的数据控制区间，所述从机的输出信号由第一信号控制；以使得所述输出信号的周期和所述输入信号的周期同步；其中，所述第一信号的第一个周期的开始时刻比所述输入信号的第一个周期的开始时刻延迟第一时间。在本发明中，通过同步控制区间和数据控制区间按照时序进行交替，以使得在同步控制区间，实现输入信号的周期和输出信号的周期同步，而在数据控制区间，产生从机想要输出的数据，并且，所述输出信号周期的开始时刻由输入信号控制，所述输出信号的数据是0还是1由第一信号控制。同时，本发明的同步传输方法使用较低的芯片内部的时钟频率，降低了数字功耗和芯片面积，降低了芯片成本。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：

图1为本发明串行通讯系统的实施例的示意图；

图2为本发明中两种不同信号的一种示意性波形图；

图3为本发明同步传输方法的示意性波形图；

图4为本发明同步传输电路的实施例一的示意图；

图5为本发明同步传输电路的实施例一的工作波形图；

图6为本发明同步传输电路的实施例二的示意图。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

图1为本发明串行通讯系统的实施例的示意图；串行通讯系统包括依次串联耦接的主机Master和n个从机(即芯片)IC1～ICn，n大于等于1。每个从机包括输入端SDI和输出端SDO，第1个从机IC1的输入端SDI连接主机Master的输出端MDO；第2个从机IC2～第n个从机ICn的输入端SDI分别连接其前一个从机的输出端SDO。每个从机的输入端SDI被配置为接收输入信号；每个从机的输出端被配置为输出输出信号。

每个从机还包括通讯处理模块，所述通讯处理模块耦接在输入端SDI和输出端SDO之间，被配置为产生所述输出信号；其中，在控制周期的同步控制区间，所述输出信号由所述输入信号控制，在所述控制周期的数据控制区间，所述输出信号由第一信号控制，以使得所述输出信号的周期和所述输入信号的周期同步；所述第一信号的第一个周期的开始时刻比所述输入信号的第一个周期的开始时刻延迟第一时间。其中，所述第一时间大于所述输入信号的周期的k倍且小于所述输入信号的周期的(k+0.5)倍，其中，k为不小于零的整数。优选的，k＝1，即所述第一时间大于所述输入信号的周期且小于所述输入信号的周期的1.5倍。本发明后续的第一时间均以大于所述输入信号的周期且小于所述输入信号的周期的1.5倍为例进行说明，但本发明对此不进行限制，在其他的实施例中，k可以为0,2,3,…。

进一步的，通讯处理模块包括数据处理模块(图1中未显示)，用于生成所述第一信号，所述第一信号表征了所述从机想要输出的输出信号的数据，即所述第一信号决定了输出信号的数据为0还是为1。所述输入信号和所述输出信号或第一信号的数据可以相关也可以无关，本发明对此不进行限制。例如，在一个实施例中，所述通讯处理模块被配置为对从机接收到的输入信号中的通讯数据包或者命令进行转发，或者处理后转发，所述处理包括对通讯数据包中的相关数据进行修改，以生成输出信号；在另外一个实施例中，所述通讯数据模块被配置为无论接收输入信号的数据是多少，均输出同一数据的输出信号。在本实施例中，主机Master和从机IC1～ICn通过单线总线依次串联连接。在本实施例中，第n个芯片IC n的输出端SDO不连接至主机Master的输入端(图1中未显示)，只要能实现数据的单向传输即可，不用形成环形串行通讯。在另外的实施例中，第n个芯片ICn的输出端SDO连接至主机Master的输入端，以形成环形串行通讯，本发明对此不进行限制。

图2为本发明中两种不同信号的示意性波形图，定义了两种不同的信号，即二进制0信号和二进制1信号。如图2所示，二进制0信号在一个周期T(即一个数据帧)内只有高电平或只有低电平，没有发生脉冲边沿跳变(即不存在电平翻转)；而二进制1信号在一个周期(即一个数据帧)内既有高电平也有低电平，发生了脉冲边沿跳变(即存在电平翻转)，可以为高电平跳变为低电平，也可以为低电平跳变为高电平，本发明对此不进行限制，并且，本发明对于高电平和低电平的占空比不进行限制。在本实施例中，在每个周期的开始时刻和截止时刻，均发生了脉冲边沿跳变。

所述通讯处理模块的工作原理如图3所示，图3给出了本发明同步传输方法的一种示意性波形图，其中VSDI为输入信号，D1为第一信号，VSDO为输出信号，Ai为第i个控制周期中的同步控制区间，Bi为第i个控制周期中的数据控制区间，t1为第一时间。

如图3所示，每个控制周期对应于输入信号VSDI的一个周期。在本实施例中，第一个控制周期对应于输入信号VSDI的第二个周期(t1-t2区间)，第二个控制周期对应于输入信号VSDI的第三个周期(t2-t3区间)，以此类推，第i个控制周期对应于输入信号的第i+1个周期，本发明对此不进行限制，例如，在其他的实施例中，第i个控制周期对应于输入信号的第i个周期。所述第一信号的第一个周期的开始时刻比所述输入信号的第一个周期的开始时刻延迟第一时间t1。

第一个控制周期中的同步控制区间A1的开始时刻在输入信号VSDI的第二个周期的开始时刻t1之前，其截止时刻在输入信号VSDI的第二个周期的开始时刻t1至输入信号VSDI的第二个周期的一半之间；第二个控制周期中的同步控制区间A2的开始时刻在输入信号VSDI的第三个周期的开始时刻t2之前，其截止时刻在输入信号VSDI的第三个周期的开始时刻t2至输入信号VSDI的第三个周期的一半之间。由此可知，所述同步控制区间的开始时刻在所述输入信号的对应周期的开始时刻之前；所述同步控制区间的截止时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间。

第一个控制周期中的数据控制区间B1的开始时刻在输入信号VSDI的第二个周期的开始时刻t1至输入信号VSDI的第二个周期的一半之间，其截止时刻在输入信号VSDI的第二个周期的一半至输入信号VSDI的第二个周期的截止时刻t2之间；第二个控制周期中的数据控制区间B2的开始时刻在输入信号VSDI的第三个周期的开始时刻t2至输入信号VSDI的第三个周期的一半之间，其截止时刻在输入信号VSDI的第三个周期的一半至输入信号VSDI的第三个周期的截止时刻t3之间。由此可知，所述数据控制区间的开始时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间；所述数据控制区间的截止时刻在所述输入信号的对应周期的一半至所述输入信号的对应周期的截止时刻之间。

进一步的，通讯处理模块被配置为根据所述同步控制区间的开始时刻之前的所述输入信号和所述第一信号或所述输出信号的电平，或根据所述同步控制区间内所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式，控制在所述同步控制区间内所述输出信号与所述输入信号的电平关系。具体的，通讯处理模块被配置为可通过以下四种方式产生输出信号：

第一种：在所述同步控制区间的开始时刻之前，采样所述输入信号和所述第一信号的电平，当所述输入信号和所述第一信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述第一信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

第二种：在所述同步控制区间的开始时刻之前，采样所述输入信号和所述输出信号的电平，当所述输入信号和所述输出信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述输出信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

第三种：在所述同步控制区间，当所述输入信号和所述第一信号的脉冲边沿跳变方式(即高电平跳变为低电平或低电平跳变为高电平)相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述第一信号的脉冲边沿跳变方式相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

第四种：在所述同步控制区间，当所述输入信号和所述输出信号的脉冲边沿跳变方式相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述输出信号的脉冲边沿跳变方式相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

在数据控制区间内，所述输出信号和所述第一信号的电平相同。

在本实施例中，所述输入信号和所述输出信号不工作时均被设置为高电平，但本发明对比不进行限制，在其他的实施例中，所述输入信号和所述输出信号不工作时被设置为低电平。需要说明的是，在本实施例中，同步控制区间的截止时刻和相邻的数据控制区间的开始时刻为同一个时刻，但本发明对此不进行控制，在其他的实施例中，相邻的同步控制区间和数据控制区间之间间隔一段时间。在本实施例中，第一时间t1大于所述输入信号的周期且小于所述输入信号的周期的1.5倍，但任意满足所述第一时间大于所述输入信号的周期的k倍且小于所述输入信号的周期的(k+0.5)倍，其中，k为不小于零的整数的实施例，均在本发明的保护范围内。

利用上述第一种方式结合图3以说明所述通讯处理模块的工作原理。输入信号VSDI的第一周期为t0-t1区间，在t1之前，需要进入同步控制区间A1，在同步控制区间A1的开始时刻之前，此时输入信号VSDI为低电平，第一信号D1为高电平，即输入信号VSDI和第一信号D1的电平相反，从而输出信号VSDO在同步控制区间A1和输入信号VSDI的电平相反，之后进入数据控制区间B1，在数据控制区间B1，输出信号VSDO和第一信号D1的电平相同；在同步控制区间A2的开始时刻之前，输入信号VSDI为低电平，第一信号D1为低电平，即输入信号VSDI和第一信号D1的电平相同，从而输出信号VSDO在同步控制区间A2和输入信号VSDI的电平相同，在数据控制区间B2，输出信号VSDO和第一信号D1的电平相同，以此类推，同步控制区间和数据控制区间按照时序交替，在同步控制区间，实现输入信号的周期和输出信号的周期同步，而在数据控制区间，产生从机想要输出的数据，从而产生输出信号VSDO。

多芯片串联构成的通讯系统在利用单线通讯方式进行传输数据时，要传输大量数据，采用同步或者近似同步方式可以缩短数据传输时间。本发明解决了多芯片串联构成的通讯系统在进行单线通讯时不能进行周期同步的问题，所述通讯处理模块利用在同步控制区间，根据输入信号产生输出信号，在数据控制区间，根据第一信号产生输出信号，也即，所述输出信号周期的开始时刻(即用于表征周期开始的脉冲边沿)由输入信号控制，所述输出信号的数据是0还是1(即在一个周期内是否发生电平跳变)由第一信号控制，按时序交替进行同步控制和数据控制，以使得所述输出信号的周期和所述输入信号的周期对齐(即同步)，一个周期内所述输出信号的数据和所述第一信号对应周期的数据一致，从而输出信号可以看为周期纠正后的第一信号。同时，本发明的同步传输方式可以使用较低的芯片内部的时钟频率实现同步，降低了数字功耗和芯片面积，降低了芯片成本。

进一步的，所述通讯处理模块还包括同步传输电路，被配置为根据所述第一信号和所述输入信号生成所述输出信号。图4为本发明同步传输电路的实施例一的示意图；如图4所示，同步传输电路包括第一开关S1、第二开关S2和第三开关S3，输出端SDO经第一开关S1接收第一信号D1，输入端SDI经第二开关S2耦接输出端SDO，输入端SDI经第三开关S3和反相器41耦接输出端SDO，具体的，第三开关S3和反相器41串联耦接在输入端SDI和输出端SDO之间。可选的，所述同步传输电路包括第一缓冲器，用于和第二开关S2串联耦接在输入端SDI和输出端SDO之间，以加强驱动。可选的，在一个实施例中，同步传输电路包括第二缓冲器，用于与第三开关S3和反相器41串联耦接在输入端SDI和输出端SDO之间，以加强驱动。在另一个实施例中，反相器41被配置为反相缓冲器，以加强驱动。

图5为本发明同步传输电路的实施例一的工作波形图；其中VSDI为输入信号，D1为第一信号，VSDO为输出信号，Ai为第i个控制周期中的同步控制区间，Bi为第i个控制周期中的数据控制区间，V1为第一开关S1的控制信号，V2为第二开关S2的控制信号，V3为第三开关S3的控制信号。

结合图4和图5以说明同步传输电路的工作过程。如图5所示，在同步控制区间(即A1、A2和A3区间)，控制信号V1为低电平，第一开关S1关断；在数据控制区间(即B1和B2区间)，控制信号V1为高电平，第一开关S1导通，此时，输出信号SDO和输入信号SDI的电平相同。

在数据控制区间(即B1和B2区间)，控制信号V2和V3均为低电平，第二开关S2和第三开关S3均关断；在同步控制区间(即A1、A2和A3区间)，控制信号V2和V3中的一个选择性的为高电平，以使得第二开关S2和第三开关S3中的一个选择性地导通。

可选的，在所述同步控制区间(即A1、A2和A3区间)的开始时刻之前，采样输入信号VSDI和第一信号D1或输出信号VSDO的电平，当输入信号VSDI和第一信号D1或输出信号VSDO的电平相同时，第二开关S2在所述同步控制区间导通，第三开关S3在所述同步控制区间关断；当输入信号VSDI和第一信号D1或输出信号VSDO的电平相反时，第三开关S3在所述同步控制区间导通，第二开关S2在所述同步控制区间关断。

可选的，在所述同步控制区间(即A1、A2和A3区间)内，当输入信号VSDI和第一信号D1或输出信号VSDO的脉冲边沿跳变方式相同时，第二开关S2在所述同步控制区间导通，第三开关S3在所述同步控制区间关断；当输入信号VSDI和第一信号D1或输出信号VSDO的脉冲边沿跳变方式相反时，第三开关S3在所述同步控制区间导通，第二开关S2在所述同步控制区间关断。

图6为本发明同步传输电路的实施例二的示意图；通讯处理模块包括多路复用器，所述多路复用器包括第一控制端、第二控制端、输出端和第一～第三输入端，具体的，第一输入端00接收第一信号D1，第二输入端01耦接输入端SDI以接收输入信号VSDI，第三输入端10经反相器61耦接输入端SDI以接收输入信号VSDI，输出端耦接输出端SDO以产生输出信号VSDO，第一控制端接收第一控制信号A1，第二控制端接收第二控制信号A0。可选的，输入端SDI和第二输入端01之间耦接一个缓冲器，用于加强驱动。可选的，输入端SDI和第三输入端10之间耦接一个缓冲器，用于加强驱动。可选的，反相器61被配置为反相缓冲器，以加强驱动。

进一步的，多路复用器根据第一控制信号A1和第二控制信号A0，选择性的将第一信号、输入信号和输入信号的反相信号传递到输出端SDO。具体的，第一控制信号A1被配置为根据图5中的控制信号V1的反相信号、控制信号V2的反相信号和控制信号V3相与后得到的信号，即第二控制信号A0被配置为根据图5中的控制信号V1的反相信号、控制信号V2和控制信号V3的反相信号相与后得到的信号，即/>当A1A0的值为00时，多路复用器将第一信号D1输出作为输出信号；当A1A0的值为01时，多路复用器将输入信号VSDI输出作为输出信号；当A1A0的值为10时，多路复用器将输入信号VSDI的反相信号输出作为输出信号。

本发明还提供了一种同步传输方法，应用于串行通讯系统，所述串行通讯系统包括依次串联耦接的主机和多个从机，所述同步传输方法包括：在控制周期的同步控制区间，所述从机的输出信号由其自身的输入信号控制；在所述控制周期的数据控制区间，所述从机的输出信号由第一信号控制；以使得所述输出信号的周期和所述输入信号的周期同步；其中，所述第一信号的第一个周期的开始时刻比所述输入信号的第一个周期的开始时刻延迟第一时间。

所述第一时间大于所述输入信号的周期的k倍且小于所述输入信号的周期的(k+0.5)倍，其中，k为不小于零的整数。优选的，所述第一时间大于所述输入信号的周期且小于所述输入信号的周期的1.5倍。

进一步的，每个控制周期对应于所述输入信号的一个周期。所述同步控制区间的开始时刻在所述输入信号的对应周期的开始时刻之前；所述同步控制区间的截止时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间。所述数据控制区间的开始时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间；所述数据控制区间的截止时刻在所述输入信号的对应周期的一半至所述输入信号的对应周期的截止时间之间。

所述同步控制区间和所述数据控制区间按照时序进行交替。并且数据控制区间的开始时刻与相邻的同步控制区间的截止时刻为同一时刻，或者相邻的同步控制区间和数据控制区间之间间隔一段时间。

根据所述同步控制区间的开始时刻之前的所述输入信号和所述第一信号或所述输出信号的电平，或根据所述同步控制区间内所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式，控制所述同步控制区间中所述输出信号与所述输入信号的电平关系。

可选的，在所述同步控制区间的开始时刻之前，采样所述输入信号和所述第一信号的电平，当所述输入信号和所述第一信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述第一信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

可选的，在所述同步控制区间的开始时刻之前，采样所述输入信号和所述输出信号的电平，当所述输入信号和所述输出信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述输出信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

可选的，在所述同步控制区间，当所述输入信号和所述第一信号的脉冲边沿跳变方式相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述第一信号的脉冲边沿跳变方式相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

可选的，在所述同步控制区间，当所述输入信号和所述输出信号的脉冲边沿跳变方式相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；当所述输入信号和所述输出信号的脉冲边沿跳变方式相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

进一步的，在所述数据控制区间，所述输出信号和所述第一信号的电平相同。

虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。

依照本发明实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制所述发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (29)

1.一种同步传输方法，应用于串行通讯系统，其特征在于，所述串行通讯系统包括依次串联耦接的主机和多个从机，所述同步传输方法包括：

在控制周期的同步控制区间，所述从机的输出信号由其自身的输入信号控制；

在所述控制周期的数据控制区间，所述从机的输出信号由第一信号控制；

以使得所述输出信号的周期和所述输入信号的周期同步；

其中，所述第一信号的第一个周期的开始时刻比所述输入信号的第一个周期的开始时刻延迟第一时间。

2.根据权利要求1所述的同步传输方法，其特征在于：所述第一时间大于所述输入信号的周期的k倍且小于所述输入信号的周期的(k+0.5)倍，其中，k为不小于零的整数。

3.根据权利要求1所述的同步传输方法，其特征在于：每个控制周期对应于所述输入信号的一个周期。

4.根据权利要求3所述的同步传输方法，其特征在于：所述同步控制区间的开始时刻在所述输入信号的对应周期的开始时刻之前；所述同步控制区间的截止时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间。

5.根据权利要求3所述的同步传输方法，其特征在于：所述数据控制区间的开始时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间；所述数据控制区间的截止时刻在所述输入信号的对应周期的一半至所述输入信号的对应周期的截止时间之间。

6.根据权利要求1所述的同步传输方法，其特征在于：所述同步控制区间和所述数据控制区间按照时序进行交替。

7.根据权利要求1所述的同步传输方法，其特征在于：根据所述同步控制区间的开始时刻之前的所述输入信号和所述第一信号或所述输出信号的电平，或根据所述同步控制区间内所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式，控制所述同步控制区间内的所述输出信号与所述输入信号的电平关系。

8.根据权利要求7所述的同步传输方法，其特征在于：在所述同步控制区间的开始时刻之前，采样所述输入信号和所述第一信号的电平；

当所述输入信号和所述第一信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；

当所述输入信号和所述第一信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

9.根据权利要求7所述的同步传输方法，其特征在于：在所述同步控制区间的开始时刻之前，采样所述输入信号和所述输出信号的电平；

当所述输入信号和所述输出信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；

当所述输入信号和所述输出信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

10.根据权利要求7所述的同步传输方法，其特征在于：在所述同步控制区间：

当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；

当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

11.根据权利要求1所述的同步传输方法，其特征在于：在所述数据控制区间，所述输出信号和所述第一信号的电平相同。

12.一种芯片，其特征在于，包括：

输入端，被配置为接收输入信号；

输出端，被配置为输出输出信号；和

通讯处理模块，耦接在所述输入端和所述输出端之间，被配置为产生所述输出信号；

其中，在控制周期的同步控制区间，所述输出信号由所述输入信号控制，在所述控制周期的数据控制区间，所述输出信号由第一信号控制，以使得所述输出信号的周期和所述输入信号的周期同步；所述第一信号的第一个周期的开始时刻比所述输入信号的第一个周期的开始时刻延迟第一时间。

13.根据权利要求12所述的芯片，其特征在于：所述第一时间大于所述输入信号的周期的k倍且小于所述输入信号的周期的(k+0.5)倍，其中，k为不小于零的整数。

14.根据权利要求12所述的芯片，其特征在于：每个控制周期对应于所述输入信号的一个周期。

15.根据权利要求14所述的芯片，其特征在于：所述同步控制区间的开始时刻在所述输入信号的对应周期的开始时刻之前；所述同步控制区间的截止时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间。

16.根据权利要求14所述的芯片，其特征在于：所述数据控制区间的开始时刻在所述输入信号的对应周期的开始时刻至所述输入信号的对应周期的一半之间；所述数据控制区间的截止时刻在所述输入信号的对应周期的一半至所述输入信号的对应周期的截止时间之间。

17.根据权利要求12所述的芯片，其特征在于：所述通讯处理模块根据所述同步控制区间的开始时刻之前的所述输入信号和所述第一信号或所述输出信号的电平，或根据所述同步控制区间内所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式，控制所述同步控制区间内的所述输出信号与所述输入信号的电平关系。

18.根据权利要求17所述的芯片，其特征在于：在所述同步控制区间的开始时刻之前，采样所述输入信号和所述第一信号的电平；

当所述输入信号和所述第一信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；

当所述输入信号和所述第一信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

19.根据权利要求17所述的芯片，其特征在于：在所述同步控制区间的开始时刻之前，采样所述输入信号和所述输出信号的电平；

当所述输入信号和所述输出信号的电平相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；

当所述输入信号和所述输出信号的电平相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

20.根据权利要求17所述的芯片，其特征在于：在所述同步控制区间：

当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相同时，所述输出信号在所述同步控制区间和所述输入信号的电平相同；

当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相反时，所述输出信号在所述同步控制区间和所述输入信号的电平相反。

21.根据权利要求12所述的芯片，其特征在于：在所述数据控制区间内，所述输出信号和所述第一信号的电平相同。

22.根据权利要求12所述的芯片，其特征在于：所述通讯处理模块包括同步传输电路，所述同步传输电路包括第一开关、第二开关和第三开关，所述输出端经所述第一开关接收所述第一信号，所述输入端经所述第二开关耦接所述输出端，所述输入端经所述第三开关和反相器耦接所述输出端。

23.根据权利要求22所述的芯片，其特征在于：所述第一开关在所述同步控制区间关断，并在所述数据控制区间导通。

24.根据权利要求22所述的芯片，其特征在于：所述第二开关和所述第三开关选择性地在所述同步控制区间导通，所述第二开关和所述第三开关在所述数据控制区间均关断。

25.根据权利要求24所述的芯片，其特征在于：在所述同步控制区间的开始时刻之前，采样所述输入信号和所述第一信号或所述输出信号的电平，

当所述输入信号和所述第一信号或所述输出信号的电平相同时，所述第二开关在所述同步控制区间导通，所述第三开关在所述同步控制区间关断；

当所述输入信号和所述第一信号或所述输出信号的电平相反时，所述第三开关在所述同步控制区间导通，所述第二开关在所述同步控制区间关断。

26.根据权利要求24所述的芯片，其特征在于：在所述同步控制区间，

当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相同时，所述第二开关在所述同步控制区间导通，所述第三开关在所述同步控制区间关断；

当所述输入信号和所述第一信号或所述输出信号的脉冲边沿跳变方式相反时，所述第三开关在所述同步控制区间导通，所述第二开关在所述同步控制区间关断。

27.根据权利要求12所述的芯片，其特征在于：所述通讯处理模块包括同步传输电路，所述同步传输电路包括多路复用器，所述多路复用器的第一输入端接收所述第一信号，所述多路复用器的第二输入端耦接所述输入端，所述多路复用器的第三输入端经反相器耦接所述输入端，所述多用复用器的输出端耦接所述输出端，所述多路复用器的第一控制端接收第一控制信号，所述多数复用器的第二控制端接收第二控制信号。

28.根据权利要求27所述的芯片，其特征在于：所述多路复用器根据所述第一控制信号和所述第二控制信号，选择性的将所述第一信号、所述输入信号和所述输入信号的反相信号传递到所述输出端。

29.一种串行通讯系统，其特征在于，包括依次串联耦接的主机和多个从机，所述从机被配置为权利要求12-28任意一项所述的芯片；

其中，所述主机和所述多个从机通过单线总线依次耦接。