CN117762839B - 一种onfi phy的训练方法、onfi phy、芯片及电子设备 - Google Patents
一种onfi phy的训练方法、onfi phy、芯片及电子设备 Download PDFInfo
- Publication number
- CN117762839B CN117762839B CN202410091692.9A CN202410091692A CN117762839B CN 117762839 B CN117762839 B CN 117762839B CN 202410091692 A CN202410091692 A CN 202410091692A CN 117762839 B CN117762839 B CN 117762839B
- Authority
- CN
- China
- Prior art keywords
- data
- interface
- signal
- nand
- onfi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- CXOXHMZGEKVPMT-UHFFFAOYSA-N clobazam Chemical compound O=C1CC(=O)N(C)C2=CC=C(Cl)C=C2N1C1=CC=CC=C1 CXOXHMZGEKVPMT-UHFFFAOYSA-N 0.000 title claims abstract description 31
- 229940044442 onfi Drugs 0.000 title claims abstract description 31
- 238000012549 training Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000012545 processing Methods 0.000 claims description 19
- 238000004891 communication Methods 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract description 2
- 230000004044 response Effects 0.000 abstract description 2
- 238000005070 sampling Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种ONFI PHY的训练方法、ONFI PHY、芯片及电子设备,涉及闪存时序训练技术领域。本发明通过利用NAND控制器来控制OFI接口上接口数据信号和数据时钟信号的相位关系,来满足对NAND侧tDS/tDH的时序要求,这样可以摆脱传统技术中延迟链的限制,只需要控制器来产生接口控制信号,逻辑量小,响应速度更快,且能够适配不同厂商的NAND FLASH颗粒,适用性高。
Description
技术领域
本发明涉及闪存时序训练技术领域,具体为一种ONFI PHY的训练方法、ONFI PHY、芯片及电子设备。
背景技术
针对NAND FLASH而言,可以支持从多种模式,在低速模式的时候,速度最低可以支持到20MHz以下;在高速模式的时候,速度可以到3600MT/s。在数据写入时,需要DQS信号和DQ信号之间保证一定的时序,所以需要对DQS信号和DQ信号的相位进行训练。由于NAND的厂家不同,规范也不统一,各个厂家的参数也有一定偏差。
在现有技术中,是依靠延迟链DQ和DQS的时序训练在一定的范围之内,这种方式调整的时序取决于设备内部延迟链的大小。但在低速模式下,如果纯靠延迟链,无法在满足PPA指标的情况下将DQ和DQS的时序调节到规定范围内,而且不同厂家的NAND FLASH会有差异,范围可能也会有偏差,造成延迟链的调节范围不一定能满足各个厂家在低速模式下的需求,适用性较低。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解,因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种ONFI PHY的训练方法、ONFI PHY、芯片及电子设备,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:
一种ONFI PHY的训练方法,适用于移动设备中的OFI接口NAND,其特征在于,所述训练方法包括以下步骤:
根据用户指令,生成接口数据信号、接口控制信号、数据时钟信号,并将接口数据信号、接口控制信号、数据时钟信号发送到OFI接口;
OFI接口将接口数据信号和数据时钟信号发送到NAND的输入端,NAND根据接口数据信号和数据时钟信号在不同的输出端口分别生成闪存数据信号和闪存时钟信号;
通过改变接口控制信号初始相位来对接口数据信号和数据时钟信号的相位关系进行调整,进而调整闪存数据信号和闪存时钟信号的相位偏差;
采集闪存数据信号和闪存时钟信号的相位偏差,并与预设的偏差阈值进行比对,得到满足偏差阈值的接口控制信号。
优选的,数据时钟信号在OFI接口为一个慢速信号。
优选的,所述NAND包括NAND控制器和NAND物理层,所述OFI接口用于实现NAND控制器与NAND物理层之间的通信。
优选的,所述接口控制信号为上升沿时,NAND物理层对接口数据信号进行采集。
优选的,NAND物理层采集接口数据信号进行锁存并发送到NAND的输出端,NAND物理层采集数据时钟信号进行透传并发送到NAND的输出端。
优选的,所述接口控制信号由NAND控制器产生。
一种ONFI PHY,所述ONFI PHY分别与内存控制器和NADN Flash通信连接,所述ONFI PHY包括通信连接的信号模块、第一数据处理模块、第二数据处理模块和第三数据处理模块;
所述信号模块用于根据用户指令,生成接口数据信号、接口控制信号、数据时钟信号,并将接口数据信号、接口控制信号、数据时钟信号发送到OFI接口;
所述第一数据处理模块用于通过OFI接口将接口数据信号和数据时钟信号发送到NAND的输入端,NAND根据接口数据信号和数据时钟信号在不同的输出端口分别生成闪存数据信号和闪存时钟信号;
所述第二数据处理模块用于通过改变接口控制信号初始相位来对接口数据信号和数据时钟信号的相位关系进行调整,进而调整闪存数据信号和闪存时钟信号的相位偏差;
所述第三数据处理模块用于采集闪存数据信号和闪存时钟信号的相位偏差,并与预设的偏差阈值进行比对,得到满足偏差阈值的接口控制信号。
一种芯片,包括内存控制器和权利要求7所述的ONFI PHY,所述内存控制器与所述ONFI PHY通信连接。
一种电子设备,包括NADN Flash和权利要求8所述的芯片,所述NADN Flash与所述芯片中的ONFI PHY通信连接。
与现有技术相比,本发明的有益效果是:本发明通过利用NAND控制器来控制OFI接口上接口数据信号和数据时钟信号的相位关系,来满足对NAND侧tDS/tDH的时序要求,这样可以摆脱传统技术中延迟链的限制,只需要控制器来产生接口控制信号,逻辑量小,响应速度更快,且能够适配不同厂商的NAND FLASH颗粒,适用性高。
附图说明
图1为本发明流程示意图;
图2为本发明中的信号时序图示意图;
图3为现有技术的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,对本发明进一步详细说明。
需要说明的是,除非另外定义,本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”“下”“左”“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
实施例
请参阅图1-图3,本发明提供一种技术方案:
一种ONFI PHY的训练方法、ONFI PHY、芯片及电子设备,适用于移动设备中的OFI接口NAND,所述NAND包括NAND控制器和NAND物理层,NAND控制器是一种硬件与软件的组合,用于对NAND进行控制,NAND物理层用于将数据从逻辑层的帧转换为能在物理介质上进行传输的信号,OFI接口用于实现NAND控制器与NAND物理层之间的通信,训练方法包括以下步骤:
根据用户指令,生成接口数据信号OFI_wrdata、接口控制信号OFI_wrdata_EN、数据时钟信号OFI_DQS,并将接口数据信号OFI_wrdata、接口控制信号OFI_wrdata_EN、数据时钟信号OFI_DQS发送到OFI接口,数据时钟信号OFI_DQS在OFI接口为一个慢速信号,所述接口控制信号OFI_wrdata_EN由NAND控制器产生,且当接口控制信号OFI_wrdata_EN为上升沿时,NAND物理层对接口数据信号OFI_wrdata进行采集,从而利用接口控制信号OFI_wrdata_EN来控制接口数据信号OFI_wrdata的传输,实现对接口数据信号OFI_wrdata相位的改变。
OFI接口将接口数据信号OFI_wrdata和数据时钟信号OFI_DQS发送到NAND的输入端,NAND物理层采集接口数据信号OFI_wrdata进行锁存并发送到NAND的输出端,生成闪存数据信号PAD_DQ,由于NAND的物理层对接口数据信号OFI_wrdata进行了锁存处理,因此在接口控制信号OFI_wrdata_EN的第二个上升沿到来前,闪存数据信号PAD_DQ并不会改变,NAND物理层采集数据时钟信号OFI_DQS进行透传并发送到NAND的输出端,生成闪存时钟信号PAD_DQS,由于NAND的物理层对数据时钟信号OFI_DQS进行透传处理,因此闪存时钟信号PAD_DQS的频率、相位等性质与数据时钟信号OFI_DQS相同。
本发明还提供一种ONFI PHY,所述ONFI PHY分别与内存控制器和NADN Flash通信连接,所述ONFI PHY包括通信连接的信号模块、第一数据处理模块、第二数据处理模块和第三数据处理模块。
所述信号模块用于根据用户指令,生成接口数据信号、接口控制信号、数据时钟信号,并将接口数据信号、接口控制信号、数据时钟信号发送到OFI接口,第一数据处理模块用于通过OFI接口将接口数据信号和数据时钟信号发送到NAND的输入端,NAND根据接口数据信号和数据时钟信号在不同的输出端口分别生成闪存数据信号和闪存时钟信号,第二数据处理模块用于通过改变接口控制信号初始相位来对接口数据信号和数据时钟信号的相位关系进行调整,进而调整闪存数据信号和闪存时钟信号的相位偏差,第三数据处理模块用于采集闪存数据信号和闪存时钟信号的相位偏差,并与预设的偏差阈值进行比对,得到满足偏差阈值的接口控制信号。
本发明还提供一种芯片和一种电子设备,芯片包括内存控制器和权利要求7所述的ONFI PHY,所述内存控制器与所述ONFI PHY通信连接,电子设备包括包括NADN Flash和权利要求8所述的芯片,所述NADN Flash与所述芯片中的ONFI PHY通信连接。
参照图2的时序图可以看出,当接口控制信号OFI_wrdata_EN的第一个上升沿到来时,NAND物理层采集接口数据信号OFI_wrdata,采样数据为data0,将采样数据data0进行锁存并发送到NAND的输出端,生成闪存数据信号PAD_DQ同样等于data0,直至接口控制信号OFI_wrdata_EN的第二个上升沿到来时,NAND物理层再次采集接口数据信号OFI_wrdata,采样数据为data1,将采样数据data1进行锁存并发送到NAND的输出端,使得闪存数据信号PAD_DQ由data0变为data1,且接口控制信号OFI_wrdata_EN、接口数据信号OFI_wrdata、闪存数据信号PAD_DQ三者的初始相位相同。
由于数据时钟信号OFI_DQS、闪存时钟信号PAD_DQS的相位不受接口控制信号OFI_wrdata_EN的影响,因此,通过改变接口控制信号OFI_wrdata_EN的初始相位,便能够对接口数据信号OFI_wrdata和数据时钟信号OFI_DQS的相位关系进行调整,从而调整闪存数据信号PAD_DQ和闪存时钟信号PAD_DQS的相位偏差,再将相位偏差与预设的偏差阈值进行比对,得到初始相位能够满足偏差阈值的接口控制信号,偏差阈值包括NAND的数据建立时间tDS和数据保持时间tDH的范围,能够从NAND厂家提供的产品手册中得到。
上述公式均是去量纲取其数值计算,公式是由采集大量数据进行软件模拟得到最近真实情况的一个公式,公式中的预设参数由本领域的技术人员根据实际情况进行设置。
上述实施例,可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时,上述实施例可以全部或部分地以计算机程序产品的形式实现。本领域技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够、电子硬件,或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方法来执行,取决于技术方案的特定应用和设计约束条件。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,既可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。
Claims (9)
1.一种ONFI PHY的训练方法,适用于移动设备中的OFI接口NAND,其特征在于,所述训练方法包括以下步骤:
根据用户指令,生成接口数据信号、接口控制信号、数据时钟信号,并将接口数据信号、接口控制信号、数据时钟信号发送到OFI接口;
OFI接口将接口数据信号和数据时钟信号发送到NAND的输入端,NAND根据接口数据信号和数据时钟信号在不同的输出端口分别生成闪存数据信号和闪存时钟信号;
通过改变接口控制信号初始相位来对接口数据信号和数据时钟信号的相位关系进行调整,进而调整闪存数据信号和闪存时钟信号的相位偏差;
采集闪存数据信号和闪存时钟信号的相位偏差,并与预设的偏差阈值进行比对,得到满足偏差阈值的接口控制信号。
2.根据权利要求1所述的一种ONFI PHY的训练方法,其特征在于:数据时钟信号在OFI接口为一个慢速信号。
3.根据权利要求1所述的一种ONFI PHY的训练方法,其特征在于:所述NAND包括NAND控制器和NAND物理层,所述OFI接口用于实现NAND控制器与NAND物理层之间的通信。
4.根据权利要求3所述的一种ONFI PHY的训练方法,其特征在于:所述接口控制信号为上升沿时,NAND物理层对接口数据信号进行采集。
5.根据权利要求3所述的一种ONFI PHY的训练方法,其特征在于:NAND物理层采集接口数据信号进行锁存并发送到NAND的输出端,NAND物理层采集数据时钟信号进行透传并发送到NAND的输出端。
6.根据权利要求3所述的一种ONFI PHY的训练方法,其特征在于:所述接口控制信号由NAND控制器产生。
7.一种ONFI PHY,其特征在于:所述ONFI PHY分别与内存控制器和NADN Flash通信连接,所述ONFI PHY包括通信连接的信号模块、第一数据处理模块、第二数据处理模块和第三数据处理模块;
所述信号模块用于根据用户指令,生成接口数据信号、接口控制信号、数据时钟信号,并将接口数据信号、接口控制信号、数据时钟信号发送到OFI接口;
所述第一数据处理模块用于通过OFI接口将接口数据信号和数据时钟信号发送到NAND的输入端,NAND根据接口数据信号和数据时钟信号在不同的输出端口分别生成闪存数据信号和闪存时钟信号;
所述第二数据处理模块用于通过改变接口控制信号初始相位来对接口数据信号和数据时钟信号的相位关系进行调整,进而调整闪存数据信号和闪存时钟信号的相位偏差;
所述第三数据处理模块用于采集闪存数据信号和闪存时钟信号的相位偏差,并与预设的偏差阈值进行比对,得到满足偏差阈值的接口控制信号。
8.一种芯片,其特征在于:包括内存控制器和权利要求7所述的ONFI PHY,所述内存控制器与所述ONFI PHY通信连接。
9.一种电子设备,其特征在于:包括NADN Flash和权利要求8所述的芯片,所述NADNFlash与所述芯片中的ONFI PHY通信连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410091692.9A CN117762839B (zh) | 2024-01-23 | 2024-01-23 | 一种onfi phy的训练方法、onfi phy、芯片及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410091692.9A CN117762839B (zh) | 2024-01-23 | 2024-01-23 | 一种onfi phy的训练方法、onfi phy、芯片及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117762839A CN117762839A (zh) | 2024-03-26 |
CN117762839B true CN117762839B (zh) | 2024-08-23 |
Family
ID=90314536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410091692.9A Active CN117762839B (zh) | 2024-01-23 | 2024-01-23 | 一种onfi phy的训练方法、onfi phy、芯片及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117762839B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347081A (zh) * | 2010-07-30 | 2012-02-08 | 联芯科技有限公司 | 用于ddr控制器中dqs延迟的相位校准方法及装置 |
CN104750430A (zh) * | 2015-03-02 | 2015-07-01 | 湖南国科微电子有限公司 | 一种NAND Flash接口的访问方法及装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI302318B (en) * | 2006-09-06 | 2008-10-21 | Nanya Technology Corp | Memory control circuit and method |
US20150261446A1 (en) * | 2014-03-12 | 2015-09-17 | Futurewei Technologies, Inc. | Ddr4-onfi ssd 1-to-n bus adaptation and expansion controller |
TWI689927B (zh) * | 2018-08-31 | 2020-04-01 | 大陸商合肥沛睿微電子股份有限公司 | 儲存裝置及其nand快閃記憶體控制器 |
US11736098B2 (en) * | 2021-12-03 | 2023-08-22 | Samsung Electronics Co., Ltd. | Memory package, semiconductor device, and storage device |
KR20230083962A (ko) * | 2021-12-03 | 2023-06-12 | 삼성전자주식회사 | 메모리 패키지, 반도체 장치, 및 스토리지 장치 |
US20230377667A1 (en) * | 2022-05-23 | 2023-11-23 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN115827520A (zh) * | 2022-11-16 | 2023-03-21 | 江苏芯盛智能科技有限公司 | 一种闪存控制器、闪存控制系统及闪存控制方法 |
CN115862698B (zh) * | 2022-12-29 | 2023-10-10 | 中茵微电子(南京)有限公司 | 训练触发方法、onfi phy、芯片和电子设备 |
CN117076351B (zh) * | 2023-10-11 | 2024-01-19 | 合肥奎芯集成电路设计有限公司 | 基于onfi phy接口规范的内存访问方法和装置 |
-
2024
- 2024-01-23 CN CN202410091692.9A patent/CN117762839B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347081A (zh) * | 2010-07-30 | 2012-02-08 | 联芯科技有限公司 | 用于ddr控制器中dqs延迟的相位校准方法及装置 |
CN104750430A (zh) * | 2015-03-02 | 2015-07-01 | 湖南国科微电子有限公司 | 一种NAND Flash接口的访问方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN117762839A (zh) | 2024-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101131867B (zh) | 校准电路 | |
CN103345299B (zh) | 一种电压调整方法及相应的hpm、芯片和芯片系统 | |
US10484164B2 (en) | Clock and data recovery for pulse based multi-wire link | |
KR20160066037A (ko) | 최소의 phy 변경들로 그리고 프로토콜 변경들 없이 mipi d-phy 링크 레이트를 향상시키기 위한 방법 | |
US20180069692A1 (en) | Signal phase optimization in memory interface training | |
CN106464612A (zh) | 用于在物理传输介质上提供功率节省和干扰缓解的系统和方法 | |
EP3273359A1 (en) | Configurable clock tree | |
US7868660B2 (en) | Serial communications bus with active pullup | |
US10541841B1 (en) | Hardware transmit equalization for high speed | |
CN105355229A (zh) | 异步电路系统对同步随机存储器的写入电路和读取电路 | |
KR102467808B1 (ko) | 결정 피드백 등화를 갖는 직렬 데이터 수신기 | |
CN102760475B (zh) | 存储器电路及其控制方法 | |
CN117762839B (zh) | 一种onfi phy的训练方法、onfi phy、芯片及电子设备 | |
CN108984446B (zh) | 基于fpga原语的phy接口及fpga芯片 | |
US11704276B2 (en) | Propagation delay compensation for SPI interfaces | |
CN109815173B (zh) | 信号接收器的操作方法、脉冲宽度控制器及电子装置 | |
CN103901831A (zh) | 多控制器之间的通信系统 | |
EP2706712B1 (en) | Method and system for improving data transfer integrity | |
US7058149B2 (en) | System for providing a calibrated clock and methods thereof | |
CN104156336A (zh) | 一种usb2.0接口芯片的控制方法 | |
WO2022147000A1 (en) | Equalization for pulse-amplitude modulation | |
CN104503934B (zh) | 一种可扩展的串行传输器件 | |
CN107292066A (zh) | 一种基于ads和hspice的加密混合模型si仿真方法 | |
CN204143430U (zh) | 弹性先进先出存储器 | |
CN103001901A (zh) | 一种基于mdpcm的集成电路高速数字接口模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |