TWI689927B - 儲存裝置及其nand快閃記憶體控制器 - Google Patents

儲存裝置及其nand快閃記憶體控制器 Download PDF

Info

Publication number
TWI689927B
TWI689927B TW107130743A TW107130743A TWI689927B TW I689927 B TWI689927 B TW I689927B TW 107130743 A TW107130743 A TW 107130743A TW 107130743 A TW107130743 A TW 107130743A TW I689927 B TWI689927 B TW I689927B
Authority
TW
Taiwan
Prior art keywords
current
flash memory
circuit
level
signal
Prior art date
Application number
TW107130743A
Other languages
English (en)
Other versions
TW202011407A (zh
Inventor
黃識夫
林書民
吳若華
陳政宇
Original Assignee
大陸商合肥沛睿微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥沛睿微電子股份有限公司 filed Critical 大陸商合肥沛睿微電子股份有限公司
Priority to TW107130743A priority Critical patent/TWI689927B/zh
Priority to US16/244,321 priority patent/US10672499B2/en
Publication of TW202011407A publication Critical patent/TW202011407A/zh
Application granted granted Critical
Publication of TWI689927B publication Critical patent/TWI689927B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Abstract

一種快閃記憶體控制器適於一NAND快閃記憶體及一電壓供應電路，該電壓供應電路供應一電流予該快閃記憶體。快閃記憶體控制器包括快閃控制電路、電流感測電路、及處理器。快閃控制電路用以控制該快閃記憶體之操作，電流感測電路用以量測該快閃記憶體於該操作時的該電流，並輸出一電流值，處理器用以依據該電流值輸出一控制訊號。因此，快閃記憶體控制器可即時獲得快閃記憶體運作時消耗的電流值，並據以判斷快閃記憶體運作是否正常。具有該快閃記憶體控制器的儲存裝置可即時判斷快閃記憶體運作是否正常。

Description

儲存裝置及其NAND快閃記憶體控制器
本發明是關於一種快閃記憶體控制器，特別是一種NAND快閃記憶體控制器。
NAND快閃記憶體(NAND Flash memory)依其記憶體特性，大多應用於固態硬碟(Solid State Drive, SSD)、隨身碟與記憶卡。
NAND快閃記憶體的每個儲存單元(Cell)是依其電壓位準來表示其儲存的資訊。以三階儲存單元(Triple-Level Cell, TLC)為例，每個三階儲存單元可儲存8個不同的內容，包括：111, 011, 001, 101, 100, 000, 010, 110，這8個內容各別對應1個抹除位準(Erase State)及7個編程位準(Program States)之一。具體而言，當某個三階儲存單元的記錄電壓落於某一位準，即表示該三階儲存單元所儲存的內容是該位準對應的內容。
NAND快閃記憶體為確保寫入資料的正確性，快閃記憶體內部的控制器會在寫入一儲存單元後，讀取該儲存單元的電壓並判斷該電壓是否達預定電壓範圍(高於對應位準的下限)，若未達該預定電壓範圍，則會再寫入一次，直到該儲存單元之電壓達到該預定電壓範圍，此機制一般稱為校驗(Verification)。因此，對於特性較佳或壽命初期的儲存單元，其操作電壓較低或被寫入的次數仍較少；對於特性較差或已磨耗的儲存單元，即可能已被反覆地寫入，形成NAND快閃記憶體中各儲存單元、記憶頁、記憶區塊被寫入的次數不同，而快閃記憶體的編程與抺除的次數直接影響其使用壽命，業界為了避免NAND快閃記憶體短時間內大量損壞，導致儲存資料流失，因此，提出幾個判斷NAND快閃記憶體是否損壞的方法。
一種方式是透過監視錯誤更正碼(Error Correct Code, ECC)是否有增加的趨勢來判斷該NAND快閃記憶體之可能壽命。然而，由於快閃記憶體有上述校驗機制，在正常操作狀態下，ECC不會有明顯的變化，因此，若監視ECC，當發現ECC方瞬間飆高，往往已是該快閃記憶體的某一區塊瀕臨壽命終點。故，監視ECC之方法並無法有效地得知快閃記憶體當時的壽命狀態。
一種方式是利用儲存單元電壓分佈圖(Cell Voltage Distribution, ISPP, Incremental step programming pulse)進行判斷，門檻電壓分佈圖是指將整個記憶頁(Page)或記憶區塊(Block)中每一儲存單元的記錄電壓繪製於一圖表上，該圖主的水平軸為電壓，垂直軸為儲存單元數量。當快閃記憶體狀態正常時，該電壓分佈圖中各儲存單元之電壓會落在對應的位準。當快閃記憶體狀態異常時，落在對應的位準的儲存單元數量會大幅減少。如同前述，由於快閃記憶體有上述校驗機制，因此，當門檻電壓分佈圖呈現異常時，亦是該快閃記憶體瀕臨壽命終點，故此方法亦未能有效得知快閃記憶體當時的壽命狀態。
前述方法，除了僅具有辨識快閃記憶體瀕臨壽命終點之能力外，已知方法需於離線(將NAND快閃記憶體從儲存裝置或系統取下)方能操作。
鑑於上述，本案提出一種快閃記憶體控制器，控制器適於一NAND快閃記憶體及一電壓供應電路，該電壓供應電路供應一電流予該快閃記憶體。快閃記憶體控制器包括快閃控制電路、電流感測電路、及處理器。快閃控制電路用以控制該快閃記憶體之寫入、讀取、抹除，電流感測電路用以量測該快閃記憶體於該操作時的該電流，並輸出一電流值，處理器用以依據該電流值輸出一控制訊號。
依據一些實施例，電流感測電路包括電流轉電壓電路、感測控制電路、位準產生電路、及快閃類比轉數位電路。電流轉電壓電路連接於該電壓供應電路及該快閃記憶體之間並用以轉換該電流為一差分電壓。感測控制電路用以產生一位準訊號，位準產生電路用以依據該位準訊號產生多個位準，快閃類比轉數位電路用以依據該差分電壓及該些位準，輸出一數位訊號，該感測控制電路依據該位準訊號及該數位訊號輸出該電流值。
依據一些實施例，前述位準產生電路包括可調電流源及多個電阻器。可調電流源用以依據該位準訊號，產生一參考電流；電阻器依序串聯，該些電阻器接收該參考電流產生該些位準。
依據一些實施例，感測控制電路依一時序接收多個該數位訊號，並依據該些數位訊號，調整該位準訊號。
依據一些實施例，儲存裝置包括前述快閃記憶體控制器、電壓供應電路、及NAND快閃記憶體。電壓供應電路用以提供一電流予該快閃記憶體。快閃記憶體控制器包括快閃控制電路、電流感測電路、及處理器。快閃控制電路用以控制該快閃記憶體之寫入，電流感測電路用以量測該快閃記憶體於該操作時的該電流，並輸出一電流值，處理器用以依據該電流值輸出一控制訊號。
綜上所述，依據一些實施例，快閃記憶體控制器可即時獲得快閃記憶體運作時消耗的電流值，並據以判斷快閃記憶體運作是否正常。另依據一些實施例，具有該快閃記憶體控制器的儲存裝置可即時判斷快閃記憶體運作是否正常。
請參照圖1，圖1繪示本案儲存裝置一實施例之電路方塊示意圖。儲存裝置10包括一NAND快閃記憶體20、一電壓供應電路30、及一快閃記憶體控制器40。
儲存裝置10可以是任何具有NAND快閃記憶體20的儲存裝置，在一些實施例中，儲存裝置10是固態硬碟(Solid State Drive, SSD)、隨身碟、或記憶卡。
電壓供應電路30用以提供一電流予快閃記憶體20。快閃記憶體控制器40適於NAND快閃記憶體20及電壓供應電路30，快閃記憶體控制器40控制快閃記憶體20之操作，該操作包括編程(Program)、抹除(Erase)與讀取，其中，編程與抹除可統稱為寫入。快閃記憶體20包括多個區塊(Block) 200，每個區塊200包括多個頁(Page, 圖中未示)，快閃記憶體20進行抹除時，採用區塊抹除(Block Erase)；快閃記憶體20進行編程時，採用頁編程(Page Program)。快閃記憶體20進行編程、抹除與讀取時，其所需之電流量不相同，此電流係由電壓供應電路30供應。
前述快閃記憶體控制器40包括一快閃控制電路42、一電流感測電路44、及一處理器46。快閃控制電路42用以控制該快閃記憶體20之寫入，具體而言，快閃控制電路42控制該快閃記憶體20之編程與抹除。除此之外，快閃控制電路42亦控制該快閃記憶體20之讀取等作業。快閃控制電路42依據處理器46之控制，而控制快閃控制電路42控制該快閃記憶體20進行寫入或讀取。
電流感測電路44用以量測該快閃記憶體20之電流，舉例而言，電流感測電路44用以量測該快閃記憶體20於該寫入時的該電流，並輸出一電流值。具體而言，電流感測電路44的電流轉電壓電路440連接於該電壓供應電路30及該快閃記憶體20之間(供電線路之間)，電流轉電壓電路440具有一電流感測器，該電流感測器例如但不限於一電阻器441，當電壓供應電路30經過電流轉電壓電路440提供電流予快閃記憶體20時，電流轉換電壓電路440的兩端即產生一差分電壓(Vip, Vin，Vip稱P電位，Vin稱N電位)，電流感測電路44藉由將該差分電壓(Vip, Vin)除以該電流感測器之阻抗(例如但不限於電阻器441之阻抗)，即可獲得快閃記憶體20在進行該寫入時所消耗的電流值。同樣的，電流感測電路44亦可用以量測該快閃記憶體20於該抹除時或讀取時所消耗的電流，並輸出一電流值。
處理器46用以依據該電流值輸出一控制訊號。具體而言，處理器46接收電流感測電路44輸出之電流值，並依據該電流值輸出控制訊號。在一些實施例中，處理器46在該電流值超過預設的單次編程電流上限時，處理器46輸出的該控制訊號為異常訊號，並可記錄其快閃記憶體錯誤位置。前述單次編程電流上限可以是該快閃記憶體20在進行單次編程時，判定是否消耗的異常電流的值。
關於處理器46依據該電流值輸出控制訊號之其他實施例，容後詳述。
因此，從上述說明可知，快閃記憶體控制器40藉由電流感測電路44即可即時量測快閃記憶體20在進行編程、抹除、讀取等作業時所消耗的電流。而處理器46依據該電流值而得以判斷快閃記憶體20之操作狀態是否維持在正常狀態。此即時量測，除了可在快閃記憶體20操作的同時，處理器46即時得知某頁、某區塊是否損壞，處理器46更可以藉由收集足夠數量之電流值(依時序)，利用統計方法預測該快閃記憶體20可能損壞的時間，或還能繼續使用之寫入、抹除、或讀取次數。
其次，圖1之電流感測電路44之電流轉電壓電路440係位於快閃記憶體控制器40之外部，但在一些實施例中，電流轉電壓電路440係內建於快閃記憶體控制器40內，電壓供應電路30輸出之電流仍經由該電流轉電壓電路440再傳送至快閃記憶體20。
續請參考圖2，圖2繪示本案電流感測電路一實施例之電路方塊示意圖。在一些實施例中，前述電流感測電路44包括一電流轉電壓電路440、一感測控制電路442、一位準產生電路444、及一快閃類比轉數位電路446。
電流轉電壓電路440連接於該電壓供應電路30及該快閃記憶體20之間並用以轉換該電流為一差分輸入，圖2之電流轉電壓電路440之節點A連接於電壓供應電路30，節點B連接至快閃記憶體20。當快閃控制電路42控制該快閃記憶體20進行寫入(編程或抹除)或讀取時，電壓供應電路30所提供之電流即經過該電阻器441，電阻器441之兩端(節點A, B)各別具有一P電位Vip與N電位Vin，意即電阻器441兩端即具有一差分電壓(Vip, Vin)，電流感測電路44藉由將該差分電壓的差值(Vip-Vin)除以電阻器441之阻抗，而獲得該電流值。
感測控制電路442用以產生一位準訊號。此位準訊號與該電流值相關。當位準訊號愈高時，可量測的電流值的範圍即愈大，當位準訊號愈低時，可量測的電流值的範圍即愈小，容後詳述。
位準產生電路444用以依據該位準訊號產生多個位準Vrm, Vrm-1 Vr0。位準產生電路444的該些位準的數量即為該電流感測電路44的解析度。例如，若位準產生電路444能產生2~3個位準，則配置快閃類比轉數位電路446將輸出以二個位元(2 bits)表示，即DO[1:0]。若位準產生電路444能產生4~7個位準，則配置快閃類比轉數位電路446將輸出以三個位元(3 bits)表示，即DO[2:0]。
在一些實施例中，位準產生電路444包括一可調電流源445a及多個電阻器445b。可調電流源445a用以依據該位準訊號，對應地產生一參考電流。該些電阻器445b依序串聯，且該些電阻器445b接收該參考電流產生該些位準Vrm, Vrm-1…, Vr1, Vr0。
前述感測控制電路442利用該位準訊號控制可調電流源445a所產生的參考電流的大小，當位準訊號愈高時，參考電流即愈大，當位準訊號愈低時，參考電流即愈小。當參考電流愈大，該些電阻器445b串聯後兩端的電壓差即愈大，因此，位準產生電路444在相同的解析度下，能產生的最大位準的電壓差值(Vrm-Vr0)即愈大，感測控制電路442能量測的差分電壓的差值(對應電流值)即愈大。相反的，當參考電流愈小，該些電阻器445b串聯後兩端的電壓差即愈小，因此，位準產生電路444在相同的解析度下，能產生的最大位準的電壓差值(Vrm-Vr0)即愈小，感測控制電路442能量測的差分電壓的差值即愈小。
前述快閃類比轉數位電路446用以依據該差分電壓(Vip-Vin)及該些位準Vrm, Vrm-1 Vr0，輸出一數位訊號。在一些實施例中，快閃類比轉數位電路446將該差分電壓(Vip, Vin)的差值與該些位準Vrm, Vrm-1…, Vr0的差值(Vrm-Vr0, Vrm-1 – Vr0等)進行比較，即可獲得該差分電壓的差值(Vip-Vin)所對應的位準差值，快閃類比轉數位電路446將該對應的位準差值轉換為二進制數值並以該二進制數值輸出為該數位訊號。該數位訊號即對應該位準差值。
該感測控制電路442依據該位準訊號及該數位訊號輸出該電流值，容後詳述。
請參考圖3閱讀之，圖3繪示本案快閃類比轉數位電路一實施例之電路方塊示意圖。快閃類比轉數位電路446包括多個差分比較器447a, 447b, 447c, 447d及一M對N編碼電路448(M to N encoder logic)，各該差分比較器447a, 447b, 447c, 447d接收並比較前述差分電壓的差值(Vip-Vin)及對應的位準差值Vrm, Vrm-1…, Vr2, Vr1, Vr0，當差分電壓的差值(Vip- Vin)大於對應的位準差值Vrm, Vrm-1…, Vr2, Vr1, Vr0時，該差分比較器447a, 447b, 447c, 447d即輸出1 (高位準)，反之，則輸出0 (低位準)。因此，當差分電壓的差值(Vip-Vin)落在位準Vrm與Vrm-1之間時，第一差分比較器447a輸出0，其餘差分比較器447b, 447c, 447d輸出1。
M對N編碼電路448用以將輸入訊號進行編碼，轉換為二進制數值，輸出為該數位訊號。續以上述舉例進行說明，若快閃類比轉數位電路包括4個差分比較器447a, 447b, 447c, 447d，第一差分比較器447a輸出0，其餘差分比較器447b, 447c, 447d輸出1，此時，M對N編碼電路448接收到數值由上而下為0, 1, 1, 1，M對N編碼電路448即將之編碼為DO[2:0]=011(二進制)。M對N編碼電路448可由邏輯電路來實現。
請再參閱圖2，接續上述快閃類比轉數位電路446的舉例，若該些電阻器445b的數量為4，且每一個電阻器445b的阻值相同為1k歐姆，感測控制電路442所輸出的位準訊號使得可調電流源445輸出的參考電流為10uA，則位準產生電路444產生的位準為0mV, 10mV, 20mV, 30mV與40mV，該些位準的電壓差包括10mV, 20mV, 30mV與40mV，即前述差分比較器447a, 447b, 447c, 447d各別接收位準電壓差為40mV, 30mV, 20mV, 10mV。當該數位訊號輸出值為DO[2:0]=011 (二進制)，即表示電流轉電壓電路440所輸出的差分電壓為DO[2:0]=011對應的30- 40 mV之間。若該電阻器441之阻抗為0.5歐姆，則該快閃記憶體於該寫入時的該電流為60- 80 mA之間。
另接續上述快閃類比轉數位電路446的舉例，若該些電阻器445b的數量為4，且每一個電阻器445b的阻值相同為1k歐姆，感測控制電路442所輸出的位準訊號使得可調電流源445輸出的參考電流為20uA，則位準產生電路444產生的述位準為0mV, 20mV, 40mV, 60mV與80mV，該些位準的電壓差包括20mV, 40mV, 60mV與80mV，即前述差分比較器447a, 447b, 447c, 447d各別接收位準電壓差為80mV, 60mV, 40mV, 20mV。當該數位訊號輸出值為DO[2:0]=011 (二進制)，即表示電流轉電壓電路440所輸出的差分電壓為DO[2:0]=011對應的60- 80 mV之間。若該電阻器441之阻抗為0.5歐姆，則該快閃記憶體於該寫入時的該電流為120- 160 mA之間。
由上述二個舉例可知，快閃類比轉數位電路446輸出相同之數位訊號，該相同數位訊號所代表之電壓值與前述位準有關，當位準(位準電壓差)愈高，相同數位訊號所代表之電壓值即愈大；當位準(位準電壓差)愈低，相同數位訊號所代表之電壓值即愈小。如同前述，該些位準是由感測控制電路442發出的位準訊號決定。因此，感測控制電路442能依位準訊號及數位訊號而獲得對應的電壓值及電流值。
其次，運作時，感測控制電路442會連續獲得多個電流值，當感測控制電路442連續收到的該數位訊號是該快閃類比轉數位電路446的輸出上限(以前述舉例而言，該上限為DO[2:0]=100)，此表示連續接收到的該差分電壓都高於該位準產生電路444所產生的最高位準電壓差(Vrm-Vr0)，因此，感測控制電路442調高該位準訊號，以使得電流感測電路44能夠進一步量測出該差分電壓的實際差分電壓值；相反地，當感測控制電路442連續收到的該數位訊號是該快閃類比轉數位電路446的輸出下限(以前述舉例而言，該輸出下限為DO[2:0]=000)，此表示連續接收到的該差分電壓都低於該位準產生電路444所產生的最低位準電壓差(Vr1-Vr0)，因此，感測控制電路442調低該位準訊號，以使得電流感測電路44能夠進一步量測出該差分電壓的實際差分電壓值。
由上述說明可知，感測控制電路442依一時序接收多個該數位訊號，並依據該些數位訊號，調整該位準訊號。具體而言，感測控制電路442藉由連續獲得的電流值，決定其輸出的位準訊號之大小，以更準確地量測快閃記憶體20所消耗的電流值。當感測控制電路442連續收到的數位訊號大部分(例如但不限於連續收到的90%的數位訊號)都介於快閃類比轉數位電路446的輸出上限與下限之間，即表示目前的位準訊號適當，感測控制電路442即維持該位準訊號的大小。其次，在快閃記憶體控制器40一開始運作時，感測控制電路442可以一預設值做為該位準訊號，並經一段時間的位準訊號的調整後，即可獲得適當的位準訊號。此預設值可在快閃記憶體控制器40設計或測試值，依實驗獲得。
快閃類比轉數位電路446的取樣頻率，與快閃記憶體20單次編程、抹除、讀取之時間有關，以圖5快閃記憶體20的時間-電流圖為例(容後詳述)，圖中顯示單次編程時間大約5微秒(us)，若欲在單次編程時間內獲得5個取樣點(獲得5個數位訊號)，快閃類比轉數位電路446的取樣頻率可以為1MHz。
為協助了解處理器46依據快閃記憶體20消耗的電流值輸出控制訊號之一些實施例，在此先說明處理器46收到的多個電流值所繪製之時間-電流圖。請先同時參閱圖4及圖5，圖4繪示本案電流感測電路一實施例之電流感測結果示意圖。圖5繪示圖4標示5-5位置之局部放大示意圖。
圖4為依據一些實施例，處理器40經由快閃控制電路42對快閃記憶體20進行資料編程作業時，處理器46持續接收電流感測電路44所輸出的電流值，並將之繪製成時間-電流圖，其水平軸為時間(從730毫秒us至9.73微秒ms)，垂直軸為電流大小。時間-電流圖中上方曲線為編程時的電流值，下方曲線表示快閃記憶體20正在進行的程序。例如，圖上標示PRG的時間區間，為快閃記憶體20正在進行編程，而在二個相鄰編程PRG區間之間的時間區間，為快閃控制電路42對快閃記憶體20進行資料傳輸。同樣的，當處理器46經由快閃控制電路42對快閃記憶體20進行資料抹除作業時，亦可獲得抹除的時間-電流圖；當處理器46經由快閃控制電路42對快閃記憶體20進行資料讀取作業時，亦可獲得讀取的時間-電流圖。
圖5中可以看出，雜訊位準電流值約為44.8 mA。在3.92ms至4.42ms區間，編程過程中的最大電流約為40 mA (即84.8 – 44.8 mA)，而該編程時間區間內，較低電流約為5.2 mA (即50 – 44.8 mA)。從圖5的PRG區間的多個電流值可以看出，大部分量測得到的電流值(稱編程電流值，容後詳述)均在5.2 mA至40 mA之間，無過多的電流值在下限或上限，此即表示感測控制電路442所輸出的位準訊號適當，無需調高或調低該位準訊號。
圖4中的單一編程區間(PRG)即對應一特定頁的編程(稱頁編程)，如圖5的3.92 – 4.42 ms時間區間即對應一特定頁的「頁編程」，每個「頁編程」包括多個「編程作業」，意即，圖5中的每一個電流的峰值個別對應快閃記憶體20對該頁的一次編程作業，單次編程作業時所量測而得的電流值稱為編程電流值。前述編程作業是指快閃記憶體20在接收了快閃控制電路42傳來欲寫入(含編程及抹除)的資料後(該些寫入資料各別對應111, 011, 001, 010, 100, 000, 101, 110，共分為八群)，會對寫入頁中的每一儲存單元(Cell)各別先進行一次(第一次)的編程作業，在一些實施例中，第一次的編程作業所採用的編程脈衝電壓(Program Pulse)是對應前述1個抹除位準(Erase State)及7個編程位準(Program States)中最低的電壓位準，完成該第一次編程作業後，會判斷欲寫入該最低電壓位準的儲存單元是否已具有該最低電壓位準(稱Verification)，若已達該最低電壓位準，則快閃記憶體20在下一次(第二次)的編程作業時，即不對該些儲存單元施予編程脈衝電壓(Program Pulse)，意即，快閃記憶體20僅對其餘的儲存單元進行對應次低的電壓位準的編程作業；快閃記憶體20在完成此第二次編程作業時，亦會進行確認(Verification)，依此類推，直到對應最高電壓位準的編程作業完成為止。也就是說，每個儲存單元會依其所欲儲存的資料內容而被施予1至N次(N為大於1的正整數)的編程脈衝電壓(Program Pulse)。
如同前述，快閃記憶體20在正常情形下，對每一儲存單元(Cell)之編程，施予1至N次編程脈衝電壓即會成功，意即對儲存單元進行N次的編程作業，即可使該儲存單元儲存的記錄電壓落在對應的編程位準區間。圖4及圖5中高電流值係對應編程作業次數較高的儲存單元(其儲存之資料的編程位準較高)之編程作業，而較低電流值則對應編程作業次數較低的儲存單元(其儲存之資料的編程位準較低)之編程作業。舉三階儲存單元為例，資料011之編程位準較資料110之編程位準為低，因此，快閃記憶體20對某儲存單元編程011時，其所需電流即低於編程110之電流。
相反的，當某儲存單元已過度磨損或瀕臨壽命終點，快閃記憶體20對該儲存單元之編程作業之次數會高於正常次數，方能使該儲存單元儲存之記錄電壓符合對應的編程位準，因此，對該儲存單元編程的整體電流消耗量將大於正常儲存單元。若整個頁或區塊包括了較多的已過度磨損或瀕臨壽命終點儲存單元，則對應該頁或該區塊的總電流消耗量將上升，因此，處理器46即可藉由設定頁總電流值的和、塊和門檻來判斷該頁或該塊是否異常或即將異常。
以下說明處理器46依據快閃記憶體20消耗的電流值輸出控制訊號之一些實施例。
在一些實施例中，處理器46依據電流值，判斷快閃記憶體20中的某個頁或某個區是否屬於正常狀態，並輸出對應的控制訊號。具體而言，處理器46在接收對應某個頁的多個電流值時，判斷該些電流值是否正常，處理器46於該些電流值為正常時，輸出的該控制訊號為正常訊號，處理器46於該些電流值為異常時，輸出的該控制訊號為異常訊號。前述的電流值可以是頁寫入作業時的電流值、頁編程作業時的電流值、頁抹除作業時的電流值、或頁讀取作業時的電流值。
在一些實施例中，前述依據多個該電流值進行判斷方式為：當某一頁對應的總電流值的和大於一頁和門檻時，該頁即屬於異常；反之，該頁即屬於正常。前述頁和門檻指的是快閃記憶體20中對一頁進行寫入(包括編程與抹除)時，累積消耗之總電流量。在一些實施例中，當某一頁對應的總編程電流值的和大於一頁編程和門檻時，該頁即屬於異常；反之，該頁即屬於正常。前述頁的總電流量亦可以是頁抹除總電流量，頁和門檻即對應為頁抹除和門檻。
在一些實施例中，前述依據多個該電流值進行判斷方式為：當某一頁內的編程電流值大於一編程電流上限的數量佔整體數量之比例大於百分之二十時，該頁即屬於異常；反之，該頁即屬於正常。前述編程電流值是指快閃記憶體20進行頁編程(Program)時，每次的編程作業時所量測而得的電流值，例如圖5中的每一峰值；編程電流上限指快閃記憶體20單一編程作業時，若其電流大於該編程電流上限，即表示該頁的大部分儲存單元很可能已接近損壞。因此，若在頁編程時，編程電流值大於編程電流上限的總次數佔整體編程作業總數(即頁編程中編程作業的次數)之比例大於百分之二十時，即判斷該頁屬於異常。
在一些實施例中，當某一區塊對應的總電流值的和大於一塊和門檻時，該區塊即屬於異常；反之，該區塊即屬於正常。前述的塊總電流值及塊和門檻，亦可改為編程、抹除之塊總電流值及塊和門檻。在一些實施例中，前述依據多個該電流值之判斷方式為：當某一區塊內的各編程電流值大於一編程電流上限的數量佔整體數量之比例大於百分之二十時，該區塊即屬於異常；反之，該區塊即屬於正常。
在一些實施例中，該處理器46在接收多個該電流值時，處理器46將該些電流與一預定電流樣板比對，以判斷該些電流值是否正常。處理器46於該些電流值為正常時，輸出的該控制訊號為正常訊號；於該些電流值為異常時，輸出的該控制訊號為異常訊號。其中，該預定電流樣板為一頁間斜率上限，處理器46對連續收到的多個頁的多個電流值進行判斷，例如，將每個頁中10%最高電流值取平均值，並將連續頁的該些平均值進行趨近線運算並獲得該趨近線之斜率，當該趨近線之斜率大於連續頁斜率上限時，處理器46即判斷該些頁為異常或該些頁所屬於區塊為異常，輸出的該控制訊號為異常訊號。
前述處理器46依據電流值判斷某頁或某區塊為異常之意涵並非指該頁或區塊已損壞，而是很可能已接近損壞，因此，該異常可指即將損壞。前述處理器46依據電流值判斷某頁或某區塊為正常之意涵，指依該判斷方式，並非異常，但並非表示該頁或區塊不會因其他判斷方式而判斷為異常(可能即將損壞)。當處理器46依某判斷方式判斷某頁或某區塊為正常時，亦可不輸出該控制訊號。
在處理器46輸出的控制訊號為異常時，處理器46可進一步標示該異常所對應的頁或區塊為損壞，以避免寫入該頁或區塊之資訊產生錯誤。處理器46可搭配壞區管理機制(Bad Block Management, BBM)，對壞區進行管理。
上述一些實施例所述的頁和門檻、頁編程和門檻、頁抹除和門檻、編程電流上限、頁總電流值的和、塊和門檻、及頁間斜率上限可經由實驗獲得。舉例而言，可以對多個快閃記憶體20進行老化測試，並持續量測其消耗電流值，經過統計及考量安全係數，即可獲得該些門檻、和與上限；或者對同一快閃記憶體20內不同的頁與區塊進行老化測試，或任何統計預測方法，即可獲得該些門檻、和與上限。
綜上所述，依據一些實施例，快閃記憶體控制器可即時獲得快閃記憶體運作時消耗的電流值，並據以判斷快閃記憶體運作是否正常。依據一些實施例，具有該快閃記憶體控制器的儲存裝置可即時判斷快閃記憶體運作是否正常。
10            儲存裝置                          20              NAND快閃記憶體 30            電壓供應電路                   200            區塊 40            快閃記憶體控制器             42              快閃控制電路 44            電流感測電路                   46              處理器 440          電流轉電壓電路                441            電阻器 442          感測控制電路                   444            位準產生電路 445a         可調電流源                       445b          電阻器 446          快閃類比轉數位電路         448            M對N編碼電路 447a, 447b, 447c, 447d                     差分比較器 DI            輸入接腳                          DO            輸出接腳 PRG         編程區間                          Vip, Vin     差分電壓 Vrm, Vrm-1…, Vr1, Vr0                    位準
圖1繪示本案儲存裝置一實施例之電路方塊示意圖。 圖2繪示本案電流感測電路一實施例之電路方塊示意圖。 圖3繪示本案快閃類比轉數位電路一實施例之電路方塊示意圖。 圖4繪示本案電流感測電路一實施例之電流感測結果示意圖。 圖5繪示圖4標示5-5位置之局部放大示意圖。
10            儲存裝置                          20              NAND快閃記憶體 30            電壓供應電路                   200            區塊 40            快閃記憶體控制器             42              快閃控制電路 44            電流感測電路                   46              處理器 440          電流轉電壓電路                441            電阻器 Vip, Vin   差分電壓

Claims (10)

  1. 一種快閃記憶體控制器，適於一NAND快閃記憶體及一電壓供應電路，該電壓供應電路供應一電流予該快閃記憶體，該快閃記憶體控制器包括：一快閃控制電路，用以控制該快閃記憶體之操作；一電流感測電路，用以量測該快閃記憶體於該操作時的該電流，並輸出一電流值，其中該電流感測電路包括：一電流轉電壓電路，連接於該電壓供應電路及該快閃記憶體之間並用以轉換該電流為一差分電壓；一感測控制電路，用以產生一位準訊號；一位準產生電路，用以依據該位準訊號產生多個位準；及一快閃類比轉數位電路，用以依據該差分電壓及該些位準，輸出一數位訊號，該感測控制電路依據該位準訊號及該數位訊號輸出該電流值；及一處理器，用以依據該電流值輸出一控制訊號。
  2. 如請求項1所述之快閃記憶體控制器，其中該快閃記憶體之該操作包括有下列至少其一：編程、抹除、及讀取。
  3. 如請求項1所述之快閃記憶體控制器，其中該位準產生電路包括：一可調電流源，用以依據該位準訊號，產生一參考電流；及多個電阻器，依序串聯，該些電阻器接收該參考電流產生該些位準。
  4. 如請求項1-3中任一項所述之快閃記憶體控制器，其中該感測控制電路依一時序接收多個該數位訊號，並依據該些數位訊號，調整該位準訊號。
  5. 一種儲存裝置，包括：一NAND快閃記憶體；一電壓供應電路，用以提供一電流予該快閃記憶體；及一快閃記憶體控制器，包括：一快閃控制電路，用以控制該快閃記憶體之操作；一電流感測電路，用以量測該快閃記憶體於該操作時的該電流，並輸出一電流值，其中該電流感測電路包括：一電流轉電壓電路，連接於該電壓供應電路及該快閃記憶體之間並用以轉換該電流為一差分電壓；一感測控制電路，用以產生一位準訊號；一位準產生電路，用以依據該位準訊號產生多個位準；及一快閃類比轉數位電路，用以依據該差分電壓及該些位準，輸出一數位訊號，該感測控制電路依據該位準訊號及該數位訊號輸出該電流值；及一處理器，用以依據該電流值輸出一控制訊號。
  6. 如請求項5所述之儲存裝置，其中該快閃記憶體之該操作包括有下列至少其一：編程、抹除、及讀取。
  7. 如請求項5所述之儲存裝置，其中該位準產生電路包括： 一可調電流源，用以依據該位準訊號，產生一參考電流；及多個電阻器，依序串聯，該些電阻器接收該參考電流產生該些位準。
  8. 如請求項5-7中任一項所述之儲存裝置，其中該感測控制電路依一時序接收多個該數位訊號，並依據該些數位訊號，調整該位準訊號。
  9. 如請求項5-7中任一項所述之儲存裝置，其中該處理器在接收多個該電流值時，判斷該些電流值是否正常，並於該些電流值為正常時，輸出的該控制訊號為正常訊號，於該些電流值為異常時，輸出的該控制訊號為異常訊號。
  10. 如請求項5-7中任一項所述之儲存裝置，其中該處理器在接收多個該電流值時，該處理器將該些電流與一預定電流樣板比對，以判斷該些電流值是否正常，該處理器於該些電流值為正常時，輸出的該控制訊號為正常訊號，於該些電流值為異常時，輸出的該控制訊號為異常訊號。
TW107130743A 2018-08-31 2018-08-31 儲存裝置及其nand快閃記憶體控制器 TWI689927B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107130743A TWI689927B (zh) 2018-08-31 2018-08-31 儲存裝置及其nand快閃記憶體控制器
US16/244,321 US10672499B2 (en) 2018-08-31 2019-01-10 NAND flash memory controller and storage apparatus applying the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107130743A TWI689927B (zh) 2018-08-31 2018-08-31 儲存裝置及其nand快閃記憶體控制器

Publications (2)

Publication Number Publication Date
TW202011407A TW202011407A (zh) 2020-03-16
TWI689927B true TWI689927B (zh) 2020-04-01

Family

ID=69641532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130743A TWI689927B (zh) 2018-08-31 2018-08-31 儲存裝置及其nand快閃記憶體控制器

Country Status (2)

Country Link
US (1) US10672499B2 (zh)
TW (1) TWI689927B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439896B1 (ja) * 2018-08-21 2018-12-19 富士通株式会社 メモリ書き込み制御装置及び不揮発性メモリの不良判定方法
US11107509B1 (en) 2020-06-12 2021-08-31 Micron Technology, Inc. Continuous sensing to determine read points

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814065A (en) * 2006-07-14 2008-03-16 Micron Technology Inc Current sensing for flash
TWI563378B (en) * 2015-10-21 2016-12-21 Quanta Comp Inc Power supply unit, testing method and non-transitory computer-readable storage medium
TW201810281A (zh) * 2012-10-04 2018-03-16 賽普拉斯半導體公司 用於記憶體應用的與供應電能相關的可控制寫入總量

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390814B2 (en) * 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9454448B2 (en) * 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US10684794B2 (en) * 2017-05-18 2020-06-16 Sandisk Technologies Llc Distributed power management for non-volatile memory controllers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814065A (en) * 2006-07-14 2008-03-16 Micron Technology Inc Current sensing for flash
TWI343578B (en) * 2006-07-14 2011-06-11 Micron Technology Inc Current sensing for flash
TW201810281A (zh) * 2012-10-04 2018-03-16 賽普拉斯半導體公司 用於記憶體應用的與供應電能相關的可控制寫入總量
TWI563378B (en) * 2015-10-21 2016-12-21 Quanta Comp Inc Power supply unit, testing method and non-transitory computer-readable storage medium
TW201715337A (zh) * 2015-10-21 2017-05-01 廣達電腦股份有限公司 電源供應單元、測試方法以及非暫態電腦可讀取存儲媒體

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
慧聰機械網，「萬用表的那些實用測量技巧 這回你掌握了嗎?」，2017/01/23，壹讀，https://read01.com/zh-tw/RDDjjG.html#.XG32w-gzaUk *

Also Published As

Publication number Publication date
TW202011407A (zh) 2020-03-16
US20200075107A1 (en) 2020-03-05
US10672499B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
CN109634527B (zh) 一种ssd内实现的闪存寿命预测方法
US10115457B2 (en) Threshold voltage distribution determination by sensing common source line currents
KR100760886B1 (ko) 기록가능한 트랙킹 셀
US11762599B2 (en) Self adapting iterative read calibration to retrieve data from memory cells
CN101529526B (zh) 用于估计和报告闪存盘存储器的预期寿命的方法
CN102027548B (zh) 具有用于编程、验证和读取的参考电压电平的适应性设置的非易失性多电平存储器
US11662905B2 (en) Memory system performance enhancements using measured signal and noise characteristics of memory cells
US20220215261A1 (en) Analysis of memory sub-systems based on threshold distributions
JP2009026436A (ja) 集合的特性を用いてメモリの閾電圧分布を測定する方法
US20220027083A1 (en) Regression Neural Network for Identifying Threshold Voltages to be Used in Reads of Flash Memory Devices
US11960349B2 (en) Power management component for memory sub-system voltage regulation
TWI689927B (zh) 儲存裝置及其nand快閃記憶體控制器
US9594615B2 (en) Estimating flash quality using selective error emphasis
US20210273650A1 (en) Classification of error rate of data retrieved from memory cells
TW201411634A (zh) 測量記憶體錯誤校正資料之方法及儀器
CN109830255B (zh) 一种基于特征量的闪存寿命预测方法、系统及存储介质
US11789640B2 (en) Estimation of read level thresholds using a data structure
TWI714192B (zh) 快閃記憶體的運作狀態的偵測方法及運作電流的獲得方法
CN110890121B (zh) 储存装置及其nand快闪记忆体控制器
US6301157B1 (en) Method and circuit for testing memory cells in a multilevel memory device
US9256375B2 (en) Level placement in solid-state memory
CN111444038B (zh) 闪存存储器可靠性的实时检测方法、检测设备及存储系统
US20230395170A1 (en) Adaptive calibration for threshold voltage offset bins
JP2003059299A (ja) 半導体記憶装置とそのテスト方法