CN117748997A - 一种基于fpga和单片机的电机位置校准方法和系统 - Google Patents

Abstract

本发明公开了一种基于FPGA和单片机的电机位置校准方法和系统，该方法包括，通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿；根据捕获的A相信号和B相信号及其对应的上升沿和下降沿，进行电机运动方向的判断并对A相信号和B相信号的脉冲数的计数；根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号；根据首次触发校准触发信号与再次触发校准触发信号之间的脉冲数差值计算出Z脉冲补偿值，对单片机解算电机动子的位置进行补偿校准。本发明方法可以减少因电机正向运动与反向运动时Z相信号的产生位置不同而产生的误差，提高了定位精度和重复定位精度。

Description

一种基于FPGA和单片机的电机位置校准方法和系统

技术领域

本发明属于自动化技术领域，特别涉及一种基于FPGA和单片机的电机位置校准方法和系统，用于电机动子位置的校准。

背景技术

在交流伺服控制系统中，电机(动子)的位置反馈信号对控制性能和定位精度起着至关重要的作用。为了满足测量精度与系统成本之间的平衡，增量式正交脉冲编码器被广泛应用于电机的位置检测中。由于增量式正交脉冲编码器无记忆功能，在现场环境恶劣和电磁干扰严重的应用场合中，编码器的位置检测结果往往会产生偏差，长时间会造成位置信号的误差累积，影响电机位置精度，因此常采用Z相脉冲信号对A相和B相正交信号进行校正。

目前常采用Hall元件搭配磁铁形成磁传感器来实现Z相信号的产生，不过因磁传感器有迟滞效应，响应速度有限，使得编码器输出的Z相信号与A相信号、B相信号的相位一致性较差，从而使得校正存在一定误差。另外，常规的Z脉冲校准方法采用单片机外部中断触发的方式进行，这种方式由于Z相信号在电机正向运动和反向运动时的对应的零点位置不同，从而导致触发外部中断的位置也不同，因此单片机解算出的电机(动子)位置的定位精度差，同时校准后电机正反运动时存在回差，降低了重复定位的精度，故该方法无法在高精度场合使用。

发明内容

为解决现有技术中存在的问题，本发明提供一种基于FPGA和单片机的电机位置校准方法和系统。

本发明的技术方案如下：

一种基于FPGA和单片机的电机位置校准方法，所述单片机根据电机编码器的输出信号解算电机动子的位置，所述方法包括：

通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿；所述电机编码器的输出信号包括A相信号、B相信号和Z相信号；

根据捕获的A相信号和B相信号及其对应的上升沿和下降沿，进行电机运动方向的判断并对A相信号和B相信号的脉冲数进行计数；

根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号；

根据首次触发校准触发信号与再次触发校准触发信号之间的脉冲数差值计算出Z脉冲补偿值，对单片机解算电机动子的位置进行补偿校准。

进一步地，所述通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿的具体方法包括：

通过FPGA的IO引脚获取电机编码器的输出信号，利用FPGA内部时钟检测IO信号，比较相邻两时钟周期IO信号的高低电平变化，以此捕获所述编码器输出信号的上升沿和下降沿的到来。

进一步地，所述根据所捕获的A相信号和B相信号的上升沿和下降沿，进行电机运动方向的判断的具体方法包括：

当A相信号上升沿到来时，若B相信号为1，则电机运动方向为正向，若B相信号为0，则电机运动方向为反向；

当A相信号下降沿到来时，若B相信号为0，则电机运动方向为正向，若B相信号为1，则电机运动方向为反向；

当B相信号上升沿到来时，若A相信号为0，则电机运动方向为正向，若A相信号为1，则电机运动方向为反向；

当B相信号下降沿到来时，若A相信号为1，则电机运动方向为正向，若A相信号为0，则电机运动方向为反向。

进一步地，所述根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号的具体方法包括：

当电机运动方向为正向时，以Z相信号的上升沿为校准触发信号；当电机运动方向为反向时，以Z相信号的下降沿为校准触发信号。

进一步地，所述首次触发校准触发信号与再次触发校准触发信号之间的脉冲数差值，计算出Z脉冲补偿值的具体方法包括：

首次触发校准触发信号时，记录首次触发时刻对应的FPGA时钟周期下的脉冲数，并将该脉冲数传递给单片机，单片机将该脉冲数作为Z脉冲校准零点值count0；

再次触发校准触发信号时，记录再次触发时刻对应的FPGA时钟周期下的脉冲数，并将Z脉冲触发标志位置为1，且将该脉冲数以及Z脉冲触发标志位传递给单片机，单片机读取到标志位后计算Z脉冲补偿值，并将清零信号发送给FPGA，FPGA收到清零信号后将Z脉冲触发标志位清0。

进一步地，所述Z脉冲补偿值的计算公式为：

式中，n为中间变量，用于衡量当前再次触发时刻对应的FPGA时钟周期内Z相信号位于Z脉冲校准零点值左侧或右侧相隔位置数；count为再次触发时刻对应的FPGA时钟周期下的脉冲数；count0为Z脉冲校准零点值；l为Z相信号脉冲间隔距离；Δx为位置信号补偿值。

进一步地，单片机读取到标志位置1的控制周期以上一控制周期的速度作为反馈速度，根据计算出的Z脉冲补偿值计算速度作为下一控制周期的反馈速度。

进一步地，所述电机为直线电机或旋转电机。

进一步地，所述电机编码器为增量式正交脉冲编码器。

一种基于FPGA和单片机的电机位置校准系统，所述单片机根据电机编码器的输出信号解算电机动子的位置，所述系统包括双边沿捕获模块、运动方向判断模块、校准触发信号确定模块和补偿校准模块；

所述双边沿捕获模块，用于通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿；所述电机编码器的输出信号包括A相信号、B相信号和Z相信号；

所述运动方向判断模块，用于根据捕获的A相信号和B相信号及其对应的上升沿和下降沿，进行电机运动方向的判断并对A相信号和B相信号的脉冲数进行计数；

所述校准触发信号确定模块，用于根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号；

所述补偿校准模块，用于根据首次触发校准触发信号与再次触发校准触发信号之间的脉冲数差值计算出Z脉冲补偿值，对单片机解算电机动子的位置进行补偿校准。

本发明相比于现有技术具有如下有益效果：

本发明提出一种基于FPGA和单片机的电机位置校准方法，该方法利用FPGA实现对电机编码器输出信号的双边沿捕获，并基于捕获的双边沿对电机运动方向进行判断，再分别对正向和反向运动的电机进行对应的补偿校准，由此可以减少因电机正向运动与反向运动时Z相信号的产生位置不同而产生的误差，提高了定位精度和重复定位精度，使本发明校准方法的校准准确性提高，使本发明适用于环境恶劣以及电磁干扰严重的场合。

本发明方法利用FPGA内部时钟的高频特性，捕获电机编码器的输出信号及其对应的上升沿和下降沿，由此使得编码器输出的Z相信号与A相信号、B相信号具有较好的相位一致性，还通过首次触发校准触发信号时与再次触发校准触发信号时之间的脉冲数差值计算出Z脉冲补偿值，进而可对单片机的位置进行精确的补偿校准。

本发明方法在计算Z脉冲补偿值时，先计算出用于衡量当前再次触发时刻对应的FPGA时钟周期内z相信号位于Z脉冲校准零点值左侧或右侧相隔位置数的中间变量n，基于此再进行Z脉冲补偿值的计算，由此可以避免补偿值计算中由于Z相信号丢失导致补偿值计算错误。

本发明方法还对单片机控制周期的反馈速度进行设计，将单片机读取到标志位置1的控制周期以上一控制周期的速度作为反馈速度，根据计算出的Z脉冲补偿值计算速度作为下一控制周期的反馈速度，该速度解算优化设计可防止Z脉冲补偿后解算位置突变造成速度反馈波动过大引起电流尖峰，解决速度波动问题。

附图说明

图1为实施例中基于FPGA和单片机的电机位置校准方法的流程图；

图2为实施例中FPGA捕获的电机编码器的输出信号及其对应的上升沿和下降沿示意图；

图3为实施例中FPGA电机编码器的输出信号与电机运动方向的判断示意图；

图4为实施例中Z相信号的补偿计算流程图；

图5为实施例中FPGA与单片机的同步时序处理示意图；

图6(a)为应用实施例中采用常规方法的位置偏差变化曲线图；

图6(b)为应用实施例中采用本发明校准方法的位置偏差变化曲线图；

图7(a)为应用实施例中采用常规方法的定位精度与重复定位精度计算结果图；

图7(b)为应用实施例中采用本发明校准方法的定位精度与重复定位精度计算结果图；

图8为应用实施例中速度解算优化前后对比结果示意图。

具体实施方式

下面结合具体实施例及对应附图对本发明作进一步说明。

实施例一：

本发明的一种基于FPGA和单片机的电机位置校准方法，单片机根据电机编码器的输出信号解算电机动子的位置，电机可为直线电机或旋转电机，电机编码器可为增量式正交脉冲编码器。如图1所示，本发明的电机位置校准方法包括：

S1、通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿；电机编码器的输出信号包括A相信号、B相信号和Z相信号；

S2、根据捕获的A相信号和B相信号及其对应的上升沿和下降沿，进行电机运动方向的判断并对A相信号和B相信号的脉冲数进行计数；

S3、根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号；

S4、根据首次触发校准触发信号与再次触发校准触发信号之间的脉冲数差值计算出Z脉冲补偿值，对单片机解算电机动子的位置进行补偿校准。

实施例二：

本发明在实施例一的基础上进一步设计在于，本例中通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿的具体方法包括：

通过FPGA的IO引脚获取电机编码器的输出信号，利用FPGA内部时钟检测IO信号，比较相邻两时钟周期IO信号的高低电平变化，以此捕获编码器输出信号的上升沿和下降沿的到来。

通过FPGA的IO引脚获取的电机编码器的输出信号如图2所示，图2中IO信号的高低电平变化对应A相信号、B相信号和Z相信号的“1、0”变化，FPGA内部时钟在第1个时钟周期检测到A相信号为1(IO信号为高电平)，在第2个时钟周期检测到A相信号为0(IO信号为低电平)，则说明A相信号在相邻的两时钟周期IO信号发生了高低电平变化，并由高电平变化为低电平，则说明捕获到A相信号的下降沿。

实施例三：

本发明在实施例一的基础上进一步设计在于，本例中根据所捕获的A相信号和B相信号的上升沿和下降沿，进行电机运动方向的判断的具体方法包括：

如图3所示，当A相信号上升沿到来时，若B相信号为1(FPGA内部时钟检测的对应B相信号的IO信号为高电平)，则电机运动方向为正向，若B相信号为0(FPGA内部时钟检测的对应B相信号的IO信号为低电平)，则电机运动方向为反向；

当A相信号下降沿到来时，若B相信号为0(FPGA内部时钟检测的对应B相信号的IO信号为低电平)，则电机运动方向为正向，若B相信号为1(FPGA内部时钟检测的对应B相信号的IO信号为高电平)，则电机运动方向为反向；

当B相信号上升沿到来时，若A相信号为0(FPGA内部时钟检测的对应A相信号的IO信号为低电平)，则电机运动方向为正向，若A相信号为1(FPGA内部时钟检测的对应A相信号的IO信号为高电平)，则电机运动方向为反向；

当B相信号下降沿到来时，若A相信号为1(FPGA内部时钟检测的对应A相信号的IO信号为高电平)，则电机运动方向为正向，若A相信号为0(FPGA内部时钟检测的对应A相信号的IO信号为低电平)，则电机运动方向为反向。

实施例四：

本发明在实施例一的基础上进一步设计在于，本例中根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号的具体方法包括：

当电机运动方向为正向时，以Z相信号的上升沿为校准触发信号；当电机运动方向为反向时，以Z相信号的下降沿为校准触发信号。

实施例五：

本发明在实施例一的基础上进一步设计在于，如图4所示，本例中首次触发校准触发信号与再次触发校准触发信号之间的脉冲数差值，计算出Z脉冲补偿值的具体方法包括：

FPGA检测到首次触发校准触发信号时，记录首次触发时刻对应的FPGA时钟周期下的脉冲数count，即A相信号和B相信号的脉冲数的计数值，并将该脉冲数在首次触发校准触发信号对应的单片机控制周期的下一控制周期传递给单片机，单片机将该脉冲数count作为Z脉冲校准零点值count0；

首次触发校准触发信号后，再次触发校准触发信号时，记录再次触发时刻对应的FPGA时钟周期下的脉冲数count，并将Z脉冲触发标志位置为1，且在再次触发校准触发信号对应的单片机控制周期的下一控制周期将该脉冲数以及Z脉冲触发标志位传递给单片机，单片机读取到标志位后计算Z脉冲补偿值(用于下一控制周期的速度计算)，并将清零信号发送给FPGA，FPGA收到清零信号后将Z脉冲触发标志位清0。

下面结合图5对Z脉冲补偿值的计算进行具体说明，图5中单边机的控制周期包括第n控制周期、第n+1控制周期、第m控制周期和第m+1控制周期。

在单片机的第n控制周期，FPGA检测到首次触发校准触发信号(可为图5中Z相信号的第一次上升沿或下降沿)，记录首次触发时刻对应的FPGA时钟周期下的脉冲数count，并将该脉冲数在第n+1控制周期传递给单片机，单片机将接收到的脉冲数count作为零点值count0。

在单片机的第m控制周期，FPGA检测到再次触发校准触发信号(可为图5中Z相信号的第二次上升沿或下降沿)，记录再次触发时刻对应的FPGA时钟周期下的脉冲数count，并将该脉冲数在第m+1控制周期传递给单片机，单片机根据接收到的脉冲数计算更新补偿值。

实施例六：

本发明在实施例五的基础上进一步设计在于，本例中Z脉冲补偿值的计算公式为：

式中，n为中间变量，用于衡量当前再次触发时刻对应的FPGA时钟周期内Z相信号位于Z脉冲校准零点值左侧或右侧相隔位置数；count为再次触发时刻对应的FPGA时钟周期下的脉冲数；count0为Z脉冲校准零点值；l为Z相信号脉冲间隔距离；Δx为位置信号补偿值。

实施例七：

本发明在实施例一的基础上进一步设计在于，本例中单片机读取到标志位置1的控制周期以上一控制周期的速度作为反馈速度，根据计算出的Z脉冲补偿值计算速度作为下一控制周期的反馈速度。

实施例八：

本发明的一种基于FPGA和单片机的电机位置校准系统，单片机根据电机编码器的输出信号解算电机动子的位置，系统包括双边沿捕获模块、运动方向判断模块、校准触发信号确定模块和补偿校准模块；

双边沿捕获模块，用于通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿；电机编码器的输出信号包括A相信号、B相信号和Z相信号；

运动方向判断模块，用于根据捕获的A相信号和B相信号及其对应的上升沿和下降沿，进行电机运动方向的判断并对A相信号和B相信号的脉冲数进行计数；

校准触发信号确定模块，用于根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号；

补偿校准模块，用于根据校准触发信号以及脉冲数的计数，获取Z相信号对应的Z脉冲校准零点值，并计算出Z脉冲补偿值，对单片机解算的位置进行补偿校准。

应用实施例：

本例采用本发明校准方法对某电机进行位置校准试验，电机为隐极式动电枢永磁同步直线电机，位置反馈编码器型号为BOGEN增量式磁栅尺读数头IKS9，位置测量装置采用雷尼绍xl80激光干涉仪，固定平台为聚光隔振JG-QF气浮光学平台。其中，电机和激光干涉仪固定在光学平台上，激光干涉仪反射镜固定在电机动子上，通过对光使反射镜与激光干涉仪光源保持在同一水平线上。位置校准试验中，电机进行6组往复运动，每组往复运动需从起始位置移动至目标位置，再从目标位置返回起始位置，起始位置与目标位置相距500mm，且电机每运动100mm进行一定时间的停留并利用激光干涉仪探测出实时的位置偏差，试验的结果如图6(b)所示。作为对比，本例还采用利用单片机外部中断触发方式进行Z脉冲校准的方法进行相同环境下的电机位置校准的比对试验，比对试验的结果如图6(a)所示。两次试验得到的定位精度误差如图7(a)和图7(b)所示；从图7(a)和图7(b)可以看出，本发明方法有效减小了电机正向运动和反向运动的位置校准误差，采用NMTBA标准计算的定位精度误差由正负52.580um减小到正负4.001um，重复定位精度误差由96.532um降低到3.5002um。

本例还对本发明关于速度解算优化设计的有效性进行验证，该速度解算优化设计将单片机读取到标志位置1的控制周期以上一控制周期的速度作为反馈速度，根据计算出的Z脉冲补偿值计算速度作为下一控制周期的反馈速度，本例绘制了速度解算优化设计前后的速度变化曲线，图8中实线(对应优化后速度波形)表示采用速度解算优化设计后的速度变化曲线，虚线(对应优化前速度波形)表示速度解算优化设计前的速度变化曲线，由图8中局部放大部分可知，采用本发明的速度解算优化设计可防止Z脉冲补偿后解算位置突变造成速度反馈波动过大引起电流尖峰，解决速度波动问题。

Claims (10)

1.一种基于FPGA和单片机的电机位置校准方法，所述单片机根据电机编码器的输出信号解算电机动子的位置，其特征在于：所述方法包括：

通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿；所述电机编码器的输出信号包括A相信号、B相信号和Z相信号；

根据捕获的A相信号和B相信号及其对应的上升沿和下降沿，进行电机运动方向的判断并对A相信号和B相信号的脉冲数进行计数；

根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号；

根据首次触发校准触发信号与再次触发校准触发信号之间的脉冲数差值计算出Z脉冲补偿值，对单片机解算电机动子的位置进行补偿校准。

2.根据权利要求1所述的基于FPGA和单片机的电机位置校准方法，其特征在于：所述通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿的具体方法包括：

通过FPGA的IO引脚获取电机编码器的输出信号，利用FPGA内部时钟检测IO信号，比较相邻两时钟周期IO信号的高低电平变化，以此捕获所述编码器输出信号的上升沿和下降沿的到来。

3.根据权利要求1所述的基于FPGA和单片机的电机位置校准方法，其特征在于：所述根据所捕获的A相信号和B相信号的上升沿和下降沿，进行电机运动方向的判断的具体方法包括：

当A相信号上升沿到来时，若B相信号为1，则电机运动方向为正向，若B相信号为0，则电机运动方向为反向；

当A相信号下降沿到来时，若B相信号为0，则电机运动方向为正向，若B相信号为1，则电机运动方向为反向；

当B相信号上升沿到来时，若A相信号为0，则电机运动方向为正向，若A相信号为1，则电机运动方向为反向；

当B相信号下降沿到来时，若A相信号为1，则电机运动方向为正向，若A相信号为0，则电机运动方向为反向。

4.根据权利要求1所述的基于FPGA和单片机的电机位置校准方法，其特征在于：所述根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号的具体方法包括：

当电机运动方向为正向时，以Z相信号的上升沿为校准触发信号；当电机运动方向为反向时，以Z相信号的下降沿为校准触发信号。

5.根据权利要求1所述的基于FPGA和单片机的电机位置校准方法，其特征在于：所述首次触发校准触发信号与再次触发校准触发信号之间的脉冲数差值，计算出Z脉冲补偿值的具体方法包括：

首次触发校准触发信号时，记录首次触发时刻对应的FPGA时钟周期下的脉冲数，并将该脉冲数传递给单片机，单片机将该脉冲数作为Z脉冲校准零点值count0；

再次触发校准触发信号时，记录再次触发时刻对应的FPGA时钟周期下的脉冲数，并将Z脉冲触发标志位置为1，且将该脉冲数以及Z脉冲触发标志位传递给单片机，单片机读取到标志位后计算Z脉冲补偿值，并将清零信号发送给FPGA，FPGA收到清零信号后将Z脉冲触发标志位清0。

6.根据权利要求5所述的基于FPGA和单片机的电机位置校准方法，其特征在于：所述Z脉冲补偿值的计算公式为：

式中，n为中间变量，用于衡量当前再次触发时刻对应的FPGA时钟周期内Z相信号位于Z脉冲校准零点值左侧或右侧相隔位置数；count为再次触发时刻对应的FPGA时钟周期下的脉冲数；count0为Z脉冲校准零点值；l为Z相信号脉冲间隔距离；Δx为位置信号补偿值。

7.根据权利要求5所述的基于FPGA和单片机的电机位置校准方法，其特征在于：单片机读取到标志位置1的控制周期以上一控制周期的速度作为反馈速度，根据计算出的Z脉冲补偿值计算速度作为下一控制周期的反馈速度。

8.根据权利要求1所述的基于FPGA和单片机的电机位置校准方法，其特征在于：所述电机为直线电机或旋转电机。

9.根据权利要求1所述的基于FPGA和单片机的电机位置校准方法，其特征在于：所述电机编码器为增量式正交脉冲编码器。

10.一种基于FPGA和单片机的电机位置校准系统，所述单片机根据电机编码器的输出信号解算电机动子的位置，其特征在于：所述系统包括双边沿捕获模块、运动方向判断模块、校准触发信号确定模块和补偿校准模块；

所述双边沿捕获模块，用于通过FPGA捕获电机编码器的输出信号及其对应的上升沿和下降沿；所述电机编码器的输出信号包括A相信号、B相信号和Z相信号；

所述运动方向判断模块，用于根据捕获的A相信号和B相信号及其对应的上升沿和下降沿，进行电机运动方向的判断并对A相信号和B相信号的脉冲数的计数；

所述校准触发信号确定模块，用于根据捕获的Z相信号及其对应的上升沿和下降沿和判断出的电机运动方向，确定校准触发信号；

所述补偿校准模块，用于根据首次触发校准触发信号与再次触发校准触发信号之间的脉冲数差值计算出Z脉冲补偿值，对单片机解算电机动子的位置进行补偿校准。