CN117747436A - 封装基板结构及其制造方法 - Google Patents
封装基板结构及其制造方法 Download PDFInfo
- Publication number
- CN117747436A CN117747436A CN202211122827.0A CN202211122827A CN117747436A CN 117747436 A CN117747436 A CN 117747436A CN 202211122827 A CN202211122827 A CN 202211122827A CN 117747436 A CN117747436 A CN 117747436A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- via hole
- substrate structure
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 193
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000005553 drilling Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供一种封装基板结构及其制造方法。方法包含形成接垫在第一承载板上;贴覆导电块在第一承载板的暴露部分上;形成包含介电层、线路层、第一导通孔及第二导通孔的基板在第一承载板上;形成包含绝缘层及第三导通孔的连接构件在基板上;移除导电块并暴露出第二导通孔的窄端;以及设置晶片在第二导通孔上。利用前述导电块的设置,而使后续暴露出第二导通孔的窄端,并利用暴露出第二导通孔的窄端连接晶片,以减少连接端的间距。
Description
技术领域
本发明是关于一种封装基板结构及其制造方法,特别是关于一种用于层叠式封装的封装基板结构及其制造方法。
背景技术
近年来,电子设备的发展快速,电子封装技术对于小型化、高输入/输出(I/O)密度及可靠性的需求持续增加,其中层叠式封装(Package on Package,POP)是节省电路板空间的有效技术手段。举例而言,层叠式封装将存储器及处理器分别封装成一个集成电路(integrated circuit,IC),且两个集成电路的下方或上方分别连接锡球或导电柱,再将处理器叠层在存储器上方。
发明内容
本发明的一态样是提供一种封装基板结构的制造方法,以同时制作第一导通孔及第二导通孔。
本发明的另一态样是提供一种封装基板结构,其利用上述态样的方法所制得。
根据本发明的一态样,提供一种封装基板结构的制造方法。方法包含提供第一承载板及金属层,其中所述金属层设置在所述第一承载板的表面上;图案化金属层,以形成接垫,并局部暴露所述第一承载板;贴覆导电块在第一承载板的暴露部分上;形成基板于所述第一承载板上;移除所述第一承载板,以暴露出在所述介电层中的所述导电块及所述接垫;形成连接基板于所述介电层的表面上;移除所述连接基板中的部分所述绝缘层,而只保留所述第二导通孔周围的所述绝缘层,以形成多个连接构件,并暴露出所述导电块;移除所述导电块,以形成凹槽在所述介电层上,并暴露出所述第二导通孔的窄端;以及设置至少一个晶片在导电盲孔上。所述基板包含压合在所述第一承载板的表面上的介电层,且介电层覆盖所述导电块及所述接垫;形成在所述介电层远离所述接垫的表面上的线路层;电性连接所述线路层与所述接垫的多个第一导通孔;以及电性连接所述导电块与所述线路层的第二导通孔。所述连接基板包含覆盖所述导电块及所述接垫的绝缘层;以及贯穿所述绝缘层,并暴露于所述绝缘层的顶表面的多个第三导通孔,且所述第三导通孔电性连接所述接垫。
根据本发明的一实施例,在上述移除第一承载板之前,方法还包含形成阻焊层在基板上。
根据本发明的一实施例,在上述移除第一承载板之后,方法还包含形成第二承载板在相对于所述导电块的所述阻焊层上。
根据本发明的一实施例,在贴覆导电块之后,方法还包含贴覆粘结层在所述导电块上,其中所述第二导通孔形成在所述粘结层上,且移除所述导电块的步骤还包含移除所述粘结层。
根据本发明的一实施例,在移除部分所述绝缘层之后,且在移除所述导电块之前,还包含减薄所述介电层,以形成至少一突出部在所述介电层远离所述线路层的表面上。
根据本发明的一实施例,在贴合晶片之前,方法还包含形成底部填胶层在所述凹槽中,且在所述第二导通孔上。
根据本发明的一态样,提供一种封装基板结构,其包含线路基板、多个接垫以及设置于所述接垫上的多个连接构件。线路基板包含介电层、线路层、设置于所述介电层中第一导通孔及设置于所述介电层中的第二导通孔。介电层的第一表面包含至少一突出部。线路层设置于所述介电层的第二表面上,其中所述第二表面相对于所述第一表面。所述第二导通孔的剖面形状为梯形,并具有窄端,且所述窄端凸出所述介电层的所述第一表面。接垫设置于所述突出部上。每一个连接构件包含至少一第三导通孔及包覆第三导通孔的绝缘层。第三导通孔电性连接所述接垫,且最外侧的第三导通孔者暴露于所述绝缘层的顶表面。
根据本发明的一实施例,所述接垫与所述线路层利用所述第一导通孔电性连接。
根据本发明的一实施例,上述封装基板结构还包含设置于所述第二导通孔的所述窄端上的底部填胶层。
根据本发明的一实施例,每一个所述第一导通孔的剖面形状为梯形,且所述第一导通孔的宽度沿着所述介电层的所述第二表面朝所述第一表面的方向递减。
根据本发明的一实施例,每一个所述第三导通孔的剖面形状为梯形,且所述第三导通孔的宽度沿着所述绝缘层的所述顶表面朝所述接垫的方向递减。
根据本发明的一实施例,上述封装基板结构还包含接合在所述第二导通孔上的至少一晶片或至少一半导体元件。
应用本发明的封装基板结构及其制造方法,形成多个连接构件于线路基板上,并利用导电块形成高度均一的第二导通孔,且以第二导通孔的窄端连接晶片,进而减少封装基板连接端的间距。
附图说明
根据以下详细说明并配合附图阅读,使本发明的态样获致较佳的理解。需注意的是,如同业界的标准作法,许多特征并不是按照比例绘示的。事实上,为了进行清楚讨论,许多特征的尺寸可以经过任意缩放。
图1绘示根据本发明一些实施例的封装基板结构的剖面视图。
图2A至图2M绘示根据本发明一些实施例的封装基板结构的制造流程中间阶段的剖面视图。
具体实施方式
本发明提供许多不同实施例或例示,以实施发明的不同特征。以下叙述的组件和配置方式的特定例示是为了简化本发明。这些当然仅是做为例示,其目的不在构成限制。举例而言,第一特征形成在第二特征之上或上方的描述包含第一特征和第二特征有直接接触的实施例,也包含有其他特征形成在第一特征和第二特征之间,以致第一特征和第二特征没有直接接触的实施例。除此之外,本发明在各种具体例中重复元件符号及/或字母。此重复的目的是为了使说明简化且清晰,并不表示各种讨论的实施例及/或配置之间有关系。
再者,空间相对性用语,例如“下方(beneath)”、“在…之下(below)”、“低于(lower)”、“在…之上(above)”、“高于(upper)”等,是为了易于描述附图中所绘示的零件或特征和其他零件或特征的关系。空间相对性用语除了附图中所描绘的方向外,还包含元件在使用或操作时的不同方向。装置可以其他方式定向(旋转90度或在其他方向),而本发明所用的空间相对性描述也可以如此解读。
随着电子设备的功能不断增进,封装结构中的互连密度持续上升。在此状况下,若要利用缩小层叠式封装中的焊球或铜柱的尺寸来提升互连线路的数量,会受到材料及工艺的限制。因此,互连线路的数量会限制层叠式封装性能的提升。
现有层叠式封装(Package on Package,POP)技术为了将上层封装和下层封装连接,须利用锡球来确保封装基板和晶片的间距高度,但若要使晶片连接端的密度和数量增加,须减小锡球的尺寸,否则无法同时符合前述的间距高度。另一种现有做法是在干膜或密封胶中进行蚀刻及电镀铜柱或填充导电膏以使基板连接,但由于电镀和填充导电膏的流程特性,晶片连接端受到孔径比(aspect ratio,也称为纵横比)的限制,故难以增加配置在密封胶表面上的连接端的间距。
再另一种现有的层叠式封装技术使用塑封模穿孔导通(Through Mold Via,TMV),其利用激光钻孔的方式形成通孔,再于通孔中填入导电材料,但塑封模材料为有机及无机的复合材料,制作通孔的成本高,且孔径比也有所限制。因此,本发明提供一种封装基板结构及其制造方法,以达成上述高线路密度,且可符合特定的封装层叠高度。
请参阅图1,其绘示根据本发明一些实施例的封装基板结构100的剖面视图。封装基板结构100包含线路基板101,线路基板101包含防焊层110及在防焊层110上的介电层120。在一些实施例中,介电层120的顶表面120T具有至少一个突出部121高于顶表面120T。线路基板101还包含在介电层120的底表面120B上的多个线路层132。在一些实施例中,线路层132也可选择性地设置在介电层120中。在一些实施例中,线路基板101可为多层线路板。
线路基板101还包含多个第一导通孔131、第一导通孔162与第二导通孔130。如图1所绘示,部分第二导通孔130与第一导通孔131分别堆叠,即三个导通孔(一个第二导通孔130与两个第一导通孔131)彼此堆叠,但其堆叠数量并没有限制;且部分第二导通孔130可不与第一导通孔131堆叠。有部分第一导通孔162是不在第二导通孔130下方。在一些实施例中,第一导通孔131、第一导通孔162及第二导通孔130的剖面形状都为梯形,且第一导通孔131、第一导通孔162及第二导通孔130的宽度沿着介电层120的底表面120B往顶表面120T的方向渐减。再者,第二导通孔130的窄端部分(即宽度较小的端部部分)130A凸出介电层120,而裸露在介电层120的凹槽(图未标示)中。在一些实施例中,可利用等离子体蚀刻或激光烧蚀法同步制作第一导通孔131、第一导通孔162及第二导通孔130。
此外,在一些实施例中,阻焊层110在第一导通孔131的下方可以具有开口115,以暴露出焊垫或在线路层132中的焊垫(图未标示)。焊垫会覆盖第一导通孔131。
另外,在本实施例中,封装基板结构100还包含设置在介电层120的突出部121上的多个接垫161。换言之,接垫161是高于介电层120的顶表面120T。在一些实施例中,接垫161与线路层132是利用第一导通孔131电性连接。
封装基板结构100还包含设置于接垫161上的多个连接构件171。每一个连接构件171包含至少一个第三导通孔164及包覆第三导通孔164的绝缘层170。第三导通孔164电性连接接垫161。在一些实施例中,第三导通孔164的剖面形状为梯形,且第三导通孔164的宽度沿着绝缘层170的顶表面170T朝所述接垫161的方向递减。换言之,第一导通孔162及第三导通孔164都是以窄端(即宽度较小的端部部分)连接接垫161。须注意的是,图1绘示最上方的第三导通孔164包含衬垫164A,但在另一些实施例中,最上方的第三导通孔164可不具有衬垫164A。
绝缘层170包覆第三导通孔164,以保护第三导通孔164,且有助于连接构件171的稳定性。在一些实施例中,绝缘层170的材料与介电层120的材料相同。在另一些实施例中,由于绝缘层170中不设置线路,故可使用成本较低的绝缘材料。
在一些实施例中,每一个连接构件171可只包含一个第三导通孔164,也可包含多个堆叠的第三导通孔164。在前述只有一个第三导通孔164的实施例中,第三导通孔164暴露于绝缘层170的顶表面170T;在具有多个堆叠的第三导通孔164的实施例中,最外侧或最远离接垫161的第三导通孔164暴露于绝缘层170的顶表面170T。连接构件171的第三导通孔164的堆叠数量可根据应用需求而调整。连接构件171可取代现有的锡球或铜柱,以连接另一个封装体(例如其他封装基板结构100),从而形成用于层叠式封装的封装基板结构,因此使用本发明的连接构件171可有利于提高基板的线路密度。
在一些实施例中,底部填胶(underfill)层140设置在介电层120的凹槽(图未标示)中。换言之,底部填胶层140的底表面低于介电层120的顶表面120T。第二导通孔130的窄端部分130A连接底部填胶层140。封装基板结构100包含至少一个晶片(或至少一个半导体元件)150,且晶片150设置在底部填胶层140及第二导通孔130的窄端部分130A上。在一些实施例中,在第二导通孔130的窄端部分130A与晶片150之间还包含锡球142,以电性连接晶片150与第二导通孔130。本发明利用第二导通孔130的窄端部分130A做为晶片的连接端,故有利于减少连接端的间距,进而可增加连接线路的密度。再者,第二导通孔130的窄端部分130A凸出于介电层120可有效提高与晶片150互连的可靠性。
请参阅图2A至图2M,其绘示根据本发明一些实施例的封装基板结构200的制造过程中间阶段的剖面视图。首先,请参阅图2A,提供第一承载板201及在第一承载板201上的金属层203。在一些实施例中,第一承载板201包含树脂材料或其他合适的材料。在一些实施例中,金属层203包含铜。
请参阅图2B,图案化图2A的金属层203,以暴露出部分第一承载板201,并形成接垫261。再者,贴覆导电块205在第一承载板201的暴露部分上。在一些实施例中,导电块205可贴覆在接垫261之间。在一些实施例中,在贴覆导电块205之后,可形成粘结层207在导电块205上。
请参阅图2C,采用增层法(build up process)形成基板于第一承载板201上,其中基板包含介电层220A、第一导通孔262A、第二导通孔230A及线路层232。具体作法包含先形成介电层220A及金属层213在第一承载板201、接垫261、导电块205及粘结层207上,其中金属层213在介电层220A上。在一些实施例中,金属层213包含与金属层203(或接垫261)相同的材料。接着,进行激光钻孔操作10,以形成第一开口O1及第二开口O2。
激光钻孔操作10所示的方向可为激光束的行进方向。第一开口O1自金属层213的顶部213T向下延伸至暴露出接垫261,而第二开口O2自金属层213的顶部213T向下延伸至暴露出导电块205。由于激光钻孔操作10的方向,故第一开口O1及第二开口O2形成为剖面形状为梯形,其宽度为沿着接垫261至第一承载板201的方向递减。
请参阅图2D,在第一开口O1及第二开口O2(参照图2C)上沉积并填满导电材料(例如铜),以分别形成第一导通孔262A及第二导通孔230A。由于共形沉积而形成的第一导通孔262A及第二导通孔230A也具有宽度沿着接垫261至第一承载板201的方向递减的梯形剖面。接着,图案化介电层220A上的金属层213(参照图2C),以部分移除金属层213,从而暴露出介电层220A的顶表面220AT。然后,形成线路层232在第一导通孔262A上及介电层220A暴露出的顶表面220AT上。在一些实施例中,第二导通孔230A电性连接导电块205及线路层232。
请参阅图2E,重复图2C及图2D的步骤(即增层法),以形成第一导通孔262B堆叠在第一导通孔262A上,及形成第一导通孔230在第二导通孔230A上。须说明的是,介电层220B包含介电层220A及形成在介电层220A上的介电层部分。图2E绘示仅形成两个第一导通孔262B分别在两端的第二导通孔230A上,而不形成第一导通孔262B在中间的两个第二导通孔230A上,但本发明不限于此。换言之,根据后续的应用或结构的配置,可不形成第一导通孔262B在第二导通孔230A上,或形成较多或较少的第一导通孔262B在第二导通孔230A上。同样地,在介电层220B的顶表面上形成线路层232。
请参阅图2F,重复图2C及图2D的步骤(即增层法),以形成第一导通孔262C堆叠在第一导通孔262B上。须注意的是,如图2F所示,仅形成第一导通孔262C,而不再形成第一导通孔在第二导通孔230A上,但在另一些实施例中,也可继续形成第一导通孔堆叠在第二导通孔230A(参照图2E)上。相似于图2E,介电层220包含介电层220B及形成在介电层220B上的介电层部分。同样地,在介电层220的顶表面上形成线路层232。在以下说明书中,第一导通孔262A、第一导通孔262B及第一导通孔262C可合并称为第一导通孔262。应理解的是,在一些实施例中,线路层232可仅形成在介电层220上,而不形成在介电层220中(即不形成在介电层220A及介电层220B上)。
请参阅图2G,形成阻焊层210在介电层220上,并覆盖线路层232。阻焊层210主要是用以保护线路板上的线路层232。在一些实施例中,阻焊层210包含油墨或其他合适的绝缘材料。
须说明的是,为了增加产量及减少生产时间,图2A至图2G的步骤可选择性地在第一承载板201的上下两侧同时进行,即形成上下两侧对称的结构。然后,将上方及下方的结构分开,再分别进行后续的流程。
请参阅图2H,移除第一承载板201,以暴露出在介电层220中的导电块205及接垫261。接着,形成第二承载板280在相对于导电块205的阻焊层210上。换言之,第二承载板280不覆盖导电块205。应理解的是,图2H的结构是将图2G的结构上下翻转,故在图2H较下方的阻焊层210即为图2G最顶部的阻焊层210。在一些实施例中,第二承载板280与第一承载板201包含相同的材料。
接着,形成连接基板271(参照图2J)于介电层220及导电块205上。具体而言,首先,请参阅图2I,形成绝缘层270在介电层220及导电块205上。在一些实施例中,绝缘层270与介电层220包含不同的材料。接着,进行激光钻孔操作20,以在绝缘层270中形成开口O3,使开口O3自绝缘层270的顶部向下延伸至暴露出接垫261。激光钻孔操作20所示的方向可为激光束的行进方向。由于激光钻孔操作20的方向,故开口O3的宽度为沿着绝缘层270至介电层220的方向递减,即开口O3具有梯形剖面形状。
填充导电材料至开口O3中,以形成第三导通孔264在接垫261上。接着,再重复图2I的步骤后,请参阅图2J,形成堆叠的第三导通孔264在接垫261上,并通过接垫261连接第一导通孔262。第三导通孔264具有与开口O3相同的外型,故第三导通孔264的宽度也沿着绝缘层270至介电层220的方向递减。因此,第三导通孔264的窄端(即宽度最小的部分)与第一导通孔262的窄端分别自上方及下方连接接垫261。
请参阅图2K,移除部分绝缘层270,仅保留绝缘层270在第三导通孔264周围的部分,而形成连接构件273。同时,减薄介电层220,以使介电层220具有突出部221在相对于阻焊层210的表面上,且突出部221高于介电层220的其余部分。在一些实施例中,减薄介电层220时可同时暴露出导电块205的侧面。换言之,使导电块205的顶表面高于剩余介电层220的顶表面。在一些实施例中,移除绝缘层270可利用等离子体蚀刻法或激光蚀刻法。在一些实施例中,第三导通孔264的顶部部分暴露于剩余的绝缘层270的顶表面。
应注意的是,图2K绘示的第三导通孔264具有衬垫,但在另一些实施例中,第三导通孔可不具有衬垫。换言之,在移除绝缘层270的过程中,可移除第三导通孔264的衬垫,也可保留第三导通孔264的衬垫。
根据不同应用,可重复进行上述图2I及图2J的增层法流程,即根据实际需求制作不同堆叠数的第三导通孔264。若有多于一个堆叠的第三导通孔264,可选择在完成全部的第三导通孔264之后,再进行绝缘层270的移除及介电层220的减薄步骤。
请参阅图2L,移除导电块205及粘结层207(参照图2K),以形成凹槽R1,并暴露出第二导通孔230A的窄端部分230A1。在一些实施例中,导电块205的材料不同于第二导通孔230A的材料,以避免在蚀刻去除导电块205的流程中对第二导通孔230A的窄端部分230A1造成破坏,而影响后续的应用。在一些实施例中,暴露在凹槽R1中的每一个第二导通孔230A的窄端部分230A1的高度相同。
请参阅图2M,形成底部填胶层240在凹槽R1(参照图2K)中,并粘结在第二导通孔230A的窄端部分230A1(参照图2K)上。在一些实施例中,可选择性地设置锡球(图未标示)在底部填胶层240中,并与第二导通孔230A的窄端部分230A1电性连接。接着,贴合晶片250在底部填胶层240上,以制得封装基板结构200。在一些实施例中,可选择性地移除第二承载板280,并在暴露出的阻焊层210的底部及第一导通孔262的正下方形成开口215,以暴露出焊垫(图未标示)。
如上所述,本发明提供一种封装基板结构及其制造方法,其可同步制作堆叠第一导通孔、第二导通孔及第三导通孔而形成连接构件,以提高基板中的线路密度。再者,利用第二导通孔的窄端作为晶片的连接垫,可有利于减小间距,并提高与晶片互连的可靠性。另外,通过绝缘层包覆堆叠的第三导通孔,以提升连接构件的稳定性。
虽然本发明已以数个实施例揭露如上,然其并非用以限定本发明,在本发明所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视后附的权利要求书所界定者为准。
【符号说明】
10,20:激光钻孔操作
100:封装基板结构
101:线路基板
110:阻焊层
115:开口
120:介电层
120B:底表面
120T:顶表面
121:突出部
130:第二导通孔
130A:窄端部分
131:第一导通孔
132:线路层
140:底部填胶层
142:锡球
150:晶片
161:接垫
162:第一导通孔
164:第三导通孔
164A:衬垫
170:绝缘层
170T:顶表面
171:连接构件
200:封装基板结构
201:第一承载板
203:金属层
205:导电块
207:粘结层
210:阻焊层
213:金属层
213T:顶部
215:开口
220,220A,220B:介电层
220AT:顶表面
221:突出部
230:第一导通孔
230A:第二导通孔
230A1:窄端部分
232:线路层
240:底部填胶层
250:晶片
261:接垫
262,262A,262B,262C:第一导通孔
264:第三导通孔
270:绝缘层
271:连接基板
273:连接构件
280:第二承载板
O1:第一开口
O2:第二开口
O3:开口
R1:凹槽。
Claims (12)
1.一种封装基板结构的制造方法,其特征在于,包含:
提供第一承载板及金属层,其中所述金属层设置在所述第一承载板的表面上;
图案化所述金属层,以形成至少一接垫,并局部暴露所述第一承载板;
贴覆导电块在所述第一承载板的暴露部分上;
形成基板于所述第一承载板上,其中所述基板包含:
介电层,压合在所述第一承载板的表面上,并覆盖所述导电块及所述接垫;
多个线路层,形成在所述介电层远离所述接垫的表面上;
多个第一导通孔,电性连接所述线路层与所述接垫;及
至少一第二导通孔,电性连接所述导电块与所述线路层;
移除所述第一承载板,以暴露出在所述介电层中的所述导电块及所述接垫;
形成连接基板于所述介电层的表面上,其中所述连接基板包含:
绝缘层,覆盖所述导电块及所述接垫;及
多个第三导通孔,贯穿所述绝缘层,并暴露于所述绝缘层的顶表面,其中所述第三导通孔电性连接所述接垫;
移除所述连接基板中的部分所述绝缘层,而只保留所述第二导通孔周围的所述绝缘层,以形成多个连接构件,并暴露出所述导电块;
移除所述导电块,以形成凹槽在所述介电层上,并暴露出所述第二导通孔的窄端;以及
设置至少一晶片在所述第二导通孔上。
2.根据权利要求1所述的封装基板结构的制造方法,其特征在于,还包含:
在移除所述第一承载板之前,形成阻焊层在所述基板上。
3.根据权利要求2所述的封装基板结构的制造方法,其特征在于,在移除所述第一承载板之后,还包含:
形成第二承载板在相对于所述导电块的所述阻焊层上。
4.根据权利要求1所述的封装基板结构的制造方法,其特征在于,贴覆所述导电块之后,还包含:
贴覆粘结层在所述导电块上,其中所述第二导通孔形成在所述粘结层上,且移除所述导电块的步骤还包含:
移除所述粘结层。
5.根据权利要求1所述的封装基板结构的制造方法,其特征在于,在移除部分所述绝缘层之后,且在移除所述导电块之前,还包含:
减薄所述介电层,以形成至少一突出部在所述介电层远离所述线路层的表面上。
6.根据权利要求1所述的封装基板结构的制造方法,其特征在于,在贴合至少一晶片之前,还包含:
形成底部填胶层在所述凹槽中,且在所述第二导通孔上。
7.一种封装基板结构,其特征在于,包含:
线路基板,包含:
介电层,其中所述介电层的第一表面包含至少一突出部;
多个线路层,设置于所述介电层的第二表面上,其中所述第二表面相对于所述第一表面;
多个第一导通孔,设置于所述介电层中;及
至少一第二导通孔,设置于所述介电层中,其中所述第二导通孔的剖面形状为梯形并具有窄端,且所述窄端凸出所述介电层的所述第一表面;
多个接垫,设置于所述突出部上;以及
多个连接构件,设置于所述接垫上,其中每一个所述连接构件包含:
至少一第三导通孔,电性连接所述接垫;及
绝缘层,包覆所述至少一第三导通孔,其中所述至少一第三导通孔的最外侧者暴露于所述绝缘层的顶表面。
8.根据权利要求7所述的封装基板结构,其特征在于,所述接垫与所述线路层利用所述第一导通孔电性连接。
9.根据权利要求7所述的封装基板结构,其特征在于,还包含:
底部填胶层,设置于所述第二导通孔的所述窄端上。
10.根据权利要求7所述的封装基板结构,其特征在于,所述第一导通孔的每一者的剖面形状为梯形,且所述第一导通孔的宽度沿着所述介电层的所述第二表面朝所述第一表面的方向递减。
11.根据权利要求7所述的封装基板结构,其特征在于,所述第三导通孔的每一者的剖面形状为梯形,且所述第三导通孔的宽度沿着所述绝缘层的所述顶表面朝所述接垫的方向递减。
12.根据权利要求7所述的封装基板结构,其特征在于,还包含:
至少一晶片或至少一半导体元件,接合在所述第二导通孔上。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211122827.0A CN117747436A (zh) | 2022-09-15 | 2022-09-15 | 封装基板结构及其制造方法 |
TW111135588A TWI814584B (zh) | 2022-09-15 | 2022-09-20 | 封裝基板結構及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211122827.0A CN117747436A (zh) | 2022-09-15 | 2022-09-15 | 封装基板结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117747436A true CN117747436A (zh) | 2024-03-22 |
Family
ID=88966037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211122827.0A Pending CN117747436A (zh) | 2022-09-15 | 2022-09-15 | 封装基板结构及其制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117747436A (zh) |
TW (1) | TWI814584B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103520A (ja) * | 2008-09-29 | 2010-05-06 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板とその製造方法 |
TWI372588B (en) * | 2009-02-03 | 2012-09-11 | Unimicron Technology Corp | Method for fabricating a package substrate with a cavity |
CN104377187B (zh) * | 2013-08-16 | 2017-06-23 | 碁鼎科技秦皇岛有限公司 | Ic载板、具有该ic载板的半导体器件及制作方法 |
KR102597149B1 (ko) * | 2019-09-02 | 2023-11-02 | 삼성전기주식회사 | 패키지 기판 |
-
2022
- 2022-09-15 CN CN202211122827.0A patent/CN117747436A/zh active Pending
- 2022-09-20 TW TW111135588A patent/TWI814584B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI814584B (zh) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI608575B (zh) | 半導體元件、半導體封裝及其製造方法 | |
TWI801531B (zh) | 半導體結構與其形成方法 | |
US6908785B2 (en) | Multi-chip package (MCP) with a conductive bar and method for manufacturing the same | |
US9345143B2 (en) | Method of fabricating a wiring board | |
US8658467B2 (en) | Method of manufacturing stacked wafer level package | |
US11018120B2 (en) | Semiconductor device package with stress buffering layer and method for manufacturing the same | |
KR20190003403A (ko) | 반도체 패키지 및 방법 | |
US11469186B2 (en) | Semiconductor device package and method for manufacturing the same | |
US9209146B2 (en) | Electronic device packages having bumps and methods of manufacturing the same | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
US20200343184A1 (en) | Semiconductor package and manufacturing method thereof | |
US9711444B2 (en) | Packaging module and substrate structure thereof | |
US20220068896A1 (en) | Semiconductor package including a redistribution structure | |
TWI578421B (zh) | 可堆疊半導體封裝構造及其製造方法 | |
US11094654B2 (en) | Package structure and method of manufacturing the same | |
CN218385219U (zh) | 半导体器件 | |
TWI814584B (zh) | 封裝基板結構及其製造方法 | |
CN111490025B (zh) | 电子封装件及其封装基板与制法 | |
TW202414746A (zh) | 封裝基板結構及其製造方法 | |
TWI834298B (zh) | 電子封裝件及其製法 | |
US20230136778A1 (en) | Semiconductor substrate structure and manufacturing method thereof | |
US20230260886A1 (en) | Electronic package and manufacturing method thereof | |
US20230197591A1 (en) | Electronic package and manufacturing method thereof | |
CN117766472A (zh) | 电子封装件及其制法 | |
CN115497881A (zh) | 半导体封装及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |