CN117746795A - 像素电路、显示面板及像素电路的驱动方法 - Google Patents

Abstract

本申请实施例提供了一种像素电路、显示面板及像素电路的驱动方法，涉及显示技术领域。该像素电路包括驱动模块，驱动模块和发光元件串联连接于第一电源电压信号线和第二电源电压信号线之间，驱动模块用于驱动发光元件发光；偏置复位模块，偏置复位模块的第一端与驱动模块的第一端电连接，偏置复位模块的第二端与第一参考电压信号线电连接；偏置复位模块用于在偏置复位阶段将第一参考电压信号线提供的第一参考电压信号传输至驱动模块的第一端。根据本申请实施例，能够充分改善显示面板的残影问题，从而有效提升了显示面板的显示效果和使用性能。

Description

像素电路、显示面板及像素电路的驱动方法

技术领域

本申请属于显示技术领域，尤其涉及一种像素电路、显示面板及像素电路的驱动方法。

背景技术

随着显示技术的飞速发展，全面屏显示已经成为手机等移动显示装置的发展趋势。有机发光二极管(Organic Light Emitting Display，OLED)以及基于发光二极管(Light Emitting Diode，LED)等技术的平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、笔记本电脑、台式电脑等各种消费性电子产品，成为显示装置中的主流。但目前的OLED显示产品的使用性能有待提升。

发明内容

本申请实施例提供了一种像素电路、显示面板及像素电路的驱动方法，能够充分改善显示面板的残影问题，从而有效提升了显示面板的显示效果和使用性能。

第一方面，本申请实施例提供了一种像素电路，该像素电路包括：

驱动模块，驱动模块和发光元件串联连接于第一电源电压信号线和第二电源电压信号线之间，驱动模块用于驱动发光元件发光；

偏置复位模块，偏置复位模块的第一端与驱动模块的第一端电连接，偏置复位模块的第二端与第一参考电压信号线电连接；

偏置复位模块用于在偏置复位阶段将第一参考电压信号线提供的第一参考电压信号传输至驱动模块的第一端。

根据本申请第一方面的实施方式，像素电路还包括第一初始化模块，第一初始化模块的控制端与第一扫描信号线电连接，第一初始化模块的第一端与驱动模块的控制端电连接，第一初始化模块的第二端与第二参考电压信号线电连接；第一初始化模块用于在第一初始化阶段，将第二参考电压信号线提供的第二参考电压信号传输至驱动模块的控制端。

根据本申请第一方面的实施方式，第一参考电压信号的电压值小于或等于第二参考电压信号的电压值。

根据本申请第一方面的实施方式，第一初始化阶段的至少部分时段在偏置复位阶段内。

根据本申请第一方面的实施方式，第一初始化阶段的全部时段在偏置复位阶段内。

根据本申请第一方面的实施方式，偏置复位阶段的时长大于第一初始化阶段的时长。

根据本申请第一方面的实施方式，像素电路还包括存储模块，存储模块的第一端与第一电源电压信号线电连接，存储模块的第二端与驱动模块的控制端电连接。

根据本申请第一方面的实施方式，像素电路还包括数据写入模块，数据写入模块的控制端与第二扫描信号线电连接，数据写入模块的第一端与数据信号线电连接，数据写入模块的第二端与驱动模块的第一端电连接；数据写入模块用于在数据写入阶段，将数据信号线提供的数据电压传输至驱动模块的第一端；其中，偏置复位阶段在数据写入阶段的时间范围之外。

根据本申请第一方面的实施方式，偏置复位阶段在非发光阶段内，且在数据写入阶段的时间范围之外。

根据本申请第一方面的实施方式，偏置复位模块的第一控制端与第一控制信号线电连接，偏置复位模块的第二控制端与第二控制信号线电连接。

根据本申请第一方面的实施方式，第一控制端和第二控制端中的一者在除数据写入阶段之外的时段向偏置复位模块提供导通电平；第一控制端和第二控制端的另一者在非发光阶段向偏置复位模块提供导通电平；在第一控制端和第二控制端向偏置复位模块提供导通电平的情况下，偏置复位模块将第一参考电压信号传输至驱动模块的第一端。

根据本申请第一方面的实施方式，像素电路还包括数据写入模块、第一发光控制模块和/或第二发光控制模块；第一发光控制模块的控制端与发光控制信号线电连接，第一发光控制模块的第一端与第一电源电压信号线电连接，第一发光控制模块的第二端与驱动模块的第一端电连接；第二发光控制模块的控制端与发光控制信号线电连接，第二发光控制模块的第一端与驱动模块的第二端电连接，第二发光控制模块的第二端与发光元件的第一电极电连接；发光元件的第二电极和第二电源电压信号线电连接；其中，第一控制信号线和第二控制信号线中的一者复用第二扫描信号线，第一控制信号线和第二控制信号线中的另一者复用发光控制信号线。

根据本申请第一方面的实施方式，在一显示帧内，发光控制信号包括多个脉冲信号，在一显示帧内，偏置复位模块导通多次。

根据本申请第一方面的实施方式，偏置复位模块包括第一开关子模块和第二开关子模块；第一开关子模块的控制端与第一控制信号线电连接，第一开关子模块的第一端与驱动模块的第一端电连接；第二开关子模块的控制端与第二控制信号线电连接，第二开关子模块的第一端与第一开关子模块的第二端电连接，第二开关子模块的第二端与第一参考电压信号线电连接。

根据本申请第一方面的实施方式，第一开关子模块包括第一晶体管，第二开关子模块包括第二晶体管；第一晶体管和第二晶体管的沟道类型相同或相反。

根据本申请第一方面的实施方式，数据写入模块包括第三晶体管，第一控制信号线复用第二扫描信号线，第一晶体管与第三晶体管的沟道类型相反；或者，第二控制信号线复用第二扫描信号线，第二晶体管与第三晶体管的沟道类型相反。

根据本申请第一方面的实施方式，第三晶体管为P型晶体管。

根据本申请第一方面的实施方式，第一发光控制模块包括第四晶体管，第一控制信号线复用发光控制信号线，第一晶体管与第四晶体管的沟道类型相反；或者，第二控制信号线复用发光控制信号线，第二晶体管与第四晶体管的沟道类型相反；和/或，第二发光控制模块包括第五晶体管；第一控制信号线复用发光控制信号线，第一晶体管与第五晶体管的沟道类型相反；或者，第二控制信号线复用发光控制信号线，第二晶体管与第五晶体管的沟道类型相反。

根据本申请第一方面的实施方式，第四晶体管为P型晶体管；和/或，第五晶体管为P型晶体管。

根据本申请第一方面的实施方式，第一晶体管为N型晶体管；第二晶体管为N型晶体管。

根据本申请第一方面的实施方式，第三晶体管、第四晶体管和第五晶体管的沟道类型相同。

根据本申请第一方面的实施方式，像素电路还包括第二初始化模块；第二初始化模块的控制端与第三扫描信号线电连接，第二初始化模块的第一端与发光元件的第一电极电连接，第二初始化模块的第二端与第三参考电压信号线电连接。

第二初始化模块用于在第二初始化阶段，将第三参考电压信号线提供的第三参考电压信号传输至发光元件的第一电极；其中，第二初始化阶段的时长大于第二预设时长。

根据本申请第一方面的实施方式，第二初始化阶段与非发光阶段重合。

根据本申请第一方面的实施方式，像素电路还包括第一发光控制模块和/或第二发光控制模块；第一发光控制模块的控制端与发光控制信号线电连接，第一发光控制模块的第一端与第一电源电压信号线电连接，第一发光控制模块的第二端与驱动模块的第一端电连接；第二发光控制模块的控制端与发光控制信号线电连接，第二发光控制模块的第一端与驱动模块的第二端电连接，第二发光控制模块的第二端与发光元件的第一电极电连接；第三扫描信号线复用发光控制信号线。

根据本申请第一方面的实施方式，第二初始化模块包括第六晶体管，第六晶体管的沟道类型为第一类沟道类型；第一发光控制模块包括第四晶体管，和/或，第二发光控制模块包括第五晶体管；第四晶体管和/或第五晶体管的沟道类型均为第二类沟道类型；第一类沟道类型和第二类沟道类型相反。

根据本申请第一方面的实施方式，偏置复位模块包括第一开关子模块和第二开关子模块；

第一开关子模块的控制端与第一控制信号线电连接，第一开关子模块的第一端与驱动模块的第一端电连接；

第二开关子模块的控制端与第二控制信号线电连接，第二开关子模块的第一端与第一开关子模块的第二端电连接，第二开关子模块的第二端与第一参考电压信号线电连接；

根据本申请第一方面的实施方式，像素电路还包括数据写入模块和/或阈值补偿模块，数据写入模块的控制端与第二扫描信号线电连接，数据写入模块的第一端与数据信号线电连接，数据写入模块的第二端与驱动模块的第一端电连接；阈值补偿模块的控制端与第四扫描信号线电连接，阈值补偿模块的第一端与驱动模块的第二端电连接，阈值补偿模块的第二端与驱动模块的控制端电连接；

根据本申请第一方面的实施方式，像素电路还包括发光控制模块；

发光控制模块的控制端与发光控制信号线电连接，发光控制模块、驱动模块和发光元件串联连接于第一电源电压信号线和第二电源电压信号线之间，

根据本申请第一方面的实施方式，第一控制信号线和第二控制信号线中的一者复用第二扫描信号线或第四扫描信号线，第一控制信号线和第二控制信号线中的另一者复用发光控制信号线；

根据本申请第一方面的实施方式，第一开关子模块和第二开关子模块中的一者与数据写入模块和/或阈值补偿模块的开关状态相反；第一开关子模块和第二开关子模块中的另一者与发光控制模块的开关状态相反。

根据本申请第一方面的实施方式，第四扫描信号线复用第二扫描信号线。

第二方面，本申请实施例提供了一种显示面板，该显示面板包括如本申请第一方面前述任一实施方式提供的像素电路。

根据本申请第二方面的实施方式，显示面板的显示帧包括数据写入帧和保持帧；在显示面板的显示帧为数据写入帧时，像素电路中的偏置复位模块在除数据写入阶段之外的非发光阶段导通，将第一参考电压信号线提供的第一参考电压信号传输至驱动模块的第一端；在显示面板的显示帧为保持帧时，像素电路中的偏置复位模块在非发光阶段导通，将第一参考电压信号传输至驱动模块的第一端。

第三方面，本申请实施例提供了一种像素电路的驱动方法，该像素电路包括：驱动模块，驱动模块的第一端与第一电源电压信号线电连接，驱动模块的第二端与发光元件的第一电极电连接，驱动模块用于驱动发光元件发光；偏置复位模块，偏置复位模块的第一端与驱动模块的第一端电连接，偏置复位模块的第二端与第一参考电压信号线电连接。

该像素电路的驱动方法包括：在偏置复位阶段，控制偏置复位模块导通，以将第一参考电压信号线提供的第一参考电压信号传输至驱动模块的第一端。

第四方面，本申请实施例提供了一种显示装置，该显示面板包括如本申请第二方面前述任一实施方式提供的显示面板。

通过上述描述可知，本申请实施例提供的一种像素电路、显示面板及像素电路的驱动方法，在该像素电路中驱动模块用于驱动发光元件发光，偏置复位模块可以用于在偏置复位阶段，将第一参考电压信号线提供的第一参考电压信号传输至驱动模块的第一端。相较于现有技术，本申请实施例中通过设置上述偏置复位模块，以在偏置复位阶段将第一参考电压信号线提供的第一参考电压信号传输至驱动模块的第一端，从而能够充分实现对驱动模块偏置状态的充分调节，能够有效缓解或抵消驱动模块的阈值电压偏移。本申请实施例的一种像素电路、显示面板及像素电路的驱动方法，能够充分改善显示面板的残影问题，从而有效提升了显示面板的显示效果和使用性能。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种像素电路的结构示意图；

图2是本申请实施例提供的另一种像素电路的结构示意图；

图3是本申请实施例提供的又一种像素电路的结构示意图；

图4是本申请实施例提供的又一种像素电路的结构示意图；

图5是本申请实施例提供的又一种像素电路的结构示意图；

图6是本申请实施例提供的又一种像素电路的结构示意图；

图7是本申请实施例提供的一种像素电路的时序示意图；

图8是本申请实施例提供的又一种像素电路的结构示意图；

图9是本申请实施例提供的又一种像素电路的时序示意图；

图10是本申请实施例提供的又一种像素电路的结构示意图；

图11是本申请实施例提供的又一种像素电路的时序示意图；

图12是本申请实施例提供的又一种像素电路的结构示意图；

图13是本申请实施例提供的一种显示面板的结构示意图；

图14是本申请实施例提供的一种像素电路的驱动方法的流程示意图；

图15是本申请实施例提供的一种显示装置的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

需要说明的是，本申请实施例中的晶体管可以为N型晶体管，也可以为P型晶体管。对于N型晶体管来说，导通电平为高电平，截止电平为低电平。即，N型晶体管的栅极为高电平时，其第一极和第二极之间导通，N型晶体管的栅极为低电平时，其第一极和第二极之间关断。对于P型晶体管来说，导通电平为低电平，截止电平为高电平。即，P型晶体管的控制极为低电平时，其第一极和第二极之间导通，P型晶体管的控制端为高电平时，其第一极和第二极之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分，另外本发明实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。

在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

在本申请实施例中，第一节点、第二节点和第三节点只是为了便于描述电路结构而定义的，第一节点、第二节点和第三节点并不是一个实际的电路单元。

在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对相关技术中存在的问题进行具体说明：

如前所述，经本申请的发明人发现，随着显示技术的发展，市场对于显示面板的面板性能的要求也越来越高。例如，现有采用LTPS(Low Temperature Poly-silicon，低温多晶硅技术)TFT(Thin Film Transistor，薄膜晶体管)的AMOLED(Active-matrix organiclight emitting diode，有源矩阵有机发光二极体)屏体，在显示黑白画面过程中，然后切换到灰阶画面，会看到黑白画面的显示痕迹，也就是残影，主要是由于TFT的迟滞电压引起。

经本申请发明人进一步研究发现，目前对上述显示面板残影现象的解决思路主要是通过面板工艺方面进行改善，存在着工艺重复性差、批次波动等问题，无法从根本上解决显示面板显示工作时存在的残影问题。

为了解决显示面板在显示工作时出现残影等异常状况的问题，本申请实施例提供的一种像素电路、显示面板及像素电路的驱动方法。下面首先对本申请实施例所提供的像素电路进行介绍。

图1示出了本申请实施例提供的一种像素电路的结构示意图。如图1所示，本申请实施例提供的一种像素电路10包括驱动模块101和偏置复位模块102。

具体地，上述驱动模块101的第一端与第一电源电压信号线VDD电连接，驱动模块101的第二端与发光元件D的第一电极电连接，驱动模块101用于驱动发光元件D发光。

上述偏置复位模块102的第一端与驱动模块101的第一端电连接，偏置复位模块102的第二端与第一参考电压信号线Vref1电连接。

此偏置复位模块102用于在偏置复位阶段，将第一参考电压信号线Vref1提供的第一参考电压信号传输至驱动模块101的第一端。

通过上述描述可知，本申请实施例提供的一种像素电路10，在该像素电路10中驱动模块101用于驱动发光元件D发光，偏置复位模块102可以用于在偏置复位阶段，将第一参考电压信号线Vref1提供的第一参考电压信号传输至驱动模块101的第一端。相较于现有技术，本实施例通过设置上述偏置复位模块102，以在偏置复位阶段将第一参考电压信号线Vref1提供的第一参考电压信号传输至驱动模块101的第一端，从而能够充分实现对驱动模块101偏置状态的充分调节，从而能够缓解或抵消驱动模块的阈值电压偏移。整体而言，本申请实施例的一种像素电路10，能够充分改善显示面板的残影问题，从而有效提升了显示面板的显示效果和使用性能。

下面请参见图2，图2是本申请实施例提供的另一种像素电路10的结构示意图。如图2所示，根据本申请的一些实施例，可选的，像素电路10还可以包括存储模块103。上述存储模块103的第一端与第一电源电压信号线VDD电连接，存储模块103的第二端与驱动模块101的控制端电连接。

可选的，像素电路10还可以包括第一初始化模块104。

上述第一初始化模块104的控制端与第一扫描信号线S1电连接，第一初始化模块104的第一端与驱动模块101的控制端电连接，第一初始化模块104的第二端与第二参考电压信号线Vref2电连接。

在第一初始化阶段，上述第一初始化模块104在第一扫描信号线S1的控制下导通，将第二参考电压信号线Vref2提供的第二参考电压信号传输至驱动模块101的控制端。

在一些实施例中，可选的，为了更为充分改善显示面板存在的残影现象，以提升显示面板的显示效果，上述第一参考电压信号的电压值小于或等于此第二参考电压信号的电压值。

如此，通过设置用于偏置复位的第一参考电压信号的电压值小于或等于对驱动模块101控制端进行初始化的第二参考电压信号的电压值，能够使得驱动模块101更为有效地减少其迟滞现象，进而能够充分改善残影。

根据本申请的一些实施例，可选的，结合实际像素电路工作场景考虑，上述第一初始化阶段的至少部分时段在偏置复位阶段。

根据本申请的一些实施例，可选的，为了更为有效缓解或者抵消驱动模块101的阈值电压偏移现象，从而达到进一步改善显示面板的残影问题的目的，上述偏置复位阶段可以包括第一初始化阶段，即第一初始化阶段的全部时段在偏置复位阶段内。

根据本申请的一些实施例，可选的，上述偏置复位阶段的时长大于第一初始化阶段的时长。本实施例中，将偏置调节模块102对驱动模块101的第一端的偏置复位时间设置较长，以更为充分实现对驱动模块101的偏置状态调节。

下面请参见图3，图3是本申请实施例提供的又一种像素电路10的结构示意图。如图3所示，根据本申请的一些实施例，可选的，像素电路10还可以包括数据写入模块105。

数据写入模块105的控制端与第二扫描信号线S2电连接，数据写入模块105的第一端与数据信号线VDATA电连接，数据写入模块105的第二端与驱动模块101电连接。

具体连接时，上述数据写入模块105的控制端与第二扫描信号线S2电连接，数据写入模块105的第一端与数据信号线VDATA电连接，数据写入模块105的第二端与驱动模块101的第一端电连接。

此数据写入模块105用于在数据写入阶段，数据信号线VDATA提供的数据电压传输至驱动模块101的第一端。

具体地，数据写入模块105在数据写入阶段在第二扫描信号线S2的控制下导通，处于导通状态的数据写入模块105将数据信号线VDATA提供的数据电压传输至驱动模块101的第一端。其中，为了保障像素电路10的合理正常工作，偏置复位阶段在数据写入阶段的时间范围之外。偏置复位阶段与数据写入阶段不交叠。

在一些更为具体的实施方式中，为了更为充分、彻底地实现对驱动模块101的偏置状态调节，上述偏置复位阶段在非发光阶段内，且在数据写入阶段的时间范围之外。

根据本申请的一些实施例，可选的，为了实现对上述偏置复位模块102的合理导通控制，上述偏置复位模块102可以包括两个控制端：第一控制端和第二控制端。偏置复位模块102的第一控制端与第一控制信号线EN1电连接，偏置复位模块102的第二控制端与第二控制信号线EN2电连接。

可选的，上述第一控制端和第二控制端中的一者在除数据写入阶段之外的时段向偏置复位模块102提供导通电平。第一控制端和第二控制端的另一者在非发光阶段向偏置复位模块102提供导通电平。

在第一控制端和第二控制端向偏置复位模块102提供导通电平的情况下，偏置复位模块102将第一参考电压信号传输至驱动模块101的第一端。下面请参见图4，图4是本申请实施例提供的又一种像素电路的结构示意图。如图4所示，根据本申请的一些实施例，可选的，像素电路10还可以包括第一发光控制模块106和/或第二发光控制模块107。

上述第一发光控制模块106的控制端与发光控制信号线EM电连接，第一发光控制模块106的第一端与第一电源电压信号线VDD电连接，第一发光控制模块106的第二端与驱动模块101的第一端电连接。

上述第二发光控制模块107的控制端与发光控制信号线EM电连接，第二发光控制模块107的第一端与驱动模块101的第二端电连接，第二发光控制模块107的第二端与发光元件D的第一电极电连接。发光元件D的第一电极可以例如发光元件D的阳极。发光元件D的第二电极和第二电源电压信号线VSS电连接。

其中，第一控制信号线EN1和第二控制信号线EN2中的一者可以复用第二扫描信号线S2，第一控制信号线EN1和第二控制信号线EN2中的另一者可以复用发光控制信号线EM。

如此，上述偏置复位阶段具体可以包括在数据写入阶段之外的非发光阶段，更为充分、彻底地实现对驱动模块101的偏置状态调节，从而更有利于改善显示面板的残影问题，进而提升显示面板显示效果。

下面请继续参见图4，根据本申请的一些实施例，可选的，偏置复位模块102可以包括第一开关子模块和第二开关子模块。

第一开关子模块的控制端与第一控制信号线EN1电连接，第一开关子模块的第一端与驱动模块101的第一端电连接。第二开关子模块的控制端与第二控制信号线EN2电连接，第二开关子模块的第一端与第一开关子模块的第二端电连接，第二开关子模块的第二端与第一参考电压信号线Vref1电连接。

可选的，像素电路还包括发光控制模块；发光控制模块的控制端与发光控制信号线电连接，发光控制模块、驱动模块和发光元件串联连接于第一电源电压信号线和第二电源电压信号线之间。

可选的，第一控制信号线和第二控制信号线中的一者复用第二扫描信号线，第一控制信号线和第二控制信号线中的另一者复用发光控制信号线。

可选的，发光控制模块可包括第一发光控制模块106和/或第二发光控制模块107。

根据本申请的一些实施例，可选的，第一开关子模块具体可以包括第一晶体管M8，第二开关子模块具体可以包括第二晶体管M9。可选的，第一晶体管M8和第二晶体管M9的沟道类型相同或相反。

根据本申请的一些实施例，可选的，上述数据写入模块105可以包括第三晶体管M2。第一控制信号线EN1复用第二扫描信号线S2，第一晶体管M8与第三晶体管M2的沟道类型相反。或者，第二控制信号线EN2复用第二扫描信号线S2，第二晶体管M9与第三晶体管M2的沟道类型相反。

可选的，上述第三晶体管M2可以为P型晶体管或N型晶体管。

可选的，上述第一发光控制模块106可以包括第四晶体管M5，第一控制信号线EN1复用发光控制信号线EM，第一晶体管M8与第四晶体管M5的沟道类型相反。或者，第二控制信号线EN2复用发光控制信号线EM，第二晶体管M9与第四晶体管M5的沟道类型相反。

和/或，第二发光控制模块107可以包括第五晶体管M6；第一控制信号线EN1复用发光控制信号线EM，第一晶体管M8与第五晶体管M6的沟道类型相反。或者，第二控制信号线EN2复用发光控制信号线EM，第二晶体管M9与第五晶体管M6的沟道类型相反。

根据本申请的一些实施例，可选的，上述第四晶体管M5为P型晶体管；和/或，上述第五晶体管M6为P型晶体管。

根据本申请的一些实施例，可选的，第一晶体管M8为N型晶体管；第二晶体管M9为N型晶体管。

根据本申请的一些实施例，可选的，第三晶体管M2、第四晶体管M5和第五晶体管M6的沟道类型相同。

但需要补充的是，在其他一些实施例中，上述第一晶体管M8也可以为P型晶体管；第二晶体管M9为P型晶体管。上述第三晶体管M2、第四晶体管M5和第五晶体管M6的沟道类型相同，第三晶体管M2、第四晶体管M5和第五晶体管M6均为N型晶体管。或者，在一些实施例中，上述第一晶体管M8和第二晶体管M9的沟道类型也可以相反，相应地，第三晶体管M2的沟道类型与第四晶体管M5和/或第五晶体管M6的沟道类型相反等。第三晶体管M2可为P型晶体管或N型晶体管。

整体而言，本实施例中，上述具体晶体管沟道类型可以视实际电路需求进行灵活设定调整，只要保障能够实现上述第一晶体管M8和/或第二晶体管M9对上述发光控制信号线和/或第二扫描信号线S2的信号线复用即可，本实施例在此不做严格限制。

下面请参见图5，图5是本申请实施例提供的又一种像素电路10的结构示意图。如图5所示，根据本申请的一些实施例，更为具体地，为了进一步提升显示面板使用性能，上述像素电路10还可以包括第二初始化模块108。

具体连接时，上述第二初始化模块108的控制端与第三扫描信号线S3电连接，第二初始化模块108的第一端与发光元件D的第一电极电连接，第二初始化模块108的第二端与第三参考电压信号线Vref3电连接。

上述第二初始化模块108可以用于在第二初始化阶段，在第三扫描信号线S3的控制下导通，将第三参考电压信号线Vref3提供的第三参考电压信号传输至发光元件D的第一电极。

在一些具体的实施方式中，上述第二初始化阶段的时长大于第一初始化阶段的时长，第一初始化阶段在第二初始化阶段内。

在一些实施方式中，上述第二初始化阶段的时长可以大于数据写入阶段的时长，数据写入阶段可以在第二初始化阶段内。

如此，能够增加对发光元件D的第一电极的复位时长，使得复位较为充分，从而有利于能够有效保证发光元件D电应力充分释放，进而能够提升显示面板中发光元件D的发光寿命。

在一些更为具体的实施方式中，为了更为充分地实现对发光元件D的第一电极的充分初始化，上述第二初始化阶段可以与非发光阶段重合。

换言之，本实施例在最大程度上增加对发光元件D的复位时间，以更为充分保证对发光元件D的第一电极的充分初始化，从而保障发光元件D电应力得到充分释放，进而有助于提高其发光寿命。

根据本申请的一些实施例，为了有效提高信号线的利用率，上述第三扫描信号线S3可以复用发光控制信号线EM。

下面请参见图6，图6是本申请实施例提供的又一种像素电路的结构示意图。如图6所示，在一些更为具体的实施方式中，上述第二初始化模块108可以包括第六晶体管M7。上述第六晶体管M7的沟道类型为第一类沟道类型。例如，上述第一类沟道类型可以为N沟道类型，即第六晶体管可以为N型薄膜晶体管。

像素电路10还可以包括第一发光控制模块106和/第二发光控制模块107。上述第一发光控制模块106可以包括第四晶体管M5，和/或，上述第二发光控制模块107可以包括第五晶体管M6。第四晶体管M5和/或第五晶体管M6的沟道类型均为第二类沟道类型；第一类沟道类型和第二类沟道类型相反。

示例性地，在上述第六晶体管为N型薄膜晶体管的情况下，上述第二类沟道类型可以为P沟道类型，即第四晶体管M5和第五晶体管M6为P型薄膜晶体管。

如此，本实施例通过设置第二初始化模块108所包括的晶体管沟道类型不同于第一发光控制模块106和/或第二发光控制模块107，使得可以通过将上述发光控制信号线复用为第三扫描信号线S3，使得在非发光阶段下，第一发光控制模块106和/或第二发光控制模块107在发光控制信号线EM的控制下关断，同时第二初始化模块108在发光控制信号线EM的控制下导通，实现对发光元件D的第一电极的充分初始化。

下面请继续参见图6，如图6所示，根据本申请的一些实施例，可选的，像素电路10还可以包括阈值补偿模块109。

具体连接时，上述阈值补偿模块109的控制端与第四扫描信号线S4电连接，阈值补偿模块109的第一端与驱动模块101的第二端电连接，阈值补偿模块109的第二端与驱动模块101的控制端电连接。

可选的，阈值补偿模块109用于在阈值补偿阶段对驱动模块进行阈值补偿。阈值补偿阶段可与数据写入阶段交叠，例如重合。

可选的，数据写入模块和阈值补偿模块的开关状态相同。

可选的，阈值补偿模块109可以包括第八晶体管M4。第八晶体管M4和第三晶体管M2的沟道类型可相同或相反。第八晶体管M4可为N型晶体管或P型晶体管。

可选地，第一控制信号线和第二控制信号线中的一者复用第二扫描信号线或第四扫描信号线，第一控制信号线和第二控制信号线中的另一者复用发光控制信号线。

可选地，第一开关子模块和第二开关子模块中的一者与数据写入模块和/或阈值补偿模块的开关状态相反；第一开关子模块和第二开关子模块中的另一者与发光控制模块的开关状态相反。

为了保障像素电路10的合理正常工作，偏置复位阶段在数据写入阶段的时间范围之外，和/或，偏置复位阶段在阈值补偿阶段的时间范围之外。偏置复位阶段与数据写入阶段不交叠，和/或，偏置复位阶段与阈值补偿阶段不交叠。

可选地，第一控制信号线和第二控制信号线中的一者复用第二扫描信号线S2，第一控制信号线和第二控制信号线中的另一者复用发光控制信号线EM。可选地，第一开关子模块和第二开关子模块中的一者与数据写入模块的开关状态相反；第一开关子模块和第二开关子模块中的另一者与发光控制模块的开关状态相反。

示例性的，第一控制信号线复用第二扫描信号线S2，第二控制信号线复用发光控制信号线EM。示例性的，第一开关子模块与数据写入模块的开关状态相反；第二开关子模块与发光控制模块的开关状态相反。示例性的，第二开关子模块与第一发光控制模块的开关状态相反，和/或，第二开关子模块与第二发光控制模块的开关状态相反。示例性的，第一晶体管M8和第三晶体管M2的沟道类型相反。示例性的，第二晶体管M9和第四晶体管M5的沟道类型相反，和/或，第二晶体管M9和第五晶体管M6的沟道类型相反。

示例性的，第二控制信号线复用第二扫描信号线S2，第一控制信号线复用发光控制信号线EM。示例性的，第二开关子模块与数据写入模块的开关状态相反；第一开关子模块与发光控制模块的开关状态相反。示例性的，第一开关子模块与第一发光控制模块的开关状态相反，和/或，第一开关子模块与第二发光控制模块的开关状态相反。示例性的，第二晶体管M9和第三晶体管M2的沟道类型相反。示例性的，第一晶体管M8和第四晶体管M5的沟道类型相反，和/或，第一晶体管M8和第五晶体管M6的沟道类型相反。

可选地，第一控制信号线和第二控制信号线中的一者复用第四扫描信号线S4，第一控制信号线和第二控制信号线中的另一者复用发光控制信号线EM。可选地，第一开关子模块和第二开关子模块中的一者与阈值补偿模块的开关状态相反；第一开关子模块和第二开关子模块中的另一者与发光控制模块的开关状态相反。

示例性的，第一控制信号线复用第四扫描信号线S4，第二控制信号线中复用发光控制信号线EM。示例性的，第一开关子模块与阈值补偿模块的开关状态相反；第二开关子模块与发光控制模块的开关状态相反。示例性的，第二开关子模块与第一发光控制模块的开关状态相反，和/或，第二开关子模块与第二发光控制模块的开关状态相反。示例性的，第一晶体管M8和第八晶体管M4的沟道类型相反。示例性的，第二晶体管M9和第四晶体管M5的沟道类型相反，和/或，第二晶体管M9和第五晶体管M6的沟道类型相反。

示例性的，第二控制信号线复用第四扫描信号线S4，第一控制信号线复用发光控制信号线EM。示例性的，第二开关子模块与阈值补偿模块的开关状态相反；第一开关子模块与发光控制模块的开关状态相反。示例性的，第一开关子模块与第一发光控制模块的开关状态相反，和/或，第一开关子模块与第二发光控制模块的开关状态相反。示例性的，第二晶体管M9和第八晶体管M4的沟道类型相反。示例性的，第一晶体管M8和第四晶体管M5的沟道类型相反，和/或，第一晶体管M8和第五晶体管M6的沟道类型相反。

根据本申请的一些实施例，可选的，结合像素电路10的实际工作过程考虑，为了进一步减少像素电路10工作过程中涉及的信号线数量，上述第四扫描信号线S4可以复用第二扫描信号线S2。

可选的，第四扫描信号线S4与第二扫描信号线S2可为不同的信号线。

根据本申请的一些实施例，可选的，请参见图7，图7是本申请实施例提供的一种发光控制信号的时序示意图。如图7所示，在一显示帧内，发光控制信号包括多个脉冲信号。可选的，在一显示帧内，偏置复位模块102导通多次。图7具体以一显示帧内发光控制信号包括3个脉冲信号为例，以及，图7中以上述第一控制信号线EN2复用第二扫描信号线S2，第二控制信号线EN2复用发光控制信号线EM为例进行展示。由图7可见，在该显示帧内，随着第二扫描信号S2以及发光控制信号线EM的高低电平切换，此偏置复位模块102会进行多次导通(on)，发光控制信号的脉冲信号个数越多，插黑次数越多，驱动晶体管的第一端的初始化次数越多，应力释放效果好。

可选的，在一数据写入帧内，发光控制信号包括多个脉冲信号。可选的，在一数据写入帧内，偏置复位模块102导通多次。可选的，在一保持帧内，发光控制信号包括多个脉冲信号。可选的，在一保持帧内，偏置复位模块102导通多次。

为了便于理解本申请提供的像素电路10，下面结合一些具体的应用实施例进行说明。

下面请参见图8，图8是本申请实施例提供的又一种像素电路的结构示意图。在图8中，驱动模块101包括驱动晶体管M1，存储模块103可以包括存储电容C1，数据写入模块105可以包括第三晶体管M2，第一初始化模块104可以包括第七晶体管M3，阈值补偿模块109可以包括第八晶体管M4，第一发光控制模块106可以包括第四晶体管M5，第二发光控制模块107可以包括第五晶体管M6，第二初始化模块108可以包括第六晶体管M7，偏置调节模块102中可以包括第一晶体管M8和第二晶体管M9。其中，本实施例中，上述第一晶体管M8和第二晶体管M9均为N型薄膜晶体管，其余晶体管均为P型薄膜晶体管。P型薄膜晶体管在栅极接收信号为高电平时关闭，在栅极接收信号为低电平时导通；N型薄膜晶体管在栅极接收信号为低电平时关闭，在栅极接收信号为高电平时导通。以及，本实施例中第四扫描信号线S4复用第二扫描信号线S2。

为了便于理解图8所提供的像素电路10的工作过程，下面可以参考图9。与图9所示像素电路对应地，图9是本申请实施例提供的一种像素电路10的时序示意图。

如图9所示，在一些实施例中，图9所示像素电路10的具体工作阶段可以包括：第一初始化阶段t1、第二初始化阶段、数据写入阶段t3和发光阶段t4。示例性的，第一初始化阶段t1和第二初始化阶段均在偏置复位阶段内。

t1阶段：发光控制信号线EM提供高电平、第一控制信号线EN1和第二控制信号线EN2提供高电平，M5，M6关闭，M9开启；S1、S3低电平、S2高电平，M3、M7、M8开启，Vref2电压对M1的栅极和存储电容C1电位初始化，为接下来的信号写入做准备，清除上帧残余电位，Vref3对发光元件D的阳极初始化，目的是消除上帧电压，M8和M9同时导通，所以Vref1写入到M1的源极，Vref1一般是负压，并小于或等于Vref2，保证M1 Vgs电压≥0，此过程完成了对M1器件的初始化，可以减小M1的迟滞，进而改善残影。

t2阶段：发光控制信号线EM提供高电平、第一控制信号线EN1和第二控制信号线EN2提供高电平，M5，M6关闭，M9和M8开启；S3低电平，S1、S2高电平，M3关闭，M7、M8开启，发光元件D初始化时间比常规电路增加，保证了发光元件D电应力充分释放，利用提高发光元件D的发光寿命。同时M1两端电压没有变化，M1的初始化时间比常规电路高出一倍，利于M1充分恢复到无应力状态，迟滞电压充分减少，对于高刷新率的面板而言起到的改善效果会更加突出。

t3阶段：发光控制信号线EM提供高电平，M5，M6关闭，第一发光控制信号线EN1提供低电平，第二发光控制信号线EN2提供高电平，M9开启；S1、S3高电平，S2低电平，M8关闭，Vdata通过M2、M1、M4写入M1的栅极和存储电容C1，当M1栅极节点约为Vdata+Vth时，M1和Cst充电完成，data完成写入和阈值补偿。

t4阶段：S2信号转为高电平，发光控制信号线EM提供低电平，M5，M6开启，栅极电压为Vdata+Vth，故此时M1电流为 电流由Vdata电压控制，Vth被补偿。

t1阶段和t2阶段可均在第二初始化阶段内。

数据写入帧可包括第一初始化阶段t1、第二初始化阶段、数据写入阶段t3和发光阶段t4。保持帧可包括第二初始化阶段和发光阶段t4。保持帧可不包括第一初始化阶段和数据写入阶段t3。在发光阶段t4，发光控制信号包括多个脉冲信号。

本实施例中驱动晶体管M1为P型晶体管，通过增加M9和M8，并且在偏置复位阶段，让M1的Vgs≥0V，例如在偏置复位阶段，第一参考电压信号的电压值小于或等于第二参考电压信号的电压值，使得释放器件导通时TFT沟道界面被捕获的空穴，从而减少M1器件的迟滞电压，进而改善残影。以及，通过M7的时序控制，本实施例中的像素电路比常规电路初始化时间增加，充分释放发光元件D的电和光应力，改善发光元件D的寿命。通过采用本实施例中的像素电路10，能够在保证Vth补偿效果不变的基础上，达到了减少驱动TFT迟滞电压、改善残影和改善发光元件及面板寿命的效果。若驱动晶体管M1为N型晶体管，通过增加M9和M8，并且在偏置复位阶段，让M1的Vgs≤0V，例如在偏置复位阶段，第一参考电压信号的电压值大于或等于第二参考电压信号的电压值，使得释放器件导通时TFT沟道界面被捕获的电子，从而减少M1器件的迟滞电压，进而改善残影。

下面请参见图10，图10是本申请实施例提供的又一种像素电路10的结构示意图。如图10所示，进一步地，为了充分实现对像素电路10中信号线的合理复用以有效减少信号线数量，上述第一控制信号线EN1和第二控制信号线EN2中的一者可以复用第二扫描信号线S2，第一控制信号线EN1和第二控制信号线EN2中的另一者可以复用发光控制信号线EM。

如图10所示，本实施例中，以第一控制信号线EN1复用第二扫描信号线S2，第二控制信号线EN2复用发光控制信号线EM为例。也就是说，本实施例通过复用原本用于控制数据写入的第二扫描信号线S2和发光控制信号线EM进行M8和M9晶体管控制，在节省信号线的同时，能够最大程度上实现对DTFT(M1)应力的调节，能够充分减小DTFT(M1)的迟滞进而改善残影。

进一步地，本实施例还可以将M7调整为N型薄膜晶体管，同时采用发光控制信号线EM进行控制，这样可以减少先前的第三扫描信号线S3，利于窄边框效果，提升屏体的品质；同时发光元件D的初始化时间跟发光控制信号线EM提供高电平的时间同步，能够最大程度上保证发光元件发光寿命。

为了便于理解图10所提供的像素电路10的工作过程，下面可以参考图11。与图10所示像素电路对应地，图11是本申请实施例提供的又一种像素电路10的时序示意图。此处应理解地是，为了简要起见，本实施例中在此对该像素电路10的具体工作过程不做详细展开。

可以理解地是，本申请实施例给出的驱动时序仅为可能的一个示例，在其他一些实施例中，上述像素电路的工作时序还可以是根据实际情况及需求进行灵活调整，本申请在此对其不做具体限制。

可以理解地是，出于与前述实施例类似的理由，考虑到面板领域中各类基础像素结构应用的广泛性，因此为简要起见，本实施例中在此对图9所示像素电路中其他器件的具体工作过程不做展开描述。

需要说明的是，除上述列出的几种像素电路结构之外，本申请的像素电路10还可以包括其他数量以及具有其他连接关系的电子器件，这些电子器件(例如晶体管、电容等)共同构成多种类型的像素电路，本申请对此不做具体限制。示例性地，请参见图12，图12本申请实施例提供的又一种像素电路10的结构示意图。图12中，该像素电路10中可以不包括前述实施例中的阈值补偿模块，数据写入模块106的第二端与驱动模块101的控制端电连接，本实施例在此对其不做过多展开描述。

综上所述，本申请实施例通过提出一种新型的像素电路10结构，以从像素电路10设计的方面来充分改善显示面板的残影问题，从而有效提升了显示面板的显示效果和使用性能。

基于上述实施例提供的像素电路，相应地，本申请还提供了一种显示面板，包括本申请上述任一实施例提供的像素电路10。请参考图13，图13为本申请实施例提供的显示面板的一种结构示意图。图13提供的显示面板可以是AMOLED、OLED或者其他。本领域内技术人员应该理解，在本申请的其他实现方式中，显示面板还可以微型发光二极管显示面板，量子点显示面板等。

根据本申请的一些实施例，可选的，上述显示面板的显示帧包括数据写入帧和保持帧。在显示面板的显示帧为数据写入帧时，像素电路10中的偏置复位模块102在除数据写入阶段之外的非发光阶段导通，将第一参考电压信号线Vref1提供的第一参考电压信号传输至驱动模块101的第一端。

在显示面板的显示帧为保持帧时，像素电路10中的偏置复位模块102在非发光阶段导通，将第一参考电压信号传输至驱动模块101的第一端。

本实施例中，示例性地，仍然结合前述图10所示像素电路进行分析，M8和M9为NMOS管，将用于控制数据写入的第二扫描信号线S2复用为M8栅极信号线，将发光控制信号线EM复用为M9栅极控制信号线。

如此，在数据写入帧中，在发光控制信号线EM为高电平且第二扫描信号线S2为高电平阶段(即非发光阶段中除数据写入阶段之外的时段)进行verf1写入以对驱动晶体管M1进行偏置状态调节。并且，若数据写入帧中发光控制信号包括多个脉冲信号，那么在此数据写入帧中随着发光控制信号线EM插黑次数越高，相应地，驱动晶体管M1初始化次数越多，应力释放效果越好。

在保持帧中，由于第二扫描信号线S2始终为高电平，因此M8和M9同时导通的时段为：发光控制信号线EM为高电平的非发光阶段。也就是说，保持帧中随着发光控制信号线EM插黑次数越高，驱动晶体管M1初始化次数越多，应力释放效果好。

基于上述实施例提供的像素电路，本申请实施例提供了一种像素电路的驱动方法。下面请参见图14，图14是本申请实施例提供的一种像素电路的驱动方法的流程示意图。如图14所示，此像素电路的驱动方法中，像素电路可以包括：驱动模块，驱动模块的第一端与第一电源电压信号线电连接，驱动模块的第二端与发光元件的第一电极电连接，驱动模块用于驱动发光元件发光；偏置复位模块，偏置复位模块的第一端与驱动模块的第一端电连接，偏置复位模块的第二端与第一参考电压信号线电连接。

该像素电路的驱动方法具体可以包括：

S1401，在偏置复位阶段，控制偏置复位模块导通，以将第一参考电压信号线提供的第一参考电压信号传输至驱动模块的第一端。

本申请实施例提供像素电路的驱动方法，具有本申请实施例提供的像素电路的有益效果，具体可以参考上述各实施例对于像素电路的具体说明，本实施例在此不再赘述。

可选的，偏置复位模块包括串联的第一开关子模块和第二开关子模块。可选地，第一开关子模块和第二开关子模块中的一者与数据写入模块的开关状态相反；第一开关子模块和第二开关子模块中的另一者与发光控制模块的开关状态相反。

可选地，第一开关子模块和第二开关子模块中的一者与阈值补偿模块的开关状态相反；第一开关子模块和第二开关子模块中的另一者与发光控制模块的开关状态相反。

基于上述实施例提供的显示面板，相应地，本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图15，图15为本申请实施例提供的显示装置的一种结构示意图。图15提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图15实施例例如以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板100的有益效果，具体可以参考上述各实施例对于显示面板100的具体说明，本实施例在此不再赘述。

应当理解的是，本申请实施例附图提供的电路的具体结构以及显示面板的剖面结构仅仅是一些示例，并不用于限定本申请。另外，在不矛盾的情况下，本申请提供的上述各实施例可以相互结合。

需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (10)

1.一种像素电路，其特征在于，包括：

驱动模块，所述驱动模块和发光元件串联连接于第一电源电压信号线和第二电源电压信号线之间，所述驱动模块用于驱动所述发光元件发光；

偏置复位模块，所述偏置复位模块的第一端与所述驱动模块的第一端电连接，所述偏置复位模块的第二端与第一参考电压信号线电连接；

所述偏置复位模块用于在偏置复位阶段将所述第一参考电压信号线提供的第一参考电压信号传输至所述驱动模块的第一端。

2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：

第一初始化模块，所述第一初始化模块的控制端与第一扫描信号线电连接，所述第一初始化模块的第一端与所述驱动模块的控制端电连接，所述第一初始化模块的第二端与第二参考电压信号线电连接；

所述第一初始化模块用于在第一初始化阶段，将所述第二参考电压信号线提供的第二参考电压信号传输至所述驱动模块的控制端；

优选地，所述第一参考电压信号的电压值小于或等于所述第二参考电压信号的电压值；

优选地，所述第一初始化阶段的至少部分时段在所述偏置复位阶段内；

优选地，所述第一初始化阶段的全部时段在所述偏置复位阶段内；

优选地，所述偏置复位阶段的时长大于所述第一初始化阶段的时长；

优选地，所述像素电路还包括存储模块，所述存储模块的第一端与所述第一电源电压信号线电连接，所述存储模块的第二端与所述驱动模块的控制端电连接。

3.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括数据写入模块，所述数据写入模块的控制端与第二扫描信号线电连接，所述数据写入模块的第一端与数据信号线电连接，所述数据写入模块的第二端与所述驱动模块的第一端电连接；

所述数据写入模块用于在数据写入阶段，将所述数据信号线提供的数据电压传输至所述驱动模块的第一端；

其中，所述偏置复位阶段在所述数据写入阶段的时间范围之外；

优选地，所述偏置复位阶段在非发光阶段内，且在所述数据写入阶段的时间范围之外。

4.根据权利要求3所述的像素电路，其特征在于，所述偏置复位模块的第一控制端与第一控制信号线电连接，所述偏置复位模块的第二控制端与第二控制信号线电连接；

优选地，所述第一控制端和所述第二控制端中的一者在除数据写入阶段之外的时段向所述偏置复位模块提供导通电平；所述第一控制端和所述第二控制端的另一者在非发光阶段向所述偏置复位模块提供导通电平；

在所述第一控制端和所述第二控制端均向所述偏置复位模块提供导通电平的情况下，所述偏置复位模块将所述第一参考电压信号传输至所述驱动模块的第一端；

优选地，所述像素电路还包括第一发光控制模块和/或第二发光控制模块；

所述第一发光控制模块的控制端与发光控制信号线电连接，所述第一发光控制模块的第一端与所述第一电源电压信号线电连接，所述第一发光控制模块的第二端与所述驱动模块的第一端电连接；

所述第二发光控制模块的控制端与发光控制信号线电连接，所述第二发光控制模块的第一端与所述驱动模块的第二端电连接，所述第二发光控制模块的第二端与所述发光元件的第一电极电连接；所述发光元件的第二电极和所述第二电源电压信号线电连接；

其中，所述第一控制信号线和所述第二控制信号线中的一者复用所述第二扫描信号线，所述第一控制信号线和所述第二控制信号线中的另一者复用所述发光控制信号线；

优选地，在一显示帧内，所述发光控制信号包括多个脉冲信号，在一所述显示帧内，所述偏置复位模块导通多次。

5.根据权利要求4所述的像素电路，其特征在于，所述偏置复位模块包括第一开关子模块和第二开关子模块；

所述第一开关子模块的控制端与所述第一控制信号线电连接，所述第一开关子模块的第一端与所述驱动模块的第一端电连接；

所述第二开关子模块的控制端与所述第二控制信号线电连接，所述第二开关子模块的第一端与所述第一开关子模块的第二端电连接，所述第二开关子模块的第二端与所述第一参考电压信号线电连接；

优选地，所述第一开关子模块包括第一晶体管，所述第二开关子模块包括第二晶体管；所述第一晶体管和所述第二晶体管的沟道类型相同或相反；

优选地，所述数据写入模块包括第三晶体管，所述第一控制信号线复用所述第二扫描信号线，所述第一晶体管与所述第三晶体管的沟道类型相反；或者，所述第二控制信号线复用所述第二扫描信号线，所述第二晶体管与所述第三晶体管的沟道类型相反；

优选地，所述第三晶体管为P型晶体管；

优选地，所述第一发光控制模块包括第四晶体管，所述第一控制信号线复用所述发光控制信号线，所述第一晶体管与所述第四晶体管的沟道类型相反；或者，所述第二控制信号线复用所述发光控制信号线，所述第二晶体管与所述第四晶体管的沟道类型相反；

和/或，所述第二发光控制模块包括第五晶体管；所述第一控制信号线复用所述发光控制信号线，所述第一晶体管与所述第五晶体管的沟道类型相反；或者，所述第二控制信号线复用所述发光控制信号线，所述第二晶体管与所述第五晶体管的沟道类型相反；

优选地，所述第四晶体管为P型晶体管；和/或，所述第五晶体管为P型晶体管；

优选地，所述第一晶体管为N型晶体管；所述第二晶体管为N型晶体管；

优选地，所述第三晶体管、所述第四晶体管和所述第五晶体管的沟道类型相同。

6.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第二初始化模块；

所述第二初始化模块的控制端与第三扫描信号线电连接，所述第二初始化模块的第一端与所述发光元件的第一电极电连接，第二初始化模块的第二端与第三参考电压信号线电连接；

所述第二初始化模块用于在第二初始化阶段，将所述第三参考电压信号线提供的第三参考电压信号传输至所述发光元件的第一电极；

优选地，所述第二初始化阶段与非发光阶段重合；

优选地，所述像素电路还包括第一发光控制模块和/或第二发光控制模块；

所述第一发光控制模块的控制端与发光控制信号线电连接，所述第一发光控制模块的第一端与所述第一电源电压信号线电连接，所述第一发光控制模块的第二端与所述驱动模块的第一端电连接；

所述第二发光控制模块的控制端与发光控制信号线电连接，所述第二发光控制模块的第一端与所述驱动模块的第二端电连接，所述第二发光控制模块的第二端与所述发光元件的第一电极电连接；

所述第三扫描信号线复用所述发光控制信号线；

优选地，所述第二初始化模块包括第六晶体管，所述第六晶体管的沟道类型为第一类沟道类型；

所述第一发光控制模块包括第四晶体管，和/或，所述第二发光控制模块包括第五晶体管；所述第四晶体管和/或所述第五晶体管的沟道类型为第二类沟道类型；

所述第一类沟道类型和所述第二类沟道类型相反。

7.根据权利要求1所述的像素电路，其特征在于，所述偏置复位模块包括第一开关子模块和第二开关子模块；

所述第一开关子模块的控制端与第一控制信号线电连接，所述第一开关子模块的第一端与所述驱动模块的第一端电连接；

所述第二开关子模块的控制端与第二控制信号线电连接，所述第二开关子模块的第一端与所述第一开关子模块的第二端电连接，所述第二开关子模块的第二端与所述第一参考电压信号线电连接；

优选地，所述像素电路还包括数据写入模块和/或阈值补偿模块，所述数据写入模块的控制端与第二扫描信号线电连接，所述数据写入模块的第一端与数据信号线电连接，所述数据写入模块的第二端与所述驱动模块的第一端电连接；所述阈值补偿模块的控制端与第四扫描信号线电连接，所述阈值补偿模块的第一端与所述驱动模块的第二端电连接，所述阈值补偿模块的第二端与所述驱动模块的控制端电连接；

优选地，所述像素电路还包括发光控制模块；

所述发光控制模块的控制端与发光控制信号线电连接，所述发光控制模块、所述驱动模块和发光元件串联连接于第一电源电压信号线和第二电源电压信号线之间，

优选地，所述第一控制信号线和所述第二控制信号线中的一者复用所述第二扫描信号线或所述第四扫描信号线，所述第一控制信号线和所述第二控制信号线中的另一者复用所述发光控制信号线；

优选地，所述第一开关子模块和所述第二开关子模块中的一者与所述数据写入模块和/或所述阈值补偿模块的开关状态相反；所述第一开关子模块和所述第二开关子模块中的另一者与所述发光控制模块的开关状态相反；

优选地，所述第四扫描信号线复用所述第二扫描信号线。

8.一种显示面板，其特征在于，所述显示面板包括：如权利要求1-7任一项所述的像素电路。

9.根据权利要求8所述的显示面板，其特征在于，所述显示面板的显示帧包括数据写入帧和保持帧；

在所述显示面板的显示帧为数据写入帧时，所述像素电路中的偏置复位模块在除数据写入阶段之外的非发光阶段导通，将第一参考电压信号线提供的第一参考电压信号传输至驱动模块的第一端；

在所述显示面板的显示帧为保持帧时，所述像素电路中的偏置复位模块在非发光阶段导通，将所述第一参考电压信号传输至所述驱动模块的第一端。

10.一种像素电路的驱动方法，其特征在于，所述像素电路包括：

驱动模块，所述驱动模块的第一端与第一电源电压信号线电连接，所述驱动模块的第二端与发光元件的第一电极电连接，所述驱动模块用于驱动所述发光元件发光；

偏置复位模块，所述偏置复位模块的第一端与所述驱动模块的第一端电连接，所述偏置复位模块的第二端与第一参考电压信号线电连接；

所述像素电路的驱动方法包括：

在偏置复位阶段，控制所述偏置复位模块导通，以将所述第一参考电压信号线提供的第一参考电压信号传输至所述驱动模块的第一端。