CN117727777A

CN117727777A - 肖特基结的特性调控方法、结构及其应用

Info

Publication number: CN117727777A
Application number: CN202311744331.1A
Authority: CN
Inventors: 葛鑫晨; 杨辉; 孙钱; 郭小路; 钟耀宗; 张书明; 陈昕; 高宏伟; 孙秀建
Original assignee: Suzhou Institute of Nano Tech and Nano Bionics of CAS
Current assignee: Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date: 2023-12-18
Filing date: 2023-12-18
Publication date: 2024-03-19

Abstract

本申请公开了一种肖特基结的特性调控方法、结构及其应用。所述特性调控方法包括：使金属电极与宽禁带半导体形成肖特基接触，该金属电极用于与宽禁带半导体接触的表面具有第一、第二区域，第一、第二区域分别由第一、第二金属形成，第二区域环绕第一区域设置，第二金属的功函数低于第一金属的功函数；以金属电极为掩膜对宽禁带半导体进行刻蚀形成台面结构；至少在台面结构的侧壁上制作场板结构；通过调整第一、第二金属中任一者的种类和/或任一者与宽禁带半导体的接触面积在金属电极与宽禁带半导体的接触面积中的占比，实现对肖特基结特性的调控。本申请可实现较大范围内的肖特基势垒高度的精细调控，同时提升关态特性，综合提高器件的电学性能。

Description

肖特基结的特性调控方法、结构及其应用

技术领域

本申请涉及一种肖特基结的特性调控方法，具体涉及一种肖特基结的特性调控方法、结构及其在制作肖特基晶体管器件中的应用，属于半导体电子技术领域。

背景技术

由于带隙宽、临界击穿场强高、电子饱和漂移速率高等优点，如氮化镓(GaN)等第三代半导体材料III族氮化物在手机快充、数据中心等供电电源领域具有重要应用价值。

金属/半导体构成的肖特基结是GaN功率器件中一种重要电学结构，其广泛存在于GaN功率二极管，例如肖特基势垒二极管(SBD)、结势垒肖特基二极管(JBS/MPS)、沟槽型MOS势垒肖特基二极管(TMBS)以及肖特基型p-GaN栅高电子迁移率晶体管(p-GaN HEMT)之中。肖特基结的基本工作机制是：当加在肖特基结上的电压大于肖特基结内建电势(正比于肖特基势垒)时，器件开启，称为开启电压(对于GaN二极管)或阈值电压(对于GaN晶体管)；反之，器件处于关断状态，同时产生反向漏电。器件的开启电压与反向漏电主要由肖特基势垒高度决定。这意味着肖特基势垒高度对器件的开关特性有着重要的影响。

对于肖特基二极管而言，低的开启电压和低的反向漏电有利于降低器件的开关损耗。然而，对于传统的单一金属/半导体结构，较低的肖特基势垒高度虽然降低了开启电压，却增加了反向漏电；而较高的肖特基势垒高度虽然减小了反向漏电，却增大了开启电压；难以同时兼顾低开启与低漏电来综合降低器件的开关损耗。同时，对于肖特基型栅p-GaNHEMT而言，肖特基势垒高度越高，其静态阈值电压越高，栅漏电越小；然而，较高的势垒增加了动态开关过程中空穴从栅金属释放的难度，加重了器件动态阈值漂移现象，削弱了器件的动态特性，难以兼顾器件的静态和动态电学特性。因此，为了兼顾器件的综合性能，肖特基势垒高度往往需要精细调控：譬如，对于二极管而言，要同时考虑降低器件的正向开启电压和反向漏电，对于肖特基型栅p-GaN HEMT而言，要综合考虑肖特基势垒高度对器件静态、动态电学特性的影响。

在实际应用的电路中，不同应用场景的器件对开启电压/阈值电压的要求往往不同，如肖特基二极管往往要求其开启电压较低(～0.3V)，而快速恢复二极管的开启电压可达0.7V。这都对肖特基结的势垒调控技术提出了更高的要求。

综上所述，不同的器件对肖特基势垒高度的要求各异，为了兼顾器件的开态与关态电学特性、动态与静态电学特性等综合电学特性，肖特基势垒高度需要精细的调控，这对器件综合性能的提升有着巨大意义。

肖特基势垒高度主要由金属与半导体功函数的差决定，而对于指定半导体(如GaN)，其功函数一般不变。因此，要精细地调控肖特基势垒高度，关键是改变金属的功函数。尽管通过改变金属的种类可以直接地调控肖特基势垒高度，然而仅仅通过改变有限种类的金属材料，难以精细调控器件的肖特基势垒高度。

发明内容

针对上述问题，本申请的主要目的在于提供一种肖特基结的特性调控方法、结构及其应用，其可实现对肖特结特性的精细调控，并有效提升器件的综合性能。

为实现上述发明目的，本申请采用的技术方案包括：

本申请的第一个方面提供了一种肖特基结的特性调控方法，其包括：

至少以第一金属和第二金属制作金属电极，并使所述金属电极与宽禁带半导体形成肖特基接触，其中所述金属电极用于与宽禁带半导体形成肖特基接触的表面具有第一区域和第二区域，所述第一区域、第二区域分别由第一金属、第二金属形成，且所述第二区域环绕第一区域设置，所述第二金属的功函数低于第一金属的功函数；

以所述金属电极为掩膜对所述宽禁带半导体进行刻蚀，从而形成台面结构；

至少在所述台面结构的侧壁上依次覆设介质层和场板金属，以形成场板结构；

至少通过调整第一金属和第二金属中任一者的种类和/或任一者与宽禁带半导体的接触面积在所述金属电极与宽禁带半导体的接触面积中所占的比例，实现对所述肖特基结特性的调控。

本申请的第二个方面提供了一种肖特基结的特性调控结构，包括金属电极与宽禁带半导体，所述金属电极与宽禁带半导体形成肖特基接触；并且，所述特性调控结构还包括：

场板结构，至少覆设在所述台面结构的侧壁上，并包括介质层和叠设在介质层上的场板金属；

其中，所述台面结构是以所述金属电极为掩膜对所述宽禁带半导体进行刻蚀而形成；

所述金属电极用于与宽禁带半导体形成肖特基接触的表面具有第一区域和第二区域，所述第一区域、第二区域分别由第一金属、第二金属形成，且所述第二区域环绕第一区域设置，所述第二金属的功函数低于第一金属的功函数。

本申请的第三个方面提供了一种肖特基晶体管结构，其包括所述肖特基结的特性调控结构。

相较于现有技术，本申请的技术方案至少具有如下优点：

其一，通过将高功函数金属与低功函数金属混合制作肖特基结的金属电极，并使高功函数金属和低功函数金属分布于金属电极的不同区域，例如使低功函数金属分布于金属电极的边缘区域，高功函数金属分布于金属电极的中心区域，只需其中金属的种类及高、低功函数金属与半导体接触的面积比例，即可精细调控肖特基势垒高度，使器件整体肖特基势垒高度实现线性可调，达到精细调控肖特基结特性的目的。尤其是，只需要两种金属，即可实现较大范围内的肖特基势垒高度的精细调控，从而综合提高器件的电学性能。

其二，通过采用所述金属电极作为刻蚀硬掩膜，通过刻蚀工艺形成台面结构，并在台面结构上形成场板结构，可以在肖特基二极管等器件反偏时，降低台面边缘的电场，最终使金属电极边缘区域的低功函数金属承受低的电场强度，而使中心区域的高功函数金属承受高的电场强度，从而最大程度的降低反向漏电，进一步提升器件的电学性能。

其三，提供的肖特基结的特性调控方法及肖特基晶体管器件的制备工艺对器件正向导通电阻(动态、静态)几乎无影响，且工艺简单，工艺窗口较大，能兼容多种其他工艺，且适合制作多种纵向、横向功率器件，如肖特基势垒二极管、沟槽型MOS势垒肖特基二极管、HEMT器件等，且不限于此。

附图说明

为了更清楚地说明本申请实施方式，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例中一种宽禁带半导体的结构示意图；

图2为先在图1所示宽禁带半导体上沉积第一金属的示意图；

图3为后在图1所示宽禁带半导体上沉积第二金属的示意图；

图4是利用图3所示阳极作为掩膜对宽禁带半导体进行刻蚀形成台面结构的示意图；

图5是在图4所示器件结构上沉积介质层的示意图；

图6是在图5所示器件结构的介质层上沉积场板金属的示意图；

图7是依次在图1所示宽禁带半导体上沉积第二金属和第一金属形成阳极的示意图；

图8为本申请一实施例中一种条纹式混合阳极的结构示意图；

图9为本申请一实施例中一种同心圆式混合阳极的结构示意图；

图10为本申请实施例一中一种垂直型肖特基势垒二极管器件结构的示意图；

图11为本申请实施例一中一种垂直型肖特基势垒二极管器件的结构示意图；

图12为本申请实施例二中一种垂直型凹槽结势垒肖特基势垒二极管器件结构的示意图；

图13为本申请实施例二中一种垂直型凹槽结势垒肖特基势垒二极管器件的结构示意图；

图14为本申请实施例三中一种垂直型沟槽结势垒肖特基势垒二极管器件的结构示意图；

图15为本申请实施例四中一种准垂直型肖特基势垒二极管器件结构的示意图；

图16为本申请实施例五中一种准垂直型凹槽型肖特基二极管器件结构的示意图；

图17为本申请实施例六中一种横向功率器件凹槽型MIS HEMT器件的结构示意图；

图18为本申请实施例七中一种横向功率器件肖特基栅型p-GaN HEMT器件的结构示意图；

附图标记说明：101为第一金属，102为第二金属，103为n型漂移区，104为高掺n型区或应力缓冲层，105为衬底，106为阴极，107为介质层，108为场板金属，201为衬底，202为应力缓冲层，203为A1GaN碳掺缓冲(Buffer)层，204为GaN沟道层，205为AlGaN势垒层，206为栅介质层，207为p-GaN层，208A为栅极，209A为源极，209B为漏极。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将对本申请实施方式作进一步地详细描述。

本申请的一些实施例提供的一种肖特基结的特性调控方法包括：

至少通过调整第一金属和第二金属中任一者的种类和/或任一者与宽禁带半导体的接触面积在所述金属电极与宽禁带半导体的接触面积中所占的比例，实现对所述肖特基结特性的精细调控。

在一个实施例中，所述第一区域、第二区域分别为所述金属电极用于与宽禁带半导体形成肖特基接触的表面的边缘区域、中心区域。其中，所述金属电极用于与宽禁带半导体形成肖特基接触的面可以是多种形状的，而第一区域和第二区域也可以按照多种形式分布。例如，所述第一区域与第二区域同心设置。其中第一区域和第二区域均可以是环形的，或者第二区域是环形的，而第一区域是圆形的。又例如，所述金属电极用于与宽禁带半导体形成肖特基接触的表面具有条纹结构。

一般而言，势垒高度是影响肖特基结工作特性的重要参数。肖特基势垒高度主要由金属与半导体功函数的差决定，而对于某种特定的半导体(如GaN)，其功函数一般不变。因此，要精细地调控肖特基势垒高度，关键是改变金属的功函数。通过改变金属的种类，可以直接地调控肖特基势垒高度。然而，仅仅通过改变有限种类的金属材料，难以精细地调控器件的肖特基势垒高度。

在本申请中，以所述金属电极为肖特基二极管的阳极为例，通过将低功函数金属分布于阳极的边缘区域，而高功函数金属分布于阳极的中心区域，通过改变金属的种类(其带来金属功函数大小的变化)及高、低功函数金属与半导体接触的面积比例，可以精细调控肖特基势垒高度，使器件整体肖特基势垒高度实现线性可调，达到精细调控肖特基结特性的目的。

进一步的，所述宽禁带半导体具有以所述金属电极为掩膜刻蚀形成的台面结构。具体的，可以利用所述金属电极作为刻蚀硬掩膜，通过刻蚀工艺对宽禁带半导体进行刻蚀，从而形成器件的台面结构，进而在所述台面结构的侧壁上依次覆设介质层和场板金属以形成场板结构。该台面与场板结构在肖特基二极管反向关断时，场板结构通过台面侧壁的横向耗尽电场与肖特基结的纵向耗尽电场相互耦合，可以降低台面边缘的电场，最终使阳极边缘区域的低功函数金属承受低的电场强度，而阳极中心区域的高功函数金属承受高的电场强度，以尽量降低反向漏电。

在一些情况下，所述介质层还可连续延伸覆盖所述台面结构的其他区域，例如覆盖所述台面结构的上、下台面和/或所述金属电极表面的局部区域。相应的，所述场板金属亦可覆盖所述台面结构的上、下台面和/或所述金属电极的表面的局部区域。

在一些情况下，所述介质层可以连续覆盖所述台面结构的下台面、侧壁和金属电极表面，且所述介质层的局部区域开设有窗口，使金属电极表面的局部区域暴露出，所述场板金属连续覆设置在介质层上，并自所述窗口处与金属电极电性接触。

在一个实施例中，所述第一金属的功函数与第二金属的功函数的差值大于0eV，优选在0.6eV以上(例如钨与镍)，更优选在1.1eV以上(例如钨与铂)，以使肖特基结特性，尤其是其势垒高度可更为方便、精确的调整，且可调范围更大。

在一个实施例中，所述第二金属与宽禁带半导体的接触面积在所述金属电极与宽禁带半导体的接触面积中所占的比例大于0而小于100％，优选为4％～25％。

在一个实施例中，所述金属电极可以作为肖特基二极管的阳极或肖特基势垒栅场效应晶体管的栅极，且不限于此。

在一个实施例中，所述的方法具体包括：先将所述第一金属和第二金属中退火温度相对较高者沉积在所述宽禁带半导体上，并进行第一次退火，再将所述第一金属和第二金属中退火温度相对较低者沉积在所述宽禁带半导体上，并进行第二次退火，从而形成所述金属电极。

在本申请中，所述宽禁带半导体的材质包括但不限于III-V族半导体材料(如，GaN、AlGaN、AlN等)、氧化镓、碳化硅、金刚石中的任一种或多种的组合。

在本申请中，所述第一金属、第二金属可以选自单质金属、两种以上金属的复合物(如多个单质金属层的层叠结构)、合金等。示例性的，所述第一金属、第二金属可以选自w、Ni、Au、Ti、Pt等金属中的一种或多种的复合物或合金。

在一个实施例中，所述宽禁带半导体可以是单层结构的，也可以是多层结构的，例如其可以为场效应晶体管的外延结构，并包括沟道层、势垒层等。

在一个实施例中，所述宽禁带半导体可以是在衬底上生长形成，所述衬底可以选自但不限于硅衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底、AlN衬底、金刚石衬底以及复合衬底等。

此外，需要说明的是，本申请的肖特基结的特性调控方法也可用于实现片内/片间器件的开启电压/阈值电压的精细调控。

本申请的一些实施例提供的一种肖特基结的特性调控结构，包括金属电极、宽禁带半导体和场板结构；所述金属电极与宽禁带半导体形成肖特基接触；所述场板结构至少覆设在所述台面结构的侧壁上，并包括介质层和叠设在介质层上的场板金属；其中，所述台面结构是以所述金属电极为掩膜对所述宽禁带半导体进行刻蚀而形成；所述金属电极用于与宽禁带半导体形成肖特基接触的表面具有第一区域和第二区域，所述第一区域、第二区域分别由第一金属、第二金属形成，且所述第二区域环绕第一区域设置，所述第二金属的功函数低于第一金属的功函数。

在一个实施例中，所述第一金属和第二金属中任一者的种类和/或任一者与宽禁带半导体的接触面积在所述金属电极与宽禁带半导体的接触面积中所占的比例可调。示例性的，所述第一金属的功函数与第二金属的功函数的差值大于0eV，优选在0.6eV以上，更优选在1.1eV以上。示例性的，所述第二金属与宽禁带半导体的接触面积在所述金属电极与宽禁带半导体的接触面积中所占的比例大于0而小于100％，优选为4％～25％。

在一个实施例中，所述第一区域、第二区域分别为所述金属电极用于与宽禁带半导体形成肖特基接触的表面的边缘区域、中心区域。示例性的，所述第一区域与第二区域同心设置；或者，所述金属电极用于与宽禁带半导体形成肖特基接触的表面具有条纹结构。

在一个实施例中，所述金属电极为肖特基二极管的阳极或肖特基势垒栅场效应晶体管的栅极。

其中，所述宽禁带半导体、第一金属、第二金属的材质如前所述。

在一些情况下，所述金属电极与宽禁带半导体之间还可设置介质层等，其材质可以选自氮化铝、氮化硅、氧化硅、氧化铝等，且不限于此。

本申请的一些实施例提供的一种肖特基晶体管结构的制作方法包括：

采用所述肖特基结的特性调控方法在宽禁带半导体设置金属电极，并调控所形成的宽禁带半导体/金属肖特基结的特性；

至少在所述台面结构的侧壁上依次覆设介质层和场板金属，以形成场板结构。

以所述肖特基晶体管结构是肖特基二极管为例，通过设置所述场板结构，在肖特基二极管反向关断时，场板结构通过台面侧壁的横向耗尽电场与肖特基结的纵向耗尽电场相互耦合，可以降低台面边缘的电场，最终使阳极边缘区域的低功函数金属承受低的电场强度，而阳极中心区域的高功函数金属承受高的电场强度，从而降低器件反向漏电。

在一个实施例中，所述的制作方法具体包括：先在所述宽禁带半导体表面设置栅介质层，之后在所述栅介质层上设置所述金属电极，以形成肖特基势垒栅场效应晶体管的栅极。

在一个实施例中，所述的制作方法具体包括：提供包含依次层叠的沟道层、势垒层和P型层的所述宽禁带半导体，并在所述P型层的栅极区域上设置所述金属电极，以形成肖特基势垒栅场效应晶体管的栅极。

此外，若所述肖特基晶体管结构为场效应晶体管结构，所述制作方法还可以包括制作源、漏极的步骤等。若所述肖特基晶体管结构为肖特基二极管结构，所述制作方法还可以包括制作阴极的步骤等。

应当理解，在本申请的所述制作方法中，还可以包括更多前序、后续的器件加工工艺，如前序工艺中的外延片清洗、表面处理等，和后续工艺中的场板沉积、离子注入、台面刻蚀等。而所述宽禁带半导体也可包含更多的底层半导体材料等。

本申请的一些实施例提供的一种肖特基晶体管结构包括所述肖特基结的特性调控结构。

在一个实施例中，所述肖特基晶体管结构可以为纵向或横向功率器件结构，包括肖特基势垒二极管、沟槽型MOS势垒肖特基二极管、HEMT器件等。例如，所述肖特基晶体管结构为肖特基二极管结构，且所述金属电极为阳极。又例如，所述肖特基晶体管结构为肖特基势垒栅场效应晶体管，且所述金属电极为栅极。

在本申请的一个实施方案中，以所述肖特基晶体管结构为垂直型功率器件结构为例，其制作方法可以包括如下步骤：

将宽禁带半导体103进行相关清洗、界面处理后，通过蒸发或溅射工艺沉积第一金属101，之后进行退火工艺，如图2所示。

然后通过蒸发或溅射工艺沉积第二金属102，之后进行退火工艺，从而形成金属电极，也即肖特基二极管的混合阳极，如图3所示。

进一步的，还可以所述金属电极作为刻蚀用硬掩膜，通过刻蚀工艺对宽禁带半导体103进行可是形成台面结构，如图4所示。之后通过MOCVD、PECVD、ALD等沉积工艺，在所述金属电极、台阶结构的侧壁与下台面上沉积介质材料形成介质层107，如图5所示。最后通过蒸发或溅射工艺等在介质层6上沉积场板金属108，从而形成场板结构，如图6所示。

在一些情况下，沉积第一金属和第二金属的工艺步骤可以调换，也即，先沉积第二金属102，再沉积第一金属101，如图7所示，之后进行台面结构的刻蚀。

其中，第一金属、第二金属的具体沉积顺序由金属的退火温度决定，若其中一种金属的退火温度更高，则该金属沉积的顺序靠前。

当然，以上制作方法还可以包括其他工序，如本领域常见的外延片清洗、表面处理工序以及场板沉积、离子注入等工序。宽禁带半导体103可以是单层结构或多层结构的。

在该实施方式中，第一金属、第二金属的功函数的选择应与实际需求和实际情况相结合。其中，低功函数金属的功能在于：降低势垒高度，从而降低开启电压，减小开关损耗；高功函数金属的功能在于：提高势垒高度，削弱势垒降低效应，减小关态漏电，提升阻断电压。台面与场板结构的作用在于：肖特基二极管反向关断时，场板结构通过台面侧壁的横向耗尽电场与肖特基结的纵向耗尽电场相互耦合，可以降低台面边缘的电场，在台面边缘形成低电场区，在台面中心形成高电场区。因此，两种阳极金属的分布设计原则应为：低功函数金属在高功函数金属的外侧，充分利用台面与场板结构形成的低电场区减小低功函数金属的反向漏电。其中第一金属和第二金属的分布形式也可以有多种，例如可以是图8所示的条纹分布形式，也可以是图9所示的同心圆分布形式。总而言之，本申请中混合了高功函数金属与低功函数金属的肖特基结和台面与场板的复合结构可综合优化器件开启电压、关态漏电及阻断电压。

在该实施方式中，第一金属、第二金属各自含有一种以上的金属，示例性的，可以选自W、Ti、Ni、Au、Pt等。

在该实施方式中，宽禁带半导体103的材质可以为n型或p型的GaN、AlN或任意Al组分的AlGaN等。

在该实施方式中，介质层107的材质可以为高介电常数或低介电常数的绝缘材料，p型或n型任意载流子浓度的半导体材料。

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。

如在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，遂图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一：参阅图10，本实施例提供了一种GaN基垂直型肖特基势垒二极管(Schottky Barrier Diodes，SBDs)，其包括从下向上依次层叠的GaN自支撑衬底105、重掺n型GaN层104和n型GaN漂移区103，以及设置在n型GaN漂移区103上的混合阳极，该混合阳极由具有相对较高功函数的第一金属101和具有相对较低功函数的第二金属102形成，其底面与n型GaN漂移区103形成肖特基接触。其中第一金属101被包埋在第二金属102内，若定义第一金属101与n型GaN漂移区103的接触面为混合阳极底面的第一区域，第二金属102与n型GaN漂移区103的接触面为混合阳极底面的第二区域，则第二区域环绕第一区域设置。同时，该SBDs器件结构还具有台面结构及场板结构。该台面结构的侧壁、下台面和混合阳极上连续覆设有介质层107，该介质层107位于混合阳极顶端面上的局部区域内开设有窗口，使混合阳极顶端面的局部区域暴露出，该介质层107上沉积有场板金属108，从而形成场板结构，该场板金属108自前述窗口处与混合阳极电性接触。

一种制作该SBDs器件结构的方法包括如下步骤：

S1、在GaN自支撑衬底105上外延厚度约1μm、掺杂浓度5×10¹⁸/cm³的重掺n型GaN层104和厚度约3μm、掺杂浓度5×10¹⁵/cm³的n型GaN漂移区103，形成外延片。

S2、在进行流片工艺之前，首先进行外延片清洗。之后在n型GaN漂移区103上蒸发沉积Ni/Au(50nm/50nm)为第一金属101，然后进行肖特基接触退火。其后在第一金属101和n型GaN漂移区103上蒸发沉积W/Au(50nm/100nm)为第二金属102，接着进行肖特基接触退火，形成混合阳极。

S3、之后以混合阳极作为硬掩膜，对n型GaN漂移区103进行刻蚀形成台面结构。

S4、通过ALD等沉积工艺，在台面结构的侧壁、下台面和混合阳极上连续沉积氮化硅、氮化铝、氧化铝或氧化硅等介质材料，形成介质层107，之后通过金属蒸镀或磁控溅射等工艺在介质层107上沉积场板金属108，从而形成场板结构。其中，在沉积场板金属108之前，还可通过刻蚀等工艺在介质层107上加工出前述的窗口。

S5、沉积背面欧姆接触金属Ti/Al/Ti/Au(20nm/130nm/50nm/150nm)，最后进行欧姆接触退火，形成阴极106，参阅图11所示。

在该SBDs器件结构中，第一金属101(高功函数金属Ni)与第二金属102(低功函数金属W)在混合阳极底面所占面积比为75：25，也即低功函数金属面积占比为25％。

对比例1本对比例提供的一种SBDs器件结构及其制作方法与实施例1类似，区别在于：第一金属101(高功函数金属Ni)与第二金属102(低功函数金属W)在混合阳极底面所占面积比为100∶0，也即低功函数金属面积占比为100％。

对比例2本对比例提供的一种SBDs器件结构及其制作方法与实施例1类似，区别在于：第一金属101(高功函数金属Ni)与第二金属102(低功函数金属W)在混合阳极底面所占面积比为96∶4，也即低功函数金属面积占比为4％。

对比例3本对比例提供的一种SBDs器件结构及其制作方法与实施例1类似，区别在于：第一金属101(高功函数金属Ni)与第二金属102(低功函数金属W)在混合阳极底面所占面积比为0∶100，也即高功函数金属面积占比为100％。

对比例4本对比例提供的一种SBDs器件结构的制作方法与实施例1类似，区别在于：省略了步骤S4。

将实施例1及对比例1、2、3、4的SBDs器件结构按照相同制程制作为垂直型肖特基势垒二极管(SBD)，并基于电学I-V测试方法对这些器件的性能进行测试，结果如表1所示。

表1混合阳极的结构对SBD器件性能的影响

编号	低功函数金属的面积占比	开启电压(V@1A)	关态漏电(A@-100V)
				实施例1	25％	0.36	32μA
对比例1	0％	0.94	16μA
				对比例2	4％	0.66	18μA
对比例3	100％	0.28	104μA
				对比例4	25％	0.36	88μA

从表1可以看到，通过精细地调控混合阳极中第一金属和第二金属的面积占比，使低功函数金属面积占整个阳极接触面积为25％，可以精细调控肖特基势垒高度，并通过在台面结构上设置场板结构，使肖特基势垒二极管同时兼顾了低的开启电压和低的反向漏电，实现了器件综合性能的提升。

实施例二：参阅图12，本实施例提供的一种GaN基凹槽型肖特基二极管(TMBS)结构的外延结构与实施例一相同，但其混合阳极为条纹状。在每一混合阳极中，第一金属101也被包埋在第二金属102内，且混合阳极底面的第二区域环绕第一区域设置。

该TMBS器件结构及利用其制作TMBS器件的方法也可参考实施例一，即首先在经过清洗的外延片上蒸发沉积Ni/Au(50nm/50nm)为第一金属101，然后进行肖特基接触退火。其后基于电子束蒸发沉积W/Au(50nm/100nm)为第二金属102，然后进行肖特基接触退火，形成多个混合阳极。之后以多个混合阳极作为硬掩膜对n型GaN漂移区103进行刻蚀至漂移区103的中下部区域，形成鳍状台面结构。然后参照实施例一的方式，在鳍状台面结构的侧壁、下台面和混合阳极上依次形成介质层107和场板金属108。最后沉积背面欧姆接触金属Ti/Al/Ti/Au(20nm/130nm/50nm/150nm)，再进行欧姆接触退火，最终所获器件结构如图13所示。

在该TMBS器件结构中，低功函数金属面积占比约为25％，相较于全部采用低功函数金属或全部采用高功函数金属的方案，其开启电压、关态漏电等指标均得到了显著改善。

实施例三：参阅图14，本实施例提供的一种GaN基沟槽型肖特基二极管(TMBS)结构及其制作方法与实施例二基本相同，区别在于，本实施例中是以多个混合阳极作为硬掩膜对n型GaN漂移区103进行刻蚀至重掺n型GaN层104表面，形成鳍状台面结构。

实施例四：参阅图15，本实施例提供的一种准垂直型肖特基势垒二极管器件的外延结构、混合阳极及场板结构与实施例一基本相同，但其n型GaN漂移区103除了被以混合阳极作为掩膜刻蚀形成台面结构之外，n型GaN漂移区103位于台面结构两侧的部分也被刻蚀去除，从而使其重掺n型GaN层104的局部表面暴露出，而欧姆接触金属Ti/Al/Ti/Au(20nm/130nm/50nm/150nm)，即阴极106是形成在重掺n型GaN层104表面上。该器件的一些性能指标如下：开启电压0.32V@1A，关态漏电32μA@-100V。

实施例五：参阅图16，本实施例提供的一种准垂直型凹槽型肖特基势垒二极管器件的外延结构、混合阳极及场板结构与实施例二基本相同，但其n型GaN漂移区103除了被以混合阳极作为掩膜刻蚀形成鳍状台面结构之外，n型GaN漂移区103位于台面结构两侧的部分也被刻蚀去除，从而使其重掺n型GaN层104的局部表面暴露出，而欧姆接触金属Ti/Al/Ti/Au(20nm/130nm/50nm/150nm)，即阴极106是形成在重掺n型GaN层104表面上。

实施例六：参阅图17，本实施例提供了一种横向功率器件凹槽型MIS HEMT器件，其外延结构包括依次生长在Si<111>衬底201上的AlN/AlGaN应力缓冲层结构202、C掺杂浓度为5E18的Al_0.07Ga_0.93N高阻层203、低电子浓度(10e15cm^-310e16cm^-3)的非故意掺杂GaN沟道层204和Al_0.2Ga_0.8N势垒层205。该器件具有凹槽栅结构，即Al_0.2Ga_0.8N势垒层205的栅极区域被去除形成凹槽，即栅槽，同时Al_0.2Ga_0.8N势垒层205上覆盖有栅介质层206，该栅介质层206连续覆盖栅槽的内壁，栅极208A设置在该栅介质层206上，且至少局部设置在该栅槽内。源极209A、漏极209B分别设置在栅极208A两侧，并与沟道层204形成欧姆接触。该栅极208A由具有相对较高功函数的第一金属101和具有相对较低功函数的第二金属102形成，其底面与势垒层205形成肖特基接触。其中第一金属101被包埋在第二金属102内，若定义第一金属101与栅介质层206的接触面为栅极底面的第一区域，第二金属102与栅介质层206的接触面为栅极底面的第二区域，则第二区域环绕第一区域设置。第一金属101(高功函数金属Ni)与第二金属102(低功函数金属W)在栅极底面所占面积比为75：25，也即低功函数金属面积占比为25％。

一种制作该MIS HEMT器件的方法包括如下步骤：

S1、先采用金属有机气相沉积(MOCVD)的方法，在Si<111>衬底(201)上沉积厚约300nm的AlN/AlGaN应力缓冲层结构202，然后依次外延厚度约4μm的C掺杂的Al_0.07Ga_0.93N高阻层203，厚度约150nm的非故意掺杂GaN沟道层204，厚度约20nm的Al_0.2Ga_0.8N势垒层205。

S2、采用光刻胶作掩膜，光刻图形化后利用ICP刻蚀法刻蚀深度为～13nm的栅槽，经过表面处理后，ALD沉积厚度约10nm的栅介质层206。

S3、采用光刻胶作为掩膜，光刻图形化后利用ICP刻蚀法去除源漏区域的栅介质层206与Al_0.2Ga_0.8N势垒层205，使刻蚀停止在GaN沟道层204。

S4、采用丙酮等有机清洗的方法去除光刻胶。

S5、在500℃及N₂气氛下快速退火3min左右，以恢复AlGaN/GaN异质结处的二维电子气。然后在栅极区域沉积混合肖特基栅极金属W/Ni(208A)并退火，制备过程与实施例一类似。最后在源极、漏极区域沉积源、漏金属Ti/Al/Ti/Au，退火后制备成欧姆接触，完成源极209A和漏极209B的制作。

实施例七：参阅图18，本实施例提供了一种GaN基横向功率器件肖特基栅p-GaNHEMT器件，其外延结构和栅极的结构与实施例七相似，但在Al_0.2Ga_0.8N势垒层205上还形成有p型GaN层207。并且，该器件具有P型栅结构，即Al_0.2Ga_0.8N势垒层205的栅极区域上分布有p型GaN层207，栅极208A设置在该p型GaN层207上。源极209A、漏极209B分别设置在栅极208A两侧，并与沟道层204形成欧姆接触。

一种制作该HEMT器件的方法包括如下步骤：

S1、先采用金属有机气相沉积(MOCVD)的方法，在Si<111>衬底201上沉积厚度约300nm的AlN/AlGaN应力缓冲层结构202，然后依次外延厚度约4μm的C掺杂的Al_0.07Ga_0.93N高阻层203，厚度约150nm的低电子浓度的非故意掺杂GaN沟道层204，厚度约16nm的Al_0.2Ga_0.8N势垒层205，厚度约70nm的、Mg掺杂浓度均匀在2～3×10¹⁹/cm³的p型GaN层207。

S2、采用光刻胶作为掩膜，光刻图形化后利用ICP刻蚀法去除非栅极区域的均匀掺杂p-GaN层207，使刻蚀停止在Al_0.2Ga_0.8N势垒层205表面。

S3、采用丙酮等有机清洗的方法去除光刻胶。

S4、在500℃及N₂气氛下快速退火约3min以恢复AlGaN/GaN异质结处的二维电子气。

S5、在栅极区域沉积混合栅极金属W/Ni并退火，制备过程与实施例一类似，形成栅极208A。最后在源极、漏极区域沉积源漏金属Ti/Al/Ti/Au，退火后制备成欧姆接触，完成源极209A和漏极209B的制作。

对实施例五至实施例七所获器件的性能进行测试，结果发现，相较于现有的同类器件，这些实施例的器件在开启电压和关态漏电等方面均有明显提升。

上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims

1.一种肖特基结的特性调控方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于：所述第一金属的功函数与第二金属的功函数的差值大于0eV，优选在0.6eV以上，更优选在1.1eV以上；和/或，所述第二金属与宽禁带半导体的接触面积在所述金属电极与宽禁带半导体的接触面积中所占的比例大于0而小于100％，优选为4％～25％；和/或，所述第一区域、第二区域分别为所述金属电极用于与宽禁带半导体形成肖特基接触的表面的边缘区域、中心区域；和/或，所述金属电极为肖特基二极管的阳极或肖特基势垒栅场效应晶体管的栅极；和/或，所述宽禁带半导体具有以所述金属电极为掩膜刻蚀形成的台面结构；和/或，所述宽禁带半导体的材质包括III-V族半导体材料、氧化镓、碳化硅、金刚石中的任一种或多种的组合。

3.根据权利要求1所述的方法，其特征在于：所述第一区域与第二区域同心设置；或者，所述金属电极用于与宽禁带半导体形成肖特基接触的表面具有条纹结构。

4.根据权利要求1所述的方法，其特征在于，具体包括：先将所述第一金属和第二金属中退火温度相对较高者沉积在所述宽禁带半导体上，并进行第一次退火，再将所述第一金属和第二金属中退火温度相对较低者沉积在所述宽禁带半导体上，并进行第二次退火，从而形成所述金属电极。

5.一种肖特基结的特性调控结构，包括金属电极与宽禁带半导体，所述金属电极与宽禁带半导体形成肖特基接触；其特征在于，所述特性调控结构还包括：

6.根据权利要求5所述的肖特基结的特性调控结构，其特征在于：所述第一金属和第二金属中任一者的种类和/或任一者与宽禁带半导体的接触面积在所述金属电极与宽禁带半导体的接触面积中所占的比例可调；和/或，所述第一区域、第二区域分别为所述金属电极用于与宽禁带半导体形成肖特基接触的表面的边缘区域、中心区域；和/或，所述金属电极为肖特基二极管的阳极或肖特基势垒栅场效应晶体管的栅极；和/或，所述宽禁带半导体的材质包括III-V族半导体材料、氧化镓、碳化硅、金刚石中的任一种或多种的组合。

7.根据权利要求5所述的肖特基结的特性调控结构，其特征在于：所述第一金属的功函数与第二金属的功函数的差值大于0 eV，优选在0.6eV以上，更优选在1.1eV以上；和/或，所述第二金属与宽禁带半导体的接触面积在所述金属电极与宽禁带半导体的接触面积中所占的比例大于0而小于100％，优选为4％～25％；和/或，所述第一区域与第二区域同心设置；或者，所述金属电极用于与宽禁带半导体形成肖特基接触的表面具有条纹结构。

8.一种肖特基晶体管结构，其特征在于，包括权利要求5-7中任一项所述的肖特基结的特性调控结构。

9.根据权利要求8所述的肖特基晶体管结构，其特征在于：所述肖特基晶体管结构包括肖特基二极管结构，且所述金属电极为阳极。

10.根据权利要求8所述的肖特基晶体管结构，其特征在于：所述肖特基晶体管结构包括肖特基势垒栅场效应晶体管，且所述金属电极为栅极。