CN1177138A - 程序执行方法和程序执行装置 - Google Patents

程序执行方法和程序执行装置 Download PDF

Info

Publication number
CN1177138A
CN1177138A CN97116430A CN97116430A CN1177138A CN 1177138 A CN1177138 A CN 1177138A CN 97116430 A CN97116430 A CN 97116430A CN 97116430 A CN97116430 A CN 97116430A CN 1177138 A CN1177138 A CN 1177138A
Authority
CN
China
Prior art keywords
computing
general
purpose register
register
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97116430A
Other languages
English (en)
Other versions
CN1154919C (zh
Inventor
松本健志
甲村康人
三浦宏喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1177138A publication Critical patent/CN1177138A/zh
Application granted granted Critical
Publication of CN1154919C publication Critical patent/CN1154919C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

本发明公开一种程序执行方法及程序执行装置,利用较少的硬件和较小的程序规模即可高速运算,而且考虑了将来的功能扩充性,其中,通用寄存器是虚拟寄存器,对其进行的读和写与特定的运算有关,当指令译码部对指令译码时,若已判断出是利用数据传送指令来对进行存取,则执行与该寄存器有关的运算。应扩充的运算种类与不同的通用寄存器建立关系。

Description

程序执行方法和程序执行装置
本发明涉及各种指令的程序执行方法以及采用这种方法的程序执行装置。本发明尤其涉及在执行程序时利用通过寄存器的方法和装置。
以微处理器为代表的程序执行装置，具有许多依次取出、译码、执行存储器内的指令的控制驱动型装置。
图4是现在一般的精简指令集计算机RISC(reducde instruction setcomputer)方式的处理器的结构图。该处理器具有存储器1、指令取出部2、指令译码部3、寄存器组4、运算部5和数据存取部6。在该结构中，对依次从存储器1中取出的运算指令、数据传送(装入/存储)指令等进行译码，在运算部5中进行由指令代码所指定的运算。
现在，在图4的运算部5中，有时除了进行加法、减法、逻辑和、逻辑积等的运算的基本算术逻辑运算部件(ALU)外，另外还并列地备有例如高速进行乘法运算的乘算器。再者，有时也还并列地设置整数运算用的ALU和浮点运算用的ALU。在利用构成运算部5的各种运算器来进行数据处理时，一般的方法是：设置与运算器进行运算处理相对应的运算指令，在程序中对其加以描述，写入处理器内。也就是说，例如除设置ADD(整数加法)、OR(逻辑积)等基本运算指令外，还设置MUL(乘法)、MAC(积和运算)、FSUB(浮点减法)等扩充运算指令，在程序中对其加以描述并执行。
但是，在这种处理器中，若执行以下两个指令：即在运算用数据存储部位，例如寄存器内准备运算所需数据的指令，以及实际起动和进行运算的指令，则不能进行规定的处理，例如，利用RISC处理器来对存储在存储器内的运算对象(操作数)数据反复进行乘法运算时，可能有下列所示的程序，其中需要向2个寄存器(R2、R3)传送数据的2个装入指令和乘算指令，1次乘法运算最少需要执行3个指令。
LD  R2，(R0) (R2←mem(R0)
LD  R3，(R1) (R3←mem(R1)
MUL R2，R3   (R2←R2×R3)
结果，即使安装了用1个指令周期进行运算的高速运算器，整体处理速度也是3个指令周期才进行一次运算，这就影响了性能的提高。
日本电气公司的DSP处理器μPD77240(商标)可以作为解决上述问题的技术。根据用户手册μPD77240(1991年9月版)的第66页的说明，该DSP的特点如下。
1.除具有通常的ALU外，还具有浮点乘法运算专用电路(FMPY)。前者利用显示的运算指令(ADD、SUB等)来起动运算；后者利用数据传送指令来自动地起动对被传送数据的运算。
2.在FMPY中，每1个指令周期对被传送到乘算输入用寄存器K、L的2个寄存器内的数据进行一次乘法运算，乘算结果在1个指令周期后被输出到FMPY的输出总线上，在2个指令周期后被写入乘算输出的寄存器M内。在该DSP中利用仅对数据传送指令的描述来起动乘算，以解决上述问题。
但是，在该DSP的情况下，用FMPY可以进行的运算仅限于浮点乘法运算。此外，例如要同样进行高速除法运算时，必须设置具有与FMPY相同结构的专用除法运算电路。该除算电路也必须具有2个输入用寄存器和1个输出用寄存器，因此，增加了整体的硬件数量。在RISC处理器中，例如为了进行图像处理和CG(计算机制图)等科学技术运算需要加减乘除、三角函数等各种运算，若对每种运算增设32位寄存器装置，则需要巨大规模的硬件设备。
解决上述问题的一种方法是，多种运算共用输入寄存器K、L，这样可以减少寄存器的合计数量。但是，在此情况下，对输入的数据必须重新指定进行哪种运算。这种指定仅仅依靠通常的数据传送指令是不可能的，显示(指定)运算本身也违背采用FMPY的设计思想。
本发明是针对这一问题而提出的。其目的在于提供一种利用少量的硬件可以分别高速进行各种不同运算的程序执行装置。这时，本发明的目的是提供一种能灵活地为以后的运算进行补充、扩充的装置。本发明的目的也是为了提供一种能进一步便于用户编制不同运算程序的装置。
为达到上述目的，本发明采取以下技术方案：
一种程序执行方法，其是执行包含运算在内的程序的方法，其特征在于：
预先使特定的通用寄存器和运算建立一定关系，当读出程序时，若该通用寄存器被记录，则执行与该通用寄存器有关的运算。
所述的程序执行方法，其特征在于：
当进行与上述通用寄存器有关的运算时，对存储在该通用寄存器内的数据进行该运算。
所述的程序执行方法，其特征在于：
当进行与上述通用寄存器有关的运算时，在考虑对该通用寄存器的存取方式后，确定应进行的运算。
所述的程序执行方法，其特征在于：
上述通用寄存器是指令与其本身有关的运算的虚拟存储器。
一种程序执行装置，它是执行包含运算在内的程序的装置，其特征在于包括：
通用寄存器，用于存储作为运算对象的数据；
译码器，用于在程序中描述通用寄存器时，预先确定与该通用寄存器有关的运算；以及
计算器，用于对存储在上述通用寄存器内的数据进行特定的运算。
所述的程序执行装置，其特征在于：
上述译码器在进一步考虑对通用寄存器的存取方式后确定运算。
所述的程序执行装置，其特征在于：
上述通用寄存器是指示与其本有关的运算的虚拟寄存器。
所述的程序执行装置，其特征在于：
上述计算器以通过执行数据传送指令来对上述通用寄存器进行数据传送为契机，对该数据起动与上述通用寄存器有关的运算处理。
本发明具有积极的效果：
(1)本发明的程序执行方法是：预先使运算和特定的通用寄存器建立起关系，若在读取程序时对该通用寄存器加一描述，即可进行与该通用寄存器有关的运算。这里所谓“通用寄存器”是指可用于多种用途或运算的寄存器，其目的在于区别于仅限于一种运算目的专用寄存器，例如像现有技术中说明的DSP的K、L那样的专用寄存器。再者，权利要求书中所述的“运算”，其定义包括一连串的运算处理，即除了包括乘法运算、浮点运算、用户设计的特殊运算以及逻辑运算等从一般意义上可以称为运算的全部内容外，也包括这些处理所需的数据的装入和存储等的有关处理。
根据这种方式，由于对每个通用存储器分配不同的运算，所以不必显示运算的种类。因此，用较少的指令步骤数即可执行所需的运算，能够提高运算速度。并且，当增加新的运算时，使其与不同的通用寄存器建立关系即可。因此，既能保持向上兼容性，又容易进行功能扩充。这时可以不更改指令格式的OP代码部分，这也是有利条件。而且，根据这种方式，用户可以和通常一样用通用寄存器进行编程。所以，不需要用户尚不熟悉的新编程方法。
(2)具有本发明的程序执行方法的方式，在进行与上述通用寄存器有关的运算时，对该通用寄存器内所存储的数据进行该运算，例如，若某通用寄存器A被定为“加法”运算，则通过向该通用寄存器A传送数据，即可用该数据进行加法运算处理。也就是说，根据这种方式，通用寄存器不仅表示运算种类，而且同时作为该运算的源寄存器。其结果，可以固定地而且高效率地进行编程。
(3)根据具有本发明的程序执行方法的方式，在进行与上述通用寄存器有关的运算时，对该通用寄存器的存取方式也加以考虑后，确定应进行的运算。通常，对通用寄存器有读和写两种存取方式，所以，通过灵活利用这两种方式的区别，可以进一步指定许多种运算。
(4)另一方面，本发明的程序执行装置包括：
通用寄存器，用于存储作为运算对象的数据；
译码装置，用于在程序中描述通用寄存器时，预先确定与该通用寄存器有关的运算；以及
运算装置，用于对存储在该通用寄存器内的数据进行规定的运算。
在这种结构中，由译码装置对读取的程序进行译码。这时，如果到达描述通用寄存器的部位，那么就确定与该通用寄存器有关的运算。例如，“若是通用寄存器A则为加算”等。接着，用运算装置进行规定的运算。这时，对存储在通用寄存器内的数据进行该运算。
根据这种方式，例如，对通用寄存器可利用装入数据的数据传送指令来指定运算。这样所产生的效果如第(1)项所述。
(5)根据本发明的某种方式，上述译码装置进一步在对通用寄存器的存取方式也以考虑后，确定运算。目的与第(3)项相同，具有与第(3)项相同的效果。
(6)在第(4)或(5)项的情况下，根据本发明的某种方式，上述通用寄存器是指示与其本身有关的运算的虚拟寄存器。这时，通用寄存器可以被看作是具有下列功能的寻址寄存器，即能同时指定数据发送目的地以及对该数据的处理。所以，只要在目的地具有数据存放位置，该通用寄存器本身就不需要存放数据，只要虚拟存在即可。
根据这种方式，与对每种运算分别设置通用寄存器组时相比，可以大幅度减少硬件数量。
(7)根据本发明的程序执行装置的某种方式，上述运算装置以通过执行数据传送指令对上述通用寄存器进行数据传送为契机，来起动对该数据的与上述通用寄存器有关的运算处理。根据这种结构，可以利用两个装入指令自动地开始对两个操作数的运算，可以确保以较少的步骤数进行高速运算。
以下参照附图，说细说明本发明的实施例：
图1是涉及实施方式的程序执行装置的整体结构图。
图2是表示图1的第2运算部7的内部结构的图。
图3是表示虚拟寄存器R0-4以及与其对应的存取方式和指定的运算种类的关系图。
图4是现有的一般RISC方式处理器的结构图。
下面参照有关的附图来说明本发明的优良实施方式。根据本实施方式来说明具有下列功能的程序执行装置，即利用对特定的通用寄存器的数据传送指令来自动地起动运算。在该装置中，与图4相同的运算部内的运算，和通常一样由显示的运算指令来起动；而另一方面，新运算部(以下称为第2运算部)内的运算处理，则只能用对特定通信寄存器的数据传送指令起动。
该装置假定具有总数为16个的通用寄存器R0-R15。其中，寄存器组4(待以后叙述)中实际有R5-15共11个，R0-4的5个寄存器是本实施方式中特有的虚拟寄存器。
图1是涉及本实施方式的程序执行装置的整体结构图，在该图内，存储器1内存放指令的数据。指令通过指令总线1A存取；数据通过数据总结1B存取。指令取出部2依次从存储器1中取出数据传送指令和运算指令等，通过信号线2A将其传送到指令译码部3内。
由指令译码部3根据指令种类把指令代码分割成规定的字段，抽出表示应处理的运算种类的操作、装入指令代码内的立即操作数、源寄存器号和目标寄存器号等。这时，根据寄存器号是否为0-4，也就是说是否是虚拟寄存器，来判断是否是利用第2运算部7的运算。
若操作表示通常的运算指令，则对源操作数在运算部5内进行通常的运算。运算结果通过信号线5A送入数据存取部6内，再通过信号线6A写入到寄存器组4中的由指定寄存器号所表示的寄存器内。
另一方面，当操作为数据传送指令时，若该指令中所描述的通用寄存器是R0-4中的某一个，则由第2运算部7进行运算。这时操作数数据从指令译码部3(不是从寄存器组4)通过信号线3A直接送入第2运算部7。之后，经过本装置特有的运算，其结果通过信号线7A送入数据存取部6内。
图2是第2运算部7的内部结构图。根据本实施方式在第2运算部7内进行通常的乘法运算和积和计算，即乘法和加法的复合计算。积和计算被频繁地用于声音处理和图像处理等方面。
在图2中，X寄存器71和Y寄存器72均为有实体的寄存器，用于存放运算的操作数数据。该数据从指令译码部3送来。X、Y寄存器71、72分别具有这样的数据存在标记(图中未示出)，即其中已存有数据时被置位，进行运算；当处于可以接收下面的数据的状态时被复位。每当这两种标记均处于置位状态时，自动开始乘法运算或积和计算。
积和计算和乘算的结果分别存放到积和结果保存部73和乘算结果保存部74。图中表注“×”、“+”的乘法器75和加法器76分别对两个输入进行乘算和加算，并输出其结果。X寄存器71、Y寄存器72的输出加到乘法器75内，乘法器75的输出加到乘算结果保存部74和加法器76内。积和结果保存部73的输出和乘法器75的输出加到加法器76内。加法器76的输出被输入到积和结果保存部73内。从积和结果保存部73和乘算结果保存部74读出的数据被送入数据存取部6内。
另一方面，图3表示虚拟寄存器R0-4以及与其对应的存取状态和指定的运算种类的关系。在该图中，存取状态“读”是指从通用寄存器中读出数据，例如相当于对存储器的存储指令、对其他寄存器的传送(复制)指令。另外，“写”相当于从存储器向寄存器的装入指令，从其他寄存器的传送(复制)指令，向其他寄存器的立即传送(写入)指令。
1.向各寄存器的写入动作
若对寄存器R0进行写入，则该指令中包含的立即数据(假定为d0)直接被写入到X寄存器71内。
向寄存器R1的写入，在立即数据(假定为d1)写入Y寄存器72内的同时，指示出采用d0和d1的无符号的积和计算。也就是说，对d0和d1在乘法器75中进行无符号的乘算，其结果和以前的积和计算结果在加法器76内相加，其结果作为新的积和计算结果被存放到积和结果保存部73内。对寄存器R2的写入和R1时一样，但要考虑符号进行运算。
对寄存器R3的写入在立即数据(假定为d2)写入Y寄存器72内的同时，指示出利用d0和d2在乘法器75中进行无符号的乘算，其结果被存放到乘算结果保存部74内。向寄存器R4的写入和R3时相同，但考虑符号。
2.从各寄存器的读出动作
若对寄存器R0进行读出，则积和结果保存部73和乘算结果保存部74的内容被清除。用于新积和计算的开始等。
若读出寄存器R1，则可读出存储在积和结果保存部73内的数据。寄存器R2也是一样，但读出后伴随积和结果保存部73的清除。若读出寄存器R3，则可读出存储在乘算结果保存部74内的数据。
利用以上结构，例如，对存储在由寄存器R5、R6所表示的存储器地址内的操作数数据进行无符号乘算时，使用以下程序即可。这里只需要2个指令。
LD R0，(R5)(R0←men(R5)，
LD R3，(R6)(R3←men(R6)，
作为别的处理，要考虑这样的带符号积和计算，即对存放在存储器内的一维陈列数据之间的积进行计算，将其结果一维陈列存入存储器。
MOV R5，R0(积和结果保存部73的清除)L1：LD R0，(R6++)(R0←men(R6)，R6←R6+1)
LD R2，(R7++)(R2←men(R7)，R7←R7+1)
CB R9，L1
  (R9为非零时转移到L1。判定后R9←R9-1)
NOP     (用于转移指令的延迟切口(slot))
MOV R8，R1          (结果存入R8内)
在此，对存储在由寄存器R6、R7所表示的存储器地址内的操作数数据，进行带符号的积和计算，结果被存入寄存器R8内。寄存器R8被用于计数器。
以上是本实施方式的内容，在本实施方式中由于实际上不存在寄存器R0-4，所以有少量硬件即可。尽管如此，利用寄存器号和存取方式可以高效率地指定而且高速度地进行多种运算。再者，由于在增加运算种类时可以不增加指令，所以富有以后的扩充性。编程也很容易。并且，本实施方式也可采用以下变形技术。
(1)根据本实施方式，利用特定的通用寄存器来指定特定的运算种类，运算起动要监视数据存在标记。但是，如果不仅向特定的通用寄存器提供运算种类指定功能，而且也提供其运算起动功能，那么，也就不需要数据存在标记。在本实施方式的情况下，用于指示对Y寄存器72写入的R1-4中可以附加这种功能。
(2)根据本实施方式，利用数据传送指令来自动地起动第2运算部7的运算。但是本发明也可适用于利用显示的运算指令来起动运算的现有一般程序执行装置的体系结构。在此情况下，具有这种的效果，即通用寄存器号和显示的运算指令互相组合，可以指定许多种运算。

Claims (8)

1.一种程序执行方法，其是执行包含运算在内的程序的方法，其特征在于：
预先使特定的通用寄存器和运算建立一定关系，当读出程序时，若该通用寄存器被记录，则执行与该通用寄存器有关的运算。
2.如权利要求1所述的程序执行方法，其特征在于：
当进行与上述通用寄存器有关的运算时，对存储在该通用寄存器内的数据进行该运算。
3.权利要求1所述的程序执行方法，其特征在于：
当进行与上述通用寄存器有关的运算时，在考虑对该通用寄存器的存取方式后，确定应进行的运算。
4.如权利要求1所述的程序执行方法，其特征在于：
上述通用寄存器是指令与其本身有关的运算的虚拟存储器。
5.一种程序执行装置，它是执行包含运算在内的程序的装置，其特征在于包括：
通用寄存器，用于存储作为运算对象的数据；
译码器，用于在程序中描述通用寄存器时，预先确定与该通用寄存器有关的运算；以及
计算器，用于对存储在上述通用寄存器内的数据进行特定的运算。
6.如权利要求5所述的程序执行装置，其特征在于：
上述译码器在进一步考虑对通用寄存器的存取方式后确定运算。
7.如权利要求5所述的程序执行装置，其特征在于：
上述通用寄存器是指示与其本有关的运算的虚拟寄存器。
8.如权利要求5所述的程序执行装置，其特征在于：
上述计算器以通过执行数据传送指令来对上述通用寄存器进行数据传送为契机，对该数据起动与上述通用寄存器有关的运算处理。
CNB971164304A 1996-09-13 1997-09-12 程序执行方法和程序执行装置 Expired - Fee Related CN1154919C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP243886/96 1996-09-13
JP8243886A JPH1091432A (ja) 1996-09-13 1996-09-13 プログラム実行方法およびプログラム実行装置
JP243886/1996 1996-09-13

Publications (2)

Publication Number Publication Date
CN1177138A true CN1177138A (zh) 1998-03-25
CN1154919C CN1154919C (zh) 2004-06-23

Family

ID=17110459

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971164304A Expired - Fee Related CN1154919C (zh) 1996-09-13 1997-09-12 程序执行方法和程序执行装置

Country Status (7)

Country Link
US (1) US6275925B1 (zh)
JP (1) JPH1091432A (zh)
KR (1) KR19980024623A (zh)
CN (1) CN1154919C (zh)
HK (1) HK1009862A1 (zh)
SG (1) SG83671A1 (zh)
TW (1) TW364979B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377075C (zh) * 2005-03-18 2008-03-26 威盛电子股份有限公司 使浮点格式实现指令级规格的设备及方法
CN106716362A (zh) * 2014-07-25 2017-05-24 英特尔公司 用于将微指令序列重排序为优化的微指令序列以实现指令集不可知的运行时架构的分配和发出级

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484002B2 (ja) * 1999-10-04 2010-06-16 ネッツエスアイ東洋株式会社 演算プロセッサ
US6704787B1 (en) * 1999-12-03 2004-03-09 Intercard Payments, Inc. Date of birth authentication system and method using demographic and/or geographic data supplied by a subscriber that is verified by a third party
US7680990B2 (en) * 2003-05-30 2010-03-16 Hewlett-Packard Development Company, L.P. Superword memory-access instructions for data processor
JP7487535B2 (ja) * 2020-04-08 2024-05-21 富士通株式会社 演算処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003033A (en) * 1975-12-22 1977-01-11 Honeywell Information Systems, Inc. Architecture for a microprogrammed device controller
US4112490A (en) * 1976-11-24 1978-09-05 Intel Corporation Data transfer control apparatus and method
US4354228A (en) * 1979-12-20 1982-10-12 International Business Machines Corporation Flexible processor on a single semiconductor substrate using a plurality of arrays
US4450519A (en) * 1980-11-24 1984-05-22 Texas Instruments Incorporated Psuedo-microprogramming in microprocessor in single-chip microprocessor with alternate IR loading from internal or external program memories
JPS6261125A (ja) * 1985-09-12 1987-03-17 Matsushita Electric Ind Co Ltd デ−タ処理装置
JPS6298434A (ja) * 1985-10-25 1987-05-07 Hitachi Ltd デ−タ処理システム
FR2639737B1 (fr) * 1988-11-30 1991-01-11 Bull Sa Circuit integre de programmation dynamique
JP2553200B2 (ja) * 1989-08-19 1996-11-13 富士通株式会社 情報処理装置
JPH03276226A (ja) * 1990-03-26 1991-12-06 Toshiba Corp 高周波プロセッサ
JP3164915B2 (ja) * 1992-09-21 2001-05-14 株式会社日立製作所 データ処理装置及びそのデータ処理方法
EP0594240B1 (en) * 1992-10-19 2000-01-05 Koninklijke Philips Electronics N.V. Data processor with operation units sharing groups of register files
JPH07302191A (ja) * 1994-05-02 1995-11-14 Hitachi Ltd マイクロプロセッサおよびそのデータ変換方法
US5887183A (en) * 1995-01-04 1999-03-23 International Business Machines Corporation Method and system in a data processing system for loading and storing vectors in a plurality of modes
JPH08212075A (ja) * 1995-01-31 1996-08-20 Nec Corp 情報処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377075C (zh) * 2005-03-18 2008-03-26 威盛电子股份有限公司 使浮点格式实现指令级规格的设备及方法
CN106716362A (zh) * 2014-07-25 2017-05-24 英特尔公司 用于将微指令序列重排序为优化的微指令序列以实现指令集不可知的运行时架构的分配和发出级

Also Published As

Publication number Publication date
TW364979B (en) 1999-07-21
SG83671A1 (en) 2001-10-16
CN1154919C (zh) 2004-06-23
US6275925B1 (en) 2001-08-14
JPH1091432A (ja) 1998-04-10
HK1009862A1 (en) 1999-06-11
KR19980024623A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
CN101178644B (zh) 一种基于复杂指令集计算机结构的微处理器架构
CN108292215B (zh) 用于加载-索引和预取-聚集操作的指令和逻辑
JP4987882B2 (ja) スレッドに最適化されたマルチプロセッサアーキテクチャ
RU2656730C2 (ru) Процессоры, способы, системы и команды для сложения трех операндов-источников с плавающей запятой
JP3983857B2 (ja) ベクトルレジスタの複数バンクを用いた単一命令複数データ処理
KR101572770B1 (ko) 벡터 로드-ｏｐ/저장-ｏｐ에 스트라이드 기능을 제공하는 명령어 및 로직
KR101679111B1 (ko) 연산 마스크들의 마스킹되지 않는 요소들을 통합하기 위한 프로세서들, 방법들, 시스템들, 및 명령어들
RU2612597C1 (ru) Процессоры, способы, системы и команды с предикацией элементов упакованных данных
US8176478B2 (en) Process for running programs on processors and corresponding processor system
US9880852B2 (en) Programmable hardware accelerators in CPU
JPH10134036A (ja) マルチメディア信号プロセッサの単一命令多重データ処理
JP2021057004A (ja) 行列演算アクセラレータの命令のための装置、方法、及びシステム
WO2017112246A1 (en) Instructions and logic for load-indices-and-gather operations
EP3343360A1 (en) Apparatus and methods of decomposing loops to improve performance and power efficiency
CN101739235A (zh) 将32位dsp与通用risc cpu无缝混链的处理器装置
US6658655B1 (en) Method of executing an interpreter program
RU2375768C2 (ru) Процессор и способ осуществления операций непрямого чтения и записи регистра
CN1154919C (zh) 程序执行方法和程序执行装置
CN108959180B (zh) 一种数据处理方法及系统
KR101497346B1 (ko) 명령으로서 데이터 값을 평가하기 위한 시스템 및 방법
EP3343361A2 (en) Apparatus and methods to support counted loop exits in a multi-strand loop processor
US20070143579A1 (en) Integrated data processor
JPH10143494A (ja) スカラ／ベクトル演算の組み合わせられた単一命令複数データ処理
KR100267092B1 (ko) 멀티미디어신호프로세서의단일명령다중데이터처리
US6223275B1 (en) Microprocessor with reduced instruction set limiting the address space to upper 2 Mbytes and executing a long type register branch instruction in three intermediate instructions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1009862

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee