CN117711463A - 基于忆阻器的灵敏放大器及其控制方法 - Google Patents

基于忆阻器的灵敏放大器及其控制方法 Download PDF

Info

Publication number
CN117711463A
CN117711463A CN202311456175.9A CN202311456175A CN117711463A CN 117711463 A CN117711463 A CN 117711463A CN 202311456175 A CN202311456175 A CN 202311456175A CN 117711463 A CN117711463 A CN 117711463A
Authority
CN
China
Prior art keywords
memristor
sense amplifier
comparison
input signal
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311456175.9A
Other languages
English (en)
Inventor
周煜梁
刘业帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan Semiconductor Shanghai Co ltd
Original Assignee
Xinyuan Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyuan Semiconductor Shanghai Co ltd filed Critical Xinyuan Semiconductor Shanghai Co ltd
Publication of CN117711463A publication Critical patent/CN117711463A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供了一种基于忆阻器的灵敏放大器及其控制方法，涉及灵敏放大器技术领域。本发明通过建立灵敏放大器开关电路，实现在输入信号为低电平时，灵敏放大器不打开；在输入信号为高电平时，且当忆阻器的权值为0时，灵敏放大器虽然打开，但电流低和功耗低；当输入信号为高电平，且当忆阻器的权值为1时，灵敏放大器打开，产生电流和功耗。本发明整体降低了灵敏放大器的功耗；而且，高阻态和低阻态之间的窗口较大，具有更高的容错率。

Description

基于忆阻器的灵敏放大器及其控制方法
技术领域
本发明涉及灵敏放大器技术领域，更为具体地，涉及一种基于忆阻器的灵敏放大器及其控制方法。
背景技术
阻变存储器(Resistive Random-Access Memory，RRAM)，又称为忆阻器，是一种新型的非易失性随机存储器，其存储信息单元是由一种或多种金属氧化物来实现的可变电阻。在不同的写入电压下，RRAM表现出两种阻态：高阻态和低阻态。在忆阻器进行乘加运算的过程中，忆阻器的电导存储权值，输入为电压值，相乘结果为电流值。通过施加写入电压，可以将RRAM的阻态变为高阻态或低阻态，存储信息“0”或“1”。存储信息读取是将RRAM的阻值状态(高阻态和低阻态)转化为外部电路可以识别的电流信号或者电压信号。
灵敏放大器是存储器中重要的组成部分，通常有着读取延时小、功耗低等特点，主要负责检测在读操作时因存储单元放电造成的位线上微小电压差，并将其准确迅速放大并输出，实现数据的快速读取，随着片内存储所需用的存储容量越来越大。然而，传统的忆阻器灵敏放大器(SenseAmplifier,SA)每个运算周期都需要将电流转换为电压，进而进行比较，以判断电流的高和低，分别对应1和0的结果；并且无论输入电压为低电平或高电平，灵敏放大器都会打开，造成较大的功耗和延时。
因此，亟需一种低功耗的灵敏放大器。
发明内容
鉴于上述问题，本发明的目的是提供一种基于忆阻器的灵敏放大器及其控制方法，以解决至少一个现有技术中存在的问题。
根据本发明的一个方面，提供了一种基于忆阻器的灵敏放大器的控制方法，所述灵敏放大器开关电路受输入信号控制，方法包括，
当输入信号为0，灵敏放大器开关电路关闭；
当输入信号为1时，灵敏放大器开关电路打开且忆阻器的权值为0时，通过所述灵敏放大器开关电路输出为0；灵敏放大器开关电路打开且忆阻器的权值为1时，通过所述灵敏放大器开关电路输出为1。
进一步的，优选的方法为，所述灵敏放大器开关电路的第一比较端连接第一开关管的漏极，第一开关管的源极连接忆阻器，所述灵敏放大器开关电路的第二比较端连接第二开关管的漏极，所述第二开关管的源极连接参考电阻的忆阻器；所述第一开关管和所述第二开关管的栅极连接输入信号。
进一步的，优选的方法为，当所述第一开关管和第二开关管均为NMOS管，输入信号为0时，输入信号为低电平；
当所述第一开关管和第二开关管均为PMOS管，输入信号为0时，输入信号为高电平。
进一步的，优选的方法为，还包括所述灵敏放大器开关电路受时钟周期控制，方法包括，
第一个时钟周期对灵敏放大器开关电路输入一个时钟信号，使得输入信号在第一时钟周期内保持为低电平，充电信号RST保持为低电平，基于第一开关管和第二开关管的灵敏放大器开关电路关闭，充电通路打开；
第二个时钟周期对基于第一开关管和第二开关管的灵敏放大器开关电路输入一个时钟信号，充电信号RST保持为低电平，灵敏放大器开关电路打开，充电通路关闭；并利用输入信号控制所述灵敏放大器开关电路。
进一步的，优选的方法为，在所述灵敏放大器开关电路受时钟周期和输入信号控制之前，还包括在同一字线打开后，对寄生电容充电，并通过激活相应的位线和源线对忆阻器中存储的权值进行采样，并保持同一字线不变。
进一步的，优选的方法为，所对应的基准时钟频率为2GHz。
进一步的，优选的方法为，所述忆阻器为1T1R阵列。
进一步的，优选的方法为，忆阻器高低阻态的开关比大于1000。
进一步的，优选的方法为，采用稀疏感知方式实现利用输入信号控制所述灵敏放大器开关电路。
根据本发明的另一个方面，提供一种基于忆阻器的灵敏放大器，包括被输入信号控制的比较放大模块，忆阻器、参考电阻的忆阻器和输出电路；
所述比较放大模块，用于将第一比较端和第二比较端的电压进行比较，获得比较结果并将电压较高的一端放大为高电平，将电压较低的一端变为低电平；并将放大后的结果输入输出电路；
所述比较放大模块的第一比较端连接第一开关管的漏极，第一开关管的源极连接忆阻器，所述比较放大模块的第二比较端连接第二开关管的漏极，所述第二开关管的源极连接参考电阻的忆阻器；所述第一开关管和所述第二开关管的栅极连接输入信号；
所述输出电路，用于根据比较放大后的结果输出状态对应的控制信号。
进一步的，优选的结构为，预充电电路包括第一充电开关管和第二充电开关管，所述第一充电开关管和第二充电开关管的栅极分别与充电信号相连接，所述第一充电开关管和第二充电开关管的漏极分别与电源相连接，所述第一充电开关管和第二充电开关管的源极分别与所述比较放大模块的两个比较端相连接。
进一步的，优选的结构为，所述比较放大模块受时钟周期控制，其中，所述时间窗口转变引起的差异电压被施加至比较放大模块。
进一步的，优选的结构为，所述输出电路与所述第一比较端相连接，输出电路包括受时钟周期控制的反相器和锁存器。
进一步的，优选的结构为，所述忆阻器包括一个晶体管和一个RRAM，所述晶体管的源极连接源线，栅极连接字线，漏极连接RRAM的一端，RRAM的另一端连接位线。
本发明的基于忆阻器的灵敏放大器及其控制方法，通过建立灵敏放大器开关电路，实现在输入信号为低电平时，灵敏放大器不打开；在输入信号为高电平时，且当忆阻器的权值为0时，灵敏放大器虽然打开，但电流低和功耗低；当输入信号为高电平，且当忆阻器的权值为1时，灵敏放大器打开，产生电流和功耗。本发明整体降低了灵敏放大器的功耗；而且，高阻态和低阻态之间的窗口较大，具有更高的容错率。
为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。
附图说明
通过参考以下结合附图的说明及权利要求书的内容，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：
图1示出了根据本发明的实施例的基于忆阻器的灵敏放大器的电路图；以及
图2示出了根据本发明的实施例的基于忆阻器的灵敏放大器的忆阻器的示意图；
图3示出了根据本发明的实施例的基于忆阻器的灵敏放大器的忆阻器实现矩阵乘法运算的构架图；
图4示出了根据本发明的实施例的1T1R的又一构架图；
图5示出了根据本发明的实施例的基于忆阻器的灵敏放大器的忆阻器的电压-电流变化图；
图6示出了根据本发明的实施例的基于忆阻器的灵敏放大器的忆阻器的阻态状态变化图；
在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。
实施例1
图1示出了根据本发明的实施例的基于忆阻器的灵敏放大器的电路图；如图1所示，本发明提供一种基于忆阻器的灵敏放大器，包括被输入信号控制的比较放大模块，忆阻器、参考电阻的忆阻器和输出电路；比较放大模块，用于将第一比较端Q和第二比较端QB的电压进行比较，获得比较结果并将电压较高的一端放大为高电平，将电压较低的一端变为低电平；并将放大后的结果输入输出电路；比较放大模块的第一比较端Q连接第一开关管Min的漏极，第一开关管Min的源极连接忆阻器(1T1R阵列)，比较放大模块的第二比较端QB连接第二开关管MinB的漏极，第二开关管MinB的源极连接参考电阻的忆阻器(即参考电阻的1T1R阵列)；第一开关管Min和第二开关管MinB的栅极连接输入信号(in)；输出电路，用于将比较放大后的结果通过输出电路输出状态对应的控制信号。也就是说，忆阻器阵列与第一开关管MIN连接后通过比较端Q连接到灵敏放大器开关电路，所述比较端Q还与第一充电开关管Mc源极和受CLK控制的反相与锁存模块连接(输出电路)；灵敏放大器开关电路另一个选通端通过位比较端QB连接输入晶体管MinB再连接至参考电阻的忆阻器模块，所述比较端QB还与第二充电开关管McB源极相连。
所述灵敏放大器开关电路受输入信号控制，方法包括当输入信号为0，灵敏放大器开关电路关闭；其中，所述灵敏放大器开关电路的第一比较端连接第一开关管的漏极，第一开关管的源极连接忆阻器，所述灵敏放大器开关电路的第二比较端连接第二开关管的漏极，所述第二开关管的源极连接参考电阻的忆阻器；所述第一开关管和所述第二开关管的栅极连接输入信号；输入信号为1时，灵敏放大器开关电路打开且忆阻器的权值为0时，通过所述灵敏放大器开关电路输出为0；灵敏放大器开关电路打开且忆阻器的权值为1时，通过所述灵敏放大器开关电路输出为1。
在具体的实施过程中，当所述第一开关管和第二开关管均为NMOS管，输入信号为0时，输入信号为低电平；当所述第一开关管和第二开关管均为PMOS管，输入信号为0时，输入信号为高电平。也就是说，当所使用的输入晶体管Min和输入晶体管MinB为N型沟道晶体管时，此时灵敏放大器开关电路在输入为低电平时不打开，在输入为高电平时打开；若输入晶体管Min和输入晶体管MinB为P型沟道晶体管，灵敏放大器开关电路在输入为高电平时不打开，只在输入为低电平时打开，也实现稀疏感知；并且第一电平和第二电平满足逻辑非关系。
灵敏放大器开关电路通过正确地进行编码，可以完成二进制乘法操作。例如，若输入为1(高电平)，电导为1(低阻态)，则输出为1(高电平)；若输入为1(高电平)，电导为0(高阻态)，则输出为0(低电平)；若输入为0(低电平)，则输出一直为0(低电平)。因此，可以实现乘法操作。真值表如表1所示。
表1真值表
输入input 权重weights 输出output
1 1 1
1 0 0
0 1 0
0 0 0
通过观察表1可见，采用稀疏感知方式实现利用输入信号控制所述灵敏放大器开关电路；if input＝0，则不管weights是多少，output＝0，不进行计算直接输出0，换言之，可以不去读出weights是多少，直接output＝0。
综上，输入信号(in)进入晶体管栅极，晶体管作为灵敏放大器控制端，输入为0时，晶体管关闭，从而无电流流过晶体管漏极(Drain)和源极(Source)端，不产生静态功耗，对输入实现稀疏化。
在具体的实施过程中，为了进一步地降低灵敏放大器的功耗以及提升容错率，将忆阻器高低阻态的开关比设置为大于1000。利用RRAM高阻态和低阻态之间较大的开关比，在输入为1(高电平)，而权值为高阻(0)时，虽然控制晶体管打开，但电流很低，保持低功耗。在输入为1(高电平)，权值也为低阻(1)时，产生电流和功耗；此时通过提高灵敏放大器工作频率(GHz以上)，降低电流产生的时间，同时提升灵敏放大器的吞吐率。需要说明的是，输入端晶体管的选择，需要考虑耐压特性，以兼容忆阻器的写入电压，在实现稀疏感知的同时实现隔离效果。
图2-图4对本发明的实施例的基于忆阻器的灵敏放大器的忆阻器以及实现矩阵乘法运算的架构进行了整体说明。其中，图2示出了根据本发明的实施例的基于忆阻器的灵敏放大器的忆阻器的示意图；图3示出了根据本发明的实施例的基于忆阻器的灵敏放大器的忆阻器实现矩阵乘法运算的构架图；图4示出了根据本发明的实施例的1T1R的又一构架图。
如图2和图3所示，对于忆阻器(RRAM)阵列，WL为字线(Word Line)，控制一行的1T1R结构中晶体管栅极打开或关闭。BL为位线(Bit Line)，控制一列的忆阻器一端电平为高或低。SL为源线(Source Line)，控制一列的忆阻器另一端的电平为高或低。控制字线、位线、源线结合可以精确控制某一个忆阻器单元是否被读写。而如果打开某一字线，并同时对多个位线和源线进行操作，则可以同时控制多个忆阻器被读写。在具体的实施过程中，忆阻器为(one-transistor-one-memristor，1T1R)阵列，即包括一个晶体管和一个RRAM，所述晶体管的源极连接源线，栅极连接字线，漏极连接RRAM的一端，RRAM的另一端连接位线。
通过将编程电压施加至合适的列线和行线，可以对忆阻器进行编程。然后，忆阻器将被编程为具有高电阻状态(“关闭”状态)或低电阻状态(“开启”状态)。关闭状态可以表示二进制“0”，开启状态可以表示二进制“1”。这些状态基本上保持稳定，直到另一编程电压被施加至忆阻器。
忆阻器的存储和读取操作包括多种幅值大小不同的电压，例如忆阻器读写操作中最基本的操作为set(写1)和reset(写0)操作，而对应于多阻态忆阻器的操作则是加多个相应的set或者reset脉宽来达到相应的电阻态。如图2所示，各行输出单元均包括循环位移累加电路。在具体的实施过程中，循环位移累加电路可以包括ADC电路和循环移位加法器；其中，ADC电路用于将对应行的运算单元输出的所述模拟输出信号转换为所述数字输出信号；循环移位加法器用于对w个时钟周期的所述数字输出信号循环移位累加，以形成单行累加数字输出信号；各行的所述单行累加数字输出信号经结果加法器累加后形成所述最终数字输出信号并存入所述最终输出寄存器。
图5和图6对本发明的实施例的忆阻器的阻态变化进行了整体说明。其中，图5示出了根据本发明的实施例的基于忆阻器的灵敏放大器的忆阻器的电压-电流变化图；图6示出了根据本发明的实施例的基于忆阻器的灵敏放大器的忆阻器的阻态状态变化图。阻变存储器(RRAM)是利用某些薄膜材料的电阻特性实现数据存储的一种非易失性存储器。其数据存储机理为，在施加电激励的条件下，材料单元的电阻值发生稳定翻转，这种现象就是阻变。阻变有高阻态(High Resistance State，HRS)和低阻态(LowResistance State，LRS)两种电阻状态。因为PRAM和RRAM同样是利用材料本身电阻变化从而实现数据存储，从某种程度上来说，PRAM和RRAM是相似的，但不同的是PRAM发生了相变，而RRAM没有发生相变，即RRAM在工作过程中不会涉及晶体的结构变化，因而两者本质上有很大的区别。
如图5和图6所示，最简单的RRAM阻变存储器单元是由金属(第二电极)-绝缘层(阻变层)-金属(第一电极)构成的“三明治”结构。RRAM完整的工作过程包括：对顶电极(第二电极)和底电极(第一电极)施加电压，施加电压的大小及方向的改变，使得阻变层的电阻值在低阻态和高阻态之间转变，将低阻态与高阻态分别定义为二进制存储信息的“0”和“1”，即可用于数据存储。RRAM与PRAM器件相似，器件写入低阻态的过程定义为“Set”，写入高阻态的过程定义为“Reset”。由Set、Reset过程中操作的电压极性，RRAM器件可以分为大致两大类，一类是当Set、Reset过程中操作的电压极性相同时，称双极性(Bipolar)RRAM。其原理是：利用一个很小的脉冲电压就可以实现数据的读取，通过反映的脉冲电流大小可以判断当前检测的器件电阻状态。且读取数据时所需的脉冲电压远远小于写入数据时所需要的脉冲电压，所以读取数据时的电压对器件的阻值状态不会产生明显影响，可以将此现象认为是一种非破坏读取。假设施加一个较大的正电压在栅电极上，强电场使得衬底中的电子隧穿，然后通过隧穿层进入浮栅层，导致器件的阈值电压变大，器件被编程：假设施加一个反向的负电压在栅电极上，在电场的作用下，浮栅层中的电子从浮栅层隧穿，然后通过隧穿层回到衬底中，器件的阀值电压变小，擦除了已编程的器件数据。
具体地说，灵敏放大器的工作分为两个阶段，一是预充电，二是放大。在前一过程中，对位线寄生电容进行充电；在后一过程中，放大位线信号，并读出数据。
预充电电路包括第一充电开关管MC和第二充电开关管MCB，第一充电开关管MC和第二充电开关管MCB的栅极分别与充电信号相连接，第一充电开关管MC和第二充电开关管MCB的漏极分别与电源(VDD)相连接，第一充电开关管MC和第二充电开关管MCB的源极分别与比较放大模块的两个比较端(第一比较端Q和第二比较端QB)相连接。
灵敏放大器开关电路受时钟周期控制的方法包括，第一个时钟周期对灵敏放大器开关电路输入一个时钟信号，使得输入信号在第一时钟周期内保持为低电平，充电信号RST保持为低电平，基于第一开关管Min和第二开关管MinB的灵敏放大器开关电路关闭，充电通路打开；第二个时钟周期对基于第一开关管和第二开关管的灵敏放大器开关电路输入一个时钟信号，充电信号RST保持为低电平，灵敏放大器开关电路打开，充电通路关闭；并利用输入信号控制所述灵敏放大器开关电路。上述充电通路即为寄生电容充电；RRAM位线上存在寄生电容，寄生电容的连接方式可以等效为：寄生电容的一端连接RRAM的另一端，寄生电容的另一端接地。也就是说，比较放大模块受时钟周期控制，其中，所述时间窗口转变引起的差异电压被施加至比较放大模块。
在具体的实施过程中，为实现高速灵敏放大器，在同一条字线打开后，对寄生电容进行充电，并对存储的权值进行采样。此后，保持同一字线不变。具体地说，如果存储器操作是编程或读取，则选择所选块内的一条字线用于存储器操作。在一个实施例中，如果存储器操作是擦除，则选定块内的所有字线都被选择用于擦除。采用2GHz时钟，输入信号(IN)在第一个时钟(CLK)周期(500ps)内保持为0(低电平)，充电信号RST也保持为0(低电平)，从而使第一开关管Min和第二开关管MinB不打开，而充电通路打开；在第二个周期(500ps)内，输入信号(in)通过上述稀疏感知的方式控制晶体管栅极的打开或关闭，此时充电信号RST为1(高电平)，充电通路关闭。若输入为0(低电平)，第一开关管Min和第二开关管MinB，Q为1(高电平)，再通过传输门与反相器组成的锁存电路得到保持的输出数字信号为0(低电平)，以供后续运算。忆阻器进行乘加运算的过程中，忆阻器的电导存储权值，输入为电压值，相乘结果为电流值。这里输入信号为0(低电平)时，输出信号皆为0(低电平)，运算结果正确。输入信号为1(高电平)时第一开关管Min和第二开关管MinB打开，通过适当参考电阻的选择，实现在忆阻器为低阻态(高电导，权值1)时，比较端Q电平为0(低电平)，比较端QB为1(高电平)，从而输出1(高电平)；而在忆阻器为高阻态(低电导，权值0)时，比较端Q电平为1(高电平)，比较端QB为0(低电平)，从而输出0(低电平)。因此，只有当输入信号为1(高电平)，且权值为1(高电导，低阻态)的时候，输出信号为1(高电平)，运算结果正确。因此，每次运算时间为2个周期(即1ns)，即输入以1GHz频率进行输入，从而实现GHz频率的高速灵敏放大器。通过上述实施方式降低灵敏放大器的功耗以及提升容错率，使得忆阻器高阻的时候，电流和功耗很小，从而实现对权值的稀疏性。
在本实施例中，采用受输入和时钟控制的灵敏放大器开关电路，但亦可同时适配其他类型的感知模块，只要可快速比较选通的1T1R单元和参考电阻模块两边的采样电压高低即可，在此不做具体的限定。
在具体的实施过程，输出电路与第一比较端Q相连接，包括受时钟周期控制的反相器和锁存器。例如，反相器，用于将所输入的高电平信号/低电平信号转变为0/1输出；并施加至锁存器，在锁存器中保持放大器的转变状态的输出；也就是说所述锁存器接收第一时钟信号并导通，然后输出忆阻器存储的数据。例如，对比放大模块用于对忆阻器状态的状态进行测量；其中，比较器用于存储阵列内已知电阻的参考电压，放大器将所存储的参考电压与感测到的忆阻器阵列的电压相比较；来自比较器的输出由放大器接收，放大器包括耦合电容器，电容器阻止DC电压但允许AC电压进入放大器内，放大器对来自比较器的AC输出进行放大并将结果输出至SR锁存器。
在一个实施例中，SR锁存器由两个NOR门和互连导线组成。尽管该特定SR锁存器被设计有两个NOR门，但应当注意，其它逻辑门可以用于产生类似功能。如该锁存器的名称所指示的(置位-复位)，该锁存器具有置位和复位其在Q上的输出的能力。这通过两个输入，即“置位”和“复位”获得。Q和QB(“非Q”)上的可能输出是高和低，或分别是‘1’和‘0’。在另一个实施例中，SR锁存器包括采样线、复位线和Dout线。SR锁存器用作采样保持模数转换器。如果SR锁存器的输入(Din)高于预定的阈值，则SR锁存器在输出线Dout上输出高数字信号。如果SR锁存器的输入低于阈值，则SR锁存器在该输出线上输出低数字信号。存储器控制器接收来自SR锁存器的数字信号去进行处理和通信。
综上，本发明所提出的基于忆阻器的灵敏放大器及其控制方法，利用输入端晶体管控制灵敏放大器在只在输入为1(高电平)时打开，实现稀疏感知，提高运算能效；此外，使用的晶体管兼容模式忆阻器的写入电压，在实现稀疏感知的同时实现隔离效果。通过稀疏感知方法实现了灵敏放大器的低功耗，通过预先采样实现了GHz高速灵敏放大器；进而使得灵敏放大器达到低功耗、高容错率的技术效果。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
但是，本领域技术人员应当理解，对于上述本发明所提出的基于忆阻器的灵敏放大器及其控制方法，还可以在不脱离本发明内容的基础上做出各种改进。因此，本发明的保护范围应当由所附的权利要求书的内容确定。

Claims (14)

1.一种基于忆阻器的灵敏放大器控制方法，其特征在于，
所述灵敏放大器开关电路受输入信号控制，方法包括，
当输入信号为0，灵敏放大器开关电路关闭；
当输入信号为1时，灵敏放大器开关电路打开，且忆阻器的权值为0时，通过所述灵敏放大器开关电路输出为0；灵敏放大器开关电路打开，且忆阻器的权值为1时，通过所述灵敏放大器开关电路输出为1。
2.如权利要求1所述的基于忆阻器的灵敏放大器控制方法，其特征在于，所述灵敏放大器开关电路的第一比较端连接第一开关管的漏极，第一开关管的源极连接忆阻器，所述灵敏放大器开关电路的第二比较端连接第二开关管的漏极，所述第二开关管的源极连接参考电阻的忆阻器；所述第一开关管和所述第二开关管的栅极连接输入信号。
3.如权利要求2所述的基于忆阻器的灵敏放大器控制方法，其特征在于，
当所述第一开关管和第二开关管均为NMOS管，输入信号为0时，输入信号为低电平；
当所述第一开关管和第二开关管均为PMOS管，输入信号为0时，输入信号为高电平。
4.如权利要求1所述的基于忆阻器的灵敏放大器控制方法，其特征在于，
还包括所述灵敏放大器开关电路受时钟周期控制，方法包括，
第一个时钟周期对灵敏放大器开关电路输入一个时钟信号，使得输入信号在第一时钟周期内保持为低电平，充电信号RST保持为低电平，基于第一开关管和第二开关管的灵敏放大器开关电路关闭，充电通路打开；
第二个时钟周期对基于第一开关管和第二开关管的灵敏放大器开关电路输入一个时钟信号，充电信号RST保持为低电平，灵敏放大器开关电路打开，充电通路关闭；并利用输入信号控制所述灵敏放大器开关电路。
5.如权利要求1或4所述的所述的基于忆阻器的灵敏放大器控制方法，其特征在于，在所述灵敏放大器开关电路受时钟周期和输入信号控制之前，还包括在同一字线打开后，对寄生电容充电，并通过激活相应的位线和源线对忆阻器中存储的权值进行采样，并保持同一字线不变。
6.如权利要求4所述的所述的基于忆阻器的灵敏放大器控制方法，其特征在于，所对应的基准时钟频率为2GHz。
7.如权利要求1所述的所述的基于忆阻器的灵敏放大器控制方法，其特征在于，所述忆阻器为1T1R阵列。
8.如权利要求1所述的所述的基于忆阻器的灵敏放大器控制方法，其特征在于，忆阻器高低阻态的开关比大于1000。
9.如权利要求1所述的所述的基于忆阻器的灵敏放大器控制方法，其特征在于，采用稀疏感知方式实现利用输入信号控制所述灵敏放大器开关电路。
10.一种基于忆阻器的灵敏放大器，其特征在于，
包括被输入信号控制的比较放大模块，忆阻器、参考电阻的忆阻器和输出电路；
所述比较放大模块，用于将第一比较端和第二比较端的电压进行比较，获得比较结果并将电压较高的一端放大为高电平，将电压较低的一端变为低电平；并将放大后的结果输入输出电路；
所述比较放大模块的第一比较端连接第一开关管的漏极，第一开关管的源极连接忆阻器，所述比较放大模块的第二比较端连接第二开关管的漏极，所述第二开关管的源极连接参考电阻的忆阻器；所述第一开关管和所述第二开关管的栅极连接输入信号；
所述输出电路，用于根据比较放大后的结果输出状态对应的控制信号。
11.如权利要求10所述的基于忆阻器的灵敏放大器，其特征在于，
预充电电路包括第一充电开关管和第二充电开关管，所述第一充电开关管和第二充电开关管的栅极分别与充电信号相连接，所述第一充电开关管和第二充电开关管的漏极分别与电源相连接，所述第一充电开关管和第二充电开关管的源极分别与所述比较放大模块的两个比较端相连接。
12.如权利要求11所述的基于忆阻器的灵敏放大器，其特征在于，
所述比较放大模块受时钟周期控制，其中，所述时间窗口转变引起的差异电压被施加至比较放大模块。
13.如权利要求10所述的基于忆阻器的灵敏放大器，其特征在于，所述输出电路与所述第一比较端相连接，所述输出电路包括受时钟周期控制的反相器和锁存器。
14.如权利要求10所述的基于忆阻器的灵敏放大器，其特征在于，所述忆阻器包括一个晶体管和一个RRAM，所述晶体管的源极连接源线，栅极连接字线，漏极连接RRAM的一端，RRAM的另一端连接位线。
CN202311456175.9A 2022-11-07 2023-11-03 基于忆阻器的灵敏放大器及其控制方法 Pending CN117711463A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211382751.5A CN115424646A (zh) 2022-11-07 2022-11-07 面向忆阻器阵列的存算一体稀疏感知灵敏放大器及方法
CN2022113827515 2022-11-07

Publications (1)

Publication Number Publication Date
CN117711463A true CN117711463A (zh) 2024-03-15

Family

ID=84208145

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211382751.5A Withdrawn CN115424646A (zh) 2022-11-07 2022-11-07 面向忆阻器阵列的存算一体稀疏感知灵敏放大器及方法
CN202311456175.9A Pending CN117711463A (zh) 2022-11-07 2023-11-03 基于忆阻器的灵敏放大器及其控制方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211382751.5A Withdrawn CN115424646A (zh) 2022-11-07 2022-11-07 面向忆阻器阵列的存算一体稀疏感知灵敏放大器及方法

Country Status (1)

Country Link
CN (2) CN115424646A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105593879A (zh) * 2013-05-06 2016-05-18 Knowm科技有限责任公司 通用机器学习构造块
US10171084B2 (en) * 2017-04-24 2019-01-01 The Regents Of The University Of Michigan Sparse coding with Memristor networks
WO2019195660A1 (en) * 2018-04-05 2019-10-10 Rain Neuromorphics Inc. Systems and methods for efficient matrix multiplication
CN109327219B (zh) * 2018-10-18 2022-05-03 中国科学院微电子研究所 一种基于忆阻器rram的逻辑运算系统
CN112183739B (zh) * 2020-11-02 2022-10-04 中国科学技术大学 基于忆阻器的低功耗脉冲卷积神经网络的硬件架构
CN114171087A (zh) * 2021-12-16 2022-03-11 北京大学 忆阻器阵列结构及其操作方法、神经网络稀疏化装置

Also Published As

Publication number Publication date
CN115424646A (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US9640239B2 (en) Sense circuits, semiconductor devices, and related methods for resistance variable memory
US8203899B2 (en) Memory cell with proportional current self-reference sensing
Mohammad et al. Robust hybrid memristor-CMOS memory: Modeling and design
US9361975B2 (en) Sensing data in resistive switching memory devices
US8315079B2 (en) Circuit for concurrent read operation and method therefor
TWI603326B (zh) 虛擬接地感測電路及相關裝置、系統及方法
US7800968B2 (en) Symmetric differential current sense amplifier
US9082509B2 (en) Method and apparatus for reading variable resistance memory elements
US8254178B2 (en) Self-timed integrating differential current
Bedeschi et al. A fully symmetrical sense amplifier for non-volatile memories
CN106887246B (zh) 用于非易失性存储器件的感测放大器及相关方法
US8867260B2 (en) Reading circuit for a resistive memory cell
CN101010750A (zh) 具有预充电电路的mram读出放大器及用于读出的方法
US20170271005A1 (en) Reading circuit for resistive memory
CN111095413A (zh) 具有可变阻抗单元和过渡时间数据感测的存储器
US10937487B2 (en) Differential amplifier schemes for sensing memory cells
Reuben et al. A time-based sensing scheme for multi-level cell (mlc) resistive ram
Luo et al. Energy-and area-efficient Fe-FinFET-based time-domain mixed-signal computing in memory for edge machine learning
US20210343355A1 (en) One-time programmable memories with ultra-low power read operation and novel sensing scheme
CN109841238B (zh) 感测放大器电路
CN110223725B (zh) 一种非易失性随机存储器数据读取电路、存储器及方法
US8189410B1 (en) Memory device and method thereof
CN117711463A (zh) 基于忆阻器的灵敏放大器及其控制方法
CN117157636A (zh) 存算一体装置、系统及其操作方法
CN111755044B (zh) 磁性存储器的读出电路及磁性存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination